DK152640B - Method for production of printed circuits with built-up regions and thin conductors - Google Patents

Method for production of printed circuits with built-up regions and thin conductors Download PDF

Info

Publication number
DK152640B
DK152640B DK387479A DK387479A DK152640B DK 152640 B DK152640 B DK 152640B DK 387479 A DK387479 A DK 387479A DK 387479 A DK387479 A DK 387479A DK 152640 B DK152640 B DK 152640B
Authority
DK
Denmark
Prior art keywords
conductive material
conductors
copper
built
conductive
Prior art date
Application number
DK387479A
Other languages
Danish (da)
Other versions
DK152640C (en
DK387479A (en
Inventor
William R Reimann
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DK387479A publication Critical patent/DK387479A/en
Publication of DK152640B publication Critical patent/DK152640B/en
Application granted granted Critical
Publication of DK152640C publication Critical patent/DK152640C/en

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

>>

DK 152640BDK 152640B

iin

Opfindelsen angår en fremgangsmåde til fremstilling af trykte kredsløb med opbyggede områder og smalle ledere og/eller snævre mellemrum mellem lederne.The invention relates to a method for producing printed circuits with built-up areas and narrow conductors and / or narrow spaces between the conductors.

Kravene om forøgelse af tætheden i elektriske kreds-5 løb eller om opnåelse af en ønsket elektrisk egenskab, f.eks. impedans, kræver sædvanligvis, at lederne og afstanden mellem dem bliver så små som muligt. Samtidigt er det også nødvendigt at tilvejebringe tilstrækkeligt opbygget materiale til dannelse af gennempletterede hul-10 ler i tosidede flerlagskredsløbskort, og at tilvejebringe tykkere ledere, f.eks. til brug som effektledere. Disse to behov, nemlig snævre ledere og tykkere opbyggede områder, er vanskelige at tilfredsstille samtidigt.The requirements for increasing the density in electrical circuits or for obtaining a desired electrical property, e.g. impedance, usually requires the conductors and the distance between them to be as small as possible. At the same time, it is also necessary to provide sufficiently constructed material to form plated holes in two-sided multilayer circuit boards, and to provide thicker conductors, e.g. for use as power conductors. These two needs, namely narrow leaders and thicker areas, are difficult to satisfy at the same time.

I en første konventionel proces, der indbefatter 15 foliepålægning, påføres der kobber over hele ydersiden af kredsløbskortet. Den tykke belægning, der fås ved denne metode, gør det imidlertid vanskeligt at ætse snævre ledere. Vanskeligheden opstår,fordi graden af underætsning hidrørende fra ætsningsprocessen vokser 20 med voksende tykkelse af kobberlaget. Derfor kan ætsningen i tilfælde af snævre ledere bevirke tilstrækkelig underætsning til, at der ikke bliver tilstrækkelig vedhæftning af lederen til underlaget eller til at fjerne så meget ledermateriale, at ledernes tværsnit 25 og elektriske egenskaber påvirkes i skadelig retning.In a first conventional process including 15 foil application, copper is applied all over the exterior of the circuit board. However, the thick coating obtained by this method makes it difficult to etch narrow conductors. The difficulty arises because the degree of etching resulting from the etching process grows 20 with increasing thickness of the copper layer. Therefore, in the case of narrow conductors, the etching may cause sufficient undercutting to insufficient adhesion of the conductor to the substrate or to remove so much conductor material that the conductor cross section 25 and electrical properties are adversely affected.

Ved mønsterplettering tilføjes kobber i ledermønsteret, hvilket gør det vanskeligt at opnå snævre mellemrum. Hvis der f.eks. anvendes et tyndt resistmate-riale, opstår der et problem med udragning af lederma-30 teriale, dvs. at der opstår plettering hen over resist-materialet ved dettes kanter, hvorved afstanden mellem lederne reduceres. Hovedproblemet er, at geometrien ikke kan styres, hvilket sædvanligvis fører til en manglende styring af de elektriske egenskaber. En sådan 35 ustyret geometri nedsætter afstanden mellem lederne, forøger faren for kortslutning mellem ledere, nedsætter størrelsen af de spændinger, der kan påtrykkes på grund af den nedsatte isolation, gør det vanskeligt at styre 2In pattern plating, copper is added to the conductor pattern, making it difficult to obtain narrow spaces. For example, if If a thin resist material is used, there is a problem with the extraction of conductor material, ie. that plating occurs over the resist material at its edges, thereby reducing the distance between the conductors. The main problem is that the geometry cannot be controlled, which usually leads to a failure to control the electrical properties. Such uncontrolled geometry reduces the distance between the conductors, increases the danger of short circuits between conductors, reduces the magnitude of the voltages that can be applied due to the reduced insulation, making it difficult to control 2

DK 152640 BDK 152640 B

impedansen mellem lederne og forøger kapaciteten mellem lederne. Et yderligere problem hidrører fra forøgelsen af fejl hidrørende fra tilstedeværelsen af organiske forureninger, der kan indesluttes under eller mellem le-5 derne, hvilket f.eks. kan medføre elektriske lækveje.impedance between the leads and increase the capacity between the leads. A further problem arises from the increase of errors resulting from the presence of organic contaminants which may be enclosed under or between the conductors, e.g. may cause electrical leakage.

Med den foreliggende opfindelse tilsigtes opnået en stor reduktion af ledernes bredde under opretholdelse af pålidelige opbyggede områder, f.eks. ved gennempletterede huller.The present invention aims to achieve a great reduction in the width of the conductors while maintaining reliable built-up areas, e.g. at spotted holes.

10 Til opnåelse heraf er en fremgangsmåde til frem stilling af trykte kredsløb med opbyggede områder og tynde ledere, ved hvilken en maske af et første ledende materiale anbringes på en ledende beklædning på et dielektrisk underlag i et mønster, der bestemmer kredslø-15 bet og de tynde ledere, og hvor det første ledende materiale er forskelligt fra den ledende beklædning, hvorefter et yderligere ledende materiale anbringes over den ledende beklædning og det første ledende materiale, og en maske af resist-materiale anbringes på det yderligere 20 ledende materiale i et mønster, der bestemmer positionerne af de opbyggede områder, ifølge opfindelsen ejendommelig ved, at det yderligere ledende materiale er forskelligt fra det første ledende materiale, og at de dele af den ledende beklædning og det yderligere ledende 25 materiale, der ikke er dækket af maskerne af henholdsvis det første ledendemateriale og resist-materialet, fjernes. Som følge af, at det første ledende materiale er forskelligt fra det yderligere ledende materiale, kan der som det første ledende materiale benyttes et materi-30 ale, f.eks. guld, der ikke angribes af ætsemiddel og derfor kan virke både som ledende materiale og resist-materiale. Herved er det muligt at opnå meget smalle ledere og alligevel få tilstrækkeligt ledende materiale i de opbyggede områder.In order to achieve this, a method of making printed circuits having built-up areas and thin conductors is applied, wherein a mask of a first conductive material is applied to a conductive lining on a dielectric substrate in a pattern determining the circuit and the thin conductors, wherein the first conductive material is different from the conductive lining, after which an additional conductive material is applied over the conductive lining and the first conductive material, and a mask of resist material is applied to the additional conductive material in a pattern, which determines the positions of the built-up areas according to the invention, characterized in that the additional conductive material is different from the first conductive material and that the parts of the conductive clothing and the additional conductive material which are not covered by the masks of the first conductive material and resist material are removed. Because the first conductive material is different from the further conductive material, as the first conductive material, a material may be used, e.g. gold that is not attacked by etchant and can therefore act as both conductive and resist material. This makes it possible to obtain very narrow conductors and yet obtain sufficient conductive material in the built-up areas.

DK 152640BDK 152640B

33

Andre hensigter og formål med den foreliggende opfindelse såvel som en mere fuldstændig forståelse deraf vil fremgå af den følgende forklaring af de som eksempler beskrevne udføreslesformer, der er vist på tegnin-5 gen.Other objects and objects of the present invention, as well as a more complete understanding thereof, will become apparent from the following explanation of the exemplary embodiments illustrated in the drawing.

På tegningen viser fig. la-li forskellige trin i udførelsen af en første form for fremgangsmåden ifølge opfindelsen under anvendelse af foliepletteringsteknik, 10 fig. 2a-2h forskellige, trin ved udførelse af en an den udførelsesform for fremgangsmåden under anvendelse af en mønsterpletteringsteknik, og fig. 3, 3a-3g forskellige trin i en tredje udførelsesform til opnåelse af både snævre og brede ledere.In the drawing, FIG. 1a to various steps in carrying out a first form of the method according to the invention using foil plating technique, FIG. 2a-2h, various steps of performing another embodiment of the method using a pattern plating technique; and FIGS. 3, 3a-3g various steps in a third embodiment to obtain both narrow and wide conductors.

15 Emner til brug ved fremstillingen af trykte kreds løbskort omfatter sædvanligvis et dielektrisk underlag med kobberbeklædning. En del af et sådant emne er vist i fig. la, hvor det dielektriske underlag er betegnet 10 og beklædningen 12. I kortet findes et eller flere 20 huller 14, hvori der skal dannes gennempletterede huller. Beklædningen 12 er fortrinsvis den tyndeste kobberfolie, der vil tilfredsstille de elektriske krav, f.eks. med en tykkelse på 18, 9 eller 5 ym. For at gøre væggen i hullerne 14 ledende påføres et tyndt 25 kobberlag derpå i en tykkelse på f.eks. 5 ym, og laget kombineres med folien 12 til dannelse af en tykkere metallisk belægning, der generelt er betegnet 16 i fig. Ib. Da den tynde kobberbelægning og kobberfolien 12 er af samme materiale, er de vist 30 som et enkelt lag 16 i fig. Ib, hvor en punkteret linie 18 angiver overfladen af kobberfolien 12. Da det drejer sig om det samme materiale, vil skillelinien 18 ikke blive vist i de følgende figurer lc-li. Anbringelsen af den tynde kobberbelægning kan ske ved 35 en vilkårlig kendt teknik, f.eks. véd fordampning eller electrolessaflejring.Items for use in the production of printed circuit boards usually include a dielectric substrate with copper cladding. Part of such a workpiece is shown in FIG. 1a, where the dielectric substrate is designated 10 and the lining 12. In the card there is one or more 20 holes 14 in which to make plastered holes. The lining 12 is preferably the thinnest copper foil which will satisfy the electrical requirements, e.g. with a thickness of 18, 9 or 5 microns. To conduct the wall of the holes 14, a thin 25 copper layer is then applied to a thickness of e.g. 5 µm, and the layer is combined with the foil 12 to form a thicker metallic coating generally designated 16 in FIG. Ib. Since the thin copper coating and the copper foil 12 are of the same material, they are shown as a single layer 16 in FIG. 1b, where a dotted line 18 indicates the surface of the copper foil 12. As it is the same material, the dividing line 18 will not be shown in the following Figures 1c-1. The application of the thin copper coating can be effected by any known technique, e.g. by evaporation or electroless deposition.

Derefter dannes der et mønster af fotoresistmate- 4Then, a pattern of photoresist mating is formed

DK 152640 BDK 152640 B

riale 20 på kobberlaget 16 ved velkendt afmasknings-, belysnings-, fremkaldelses- og fjernelsesteknik. Foto-resistmønsteret bestemmer den nødvendige bredde af og afstand mellem de tynde ledere.groove 20 on the copper layer 16 by well-known masking, lighting, development and removal techniques. The photo-resist pattern determines the required width and distance between the thin conductors.

5 Det billede, der er eksponeret gennem fotorestist- mønsteret 20, elektropletteres derpå med en metallisk resist 22, f.eks. guld, som vist i fig. lc, til en tykkelse på typisk 1,2 yin. Res i s tmønsteret 20 fjernes derpå som vist i fig. 1d, og et yderligere kobber-10 lag 24 foliepletteres som vist i fig. 1e, f.eks. ved elektroplettering, over kobber- og guldlagene 16 og 22.The image exposed through the photorestist pattern 20 is then electroplated with a metallic resist 22, e.g. gold, as shown in FIG. 1c, to a thickness of typically 1.2 µm. The resin pattern 20 is then removed as shown in FIG. 1d, and an additional copper layer 24 is sheet plated as shown in FIG. 1e, e.g. by electroplating, over the copper and gold layers 16 and 22.

Et yderligere mønster af fotoresist 26 anbringes over hele det trykte kredsløbskort undtagen ved og i 15 nærheden af hullerne 14, således som vist i fig. lf.A further pattern of photoresist 26 is applied over the entire printed circuit board except at and near the holes 14, as shown in FIG. lf.

Efter anbringelsen af fotoresistmønsteret 26 anbringes der loddemiddel 28 i og omkring hullerne 14, således som angivet i fig. lg.After applying the photoresist pattern 26, solder 28 is applied to and around the holes 14, as indicated in FIG. lg.

Resistmaterialet 26 fjernes derpå som vist i fig.The resist material 26 is then removed as shown in FIG.

20 lh, og under udnyttelse af loddemiddellaget 28 og guldbelægningen 22 som masker fjernes eventuelt ikke beskyttet kobber i lagene 16 og 22 ved hjælp af et ætsemiddel, hvorved der fremkommer det ønskede endelige produkt, der er vist i fig. li, og som har tynde ledere 25 med et underliggende lag 16 af kobber og et overliggende lag 22 af guld ved alle huller 14 og over hele overfladen af det trykte kredsløbskort. De opbyggede områder indeholder endvidere resterne af kobberfolien 24 og loddemidlet 28.20 lh, and using the solder layer 28 and the gold coating 22 as masks, any unprotected copper in the layers 16 and 22 may be removed by an etchant to give the desired final product shown in FIG. 1, and having thin conductors 25 with an underlying layer 16 of copper and an overlying layer 22 of gold at all holes 14 and over the entire surface of the printed circuit board. The built-up areas further contain the remnants of the copper foil 24 and the solder 28.

30 I fig. 2a-2h, der viser en mønsterpletteringstek- nik, har lag, der svarer til lag i de tidligere figurer, de samme to sidste henvisningscifre. Udgangsemnet er som før et dielektrisk underlag 110, der er beklædt med kobberfolie 112. Huller 114 er boret gennem em-35 net på de steder, hvor der skal dannes gennempletterede huller. Som vist i fig. 2b aflejres et yderligere kobbermateriale, f.eks. en tynd belægning, over laget 112 og i hullet 114, idet det kombinerede kobberlag er be- 5In FIG. 2a-2h, showing a pattern plating technique, layers corresponding to layers in the previous figures have the same two last reference digits. The starting blank is, as before, a dielectric substrate 110 coated with copper foil 112. Holes 114 are drilled through the blank at the locations where plated holes are to be formed. As shown in FIG. 2b, an additional copper material is deposited, e.g. a thin coating, over the layer 112 and in the hole 114, the combined copper layer being

DK 152640BDK 152640B

tegnet 116. Oversiden af det første kobberlag er betegnet 118. Indtil dette punkt er processen den samme som ovenfor beskrevet. Som vist i fig. 2c anbringes der guldlag og guldledere 122 over kobberlaget 116, og 5 de frembringes ved sædvanlig maskerings- og ætsningsteknik. Derefter placeres som vist i fig. 2d et mønster af fotoresistmateriale 120 selektivt over det trykte kredsløbskort undtagen ved og i nærheden af hullerne 114. Kobber 124, se fig. 2e, elektropletteres derpå 10 i det mønster, der er bestemt af resistmaterialet 120 på ikke beskyttede metaldele i hele kredsløbet, specielt ved hullerne 114. Loddemiddel 128, se fig. 2f, anbringes derpå ovenpå kobberet 124. Resistmaterialet 120 fjernes derpå, således som vist i fig. 2g. Under anven-15 delse af både loddematerialet 128 og guldaflejringen 122 som ætsningsresistante masker fjernes eventuelt ikke beskyttet kobber fra lagene 116 og 124, hvorved det endelige i fig. 2h viste produkt fremkommer.drawn 116. The top of the first copper layer is designated 118. Up to this point, the process is the same as described above. As shown in FIG. 2c, gold layers and gold conductors 122 are applied over copper layer 116, and 5 are produced by conventional masking and etching techniques. Then, as shown in FIG. 2d is a pattern of photoresist material 120 selectively over the printed circuit board except at and near the holes 114. Copper 124, see FIG. 2e, 10 is then electroplated in the pattern determined by the resist material 120 on unprotected metal parts throughout the circuit, especially at holes 114. Solder 128, see FIG. 2f is then placed on top of the copper 124. The resist material 120 is then removed, as shown in FIG. 2g. Using both the solder 128 and the gold deposit 122 as corrosion resistant masks, unprotected copper may not be removed from the layers 116 and 124, thereby finalizing in FIG. 2h product appears.

20 I fig. 3 og fig. 3a-3g er vist, hvorledes der op nås både tykke og tynde ledere. Fig. 3 viser en snæver og tynd leder 200 og en i forhold hertil bredere og tykkere leder 202 på et trykt kredsløbskort, hvoraf en del 204 er vist. Disse ledere dannes på den i fig.In FIG. 3 and FIG. 3a-3g are shown how to achieve both thick and thin conductors. FIG. 3 shows a narrow and thin conductor 200 and a wider and thicker conductor 202 on a printed circuit board, part 204 of which is shown. These conductors are formed in the manner shown in FIG.

25 3a-3g illustrerede måde. Som før benyttes der et dielek trisk underlag 210 med en kobberfolie 212, f.eks. med en tykkelse på 20 μπι. Et fotoresistmønster 220 dannes på kobberlaget 212, se fig. 3b, og guld 222 med en tykkelse på 1,2 ym aflejres i åbningerne i 30 fotoresistmønsteret 220, se fig. 3c. Resistmaterialet fjernes derpå, se fig. 3d, og et andet kobberlag 224, f.eks. med en tykkelse på 20 μιη, anbringes over kobberlaget 212 og guldaflejringerne 222, se fig. 3e. Et fotoresistmønster 226 anbringes 35 derpå over kobberlaget 224 på de steder, hvor der skal dannes tykke ledere 202, se fig. 3e. Både fotoresistmønsteret 224 og guldaflejringen 222 benyttes derpå som ætsningsresistante masker, således at ik- 625 3a-3g illustrated way. As before, a dielectric substrate 210 with a copper foil 212 is used, e.g. with a thickness of 20 μπι. A photoresist pattern 220 is formed on the copper layer 212, see FIG. 3b, and gold 222 having a thickness of 1.2 µm is deposited in the openings in the photoresist pattern 220, see FIG. 3c. The resist material is then removed, see FIG. 3d, and another copper layer 224, e.g. with a thickness of 20 μιη, is placed over the copper layer 212 and the gold deposits 222, see fig. 3e. A photoresist pattern 226 is then placed over the copper layer 224 in the locations where thick conductors 202 are to be formed, see FIG. 3e. Both the photoresist pattern 224 and the gold deposit 222 are then used as etch resistant meshes so that

DK 152640 BDK 152640 B

ke beskyttet kobber i de to lag 212 og 224 fjernes, således som vist i fig. 3f. Endelig fjernes fotoresist-materialet, hvorved det endelige i fig. 3g og fig. 3 viste produkt fremkommer.any protected copper in the two layers 212 and 224 is removed as shown in FIG. 3f. Finally, the photoresist material is removed, leaving the final in FIG. 3g and fig. 3.

5 I alle de beskrevne udførelsesformer aflejres guld fortrinsvis og typisk i en tykkelse på 1,2 ym.In all of the embodiments described, gold is preferably and typically deposited at a thickness of 1.2 microns.

Det behøver ikke at aflejres i hullerne 14. Tykkelsen er ikke kritisk. Det er ønskeligt at anvende den mindst mulige tykkelse til reduktion af omkostningerne. Det 10 er tilstrækkeligt med en tykkelse, der tillader guldlaget at virke som resist. Som anført ovenfor kan tykkelsen af kobberfolien 12, 112 og 212 være så lille som muligt, f.eks. 5 ym, og den tynde kobberbelægning kan være af tilsvarende dimension. Lodde-15 middelpladen har typisk en tykkelse på 7,5 ym. For en kombineret kobbertykkelse på f.eks. 22,5 ym vil ætsning frembringe en underætsning på ca. 25 ym, således at en 75 ym bred leder reduceres til 50 ym.It does not need to be deposited in holes 14. The thickness is not critical. It is desirable to use the least possible thickness to reduce costs. The thickness is sufficient to allow the gold layer to act as a resist. As noted above, the thickness of the copper foil 12, 112 and 212 may be as small as possible, e.g. 5 µm and the thin copper coating may be of similar dimension. The solder-medium plate typically has a thickness of 7.5 µm. For a combined copper thickness of e.g. 22.5 µm etching will produce a sub etching of approx. 25 µm so that a 75 µm wide conductor is reduced to 50 µm.

Det er derfor muligt at skræddersy tykkelsen af de en-20 delige ledere bedre end ved tidligere teknik. I det sidste eksempel, der er vist i fig. 3 og 3a-3g, har lederen 200 typisk en bredde på 50 ym ved en kobbertykkelse på 18 ym, og lederen 202 en bredde på ca.It is therefore possible to tailor the thickness of the one-piece conductors better than with previous techniques. In the last example shown in FIG. 3 and 3a-3g, the conductor 200 typically has a width of 50 µm at a copper thickness of 18 µm, and the conductor 202 has a width of approx.

250 ym ved en kobbertykkelse på ca. 35 ym.250 µm at a copper thickness of approx. 35 ym.

25 Selv om både kobber og guld er beskrevet ovenfor som de foretrukne materialer, kan der som resist anvendes andre passende materialer. I stedet for guld kan der således anvendes andre materialer, såsom tin, nikkel og loddemateriale, der ikke let angribes af et 30 ætsemiddel. I stedet for kobber kan der f.eks. anvendes inconel og rustfrit stål.Although both copper and gold are described above as the preferred materials, other suitable materials can be used as resist. Thus, instead of gold, other materials such as tin, nickel and solder may not be readily attacked by an etchant. Instead of copper, e.g. used inconel and stainless steel.

Claims (7)

1. Fremgangsmåde til fremstilling af trykte kredsløb med opbyggede områder og tynde ledere, ved hvilken en maske af et første ledende materiale (22, 5 122) anbringes på en ledende beklædning (16, 116) på et dielektrisk underlag (10, 110) i et mønster, der bestemmer kredsløbet og de tynde ledere, og hvor det første ledende materiale er forskelligt fra den ledende beklædning, hvorefter et yderligere ledende materiale (24, 10 124) anbringes over den ledende beklædning (16, 116) og det første ledende materiale (22, 122), og en maske af resistmateriale (26, 128) anbringes på det yderligere ledende materiale (24, 124) i et mønster, der bestemmer positionerne af de opbyggede områder, kendeteg-15 net ved, at det yderligere ledende materiale (24, 124. er forskelligt fra det første ledende materiale (22, 122), og at de dele af den ledende beklædning (16, 116. og det yderligere ledende materiale (24, 124), der ikke er dækket af maskerne af henholdsvis det første 20 ledende materiale (22, 122) og resistmaterialet (26, 128), fjernes.A method of manufacturing printed circuits with built-up areas and thin conductors, wherein a mask of a first conductive material (22, 5 122) is applied to a conductive lining (16, 116) on a dielectric substrate (10, 110) in a pattern determining the circuit and the thin conductors, wherein the first conductive material is different from the conductive lining, after which an additional conductive material (24, 10 124) is applied over the conductive lining (16, 116) and the first conductive material. (22, 122) and a mesh of resist material (26, 128) is applied to the additional conductive material (24, 124) in a pattern which determines the positions of the built-up areas, characterized in that the additional conductive material (24, 124) is different from the first conductive material (22, 122) and that the portions of the conductive lining (16, 116 and the additional conductive material (24, 124) not covered by the masks of the first 20 conductive material (22, 122 ) and the resist material (26, 128) is removed. 2. Fremgangsmåde ifølge krav 1, kendetegnet ved, at resist-materialet fjernes, efter at de nævnte dele af den ledende beklædning og det yderligere 25 ledende materiale er fjernet.Method according to claim 1, characterized in that the resist material is removed after the said parts of the conductive coating and the additional conductive material are removed. 3. Fremgangsmåde ifølge krav 2, kendetegnet ved, at resist-materialet udformes med en større bredde end bredden af det første ledende materiale til bestemmelse af de opbyggede områder som ledere, der er 30 relativt tykkere end de tynde ledere.Method according to claim 2, characterized in that the resist material is formed with a width greater than the width of the first conductive material for determining the built-up areas as conductors which are relatively thicker than the thin conductors. 4. Fremgangsmåde ifølge krav 1, kendetegnet ved, at beklædningen og det yderligere ledende materiale består af samme sammensætning.Method according to claim 1, characterized in that the covering and the additional conductive material consist of the same composition. 5. Fremgangsmåde ifølge krav 1, kendeteg-35 net ved, at resist-materialet omfatter et elektrisk ledende materiale.Method according to claim 1, characterized in that the resist material comprises an electrically conductive material. 6. Fremgangsmåde ifølge krav 1, kendetegnet ved, at beklædningen og det yderligere ledende ma- DK 152640 B t s teriale omfatter kobber, og resist-materialet omfatter loddemiddel.Process according to claim 1, characterized in that the coating and the additional conductive material comprise copper and the resist material comprises solder. 7. Fremgangsmåde ifølge krav 6, kendetegnet ved, at der dannes gennemførselshuller i det mind-5 ste gennem underlaget ved positionerne for de opbyggede områder med i det mindste kobberet og loddemidlet forløbende gennem hullerne.Method according to claim 6, characterized in that through-holes are formed at least through the substrate at the positions of the built-up areas with at least the copper and solder extending through the holes.
DK387479A 1978-09-18 1979-09-17 PROCEDURE FOR THE MANUFACTURING OF PRINTED CIRCUITS WITH BUILT-IN AREAS AND THIN LEADERS DK152640C (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94309378A 1978-09-18 1978-09-18
US94309378 1978-09-18

Publications (3)

Publication Number Publication Date
DK387479A DK387479A (en) 1980-03-19
DK152640B true DK152640B (en) 1988-03-28
DK152640C DK152640C (en) 1988-08-15

Family

ID=25479093

Family Applications (1)

Application Number Title Priority Date Filing Date
DK387479A DK152640C (en) 1978-09-18 1979-09-17 PROCEDURE FOR THE MANUFACTURING OF PRINTED CIRCUITS WITH BUILT-IN AREAS AND THIN LEADERS

Country Status (2)

Country Link
DK (1) DK152640C (en)
IL (1) IL58029A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475284A (en) * 1966-04-18 1969-10-28 Friden Inc Manufacture of electric circuit modules
US3673680A (en) * 1970-12-14 1972-07-04 California Computer Products Method of circuit board with solder coated pattern
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
DE2652428A1 (en) * 1975-11-24 1977-05-26 Xerox Corp METHOD FOR PRODUCING PRINTED CIRCUITS OR CIRCUIT BOARDS

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475284A (en) * 1966-04-18 1969-10-28 Friden Inc Manufacture of electric circuit modules
US3673680A (en) * 1970-12-14 1972-07-04 California Computer Products Method of circuit board with solder coated pattern
US3986939A (en) * 1975-01-17 1976-10-19 Western Electric Company, Inc. Method for enhancing the bondability of metallized thin film substrates
DE2652428A1 (en) * 1975-11-24 1977-05-26 Xerox Corp METHOD FOR PRODUCING PRINTED CIRCUITS OR CIRCUIT BOARDS

Also Published As

Publication number Publication date
IL58029A0 (en) 1979-12-30
DK152640C (en) 1988-08-15
DK387479A (en) 1980-03-19
IL58029A (en) 1982-01-31

Similar Documents

Publication Publication Date Title
US4312897A (en) Buried resist technique for the fabrication of printed wiring
DE69111890T2 (en) Method of manufacturing a multilayer printed circuit board.
US5284548A (en) Process for producing electrical circuits with precision surface features
US6004619A (en) Process for manufacturing printed circuit boards
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US3319317A (en) Method of making a multilayered laminated circuit board
CN108617104B (en) Method for manufacturing printed circuit board with thickened copper local pattern
KR960020643A (en) Manufacturing Method of Stackable Circuit Board Layer
CA2067710A1 (en) Process for manufacturing printed circuits employing selective provision of solderable coating
CN105704948B (en) The production method of ultra-thin printed circuit board and ultra-thin printed circuit board
US20060137904A1 (en) Multilayer printed wiring board and method of manufacturing the same
JPS59215795A (en) Method of producing printed circuit
JP2009283739A (en) Wiring substrate and production method thereof
KR100674458B1 (en) Printed circuit board and method of manufacturing the same
JPH04283992A (en) Manufacture of printed circuit board
CN112996265A (en) Fine circuit board manufacturing method without compensation
US5733468A (en) Pattern plating method for fabricating printed circuit boards
US4278511A (en) Plug plating
US4525246A (en) Making solderable printed circuit boards
US7080448B2 (en) PCB with inlaid outer-layer circuits and production methods thereof
DK152640B (en) Method for production of printed circuits with built-up regions and thin conductors
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
KR20040019863A (en) Printed circuit board and its manufacturing method
JPS58207696A (en) Method of producing printed circuit board by plating pattern
JPH04286389A (en) Manufacture of circuit board

Legal Events

Date Code Title Description
PBP Patent lapsed