DE7424607U

DE7424607U - Integrated semiconductor circuit unit

Info

Publication number: DE7424607U
Application number: DE7424607U
Authority: DE
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1973-07-18
Publication date: 1975-05-07

Description

χ. ό I χ. ό I

G 74 24 607.4 8093G 74 24 607.4 8093

GENERAL ELECTRIC COMPANY, Schenectady, N.Y., VStAGENERAL ELECTRIC COMPANY, Schenectady, N.Y., VStA

Integrierte HalbleiterschaltungseinheitIntegrated semiconductor circuit unit

Die Neuerung bezieht sich auf eine integrierte Halbleiterschaltungseinheit bzw. eine logische Schaltmatrix, die als Massenartikel herstellbar ist und zum Realisieren von mehrfachen booleschen Funktionen bzw. booleschen Funktionsbündeln und sequentiellen logischen Funktionen dient. Die Neuerung wird insbesondere darin gesehen, daß die Halbleiterschaltungseinheit durch Programmierung während der Herstellung oder nach der Herstellung elektrisch oder mechanisch umgestaltet werden kann, um verschiedene Arten von booleschen Funktionen zu verwirklichen.The innovation relates to an integrated semiconductor circuit unit or a logical switching matrix that can be manufactured as a mass-produced item and can be used to create multiple items Boolean functions or Boolean function bundles and sequential logical functions are used. the The innovation is seen in particular in the fact that the semiconductor circuit unit by programming during manufacture or after manufacture electrically or mechanically can be redesigned to implement different types of Boolean functions.

Die nach der Neuerung ausgebildete logische Schaltungseinheit kann mit Vorteil als assoziative logische Schaltmatrix eingesetzt werden, wobei dem Wort "assoziativ" eine ähnliche Bedeutung wie in Verbindxmg mit dem Ausdruck "assoziativer" oder "inhaltsadressierter" Speicher zukommt. Solche Speicher werden nicht durch eine Registernummer adressiert. Vielmehr wird der gesagte Speicher durchsucht, umThe logic circuit unit formed according to the innovation can advantageously be used as an associative logic switch matrix are used, whereby the word "associative" has a similar meaning as in connection with the expression "associative" or "content-addressed" memory. Such memories are not addressed by a register number. Rather, the said memory is searched to

k'A'-röt 0 7. OH. 75 k'A'-red 0 7th OH. 75

Gruppen von Speicherzellen zu lokalisieren, deren Inhalt den Suchkriterien genügt und die dann ausgelesen werden. In ähnlicher Weise können bei einer assoziativen logischen Schaltungsanordnung die logischen Eingangssignale der gesamten Anordnung bzw. Matrix zugeführt werden, und das oder die Ausgangssignale von einigen Anordnungs- oder Matrixgruppierungen (Zeilen oder Spalten) stammen, die derart ausgebildet sind, daß sie den logischen Eingangssignalen genügen.To locate groups of memory cells whose content meets the search criteria and which are then read out. In a similar way, in the case of an associative logic circuit arrangement, the logic input signals of the entire Arrangement or matrix are supplied, and the output signal or signals from some arrangement or matrix groupings (Rows or columns) originate, which are designed in such a way that they correspond to the logical input signals suffice.

Die in den vergangenen Jahren erzielten Fortschritte auf dem Gebiet der Halbleiterserienfertigung haben einen Trend nach großen integrierten digital arbeitenden Baueinheiten hervorgerufen. Einer der Umstände, die diesen Trend verstärkt haben, ist die Entwicklung von logischen Schaltungen tmd Halb·= leiterbauelementen, die sich durch eine regelmäßige Geometrie oder einen matrixartigen Aufbau auszeichnen. Als Beispiele dazu werden Halbleiterspeicher genannt, die eine solche ördnungssthematische Konfiguration oder Struktur haben. In Anbetracht der erfolgreichen Entwicklung der Halbleiterspeicher hat man versucht eine ähnliche Technologie sum Herstellen von logischen Allzweuknetzwerken zu verwenden, die sowohl logische Schaltnetzfunktionen als auch sequentielle logische Funktionen verwirklichen.The advances made in the field of mass-production of semiconductors in recent years have followed a trend caused large integrated digital working units. One of the circumstances that have exacerbated this trend is the development of logic circuits tmd half · = Conductor components that are characterized by a regular geometry or a matrix-like structure. As examples for this purpose, semiconductor memories are named which have such a configuration or structure, which is thematically related to the organization. In view of the successful development of semiconductor memories, attempts have been made to sum up a similar technology To use the creation of logical all-purpose networks, which realize both logical switching network functions and sequential logical functions.

Derartige bekannte logische Schaltühgsgebilde mit Matrixstrukturen haben im allgemeinen eine rechteckförmige Form, wobei sich die Spalten- und Zeilenleiter über die gesamte Höhe bzw. Breite der Matrix erstrecken. Ein solchen !körperlichen Anordnungen innewohnendes Problem besteht darin, daß bei einer auf eine größere Anzahl aufzunehmender logischer Zellen abzielenden Erhöhung der gesamten Anordnungsfläche der Anteil der von den Zellen eingenommenen Gesamtfläche kleiner und der Anteil der ungenutzten Gesamtfläche größer wird. Die mit zunehmender Matrixgröße zunehmende nicht effiziente Ausnutzung der Matrixfläche ist darauf zurückzuführen, daß jede logische Elementarfunktion, wenn sie nach Art einerSuch known logical circuit structures with matrix structures are generally rectangular in shape with the column and row conductors extending over the entire length Extend the height or width of the matrix. One problem inherent in such physical arrangements is that in the case of an increase in the total arrangement area aimed at a larger number of logical cells to be accommodated the proportion of the total area occupied by the cells is smaller and the proportion of the total unused area is greater will. The inefficient use of the matrix surface, which increases with increasing matrix size, is due to that every logical elementary function, if it is in the manner of a

7424607 07.05.757424607 05/07/75

Matrix oder nach einem anderen räumlichen Ordnungsschema verwirklicht wird, bei ihrer Realisierung einen gesamten Spaltenleiter oder Zeilenleiter und die zugehörigen Schaltungen ε;fordert, und zwar trotz der Tatsache, daß die einzelnen logischen Zellen lediglich einen sehr kleinen Flächen- oder Raumbedarf haben und in Wirklichkeit mit sehr kurzen Leiterlängen auskommen würden. Wenn man daher die Anordnung räumlich oder körperlich groß ausbildet, wie es zur Aufnahme einer großen Anzahl von logischen Elementen erforderlich ist, erhöht sich sowohl die Anzahl als auch die Länge der Spalten- und bzw. oder Zeilenleiter in einer entsprechenden Weise, so daß für ^edes weitere logische Gatter die Schaltungsanordnungsfläche überproportional zunimmt. Matrix or according to another spatial arrangement scheme is realized, an entire column conductor or row conductor and the associated circuits in their implementation ε; demands, despite the fact that the individual logical cells only have a very small area or space requirement and in reality with a very small short conductor lengths would get by. So if you make the arrangement spatially or physically large, like it is required to accommodate a large number of logical elements, the number increases as well the length of the column and / or row conductors in a corresponding manner, so that for ^ each further logic gates the circuit arrangement area increases disproportionately.

Die aiit zunehmender Anordnungsgröße in immer stärkerem Maße nicht effizient ausgenutzte Anordnungsfläche ist äußerst unerwünscht, und zwar nicht nur infolge des erhöhten Raumbedarfs, sondern auch in Anbetracht der vergleichsweise höheren Kosten. Wenn man die Anordnung insbesondere in einem monolithischen Siliciumkörper oder in Hybridform ausbildet, ist die Anordnungsflächennutzung insbesondere für die Bestimmung der Fertigungsausbeute von großer Wichtigkeit, die die Kosten des fertigen Endprodukts direkt beeinflußt. Darüberhinaus sind bei logischen Schaltungsanordnungen, die für hohe Schaltfrequenzen benutzt werden sollen, übermäßig lange Leiter störend, da sie parasitäre Kapazitäten hervorrufen, die die maximal erzielbare Schaltgeschwindigkeit der in der Anordnung enthaltenen Schaltelemente begrenzen.The ever increasing size of the arrangement inefficiently used arrangement area is extremely undesirable, and not only because of the increased space requirements, but also in view of the comparatively higher costs. If you look at the arrangement in particular in a monolithic silicon body or in hybrid form, the use of the arrangement area is particularly useful for the determination the manufacturing yield is of great importance, which directly affects the cost of the finished end product. Furthermore are excessively long in logic circuit arrangements that are to be used for high switching frequencies Head disturbing, as they cause parasitic capacitances that the maximum achievable switching speed in the Limit arrangement contained switching elements.

Diese Schwierigkeiten werden dadurch überwunden, daß bei der logischen Schaltungseinheit nach der Neuerung die Länge der Spalten- und bzw. oder Zeilenleiter frei gewählt werden kann, so daß die Lsiterlänge unter Berücksichtigung von wirtschaftlichen Gesichtspunkten gerade den Bedürfnissen der einzelnen logischen Elemente angepaßt werden kann, die die Schaltungseinheit bilden. Auf diese Weise ist es möglich, komplexe These difficulties are overcome in that the length of the logic circuit unit according to the innovation Column and / or row conductors can be freely selected, so that the length of the liter taking into account economic Points of view can just be adapted to the needs of the individual logical elements that form the circuit unit. In this way it is possible to create complex ones

74R4B07 07.05.7574R4B07 05/07/75

logische Funktionen, v,^rie boolesche Vielfachfunktionen, bei einer optimalen Ausnutzung der Anordnungsfläche zu verwirklichen. Die Möglichkeit, in einer einzigen Anordnungsstruktur bzw. Matrix verschieden lange Leiter vorzusehen, wird nach de. Neuerung dadurch erreicht, daß ausgewählte Spalten- und bzw. oder Zeilenleiter unterteilt werden, um zwei oder mehrere elektrisch voneinander isolierte, aber körperlich koHineare Leiterabschnitte in jeder dieser ausgewählten Spalten oder Zeilen zu bilden. Die auf diese Weise unterteilten Leiter sind zusammen mit den zugehörigen logischen Elementen derart in Gruppen angeordnet, daß jede Gruppe eine oder mehrere logische Funktionen ausführen kann, beispielsweise UND- oder ODER-Funktionen oder Kombinationen aus diesen Funktionen.to realize logical functions, v, ^r ie Boolean multiple functions, with an optimal utilization of the arrangement area. The possibility of providing conductors of different lengths in a single arrangement structure or matrix is, according to de. Innovation achieved in that selected column and / or row conductors are subdivided in order to form two or more electrically isolated, but physically co-linear conductor sections in each of these selected columns or rows. The conductors subdivided in this way are arranged in groups together with the associated logic elements in such a way that each group can carry out one or more logic functions, for example AND or OR functions or combinations of these functions.

Dieso unterteilung der Leiter bzw. Matrix macht es möglich, daß in einer effizienten Weise in einer einzigen Spalte oder Zeile die Elemente zum Verwirklichen von mehr als einer einzigen logischen Funktion untergebracht werden können. Auf diese Weise können beliebig große Anordnungen oder Matrizen geschaffen werden, bei denen nahezu alle, aber zumindest die meisten Zeilen- und Spaltenleiter eine optimale Länge haben. Die Leiterlänge wird somit nach der Neuerung durch die Eingangs- und Ausgangskriterien für die einzelnen logischen Funktionen bestimmt, anstatt durch die körperliche Größe bzw. die Abmessungen der gesamten Anordnung. Auf diese Weise ist es möglich, bei einer minimalen Vergrößerung der Anordnungsabmessungen die logischen Fähigkeiten der Anordnung maximal zu erhöhen.This subdivision of the conductor or matrix makes it possible that in an efficient manner in a single column or row the elements for realizing more than a single one logical function can be accommodated. In this way, arrays or matrices of any size can be created can be created in which almost all, but at least most of the row and column conductors have an optimal length. According to the innovation, the conductor length is thus determined by the entry and exit criteria for the individual logical Functions determined rather than by the physical size or dimensions of the entire arrangement. In this way it is possible with a minimal increase in the dimensions of the arrangement to increase the logical abilities of the arrangement to the maximum.

Bei der praktischen Verwirklichung kann ^ine gemäß der Neuerung in Segmente unterteilte Anordnung aus einer beliebigen Anzahl von Abschnitten oder Segmenten bestehen, die jeweils die gerade benötigte Länge haben können. Die nach der Neuerung ausgebildeten logischen Anordnungen können bezüglich der Leiterunterteilung entweder mit einem festen Muster hergestellt werden oder mit einem flexiblen Unterteilungsmuster, das nach der Fertigung durch elektrischeIn practical implementation, in accordance with the innovation segmented arrangement made up of any number of sections or segments, each can be the length you need. The logical arrangements formed according to the innovation can relate to the ladder subdivision can be made either with a fixed pattern or with a flexible subdivision pattern, that after manufacturing by electrical

7424607 07.05.757424607 05/07/75

Programmierung ausgev/ählt werden kann. Durch die elektrische Programmierung kann man beispielsweise einen zur Unterteilung vorgesehenen Leiter mit einem Strom beschicken, der ausreicht, um ein in dem Leiter vorgesehenes schmelzbares Verbindungsstück zu schmelzen. Nach dem erfolgten SchmelzVorgang ist der Leiter in elektrisch isolierte, aber körperlich oder räumlich kollineare Leiterabschnitte unterteilt. Die Programmierung umfaßt auch Maskierverfahren, Mikrobearbeitung oder andere zum Unterteilen der Leiter geeignete Maßnahmen. Neben der elektrischen Programmie- \ rung kann eine teilweise Unterteilung bereits während der Herstellung der Schaltungseinheit vorgenommen werden, und zwar beispielsweise durch besondere Maskierschritte oder durch Mikrobearbeitung mit einem Laserstrahl. Zum Herstellen einer assoziativen logischen Schaltungseinheit werden nach der Neuerung , vorzugsweise alle Bauelemente, also beispielsweise Widerstände, Transistoren, Leiter usw., auf einem Substrat gleichzeitig ausgebildet. Yfenn dann die ausgebildete Einheit modifiziert oder programmiert werden soll, können die ausgebildeten Bauelemente entweder miteinander verbunden oder voneinander getrennt werden, und zwar durch geeignete übliche Masken, durch Mikrobearbeitung, durch elektrische Programmierung oder durch andere Verfahren, die zum Herstellen eines gewünschten Leiterunterteilungsmusters geeignet sind.Programming can be selected. With electrical programming for example, a conductor intended for subdivision can be charged with a current sufficient to melting a fusible connector provided in the conductor. After the melting process has taken place, the conductor is in electrically isolated but physically or spatially collinear conductor sections divided. The programming also includes masking methods, Micromachining or other means suitable for dividing the ladder. In addition to the electrical programming \ tion, a partial subdivision can already be made during the manufacture of the circuit unit, to be precise for example by special masking steps or by micromachining with a laser beam. To produce an associative logic circuit unit, according to the innovation, preferably all components, e.g. resistors, Transistors, conductors, etc., formed on one substrate at the same time. Yfenn then modified or the trained unit is to be programmed, the formed components can either be connected to one another or separated from one another, by appropriate conventional masks, by micromachining, by electrical programming or by other methods such as are suitable for making a desired conductor division pattern.

Die nach der Neuerung vorgesehene Unterteilung führt bei der Verwirklichung von logischen Funktionen zu dem sehr wichtigen Vorteil, daß viele verschiedenartige boolesche Funktionen mit nur sehr wenigen Modifikationen einer einzigen grundsätzlichen Schaltungsanordnungsstruktur realisiert werden können, wobei eine maximale Ausnutzung der logischen Elemente, die die Schaltungsanordnung bilden, sichergestellt ist.The subdivision provided for in the innovation leads to the Realization of logical functions with the very important advantage that many different types of Boolean functions with only very few modifications to a single basic circuitry structure can be realized, with maximum utilization of the logical elements that make up the circuit arrangement form is ensured.

Durch die Neuerung wird somit die Aufgabe gelöst, eine logische Schaltungseinheit mit zahlreichen logischen Elementen zu schaffen, die in unterteilten Gruppen miteinander verbunden sind, wobei jede der Gruppen in Abhängigkeit von binären Eingangssignalen, die den logischen Elementen der betreffenden Gruppe zugeführt v/erden, Funktionssignale erzeugen kann.The innovation thus solves the problem of creating a logic circuit unit with numerous logic elements, which are connected to each other in subdivided groups, each of the groups depending on binary input signals, which are supplied to the logical elements of the group concerned, Can generate function signals.

Mh. 75Mh. 75

Bevorzugte Ausführungsbeispiele der Neuerung.· werden an Hand von Zeichnungen beschrieben. Es zeigen: Preferred exemplary embodiments of the innovation are described with reference to drawings . It show:

Fig. 1 ein schematisches Schaltbild einer Anordnung mit Dioden, die als logische Schaltelemente dienen und eine in Abschnitte unterteilte logische Schaltanordnung zum Ausführen von booleschen Schaltfunktionen bilden, 1 shows a schematic circuit diagram of an arrangement with diodes which serve as logic switching elements and form a logic circuit arrangement, which is subdivided into sections, for performing Boolean switching functions.

Fig. 2 ein schematisches Schaltbild einer weiteren Anordnung mit Dioden als logische Zellen und mit einer Schaltung zum elektrischen Programmieren des Unterteilungsmusters der Schaltungsanordnung im Anschluß an die Herstellung, 2 shows a schematic circuit diagram of a further arrangement with diodes as logic cells and with a circuit for electrical programming of the subdivision pattern of the circuit arrangement following manufacture,

Fig. 3 ein schematisches Schaltbild einer unterteilten logischen Anordnung in MOS-Technik mit Feldeffekttransistoren als logische Schaltelemente und3 shows a schematic circuit diagram of a subdivided logic arrangement in MOS technology with field effect transistors as logic switching elements and

Fig. 4 ein schematisches Schaltbild eines Teils einer logischen Anordnung mit Feldeffekttransistoren und einer programm!erbaren Unterteilungsschaltung, die für das Ausführungsbeispiel nach der Fig. 3 geeignet ist.Fig. 4 is a schematic diagram of a portion of a logical arrangement with field-effect transistors and a program! Trollable dividing circuit suitable for the embodiment according to FIG. 3.

Die Neuerung ist insbesondere zum Herstellen von integrierten Schaltungen anwendbar, die mehrere logische Schaltelemente oder Schaltglieder enthalten, die aus Dioden, Bipolartransistoren oder MOS-Transistoren auf einem Einkristall-Siliciumsubstrat aufgebaut sind, beispielsweise aus P- oder N- Kanal-Feldeffekttransistoren oder aus NPN- oder PNP-Bipolartransis tor en. Das Substrat kann außer Silicium auch aus einem anderen Halbleitermaterial bestehen, beispielsweise aus Germanium oder aus Silicium, das auf einem Saphir ausgebildet ist. Die Schaltglieder können derart programmiert sein^ daß sie UIj-, ODER-, NOR-, NAND- oder andere Verknüpfungsglieder mit positiver oder negativer logischer Schreibweise bilden. Von besonderer Bedeutung ist bei der Neuerung die Fähigkeit, daß The innovation is particularly applicable to the production of integrated circuits that contain several logic switching elements or switching elements that are constructed from diodes, bipolar transistors or MOS transistors on a single crystal silicon substrate, for example from P- or N-channel field effect transistors or from NPN- or PNP bipolar transistors. In addition to silicon, the substrate can also consist of another semiconductor material, for example of germanium or of silicon which is formed on a sapphire. The switching elements can be programmed in such a way that they form UIj-, OR-, NOR-, NAND- or other logic elements with positive or negative logical notation. Of particular importance in the innovation is the ability that

7424807 07.05.757424807 05/07/75

genau angegebene logische Schaltglieder programmierbar sind, um über die Leiter der logischen Schaltungsanordnung offene und geschlossene Stromkreise herzustellen, so daß die logischen Schaltglieder voneinander trennbar sind.precisely specified logic switching elements are programmable to open over the head of the logic circuitry and to establish closed circuits so that the logic switching elements can be separated from one another.

Nach der Neuerung, ist es insbesondere möglich sowohl Spalten- als auch Zeilenleiter oder entweder nur Spaltenleiter oder nur Zeilenleiter in Abschnitte zu unterteilen. Der Einfachheit halber befassen sich die Ausführungsbeispiele lediglich mit der Unterteilung der Zeilenleiter· Weiterhin haben die beschriebenen logischen Schaltungsanordnungen lediglich einen Aufbau, bei dem die logischen Funktionen als Disjunktion von Konjunktionen dargestellt sind· Zur Durchführung der Neuerung ist es aber auch möglich, andere Darstellungsformen zu verwenden, beispielsweise eine Schreibweise, bei der die logischen Schaltfunktionen als Konjunktion von Disjunktionen dargestellt sind. Andere Schreibweisen, wie die Disjunktions- oder Konjunktionsform,. sind ebenfalls durchführbar.According to the innovation, it is particularly possible to use both column and as well as row conductors or either only column conductors or only row conductors into sections. Of the For the sake of simplicity, the exemplary embodiments only deal with the subdivision of the row conductors the logic circuit arrangements described only have a structure in which the logic functions as a disjunction of conjunctions are shown · To carry out the innovation it is also possible to use others To use forms of representation, for example a notation in which the logical switching functions as a conjunction are represented by disjunctions. Other spellings, such as the disjunction or conjunctive form. are also feasible.

In der Fig. 1 ist als Ausfünrungsbeispiel eine logische Schaltungsanordnung 10 mit Halbleiterbauelementen dargestellt. Die Halbleiterbauelemente, bei denen es sich beispielsweise um Dioden handelt, sind in mehreren Zeilen R1 bis RN und Spalten C1, C2, C3, C4 und C5 dargestellt. In der Zeile R1 vorgesehene logische Zellen oder Schaltglieder enthalten Dioden D11, D11·; D12, J12«; D13; D13a, D13bj D14, D14'J und D15. Die Ziffer 1 unmittelbar hinter dem Buchstaben D bezeichnet die Zeilennummer« Die Zeile R1 enthält beispielsweise Dioden, die vcn D11, D11» bis D15 durchnumeriert sind, wohingegen die Zeile RN Dioden enthält, die von DN1, DN1' bis DN5 durchnumeriert sind. In entsprechender Welse bezeichnet die zweite Ziffer rechts vom Buchstaben D eine besondere Spalte der logischen Zellen. So befinden sich logische Zellen mit den Dioden D11, D11' in der Spalte CI, wohingegen logische Zellen mit den Dioden D12, D12¹ in der Spalte C2 angeordnet sind.In FIG. 1, a logic circuit arrangement 10 with semiconductor components is shown as an exemplary embodiment. The semiconductor components, which are diodes, for example, are shown in several rows R1 to RN and columns C1, C2, C3, C4 and C5. Logic cells or switching elements provided in row R1 contain diodes D11, D11 ·; D12, J12 ";D13; D13a, D13bj D14, D14'J and D15. The number 1 immediately after the letter D denotes the line number "The line R1 contains, for example, diodes that are numbered from D11, D11" to D15, whereas the line RN contains diodes that are numbered from DN1, DN1 'to DN5. Correspondingly, the second digit to the right of the letter D designates a special column of logical cells. There are logical cells with the diodes D11, D11 'in the column CI, whereas logical cells with the diodes D12, D12 ¹ are arranged in the column C2.

74⁹.4-/ι".'7 07/5.7574 ⁹ .4- / ι ". '7 07 / 5.75

Jede der Dioden der Zellen enthält einen ersten und einen zweiten Anschluß, von denen der eine die Kathode und der ar.dere die Anode darstellt. Weiterhin enthält jede logische Zelle ein schmelzbares Verbindungsstück, von dem das eine Ende mit der Kathode der zugeordneten Diode und das andere Ende mit einem zugeordneten von mehreren Sp^ltenleitern verbunden ist, beispielsweise mit einem der Leiter 12 und 12^r der Spalte C1 oder mit einem der Leiter 16, 16» und 16" der Spalte C3. Wie es noch im einzelnen erläutert wird, können durch Programmieren einige der schmelzbaren Verbindungsstücke geschmolzen werden, um offene Stromkreise zu erzeugen, wohingegen andere schmelzbare Verbindungsstücke aufrechterhalten bleiben.Each of the diodes of the cells contains a first and a second connection, one of which is the cathode and the other is the anode. Furthermore, each logic cell contains a fusible connector, one end of which is connected to the cathode of the associated diode and the other end to an associated one of several ^{column conductors, for example with one of the conductors 12 and 12 r} of column C1 or with one the conductors 16, 16 "and 16" of column C3. As will be explained in greater detail below, by programming some of the fusible links can be melted to create open circuits while other fusible links are maintained.

In den Spalten CI, C2 und C4 werden über die Spaltenleiter 12, 14 und 23 mehrere variable Binärsignale A,B und C durch die schmelzbaren Verbindungsstücke den Kathoden von den Dioden zugeführt. In ähnlicher Weise werden über Spaltenleiter 12', 14' und 23' unter Verwendung von gleichartigen NICHT-Gliedern 18, 20 und 25 die e..tsprechenden negierten Signale Ä, B und C zugeführt. In der Spalte C1 vrird beispielsweise das binäre Variablensignal A iiuer den Leiter 12 der Kathode von jeder der Dioden D11 bis DN1 zugeführt. Das negierte Signal Ä wird der Kathode von jeder dor Dioden D11¹ bis DN1' über den Leiter 12' zugeführt. Dabei sind die Dioden DN1 und DN1' im einzelnen nicht dargestellt, sondern lediglich angedeutet.In columns CI, C2 and C4, a plurality of variable binary signals A, B and C are fed to the cathodes from the diodes via the column conductors 12, 14 and 23 through the fusible connectors. In a similar way, the corresponding negated signals A, B and C are fed in via column conductors 12 ', 14' and 23 'using NOT elements 18, 20 and 25 of the same type. In column C1, for example, the binary variable signal A is fed through the conductor 12 to the cathode of each of the diodes D11 to DN1. The negated signal A is fed to the cathode of each of the diodes D11 ¹ to DN1 'via the conductor 12'. The diodes DN1 and DN1 'are not shown in detail, but only indicated.

Die Zeile R1 weist.einen ersten und einen zweiten gemeinsamen Leiter 24-1 und 24~1' auf, die dazu dienen, genau vorgegebene Dioden miteinander zu verbinden, um in dieser Zeile Gruppen cder unterteilte Gruppen von Dioden zu bilden. Der Leiter 24-1 verbindet beispielsweise die Anoden der Dioden DI1. D11¹, D12, D12», D13, D13a und D13b. Der Leiter 24-1' verbindet hingegen die Anoden der Dioden D14', D14 und D15. Tie jeweils einem der beiden Leiter 24-1 und 24-1' zugeordneten Dioden bilden so&it zwei voneinander getrennte Gruppen V'jn logischen SclialtglitdexTi, um logische FunktionenThe row R1 has a first and a second common conductor 24-1 and 24-1 'which are used to connect precisely specified diodes to one another in order to form groups of subdivided groups of diodes in this row. The conductor 24-1 connects, for example, the anodes of the diodes DI1. D11 ¹ , D12, D12 », D13, D13a and D13b. The conductor 24-1 ', however, connects the anodes of the diodes D14', D14 and D15. The diodes assigned to one of the two conductors 24-1 and 24-1 'thus form two separate groups V'jn logical modules to logical functions

:4U: 4U

auszuführen, wie es noch beschrieben wird. Die Unterteilung ist durch eine Unterbrechung 27 angedeutet, die die beiden kollinearen Leiter voneinander trennt. Bei der Herstellung der Schaltungsanordnung nach der Fig. 1 kann man die Unterbrechung 27 zwischen den Leitern 24-1 und 24-1' während des Maskierens vorsehen oder nachträglich durch einen Mikrobearbeitungsvorgang mit einem Laserstrahl vornehmen. Wie es noch an Hand der Fig« 2 erläutert wird, kann die Unterbrechung auch durch elektrische Programmierung vorgenommen werden, also durch Schmelzen der schmelzbaren Verbindungsstücke. Obwohl die Unterbrechung 27 in der Zeichnung punktarti-g dargestellt ist, kann in Wirklichkeit das gesamte nicht benötigte Leiterstück entfernt sein, so daß die Unterbrechung linienartig oder flächenartig ausgebildet ist.execute as it will be described later. The subdivision is indicated by an interruption 27, which the two collinear conductor separates from each other. In the production of the circuit arrangement according to FIG. 1, the interruption 27 between conductors 24-1 and 24-1 'during masking or afterwards by micromachining with a laser beam. As will be explained with reference to FIG. 2, the interruption can also be done by electrical programming, i.e. by melting the fusible links. Even though the interruption 27 is shown in the drawing punctiformly, can in reality all of the unnecessary Be removed conductor piece, so that the interruption is linear or flat.

In der Zeile RN sind die Leiter 24-N und 24-N¹ im Gegensatz zu den Leitern 24-1 und 24-1' der Zeile R1 nicht voneinander getrennt. Im übrigen werden die Leiter 24-N und 24-N¹ in ähnlicher Weise wie bei der Zeile R1 dazu verwendet, um verschiedenartige Dioden der Zeile RN gemeinsam miteinander zu verbinden.In row RN, conductors 24-N and 24-N ^{1 are} not separated from one another in contrast to conductors 24-1 and 24-1 'in row R1. Otherwise, the conductors 24-N and 24-N ^{1 are used} in a manner similar to that in the case of row R1, in order to jointly connect different types of diodes in row RN to one another.

Jeder der Zeilenleiter 24-1 und 24-1^f ist über eine Reihenschaltung aus einem Belastungswiderstand und einer Diode über einen gemeinsamen Leiter 30 mit einer Spannungsquelle +V verbunden«. Die in der Zeichnung auf der linken Seite der Zeile R1 angeordnete Gruppe von logischen Zellen ist mit der eine Vorspannung von +V liefernden Spannungsquelle beispielsweise über den Leiter 30, einen Widerstand L1 und eine damit in Reihe liegende Diode CR1 verbunden, dessen Kathode an den Leiter 24-1 angeschlossen ist. In ähnlicher Weise wird die Vorspannung +V der' Spannungsquelle den logischen Schaltelementen auf der rechten Seite der Zeile R1 mit den Dioden D14¹, D14 und D15 über den Leiter 24-1', eine Diode CR2 und einen mit der Diode in Reihe liegenden Widerstand L1' zugeführt. Die Zeile RN enthält in ähnlicher Weise in Reihe miteinander verbundene Widerstände und Dioden LN,Each of the row conductors 24-1 and 24-1 ^f is connected via a series circuit of a load resistor and a diode on a common conductor 30 to a voltage source + V. " The group of logic cells arranged in the drawing on the left side of row R1 is connected to the voltage source supplying a bias voltage of + V, for example via conductor 30, a resistor L1 and a diode CR1 in series, the cathode of which is connected to the conductor 24-1 is connected. Similarly, the + V bias of the 'voltage source is applied to the logic switching elements on the right side of row R1 with diodes D14 ¹ , D14 and D15 via conductor 24-1', a diode CR2 and a resistor in series with the diode L1 'supplied. The row RN contains resistors and diodes LN similarly connected in series,

7424607 07.05.757424607 05/07/75

0R3 sowie LN¹, CR4. Allerdings befindet sich bsi der Zeile RN eine Unterbrechung 27' zwischen dem Widerstand LN¹ und dem Leiter 30. Dies bedeutet, daß der Belastungswiderstand LN¹ und die Diode CR4 von der Schaltung getrennt sind, da sie redundante Bauelemente darstellen. Die Leiter 24-N und 24-N¹ sind nämlich nicht voneinander getrennt, so daß diese beiden Leiter in einem hinreichenden Maße von dem Widerstand LN und der Diode CR3 allein bedient werden. Obwohl die Unterbrechung 27' in dem dargestellten Beispiel nicht wichtig ist, ist diese Unterbrechung im allgemeinen vorhanden, wenn alle logischen Schaltelemente in der Zeile RN zum Bilden einer Gruppe von logischen Schaltelementen verwendet werden, die eine einzige logische Funktion ausführt, wenn also die Zeile RN nicht in Abschnitte unterteilt ist.0R3 as well as LN ¹ , CR4. However BSI is the row RN an interruption 27 'between the resistor and the conductor LN ¹ 30. This means that the load resistance LN ¹ and diode CR4 are disconnected from the circuit because they are redundant components. This is because the conductors 24-N and 24-N ¹ are not separated from one another, so that these two conductors are served to a sufficient extent by the resistor LN and the diode CR3 alone. Although the interruption 27 'is not important in the example shown, this interruption is generally present when all of the logic circuit elements in row RN are used to form a group of logic circuit elements which perform a single logic function, i.e. when row RN is not divided into sections.

Jeder der Leiter 24-1, 24-1·, 24-N und 24-N¹ ist mit der Kathode einer zugeordneten Diode aus einer Anzahl von Dioden CR5, CR6, CR7 und CR8 verbunden. Die Anoden der Dioden CR5 und CR6 sind an einen gemeinsamen Leiter 31 in der Zeile R1 angeschlossen. In ähnlicher Weise sind die Dioden CR7 und CR8 in der Zeile RN gemeinsam mit einem Leiter 31' verbunden. Die Leiter 31 und 31· sind jeweils mit dem Emitter von einem Transistor einer Anzahl von Transistoren Q2 in einem Reihenwahlschalter 40 verbunden.Von den Transistoren Q2 ist lediglich eir.<sr dargestellt. Die Transistoren Q2 liefern ein Signal PP von einem Leiter 30' über die Leiter 31 und 31· an die Anoden der Dioden CR5 bis CR8.Each of the conductors 24-1, 24-1 ·, 24-N and 24-N ¹ is connected to the cathode of an associated one of a number of diodes CR5, CR6, CR7 and CR8. The anodes of the diodes CR5 and CR6 are connected to a common conductor 31 in row R1. Similarly, diodes CR7 and CR8 in row RN are commonly connected to a conductor 31 '. The conductors 31 and 31 are each connected to the emitter of one of a number of transistors Q2 in a series selector switch 40. Only one of the transistors Q2 is shown. The transistors Q2 deliver a signal PP from a conductor 30 'via the conductors 31 and 31 to the anodes of the diodes CR5 to CR8.

Ein Zeilendecodierer 50 liefert zum aufeinanderfolgenden Anlegen an die Basen der Trarsistören Q2 über Leiter 47 Zeilenadreß-Ausgangssignale. In einer dem Zeilendeeodlerer ähnlichen Weise liefert ein Spaltendecodierer 48 über Leitungen 46 an die Basen von mehreren zugeordneten Transistoren Q1 Spaltenadreß-Ausgangssignale. Die Transistoren Q1, von denen lediglich einer dargestellt ist, sind in einem Spaltenwahlschalter 44 enthalten. Die Emitteranschlüsse der Transistoren Q1 liegen auf einem gemeinsamen Potential,A row decoder 50 provides for sequential application to the bases of the Trarsis Q2 via conductors 47 Row address outputs. In one of the Zeilendeeodlerer Similarly, a column decoder 48 provides lines 46 to the bases of a plurality of associated transistors Q1 column address outputs. The transistors Q1, only one of which is shown are contained in a column selection switch 44. The emitter connections the transistors Q1 are at a common potential,

7424607 07.05.757424607 05/07/75

beispielsweise Masse. Der Kollektor von jedem der Transistoren QI ist mit einem zugeordneten Spaltenleiter verbunden. Der auf der rechten Seite des Spaltenwahlschalters gezeigte Transistor Q1 ist beispielsweise mit dem Spaltenleiter 26 verbunden, wohingegen die der Spalte C1 zugeordneten Transistoren Q1 mit den Spaltenleitern 12 bzw. 12' verbunden sind. Die Baueinheiten 40 und 50 bzw. 44 und 48 stellen somit Zeilen- bzw. Spaltenadressiereinrichtungen dar. Diese Adressiereinrichtungen werden normalerweise nur während der elektrischen Programmierung benutzt, um die Schaltungselemente oder Leiter voneinander zu trennen bzw. in Abschnitte aufzuteilen. Für den normalen Betrieb' sind diese Adressiereinrichtungen redundant. Eine solche Betriebsweise stimmt mit dem normalen Gebrauch der Anordnung als assoziative Einrichtung überein. Ähnliche Überlegungen gelten für die Ausführungsbeispiele nach den Figuren 2 bisfor example mass. The collector of each of the transistors QI is connected to an associated column conductor. For example, transistor Q1 shown on the right side of the column selector is connected to the column conductor 26, whereas the transistors Q1 assigned to column C1 are connected to column conductors 12 and 12 ' are connected. The units 40 and 50 or 44 and 48 thus represent row and column addressing devices These addressing devices are normally only used during electrical programming to address the To separate circuit elements or conductors from one another or to divide them into sections. For normal operation 'are these addressing devices are redundant. Such a mode of operation corresponds to the normal use of the arrangement as an associative device. Similar considerations apply to the exemplary embodiments according to FIGS. 2 to

Im folgenden wird auf die Spalte C3 Bezug genommen. Ein Spaltenleiter 16 dient als Ausgangssignalquelle für ein Funktionsisignal f1 und als Verbindungsleitung für das Signal f1, um dieses dem Eingang eines NICHT-GIieds 22 und dem Eingang einer nicht negierenden Trennstufe 22' zuzuführen. Elin Leiter 16" liefert das Funktionssignal f1 an die Kathoden von jeder der Dioden D13a bis DN3a in den logischen Zellen der Spalte C3, und zwar über jeweils den Dioden zugeordnete schmelzbare Verbindungsstücke. Das NICHT-Glied 22 liefert das Komplement des Signals f1, also ein Signal ΓΤ, an die Kathode von jeder der Dioden D13b bis DN3b über den Dioden zugeordnete schmelzbare Verbindungsstücke .Reference is made below to column C3. A column conductor 16 serves as an output signal source for a Functional signal f1 and as a connecting line for the signal f1 to connect this to the input of a NOT element 22 and to be fed to the input of a non-negating isolating stage 22 '. Elin conductor 16 "supplies the function signal f1 to the cathodes of each of the diodes D13a to DN3a in the logic Cells of column C3, over the diodes associated fusible links. The NOT element 22 supplies the complement of the signal f1, ie a Signal ΓΤ, to the cathode of each of the diodes D13b to Fusible links associated with DN3b across the diodes.

In der Spalte C5 ist ein Leiter 26 über entsprechende schmelzbare Verbindungsstücke mit den Kathoden von Dioden D15 bis DN5 verbunden. Der Leiter 26 liefert als Ausgang ein Funktionssignal f2, was noch im einzelnen beschrieben wird.In column C5 is a conductor 26 via appropriate fusible links to the cathodes of diodes D15 to DN5 connected. The conductor 26 provides as an output a function signal f2, which will be described in detail will.

7424607 07.05.757424607 05/07/75

-■ 12 -- ■ 12 -

Wie es nooh erläutert v/ird, dient das boolesche Funktionssignal f1 zum einen als Ausgangs signal der Anordnung 10 und zum anderen als internes Eingangssignal, um das gegenüber dem "t '.nfachen" Funk ti ons signal f1 "kompliziertere" boolesche Punktionssignal f2 zu erzeugen.As nooh explained, the Boolean function signal f1 serves on the one hand as an output signal of the arrangement 10 and on the other hand as an internal input signal in order to use the "more complicated" Boolean signal f1 compared to the "t '.nfold" function signal f1 Generate puncture signal f2.

Als ein Ergebnis der Programmierung der logischen Schaltungsanordnung nach der Hg. 1 sind bestimmte der schmelzbaren Verbindungsstücke unterbrochen, so daß zwischen den Kathoden von ausgewählten Dioden und den zugeordneten Spaltenleitern der jeweilige Stromkreis offen ist. Im folgenden wird auf die logische Zelle in der Spalte C1 mit den Dioden DT1 und D11¹ sowie mit den zugeordneten schmelzbaren Verbindungsstücken Bezug genommen. Das der Diode D11¹ zugeordnete schmelzbare Verbindungsstück weist einen diagonalen Querstrich auf, der sich durch die Verbindung erstreckt. Es sei bemerkt, daß ähnliche Querstriche vorhanden sind, die sich durch einige der anderen schmelzbaren Verbindungsstücke der Schaltungsanordnung erstrecken. Diese diagonalen Querstriche sollen ein schmelzbares Verbindungsstück darstellen, das als Ergebnis einer Programmierung der Schaltungsanordnung unterbrochen worden ist. Im Gegensatz zu diesen unterbrochenen Verbindungsstücken stehen diejenigen schmelzbaren Verbindungsstücke, die keinen diagonalen Querstrich aufweisen, was bedeutet, daß diese Verbindungsstücke ohne Querstrich bei der Programmierung absichtlich nicht geöffnet oder unterbrochen worden sind. Diese, einen geschlossenen Stromkreis bildenden schmelzbaren Verbindungsstücke stellen in den betreffenden logischen Zellen Speicher für eine Dateneinheit dar.As a result of the programming of the logic circuit arrangement according to Fig. 1, certain of the fusible links are broken so that the respective circuit is open between the cathodes of selected diodes and the associated column conductors. In the following, reference is made to the logic cell in column C1 with the diodes DT1 and D11 ¹ and with the associated fusible connectors. The fusible link associated with diode D11 ¹ has a diagonal line extending through the link. It should be noted that there are similar bars extending through some of the other fusible links in the circuitry. These diagonal bars are intended to represent a fusible link that has been broken as a result of programming the circuitry. In contrast to these interrupted connectors are those fusible connectors that do not have a diagonal crossbar, which means that these connectors without a crossbar were intentionally not opened or broken during programming. These fusible links, which form a closed circuit, represent memories for a data unit in the relevant logical cells.

Im folgenden wird die Arbeitsweise der Schaltungsanordnung nach der Fig.· 1 beschrieben, um in Übereinstimmung mit dem programmierten Muster für die logischen Zellen in der Anordnung die Erzeugung der booleschen Funktionen zu erläutern. Dei Einfachheit halber wird allerdings lediglich die Erzeugung eines Konjunktionssignals (A B) am Leiter 24-1 und des FunktiotLssignals f1 am Leiter 16 beschrieben.In the following, the operation of the circuit arrangement according to FIG. 1 will be described in order to be in accordance with the programmed patterns for the logical cells in the arrangement to explain the generation of the Boolean functions. For the sake of simplicity, however, only the generation of a conjunctive signal (A B) on conductor 24-1 and des Function signal f1 on conductor 16 is described.

7424607 07.05.757424607 05/07/75

Das Konjunktionssignal (A B) tritt am Leiter 24-1 der Zeile R1 auf und stellt den Zustand der variablen binären Eingangssignale A und B dar, die über die Leiter 12 und 14 der Schaltungsanordnung zugeführt werden. Es sei bemerkt, daß die schmelzbaren Verbindungsstücke, die den Dioden D11 und D12¹ zugeordnet sind, nicht unterbrochen worden sind. Diese beiden Dioden stellen in Verbindung mit dem in Reihe geschalteten Belastungswiderstand L1 und der in Reihe liegenden Diode CR1 ein UND-Glied mit den Eingängen A und B dar. Dieses UND-Glied erzeugt an dem Leiter 24-1 entweder eine positive Spannung oder eine Spannung mit dem Wert Null bzw. bei einer positiven logischen Schreibweise eine binäre 1 oder eine binäre 0.The conjunctive signal (AB) occurs on conductor 24-1 of row R1 and represents the state of the variable binary input signals A and B which are fed to the circuit arrangement via conductors 12 and 14. It should be noted that the fusible links associated with diodes D11 and D12 ¹ have not been broken. In connection with the load resistor L1 connected in series and the diode CR1 connected in series, these two diodes represent an AND element with the inputs A and B. This AND element generates either a positive voltage or a voltage on the conductor 24-1 with the value zero or, in the case of positive logical notation, a binary 1 or a binary 0.

Das Konjunktionssignal oder, allgemeiner ausgedrückt, Produkttermsignal (A B) wird in der folgenden Weise als positives Spannungssignal erzeugt: Das Signal A wird als positive Spannung über das schmelzbare Verbindungsstück der Kathode der Diode D11 zugeführt, so daß die Diode D11 nicht leitend ist. Das Signal B wird nach seiner Negation durch ein NICHT-Glied 20 als positives Spannungssignal B über den Leiter 14' der Kathode der Diode D12¹ zugeführt, und zwar über das dieser Diode zugeordnete schmelzbare Verbindungsstück. Auf diese Weise wird die Diode D12¹ an einer Vorspannung in Vorwärtsrichtung gehindert. Da somit beide Dioden D11 und D12¹ am Leitendwerden gehindert sind, nimmt der Leiter 24-1 aufgrund der über den Widerstand L1 und die Diode CR1 zugeführten Vorspannung ein positives Potential an.The conjunctive signal or, more generally, the product term signal (AB) is generated as a positive voltage signal in the following manner: The signal A is supplied as a positive voltage via the fusible link of the cathode of the diode D11, so that the diode D11 is not conductive. After its negation, the signal B is supplied as a positive voltage signal B via the conductor 14 'to the cathode of the diode D12 ¹ by a NOT element 20, specifically via the fusible connecting piece assigned to this diode. In this way, the diode D12 ^{1 is} prevented from being forward biased. Since both diodes D11 and D12 ^{1 are} thus prevented from becoming conductive, the conductor 24-1 assumes a positive potential due to the bias voltage supplied via the resistor L1 and the diode CR1.

Das Funktionssignal f1 tritt am Leiter 16 der Spalte C3 auf. Das Funktionssignal f1 wird aufgrund eines Produkttermsignals am Leiter 24-1 erzeugt. In Anbetracht der Diode D13 nimmt der Leiter 16 in Verbindung mit einem Belastungswiderstand R_L, der zwischen die Leitung 16 und Masse geschaltet' ist, das Potential der Leitung 24-1 an. Der Belastungswiderstand R, dient nicht nur zur Belastung des Leiters 16, sondern auch zur Belastung der anderen Spaltenleiter der Spalte C3, näm-The function signal f1 occurs on conductor 16 of column C3. The function signal f1 is generated on the basis of a product term signal on the conductor 24-1. In view of the diode D13, the conductor 16 assumes _{the potential of the line 24-1 in connection with a load resistor R L} , which is connected between the line 16 and ground. The load resistance R serves not only to load the conductor 16, but also to load the other column conductors in column C3, namely

7424607 07.05.757424607 05/07/75

-14 - ''48 -14 - ''48

lieh zur Belastung der Spaltenleiter 16" und 16». Entsprechendes gilt für die Spalten C1, C2 usw. Das Signal f1 stellt eine ODER-Funktion dar. Es nimmt einen positiven Wert an, also eine binäre 1, wenn eine oder mehrere der Dioden D13 bis DN3 leitend sind. Wenn die logische Funktion A B den Binärwert 1 hat, bedeutet dies, daß am" Leiter 24-1 ein positives Potential anliegt, so daß die Diode D13 tatsächlich leitet.borrowed to load the column conductors 16 "and 16". Corresponding applies to columns C1, C2 etc. The signal f1 represents an OR function. It takes a positive value on, i.e. a binary 1, if one or more of the diodes D13 up to DN3 are conductive. If the logic function A B has the binary value 1, this means that on "conductor 24-1 a positive Potential is applied, so that the diode D13 actually conducts.

Im folgenden wird auf den Leiter 26 der Spalte C5 Bezug genommen. Die Dioden D15 und DN5 in der Spalte C5 bilden zusammen mit einem zugeordneten Belastungswiderstand R, ein ODER-Glied. Am Leiter 26 tritt das Funktionssignal f2 auf, wenn entweder das eine oder das andere oder beide Eingangssignale C am Leiter 24-1' oder (TTc) am Leiter 24-N¹ eine binäre 1 zeigen.Reference is now made to conductor 26 of column C5. The diodes D15 and DN5 in column C5, together with an assigned load resistor R, form an OR gate. Function signal f2 occurs on conductor 26 when either one or the other or both input signals C on conductor 24-1 'or (TTc) on conductor 24-N ^{1 show} a binary 1.

Nachfolgend wird die Erzeugung des Signals (fTc) beschrieben. Bei den Zellen mit den Dioden DN3b und DN4 sind die Kathoden dieser Dioden über die zugeordneten schmelzbaren Verbindungsstücke mit den zugeordneten Spaltenleitern verbunden. Das binäre Variablensignal C wird der Kathode der Diode DN4 am Leiter 23 zugeführt. Nach der Negation im NICHT-Glied 22 wird das Funktionssignal f1 der Kathode der Diode DN3b über den Leiter 16» zugeführt. Wenn die beiden Signale TT und C eine binäre 1 zeigen, sind die Dioden DN3b und DN4 im gesperrten Zustand. Aufgrunddessen wird an den Leitern 24-N und 24-N¹ ein Signal (TTc) erzeugt, das eine binäre 1 darstellt. Dieses Signal (TTc) veranlaßt, daß die Diode DN5 leitend ist, so daß am Leiter 26 eine binäre 1 als Funkxionssignal f2 auftritt.The generation of the signal (fTc) is described below. In the case of the cells with the diodes DN3b and DN4, the cathodes of these diodes are connected to the associated column conductors via the associated fusible connecting pieces. The binary variable signal C is fed to the cathode of the diode DN4 on the conductor 23. After the negation in the NOT element 22, the function signal f1 is fed to the cathode of the diode DN3b via the conductor 16 ». If the two signals TT and C show a binary 1, the diodes DN3b and DN4 are in the blocked state. As a result, a signal (TTc) that represents a binary 1 is generated on conductors 24-N and 24-N ^1. This signal (TTc) causes the diode DN5 to be conductive, so that a binary 1 appears on the conductor 26 as the function signal f2.

Das Funktionssignal f2 wird auch erzeugt, wenn das binäre Eingangssignal C den Binärwert 0 hat. Wenn das einem NICHT-Glied ?5 zugeführte Signal C eine binäre 0 ist, wird diese in eine bin&.e 1 negiert, so daß die Diode D14 im gesperrten Zustand gehalten wird. Aufgrunddessen nimmt der Leiter 24-1'The function signal f2 is also generated when the binary Input signal C has the binary value 0. If that is a NOT member ? 5 supplied signal C is a binary 0, this is negated into a bin & .e 1, so that the diode D14 is blocked State is maintained. Because of this, the conductor takes 24-1 '

7424607 07.05.757424607 05/07/75

den binären Zustand 1 an, so daß die Diode D15 leitet und am Leiter 26 wiederum das Aus^angsslgnal f2 auftritt.the binary state 1, so that the diode D15 conducts and the output signal f2 occurs again on the conductor 26.

In der Fig. 2 ist ein weiteres Ausidhrungsbeispiel der Erfindung dargestellt, bei dem in Anlehnung an das Ausführungsbeispiel nach der Fig. 1 das gleiche Bezugszahlensystem verwendet wird. Bei dem AusfUhrungsbeispiel nach der Fig. 2 sind allerdings lediglich diejenigen logischen Zellen und zugehörigen Schaltungen dargestellt, die der Zeile R1 zugeordnet sind. Darüberhinaus sind die Dioden im einzelnen nicht dargestellt, sondern lediglich durch die bereits bei der Fig. 1 benutzten Bezugszahlen angedeutet. Das AusfUhrungsbeispiel nach der Fig. 2 entspricht somit grundsätzlich dem Ausführungsbeispiel nach der Fig. 1, weist jedoch zusätzlich eine programmierbare Unterbrechungs- oder Unterteilungsschaltung 32 auf, mit deren Hilfe die Zeilenleiter 24-1 und 24-1' durch elektrische Maßnahmen voneinander getrennt werden können. In Fig. 2 is a further Ausidhrungsbeispiel the invention shown, in which, based on the embodiment of FIG. 1, the same reference number system is used will. In the exemplary embodiment according to FIG. 2, however, only those logical cells and associated cells are present Circuits shown, which are assigned to the row R1. In addition, the diodes are not shown in detail, but only indicated by the reference numbers already used in FIG. 1. The exemplary embodiment according to FIG. 2 thus basically corresponds to the exemplary embodiment 1, but additionally has a programmable interrupt or subdivision circuit 32, with the help of which the row conductors 24-1 and 24-1 ' can be separated from each other by electrical measures.

Die Unterteilung des Zeilenleiters 24-1, 24-1· wird von der Schaltung 32 dadurch vorgenommen, daß ein schmelzbares Verbindungsstück FS zum Schmelzen veranlaßt wird. Die Schaltung 32 enthält eine Diode CR1O, deren Anode mit dem Leiter 24-1 und deren Kathode mit einem Spaltenleiter 52 verbunden ist. Der Spaltenleiter 52 ist über einen Widerstand 54 an die die positive Vorspannung +V führende Leitung 30 angeschlossen und mit dem Kollektor eines Transistors Q4 in dem Spaltenwahlschalter 44 verbunden. Eine weitere Diode CR9 ist mit ihrer Anode über einen Widerstand 56 an einen Leiter 31 angeschlossen, der das Massepotential führt. Weiterhin ist die Anode der Diode CR9 über einen Spaltenleiter 58 mit dem Emitter eines" Transistors Q3 im Spaltenwahlschalter 44 verbunden. Ein Transistor Q5 ist mit seinem Kollektor an die Kathode der Diode CR9 angeschlossen. Der Emitter des Transistors C5 ist mit der einen Seite des schmelzbaren Verbindungsstücks FS und mit dem Leiter 24-1' verbunden. Die Basis des Transistors Q5 ist über einen Belastungswiderstand L1" mit dem Zeilenleiter 31' verbunden. Der Zeilenleiter 31'The division of the row conductor 24-1, 24-1 · is determined by the Circuit 32 is made by causing a fusible connector FS to fuse. The circuit 32 contains a diode CR1O, whose anode to the conductor 24-1 and the cathode of which is connected to a column conductor 52. The column conductor 52 is on via a resistor 54 connected to the positive bias voltage + V line 30 and to the collector of a transistor Q4 in the Column selector switch 44 connected. Another diode CR9 has its anode connected to a conductor 31 via a resistor 56 connected, which carries the ground potential. Furthermore, the anode of the diode CR9 is via a column conductor 58 with the Emitter of a "transistor Q3 in the column selector switch 44 connected. A transistor Q5 has its collector connected to the cathode of the diode CR9. The emitter of the transistor C5 is connected to one side of the fusible link FS and to the conductor 24-1 '. the The base of the transistor Q5 is connected to the row conductor 31 'via a load resistor L1 ". The row conductor 31'

7424807 07.05.757424807 05/07/75

ist an den Emitter eines Transistors Q2 im Zeilenwahlschalter 40 angeschlossen.is connected to the emitter of a transistor Q2 in the row selector switch 40.

Ferner wird auf eine weitere zusätzliche Schaltung Bezug genommen, die eine Diode CR11, einen Transistor Q6 und einen Belastungswiderstand L11 im linken Teil der Spalte C1 der Zeile R1 aufweist. Diese Schaltung ist der Unterbrechungsschaltung 32 ähnlich, allerdings mit der Ausnahme, daß sie kein schmelzbares Verbindungsstück FS und keine Diode CR10 aufweist. An Hand der zuletzt beschriebenen Schaltung soll dargelegt werden, daß man die Schaltungsanordnung nach der Fig. 2 wahlweise mit einer Unterbrechung 27 im Leiter 24-1 ausbilden kann, und zwar in einer ähnlichen Weise wie es für den Leiter 24-N, 24-N¹ in der Fig. 1 gezeigt ist. Bei der Schaltungsanordnung nach der Fig. 2 kann man die Unterbrechung beia Maskieren erzeugen, wenn die Schaltung hergestellt wird, oder die Unterbrechung kann später durch Bearbeitung des Leiters mit einem Laserstrahl vorgenommen werden, wie es bereits im Zusammenhang mit der Fig. 1 erwähnt ist. Andererseits ^.ann man in der Spalte C1 durch Hinzufügen der Diode CR10 und des schmelzbaren Verbindungsstücks FS die fragliche Schaltung entsprechend der Schaltung 32 ausbilden.Furthermore, reference is made to a further additional circuit which has a diode CR11, a transistor Q6 and a load resistor L11 in the left part of column C1 of row R1. This circuit is similar to interrupt circuit 32 except that it does not have a fusible link FS and a diode CR10. On the basis of the circuit described last it should be shown that the circuit arrangement according to FIG. 2 can optionally be designed with an interruption 27 in the conductor 24-1, in a manner similar to that for the conductor 24-N, 24-N ^{1 is shown} in FIG. In the circuit arrangement according to FIG. 2, the interruption can be generated by masking when the circuit is produced, or the interruption can be made later by machining the conductor with a laser beam, as has already been mentioned in connection with FIG. On the other hand, the circuit in question corresponding to circuit 32 can be formed in column C1 by adding the diode CR10 and the fusible link FS.

Das Ausführungsbeispiel nach der Fig. 2 enthält zwet Decodierer, die in der Fig. 1 nicht gezeigt sind. Dabei handelt es sich um einen Spaltendecodierer 45 zur Auswahl des Unterbrechungsschmel2el.6üients und den Spaltendecodierer 48 zur Anregung oder Lrregung. Während der Programmierung der Schaltung 32 zur Unterteilung der logischen Glieder innerhalb der Zeile R1 liefert der Schmelzauswähldecodierer 45 geeignete Signale zur Basis des Transistors Q4. Der Transistor Q4, die Belastungswiderstände R_L (in Fig. 1 und Fig. 2) und andere Bauteile sind der .Einfachheit halber in einer //eise dargestellt, nach der sie einzeln mit Masse verbunden sind. In Wirklichkeit sind die Massepunkte miteinander verbunden und stehen irit einem gemeinsamen Leiter in Verbindung,The exemplary embodiment according to FIG. 2 contains two decoders which are not shown in FIG. These are a column decoder 45 for selecting the interruption melter and the column decoder 48 for excitation or excitation. While the circuit 32 is being programmed to subdivide the logic gates within row R1, fuse selection decoder 45 provides appropriate signals to the base of transistor Q4. The transistor Q4, the load _{resistors R L} (in Fig. 1 and Fig. 2) and other components are shown for the sake of simplicity in a // iron, according to which they are individually connected to ground. In reality, the ground points are connected to each other and are connected to a common conductor,

74?4B07 G7.05.7574? 4B07 G7.05.75

beispielsweise mit einem Zeilen- oder Spaltenleiter oder sowohl mit einem Zeilen- und Spaltenleiter (der Leiter 30 in Fig. 1 ist sowohl ein Spalten- als auch Zeilenleiter). Ähnliche Betrachtungen gelten für die Fig. 1, Fig. 3 (vgl. insbesondere die logischen Zellen E11 usw.) und Fig. In einer dem Decodierer 45 ähnlichen Weise liefert der Erregungsdecodierer 48 geeignete Signale an die Basis des Transistors Q3.for example with a row or column conductor or with both a row and column conductor (the conductor 30 in Fig. 1 is both a column and a row conductor). Similar considerations apply to FIGS. 1, 3 (See in particular the logic cells E11 etc.) and FIG. In a manner similar to the decoder 45, the excitation decoder delivers 48 appropriate signals to the base of transistor Q3.

Rechts vom Spaltenwahlschalter 44 befindet sich ein Schalter S1, der dazu dient, die Schaltung derart einzustellen, daß sie entweder in der Programmierbetriebsart oder in der Normalbetriebsart arbeitet. Der Schalter weist zwei Eingangsanschlüsse auf, und zwar einen Eingangsanschlub PO für die Programmierbetriebsart und einen Eingangsanschluß CO für die normale Schaltungsbetriebsart. Der Eingangsanschluß CO ist mit Masse verbunden. Der gemeinsame Anschluß des Schalters S1 ist mit dem Kollektor von jedem der Transistoren Q3 im Spaltenwahlschalter verbunden. Wenn sich der Schalter S1 in der PO-Stellung befindet, werden Programm!erimpulce (PP) von einem Programmustergenerator (nicht gezeigt) über den Schalter S1 dem Kollektor von jedem der Transistoren Q3 zugeführt.To the right of the column selector switch 44 is a switch S1, which is used to set the circuit so that it is either in the programming mode or in the Normal mode is working. The switch has two input connections, namely an input connection PO for the programming mode and an input terminal CO for the normal circuit mode. The input port CO is connected to ground. The common connection of switch S1 is to the collector of each of the transistors Q3 connected in the column selector switch. If switch S1 is in the PO position, program! Erimpulce (PP) from a program pattern generator (not shown) through the switch S1 to the collector of each of the transistors Q3 fed.

Wenn die Schaltungsanordnung nach der Fig. 2 programmiert wird, wird der Leiter 24-1, 24-1' durch Schmelzen des schmelzbaren Verbindungsstücks FS in der Unterbrechungsschaltung 32 in der folgenden Weise in Abschnitte unterteilt. Zunächst wird der Schalter S1 in die PO-Stellung gebracht. Die Transistoren Q2, Q3 und 0.4 werden veranlaßt, gleichzeitig zu leiten, und zwar durch Adressierung ihrer Basiselektroden. Wenn der Transistor Q2 in den leitenden Zustand getri&en wird, steigt das Potential am Leiter 31' auf den Wert +V an. Dem Kollektor des Transistors Q3, der sich in der Sättigung befindet, wird ein positiver Programmierimpuls PP zugeführt, so daß über den Leiter 58 ein positives Signal an die Diode CR9 gelegt wird. Die Diode CR9When the circuit arrangement of FIG. 2 is programmed, the conductor 24-1, 24-1 'is by melting the fusible link FS is divided into sections in the interruption circuit 32 in the following manner. First the switch S1 is set to the PO position. The transistors Q2, Q3 and 0.4 are caused conduct simultaneously by addressing their base electrodes. When transistor Q2 is in the conductive State is met, the potential on conductor 31 'increases to the value + V. A positive programming pulse is applied to the collector of transistor Q3, which is in saturation PP is supplied so that a positive signal is applied to diode CR9 via conductor 58. The diode CR9

7424607 07.05.757424607 05/07/75

und der Transistor Q5 leiten, so daß die rechte Seite des schmelzbaren Verbindungsstücks FS mit einer positiven Spannung beaufschlagt wird. Das positive Potential am Leiter 24-1, 24-1' veranlaßt, daß die Diode CR1O leitet. Dadurch wird die linke Seite des schmelzbaren Verbindungsstücks über den Spaltenleiter 52 und den Transistor Q4 mit Masse verbunden. Der über diesen Strompfad getriebene Strom veranlaßt, daß das schmelzbare Verbindungsstück schmilzt und der Stromkreis unterbrochen wird.and transistor Q5 conduct so that the right side of the fusible connector FS is applied with a positive voltage. The positive potential on the conductor 24-1, 24-1 'causes diode CR10 to conduct. Through this will over the left side of the fusible link the column conductor 52 and transistor Q4 connected to ground. The current driven via this current path causes that the fusible connector melts and the circuit is broken.

Wenn die Schaltung 32 zur Programmierung nicht benutzt wird, werden die Dioden CR1O und CR9 über zwei Widerstände'54 und 56 in den Spaltenleitern 52 bzw. 58 in Sperrichtung vorgespannt. Die gesperrte Diode CR9 verhindert, daß durch den Transistor Q5 ein Kollektorstrom fließt, wenn sich die Schaltungsanordnung im normalen Schaltungsbetriebszustand CO befindet« Im C0-3etriebszustand ist die Diode CR10 gesperrt, um den Leiter 24-1 vom Leiter 52 zu entkoppeln.If the circuit 32 is not used for programming, the diodes CR1O and CR9 through two resistors 54 and 56 biased in the column conductors 52 and 58 in the reverse direction. The blocked diode CR9 prevents that through the Transistor Q5 a collector current flows when the circuit arrangement is in the normal circuit operating state CO is «In the C0-3 operating state, the diode CR10 is blocked in order to decouple the conductor 24-1 from the conductor 52.

Zusätzlich zu der beschriebenen Unterbrechungsprogrammierung kann man die Schaltungsanordnung nach der Fig. 2 derart programmieren, daß verschiedenartige schmelzbare Verbindungsstücke in jedem der logischen Schaltelemente unterbrochen werden, beispielsweise das der Diode D14 oder das der Diode D14¹ zugeordnete schmelzbare Verbindungsstück, und zwar dur-eh logisch© Programmierung. Zu diesem Zweck bleibt der Schalter S1 in der Stellung PO, und die Transistoren Q2, Q3 und Q5 werden in der Weise betrieben, wie bei der erläuterten Unterbrechungsoperation. Während der logischen Programmieroperation wird allerdings der Transistor Q4 durch ein Signal 0 oder ein negatives Potential an seiner Basis vom Decodierer 45 im nicht leitenden Zustand gehalten. Bei nicht leitendem Transistor Q4 wird die positive Vorspannung +V über den Widerstand 54 an die Kathode der Diode CR10 gelegt, so daß diese Diode in Sperrichtung vorgespannt ist.In addition to the interrupt programming described, the circuit arrangement according to FIG. 2 can be programmed in such a way that different types of fusible connecting pieces are interrupted in each of the logic switching elements, for example the ^{fusible connecting piece assigned to diode D14 or the fusible connecting piece assigned to diode D14 1} , logically anyway © programming. To this end, switch S1 remains in the PO position and transistors Q2, Q3 and Q5 are operated in the same manner as in the interruption operation discussed. During the logic programming operation, however, the transistor Q4 is kept in the non-conductive state by a signal 0 or a negative potential at its base from the decoder 45. With transistor Q4 non-conductive, the positive + V bias is applied to the cathode of diode CR10 through resistor 54, so that this diode is reverse biased.

Während des normalen Schaltungsbetriebs mit dem Schalter S1During normal circuit operation with switch S1

7424607 07.05.757424607 05/07/75

in der CO-Stellung wird dem Kollektor von jedem der Transistoren Q3 ein Massepotentialsignal zugeführt, so daß diese Transistoren nicht leiten können. Da der Widerstand über den Zeilenleiter 31 mit Masse verbunden ist, liegt an der Diode CR9 entweder ein Signal 0 oder ein die Diode sperrendes Signal. Der Zeilendecodierer 50 liefert ein positives Signal an die Basen der Transistoren 02 im Zeilenwahlschalter 40, so daß diese Transistoren im gesättigten Zustand gehalten werden und die Basis des Transistors Q5 über den zugeordneten Belastungswiderstand L1" eine positive Vorspannung von +V erhält. Während dieser Schaltungsbetriebsart (CO) wird die Emitter-Basis-Strecke des Transistors-Q5 als Diode benutzt, die mit dem Belastungswiderstand L1" in Reihe liegt, um für das logische Element D14¹, D14 eine geeignete Vorspannung bereitzustellen.in the CO position, a ground potential signal is applied to the collector of each of the transistors Q3 so that these transistors cannot conduct. Since the resistor is connected to ground via the row conductor 31, either a signal 0 or a signal blocking the diode is applied to the diode CR9. The row decoder 50 supplies a positive signal to the bases of the transistors 02 in the row selection switch 40, so that these transistors are kept in the saturated state and the base of the transistor Q5 receives a positive bias voltage of + V via the associated load resistor L1 ". CO), the emitter-base path of the transistor Q5 is used as a diode, which is connected in series with the load resistor L1 ″, in order to provide a suitable bias voltage ^{for the logic element D14 1, D14.}

Wenn bei diesen Bedingungen das Signal C eine positive Spannung oder eine binäre 1 ist, wird dieses Signal durch die Diode D14¹ und das zugeordnete schmelzbare Verbindungsstück zugeführt, wobei die Diode D14¹ in Sperrichtung vorgespannt wird, so daß der Leiter 24-1' ein positives Potential bzw. den binären Zustand 1 des Eingangssignals C annehmen kann. Wenn dsks binäre Eingangssignal C eine Spannung von 0 V aufweist oder eine binäre 0 ist, befindet sich die Diode D14» im leitenden Zustand, u:ad der Transistor Q5 ist ebenfalls über seine Emitter-Basis-Diodenstrecke leitend, so daß der Leiter 24-1· eine Spannung von 0 V aufweist bzw. im Binärzustand 0 ist. Die gerade beschriebene Arbeitsweise für den Transistor Q5, den.zugehörigen Basisbelastungswiderstand L1" und die Dioden D14 und D14¹ ist dieselbe wie diejenige für die Schaltung mit dem Transistor Q6, den zugehörigen Basisbelastungswiderstand L11 und den Dioden D11 und D11^r.Under these conditions, if signal C is a positive voltage or a binary 1, that signal is ^{fed through diode D14 1} and its associated fusible link, diode D14 ^{1 being} reverse biased so that conductor 24-1 'is on positive potential or the binary state 1 of the input signal C can assume. If the binary input signal C has a voltage of 0 V or is a binary 0, the diode D14 »is in the conductive state, u: ad the transistor Q5 is also conductive via its emitter-base diode path, so that the conductor 24- 1 · has a voltage of 0 V or is 0 in the binary state. The operation just described for the transistor Q5, the associated base load resistor L1 "and the diodes D14 and D14 ¹ is the same as that for the circuit comprising the transistor Q6, the associated base load resistor L11 and the diodes D11 and D11 ^r .

In der Fig. 3 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt. Bei dieser Figur wird dasselbe Bezugszahlensystem wie bei den Figuren 1 und 2 benutzt. Gleiche oder ähnliche Teile sind mit denselben Bezugszahlen versehen.In Fig. 3, a further embodiment of the invention is shown. In this figure, the same reference number system as in Figures 1 and 2 is used. Same or similar parts are provided with the same reference numerals.

7424607 07.05.757424607 05/07/75

Die erste Ziffer, die dem in dieser Figur benutzten Bezugszeichen E folgt, ksnnzeichnet die Zeilennummer und die zweite Ziffer die Spaltennummer. Bei dem Ausführungsbeispiel nach ler Fig. 3 v^rerden zum Aufbau der logischen Schaltelemente anstelle von Dioder, mehrere P-Kanal-Feldeff ekttransi stören (FET) verwendet, die zur Bildung eines Schaltelementes miteinander verbunden sind. Ein typisches logisches Schaltelement E11 in der Spalte C1 enthält beispielsweise mehrere Feldeffekttransistoren T1, T2, T3 und T4„The first digit following the reference symbol E used in this figure denotes the line number and the second digit the column number. In the embodiment according to ler Fig. 3 v ^r ground for constructing the logical switching elements instead of di-, multiple P-channel Feldeff ekttransi disturb (FET), which are interconnected to form a switching element. A typical logic switching element E11 in column C1 contains, for example, several field effect transistors T1, T2, T3 and T4 "

Die Gatts der Transistoren T1 und T3 sind an kein festes Potential gebunden, also potentialmäßig frei gleitend (FG-FET). Das bedeutet, daß die Gatts dieser Transistoren mit keinem Leiter verbunden sind. Demgegenüber sind die Gatte] ektroden der Transistoren T2 und T^! mit den zugeordneten Eingangsleitern 12 und 12» verbunden. Die Emitterelektroden der Transistoren T2 und T4 sind an einen gemeinsamen Verbindungspunkt angeschlossen, der das Massepotential führt. Die Kollektorelektroden der Transistoren T2 und T4 sind mit den zugeordneten Emitterelektroden der Transistoren T1 und T3 verbunden. Die Kollektorelektroden der Transistoren T1 und T3 führen zu einem gemeinsamen Verbindungspunkt, der an den Zeilenleiter 24-1 angeschlossen ist. Der Aufbau und die Wirkungsweise der in der Fig. 3 dargestellten logischen Einheiten kann man an Hand des Blocks E11 in der Fig. 3 in Verbindung mit dem funktionell analogen Block 11 in der Fig. 1 erläutern. Beim Block 11 in der Fig. 1 ist die auf der rechten Seite befindliche Diode D11¹ nicht aktiv, da während des Programmierens das dieser Diode zugeordnete schmelzbare Verbindungsstück geschmolzen worden ist. Die linke Diode D11 ist hingegen aktiv. Bei dem Block E11 der Fig. 3 ist das rechte Feldeffekttransistorpaar T3 und T4 inaktiv, da der Feldeffekttransistor T3 während des Programmierens nicht aktiviert worden ist. Im Gegensatz dazu idt das linke Feldeffekttransistorpaar T1 und T2 aktiv, da der Feldeffekttransistor TI während des Programmierens durch Injektion einer Ladung aktiviert worden ist. Ein akti-The gates of the transistors T1 and T3 are not tied to a fixed potential, i.e. freely sliding in terms of potential (FG-FET). This means that the gates of these transistors are not connected to any conductor. In contrast, the gate electrodes of the transistors T2 and T ^! connected to the associated input conductors 12 and 12 ». The emitter electrodes of the transistors T2 and T4 are connected to a common connection point which carries the ground potential. The collector electrodes of the transistors T2 and T4 are connected to the associated emitter electrodes of the transistors T1 and T3. The collector electrodes of the transistors T1 and T3 lead to a common connection point which is connected to the row conductor 24-1. The structure and the mode of operation of the logic units shown in FIG. 3 can be explained with reference to block E11 in FIG. 3 in connection with the functionally analogous block 11 in FIG. In the case of block 11 in FIG. 1, the diode D11 ¹ located on the right-hand side is not active, since the fusible connecting piece associated with this diode has been melted during programming. The left diode D11, however, is active. In the block E11 of FIG. 3, the right field effect transistor pair T3 and T4 is inactive, since the field effect transistor T3 was not activated during programming. In contrast to this, the left field effect transistor pair T1 and T2 are active, since the field effect transistor TI has been activated during programming by injecting a charge. An active

7424607 07.05.757424607 05/07/75

ves Feldeffekttransistorpaar ist durch einen Schrägstrich durch den potentialmäi3ig freien Transistor gekennzeichnet, also durch einen Schrägstrich durch den PG-FET T1. Die Funktion und Arbeitsweise der übrigen in der Fig. 3 dargestellten Blöcke ergeben sich durch Vergleich mit den analogen Blöcken in der Fig. 1. Gemäß dieser Analogie enthalten beispielsweise die Blöcke E15 und EN5 jeweils ein Feldeffekttransistorpaar s das aktiv ist.ves field effect transistor pair is marked by a slash through the potential free transistor, i.e. by a slash through the PG-FET T1. the The function and mode of operation of the other blocks shown in FIG. 3 result from a comparison with the analog ones Blocks in FIG. 1. According to this analogy, blocks E15 and EN5 each contain a pair of field effect transistors, for example s that is active.

Bei dem Ausführungsbeispiel nach der Fig. 3 sind die Zeilen in einer ähnlichen Weise unterteilt wie bei den Ausführungsbeispielen nach den Figuren 1 und 2. Die Zeile R1 ist zwischen den logische Elemente darstellenden Blöcken E13b und E14 durch die Unterbrechung 27 geteilt. Jeder geteilte Abschnitt enthält sein eigenes Belastungsbauelement. Der Abschnitt der Zeile R1 mit den Elementen E11, E12, E13a und E13b enthält somit einen Belastungstransistor LT1, wohingegen der Abschnitt der Zeile R1 mit den Elementen E14 und E15 einen Belastungstransistor LT1· aufweist. In entsprechender Weise sind in der Zeile RN Belastungstransistoren LTN und LTN¹ vorgesehen. Der bei der Zeile RN redundante Belastungswiderstand LTN' ist durch eine Unterbrechung 27' von der übrigen Schaltung getrennt. Die Gatt- und Kollektorelektroden dieser Belastungstransistoren sind gemeinsam mit dem Leiter 30 verbunden, der an einen Schalter S2 angeschlossen ist. Die Emitterelektroden der Belastungsfeldeffekttransistoren sind mit den Leitern 24-1, 24-1', 24-N bzw,. 24-N^f verbunden.In the embodiment according to FIG. 3, the lines are subdivided in a similar manner as in the embodiments according to FIGS. 1 and 2. The line R1 is divided by the interruption 27 between the blocks E13b and E14 representing logic elements. Each split section contains its own loading component. The section of row R1 with elements E11, E12, E13a and E13b thus contains a load transistor LT1, whereas the section of row R1 with elements E14 and E15 has a load transistor LT1 ·. In a corresponding manner, load transistors LTN and LTN ^{1 are} provided in row RN. The load resistor LTN 'redundant in row RN is separated from the rest of the circuit by an interruption 27'. The gate and collector electrodes of these load transistors are commonly connected to conductor 30 which is connected to a switch S2. The emitter electrodes of the stress field effect transistors are connected to the conductors 24-1, 24-1 ', 24-N or, respectively. 24-N ^f connected.

Der Schalter S2 weist zwei Stellungen CO und PO auf. In der Stellung PO (Programmierbetrieb) sind die Belastungstransistoren LT1 bis LTN und LT1' bis LTN' über den Leiter 30 mit dem Massepotential verbunden. In der Stellung CO (Schaltungsbetrieb) sind die Belastungstransistoren mit einer negativen Spannung -V einer Spannungsquelle verbunden. Die Gatt- und Kollektorelektroden von zwei zusätzlichen Belastungstransistoren LTC und LTM sind gemeinsam mit dem Lei-The switch S2 has two positions CO and PO. In the The load transistors LT1 to LTN and LT1 'to LTN' via the conductor 30 are in the PO position (programming mode) connected to the ground potential. In the CO position (shift mode) the load transistors are connected to a negative voltage -V of a voltage source. the Gate and collector electrodes of two additional load transistors LTC and LTM are jointly

7424607 07.05.757424607 05/07/75

ter 30 verbunden, der über den Schalter S2 entweder zur Masse oder zur Spannung -V führt. Die Emitterelektroden der Transistoren LTC und LTM stehen mit den Leitern 16 und 26 in Verbindung. Diese zusätzlichen BsIastungstransistoren sind nur an diejenigen Spaltenleiter angeschlossen, die als AusgangsSignalleiter dienen können, z.B für die Ausgangssignale f1 und f2.ter 30 connected, which via the switch S2 either to Leads to ground or to voltage -V. The emitter electrodes of the transistors LTC and LTM are connected to the conductors 16 and 26 in connection. These additional load transistors are only connected to those column conductors that can serve as output signal conductors, e.g. for the output signals f1 and f2.

Im folgenden wird auf den mehrere Schalter enthaltenden Spaltenwahlschalter 44 und die in diesem Schalter enthaltene Schaltung STC Bezug genommen. Diese Schaltung STC weist einen Transistor T12 auf, dessen Kollektorelektrode über einen Leiter 66 mit dem Schalter S1 verbunden ist, über den entweder ein Programmierimpuls (PP) oder Massepotential zugeführt v/ird. Die Emitterelektrode des Transistors T12 ist mit dem Leiter 26 verbunden und darüberhinaus an einen Belastungswiderstand RC1' angeschlossen, dessen anderes Ende an Masse liegt. Die Gattelektrode des Transistors T12 ist mit der Kollektorelektrode eines weiteren Transistors T11 verbunden und darüberhinaus über einen Widerstand RC1 an den Leiter 66 angeschlossen. Die Emitterelektrode des Transistors T11 liegt an Masse, während seine Gattelektrode über einen der Leiter 46 mit dem Spaltendecodierer 48 verbunden ist. Weitere, mit der Schaltung STC identische Schaltungen sind an jeden der Spaltenleiter eingeschlossen.In the following, the column selector switch 44 containing a plurality of switches and the one contained in this switch are referred to Circuit STC referred to. This circuit STC has a transistor T12, whose collector electrode a conductor 66 is connected to the switch S1, via which either a programming pulse (PP) or ground potential is supplied v / ird. The emitter electrode of the transistor T12 is connected to the conductor 26 and also to a load resistor RC1 'connected, the other end of which is connected to ground. The gate electrode of transistor T12 is connected to the collector electrode of a further transistor T11 and also via a resistor RC1 to the Conductor 66 connected. The emitter electrode of transistor T11 is connected to ground, while its gate electrode is connected to one of the conductors 46 is connected to the column decoder 48. Further circuits identical to the STC circuit are included on each of the column conductors.

Als nächstes wird auf den mehrere Schalter enthaltenden Zeilenwahl schalter 40 Bezug genommen. Dort ist die Emitterelektrode eines Transistors T13 mit Masse verbunden, während die Kollektorelektrode an den Zeilenleiter 31 angeschlossen ist, der zu den Gattelektroden von jedem der Transistoren T7 und T8 der Zeile R1 führt. Die Gattelektrode des Transistors T13 erhält ein Eingangssignal vom Zeilendecodierer 50 über einen der Leiter 47. Weitere, mit dem Transistor T13 identische "Transistoren sind an jeden der Zeilenleiter 31 ' der nachfolgenden Zeilen, beispielsweise der Zeile RN, angeschlossen.Next is the line selection containing multiple switches switch 40 referred to. There the emitter electrode of a transistor T13 is connected to ground, while the Collector electrode is connected to the row conductor 31, which is connected to the gate electrodes of each of the transistors T7 and T8 of line R1 leads. The gate electrode of transistor T13 receives an input signal from row decoder 50 via one of conductors 47. Others, identical to transistor T13 "Transistors are connected to each of the row conductors 31 'of the following Lines, for example the line RN, are attached.

7424607 07.05.757424607 05/07/75

Der Transistor T7 und die ihm zugeordneten Schaltungselemente dienen zum Programmieren des linken Abschnitts der Zeile R1, wohingegen der Transistor T8 in ähnlicher Weise zum Programmieren des rechten Abschnitts der Zeile R1 dient. Die Transistoren T9 und T10 haben ähnliche Funktionen für die Abschnitte der Zeile RN. Da diese genannten Transistorschaltungen identisch sind, wird nur diejenige mit dem Transistor T8 im einzelnen beschrieben. Die Emitterelektrode des Transistors T8 ist an den Zeilenleiter 24-1' angeschlossen und darüberhinaus über einen Widerstand RR1 mit Masse verbunden. Die Kollektorelektrode des Traneistors T8 ist an den Leiter 66 angeschlossen, um über den Schalter S1 entweder den Programmierimpuls (PP) oder das Massepotential zuzuführen. Die Gettelektrode des Transistors T8 ist über einen Widerstand RR1' an den Leiter 66 angeschlossen und, wie bereits beschrieben, mit dem Zeilenleiter 31 verbunden, um während des Programmierbetriebs vom Transistor T13 des Zeilenwahlschalters Zeilenwahlsignale zu empfangen. The transistor T7 and the circuit elements assigned to it are used to program the left-hand section of row R1, whereas transistor T8 is used in a similar manner to program the right-hand section of Row R1 is used. Transistors T9 and T10 have similar functions for the sections of row RN. As these mentioned Transistor circuits are identical, only the one becomes with the transistor T8 described in detail. The emitter electrode of the transistor T8 is connected to the row conductor 24-1 ' connected and also connected to ground via a resistor RR1. The collector electrode of the transistor transistor T8 is connected to conductor 66 in order to switch S1 either the programming pulse (PP) or the ground potential to feed. The gate electrode of the transistor T8 is connected to the conductor 66 via a resistor RR1 ' and, as already described, with the row conductor 31 connected to receive row selection signals from transistor T13 of the row selection switch during programming operation.

Im folgenden wird auch auf die Fig. 4 Bezug genommen, die eine weitere Schaltung zum elektrischen Programmieren eines vorgegebenen Unterbrechungsmusters zeigt. Zum Programmieren der in der Fig. 4 dargestellten Unterbrechungsschaltung 32* sind zwei Transistoren TS3 und TS4 vorgesehen, bei denen es sich vorzugsweise um Anreichert i.s-MOS-Transistoren handelt, die in Form von lawinenartig Injizierten Ladungen an ihren potentialmäßig nicht gebundenen Gattelektroden Information empfangen und speichern. Infolge der Ladungsakkumulation an den potentialmäßig nicht gebundenen Gattelektroden leiten diese Transistoren. Ohne diese Ladung würden sie zwischen ihrer Emitterelektrode und Kollektorelektrode einen offenen Stromkreis darstellen.In the following, reference is also made to FIG. 4, which shows a further circuit for electrically programming a shows predetermined interruption pattern. For programming the interrupt circuit 32 * shown in FIG. two transistors TS3 and TS4 are provided, which are preferably enriched i.s-MOS transistors, those in the form of avalanche-like injected charges at their Receive and store information that is not potentially bound by gate electrodes. As a result of the charge accumulation the gate electrodes, which are not bound in terms of potential, conduct these transistors. Without this charge, they would be between their emitter electrode and collector electrode represent an open circuit.

Bei der in der Fig. 4 dargestellten Schaltung 32' sind die Gattelektroden der Transistoren TS3 und TS4 miteinander verbunden und bilden somit ein gemeinsames Gatt. Die Kollektor-In the circuit 32 'shown in FIG. 4, the The gate electrodes of the transistors TS3 and TS4 are connected to one another and thus form a common gate.

7424607 07.05.757424607 05/07/75

elektrode des Transistors TS3 ist an den Leiter 24-1 und die Emitterelektrode an den Leiter 24-1' angeschlossen. Die !.ollektorelektrode des Transistors TS4 ist ebenfalls mit dem Leiter 24-1· verbunden. Die Emitterelektrode des Transistors TS4 ist mit der Kollektorelektrode eines Transistors TS5 verbunden. Die Emitterelektrode des Transistors TS5 ist an Masse angeschlossen. Die Gattelektrode des Transistors TS5 ist mit einem Leiter 68 verbunden und über einen Widerstand RS1 · an Masse angeschlossen.The electrode of the transistor TS3 is connected to the conductor 24-1 and the Emitter electrode connected to conductor 24-1 '. the The collector electrode of the transistor TS4 is also connected to the Conductor 24-1 · connected. The emitter electrode of the transistor TS4 is connected to the collector electrode of a transistor TS5. The emitter electrode of the transistor TS5 is connected to ground. The gate electrode of transistor TS5 is connected to a conductor 68 and connected to ground via a resistor RS1.

Bei der Fertigung der Schaltung 32' nach der Fig. 4 \*erden die Transistoren TS3 und TS4 derart hergestellt, daß an ihren Elektroden keine Ladungen gespeichert sind. Vor der Programmierung stellt daher der Transistor TS3 eine Unterbrechung oder einen offenen Stromkreis dar, und die Leiter 24-1 und 24-1« sind voneinander getrennt. Falls eine Unterbrechung zwischen diesen Leitern nicht erwünscht ist, wird nach der Herstellung die Schaltung programmiert, um an den Gattelektroden der Transistoren TS3 und TS4 eine Lawinenladung zu speichern. Der Trs-sistor TS3 ist dann leitend und stellt zwischen den Leitern 24-1 und 24-1^l einen geschlossenen Stromkreis her.When the circuit 32 'according to FIG. 4 is manufactured, the transistors TS3 and TS4 are grounded in such a way that no charges are stored on their electrodes. Before programming, the transistor TS3 therefore represents an interruption or an open circuit, and the conductors 24-1 and 24-1 «are separated from one another. If an interruption between these conductors is not desired, the circuit is programmed after manufacture to store an avalanche charge on the gate electrodes of the transistors TS3 and TS4. The Trs-sistor TS3 is then conductive and creates a closed circuit ^{between the conductors 24-1 and 24-1 l.}

Beim Programmieren der Schaltungsanordnung nach der Fig. 4 befinden sich die Schalter S1 und S2 in dtr Stellung PO. Der Schalter S2 verbindet dann den Spaltenleiter 30, der jedem der Belastungstransistoren, beispielsweise dem Transistor LT1' in Fig. 4, zugeordnet ist, mit Masse» Der Schalter S1 3eitet den Programmierimpuls PP an jede der Schaltungen mit Transistoren T7 und TP weiter und auch an den Spaltenwahlschalter 44 mit der beispielsweise dargestellten Schaltung STS. Diese Schaltung STC ist der bereits in Verbindung mit der Fig. 3 beschriebenen Schaltung STC ähnlich.When programming the circuit arrangement according to FIG switches S1 and S2 are in the PO position. Of the Switch S2 then connects the column conductor 30 of each of the load transistors, for example the transistor LT1 'in Fig. 4, assigned to ground »the switch S1 3 transmits the programming pulse PP to each of the circuits Transistors T7 and TP further and also to the column selector switch 44 with the circuit shown as an example STS. This circuit STC is similar to the circuit STC already described in connection with FIG.

Per Programmierimpuls ^pP dient im'wesentlichen demselben Zweck, der bereits in Verbindung mit der Fig. 2 genannt wurde. Tm Falle der Fig. 4 kann man den Leiter 66 allerdingsThe programming ^{pulse p p} essentially serves the same purpose that has already been mentioned in connection with FIG. In the case of FIG. 4, however, the conductor 66 can be used

7424607 07.05.757424607 05/07/75

auf einer gegenüber Masse negativen Gleichvorspannung halten, um eine bessere Adressierung der Schaltung 32' zu erzielen. Diese Vorspannung kann beispielsweise -10 \^T betragen. Bei der Programmierung der Unterbrechungsschaltung 32^r wird die Spannung am Leiter 66 durch den Impuls PP auf einen höheren negativen Wert angehoben. Dieser negative Impuls kann beispielsweise -40 bis -50 V haben. Diese negative Spannung reicht aus, um an den potentialmäßig nicht festgelegten Gattelektroden der Transistoren TS3 und TS4 der Schaltung 32* eine lawinenartig injizierte Ladung zu erzeugen.Maintain a negative DC bias with respect to ground in order to achieve better addressing of the circuit 32 '. This preload can be -10 \ ^T , for example. When programming the interruption circuit 32 ^r , the voltage on conductor 66 is raised to a higher negative value by the pulse PP. This negative pulse can be -40 to -50V, for example. This negative voltage is sufficient to generate an avalanche-like injected charge at the gate electrodes of the transistors TS3 and TS4 of the circuit 32 * which are not fixed in terms of potential.

Die Arbeitsweise der Schaltung STS im Spaltenwahlschalter ist derjenigen der Schaltung STC in der Fig. 3 ähnlich und wird daher nur kurz beschrieben. Um den Spaltenleiter 68 auszuwählen, liefert der Spaltendecodierer 48 über die Leitung 46 ein Signal von 0 V an die Gattelektrode des Transistors TS11, so daß dieser Transistor gesperrt ist. Die negative Gleichvorspannung am Leiter 66 veranlaßt, daß der Transistor TS12 leitet. Der hohe negative Impuls PP wird daher bei seinem Auftreten über den Transistor TS12 zum Leiter 68 übertragen. Wenn es bei der Unterbrechungsprogrammierung nicht erwünscht ist, den Leiter 68 auszuwählen, -wird 4es~Gatteg3r5otrs TS14 über^4en Lei-ter 4-6 ein negatives Signal zugeführt, so daß der Transistor TS11 leitend ist. Der Gattanschluß des Transistors TS12 ist dann mit Masse verbunden, und der Transistor TS12 ist demzufolge gesperrt. Bei nicht leitendem Transistor TS12 kann der Spaltenleiter 68 nicht· adressiert werden. Der Widerstand RS1^T, der die Emitterelektrode des Transistors TS12 mit Masse verbindet, hält den Leiter 68 bei nicht leitendem Transistor TS12 auf Massepotential.The operation of the circuit STS in the column selection switch is similar to that of the circuit STC in FIG. 3 and is therefore only briefly described. In order to select the column conductor 68, the column decoder 48 supplies a signal of 0 V via the line 46 to the gate electrode of the transistor TS11, so that this transistor is blocked. The negative DC bias on conductor 66 causes transistor TS12 to conduct. The high negative pulse PP is therefore transmitted to conductor 68 via transistor TS12 when it occurs. If it is not desired to select conductor 68 during interrupt programming, a negative signal is fed to 4es ~ gate 3r5otrs TS14 via ^ 4 conductor 4-6, so that transistor TS11 is conductive. The gate connection of the transistor TS12 is then connected to ground, and the transistor TS12 is consequently blocked. If the transistor TS12 is not conductive, the column conductor 68 cannot be addressed. The resistor RS1 ^T , which connects the emitter electrode of the transistor TS12 to ground, holds the conductor 68 at ground potential when the transistor TS12 is non-conductive.

Der Transistor T13 des Zeilenschalters 40 dient in Verbindung mit der zugeordneten Schaltung aus dem Transistor T8, sowie den Widerständen RR1 und RR1' zum Adressieren des Zeilenleiters 2.4-1 ' in einer Weise, die der gerade beschriebenen Arbeitsweise der Schaltung STS zum Adressieren des Leiters 68The transistor T13 of the line switch 40 is used in connection with the associated circuit from the transistor T8, as well as the resistors RR1 and RR1 'for addressing the row conductor 2.4-1 'in a manner similar to the just described operation of the circuit STS for addressing the conductor 68

7424607 07.05.757424607 05/07/75

analog ist. Der Leiter 47 vom Zeilendecodierer 50 ist mit der Gattelektrode des Transistors T13 verbunden. Die Emitterelektrode des Transistors T13 ist an Masse angeschlossen. Die Kollektorelektrode des Transistors T13 ist mit der Gattelektrode des Transistors T8 verbunden. Der Widerstand RRI' verbindet die Gattelektrode des Transistors T8 mit der Programmierimpulsleitung 66. Der Widerstand RR1 liegt zwischen der Emitterelektrode des Transistors T8 und Masse. Die Arbeitsweise dieses Schaltelements des Zeilenwahlschalters ist derjenigen der Schaltungen STS des Spaltenwahl schalters ähnlich.is analog. The conductor 47 from the row decoder 50 is connected to the gate electrode of the transistor T13. The emitter electrode of the transistor T13 is connected to ground. The collector electrode of the transistor T13 is connected to the gate electrode of the transistor T8 . The resistor RRI 'connects the gate electrode of the transistor T8 to the programming pulse line 66. The resistor RR1 lies between the emitter electrode of the transistor T8 and ground. The operation of this switching element of the row selection switch is similar to that of the STS circuits of the column selection switch.

7424607 07.05.757424607 05/07/75

Claims

b i- ·. ·:. ',: iic3. M. 1 G 74 24 607.4 January 2, 1975 General Electric Company ReLi / Gu-8093 protection claims

1. . Integrated semiconductor circuit unit with Boolean logic cells arranged in mutually perpendicular columns and rows and with one or more column conductors in each column and one or more row conductors in each row, characterized in that at least one row conductor (24-1 _r 24-1 ') to form two or more electrically isolated but physically collinear conductor sections (24-1 and 24-1 ') is subdivided so that each of these sections has a group called a logical section group with at least two logical cells (for 24-1: D11, D12 ¹ , D13, D13a, D13b or ₀ E11, E12, E13a, E13b; for 24-1 · ': D14, D15 or, E14, E15) is assigned that a pair of column conductors (16 *; 23) is provided, which cross the subdivided row conductors on the left and right side of the subdivision point (27) as left and right crossing conductors and at least one to another row (RN) ordered, further row leader (24-N, 24-N ¹ ), which is subdivided between the relevant column conductor pair * "^ ht, that each of these further row conductors has a group called a logical conductor group with at least two logical cells (DN1, DN1«, DN2, DN2 ¹ , DN3a, DN3b or EN1, EN

2, EN3a, EN3b; DN4, DN5 or EN4, EN5) and that the logical section groups of a subdivided row conductor are connected to a logical conductor ^{group via at least two separate column conductors (16 1} ; 23 ^1).

7424607 O7.05.757424607 O7.05.75

^x 2 half-wire circuitry according to claim 1,

a characterized by that with one or more subdivided row conductors

a (24-1 24-1 ») the logical section group (D11, D12 ¹ ,

D13) on the left side of the subdivision point (27) and the logical section group (D14, D15) on the right Side of the subdivision point via the assigned

The two separate column conductors (16 ·, 23 ') also joined

η are connected to the same logical group of conductors.

3. The semiconductor circuit unit according to claim 2, characterized in h *

;. that the two separate column conductors (16 ·, 23 ') the

j are left and right crossover conductors, respectively.

} ":

4. Semiconductor circuit unit according to one of the claims

1 to 3,

characterized in that a left and a right crossing gap scale (16 · or 23) immediately to the left and right of the subdivision point (? 7) are provided.

5. Semiconductor circuit unit according to claim 4, characterized in that each section (24-1, 24-1 ^! ) Of a subdivided row conductor and each further row conductor (24-N, 24-N ') the logic cells (D11 to D13b, D14 to D15, DN1 to DN5) of the logical cell group assigned to it.

6. Semiconductor circuit unit according to claim 5, characterized in that at the location of one or more interruptible, but Uninterrupted subdivision points fusible connecting pieces are provided in the relevant Zcilenleitern are.

7Ί24607 07.05.757Ί24607 05/07/75