DE7212066U

DE7212066U - Semiconductor device

Info

Publication number: DE7212066U
Application number: DE7212066U
Authority: DE
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Publication date: 1972-07-06

Description

Semiconductor device

Die Erfindung betrifft eine Halbleiteranordnung- insbesondere Transistor, mit einem Emitter der einen Leitfähigkeit, einer Basis mit entgegengesetzter Leitfähigkeit und einem Kollektor mit derselben Leitfähigkeit wie derjenigen des Emitters, der von der Basis umgeben ist und mit ihr eine Obergangszone bildet, wobei Emitter und Basis Kontaktflächen haben, die in derselben Ebene liegen, wobei ferner am Emitter und an der Basis metallische ohmsehe Kontakte angeordnet sind und eine Isolierschicht sich über den Basis-Emitter-Obergang zwischen den metallischen ohmschen Kontakten erstreckt.The invention relates to a semiconductor device - in particular Transistor, with an emitter of one conductivity, a base of opposite conductivity and a collector having the same conductivity as that of the emitter surrounded by the base and with it forms a transition zone, with the emitter and base having contact surfaces that lie in the same plane, metallic ohmic contacts are also arranged on the emitter and on the base, and an insulating layer extends over the base-emitter junction between the metallic ohmic contacts.

Ein ständiges Problem bei der Herstellung von Halbleiteranordnungen, insbesondere Transistoren, besteht daTin, sie möglichst iclein zu bauen und ihre Ausgangsleistung zuA constant problem in the manufacture of semiconductor devices, In particular transistors, there is a need to build them as small as possible and to increase their output power

Lh/baLh / ba

steigernincrease

M26OP/G-776/7M26OP / G-776/7

steigern.increase.

Ist z.B. das Halbleiterplättchen, z.B. ein Siliciumplättchen, gross, sind auch die Kosten höher, weshalb Anstrengungen ga- ~"Cht "erden* dl*? **«??ge an verwendetes· Si lic 5 us *u reduzieren* Es ist litter möglich, einen Transistor genügend gross auszuführen, damit er die erforderliche Leistung abgibt; dies ist jedoch sehr unwirtschaftlich, es sei denn die Grosse des Transistors wird soweit wie möglich reduziert. Die Grenze der Ausgangsleistung, die bei einem Transistor bei einem gegebenen Wert oder Werten der Emitter-Kollektor-Spannung erreichbar ist, kann als zulässiger Arbeitsbereich (safe operating area) definiert werden, und zwar insofern, als ein Versuch zum Erzielen von Ausgangsleistungen über einem solchen Wert zu einem sekundären Zusammenbruch des Transistors führt.If, for example, the semiconductor wafer, for example a silicon wafer, is large, are the costs higher, why efforts ga- ~ "Cht" ground * dl *? ** Reduce the amount of silicon used by 5 us * u * It is litterly possible to make a transistor large enough so that it delivers the required power; however, this is very uneconomical unless the size of the transistor is reduced as much as possible. The limit of the output power that can be achieved by a transistor at a given value or values of the emitter-collector voltage can be defined as the safe operating area, in so far as an attempt to achieve output powers above such Value leads to a secondary breakdown of the transistor.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiteranordnung, insbesondere einen Transistor ait höherer Ausgangsleistung bei gleicher Grosse oder mit derselben Ausgangsleistung bei kleinerer Grosse zu schaffen. Der Transistor soll einfach aufgebaut, leistungsfähig im Betrieb und wirtschaftlich herzustellen sein. Der Transistor (oder beispielsweise eine Diode) soll ferner einen erhöhten zulässigen Arbeitsbereich bei höherer Ausgangsleistung aufweisen. The invention is therefore based on the object of providing a semiconductor arrangement, in particular a transistor with a higher output power with the same size or with the same To create output power with a smaller size. The transistor should be of simple construction and efficient in operation and be economical to manufacture. The transistor (or, for example, a diode) should also have an increased allowable Have working range at higher output power.

Erfindungsgemäss wird dies dadurch erreicht, dass ein verteilter Widerstand in der Basis auf der Basisseite des Etitter-Basiü-Überganges ausgebildet ist.According to the invention this is achieved in that a distributed resistance is formed in the base on the base side of the etitter-base transition.

Zweckmässigerweiise wird unmittelbar angrenzend an den Rand des Emitterbereiches ein Bereich mit erhöhter Leitfähigkeit geschaffen, der unter der Isolierungsschicht angeordnet ist und im wesentlichen kurz vor dem angrenzenden Rand des ohmschen Basiskontaktes endet.
Die Erfindung eignet sich sowohl für NPN Transistoren undA region with increased conductivity is expediently created immediately adjacent to the edge of the emitter region, which region is arranged under the insulation layer and essentially ends shortly before the adjacent edge of the ohmic base contact.
The invention is suitable for both NPN transistors and

- 2 - PNP- 2 - PNP

M26OP/G-776/7M26OP / G-776/7

PNP transistors, but also for diodes.

Der zulässige Betriebsbereich des erfindungsgemässen Transistors kann beträchtlich gesteigert werden, d.h., bei derselben Emitter-Kollektor-Spannung wird die erzielbare Ausgangsleistung beträchtlich erhöht. Soll dagegen bei derselben Fmitter-Kollektor-Spannung die Ausgangsleistung gleich bleiben, so kann die Grosse des Transistors stark reduziert werden.The permissible operating range of the transistor according to the invention can be considerably increased, i.e., with the same Emitter-collector voltage, the achievable output power is increased considerably. Should against it with the same Fmitter-collector voltage equals the output power remain, the size of the transistor can be greatly reduced.

Beispielsweise Ausführungsformen der Erfindung werden nachfolgend an Hand der Zeichnung im einzelnen erläutert, in derExemplary embodiments of the invention are provided below explained in detail with reference to the drawing, in the

Fig. 1 im Schnitt eine Ausführungsfora des erfindungsgemässen Transistors zeigt.Fig. 1 shows in section an embodiment of the transistor according to the invention.

Fig. 2, 3 und 4 zeigen im Schnitt aufeinanderfolgende Arbeitsstufen bei der Herstellung eines Transistors nach Fig. 1.2, 3 and 4 show, in section, successive work stages in the manufacture of a transistor Fig. 1.

Fig. 5, 6 und 7 zeigen im Schnitt weitere, modifizierte Ausführung sformen der Erfindung.5, 6 and 7 show in section a further modified embodiment forms of the invention.

8 shows a diagram for explaining the invention.

Fig. 9 zeigt an Hand eines Schaubildes die Verbesserung des zulässigen Betriebsbereiches, die gemäss der Erfindung erreichbar ist.FIG. 9 uses a diagram to show the improvement in the permissible operating range, which according to FIG Invention is achievable.

Fig. 1 zeigt einen Mesa-Transistor 21 mit einem N Kollektor 22, einer P - Basis 23, einem N+ Emitter 24, einem Obergang 25 zwischen der Basis und dem Kollektor und einem Emitter-Basis-Obergang 26. Der Kollektor ist aus Gründen der Platzeinsparung unterbrochen gezeichnet.Fig. 1 shows a mesa transistor 21 with an N collector 22, a P - base 23, an N + emitter 24, a Transition 25 between the base and the collector and an emitter-base transition 26. The collector is drawn interrupted to save space.

Instead of a mesa transistor, another transistor can also be used

21, z.B. ein Planar-Transistor verwendet werden.21, e.g., a planar transistor can be used.

On the surface 28 of the N + emitter, there is an ohmic metal

- 3 - kontakt - 3 - contact

M26OP/G-776/7 'M26OP / G-776/7 '

kontakt 27 ausgebildet und an der P- Basis ist an der Oberfläche 31 ein ohmscher Metallkontakt 29 ausgebildet, wobei die Flächen 28 und 31 im wesentlichen in derselben Ebene liegen. Zwischen den Metallschichten 27 und 29 ist eine Isolierschicht 32 beispielsweise aus Siliciumdioxyd ausgebildet, wobei ein Teil 33 der Siliciumdioxydschicht sich bis zum rechten Rand des Transistors erstreckt, wie dargestellt. Die Isolierschicht 32 liegt über dem Teil des Oberganges 26, der an den rechten R.and 34 des Emitters 24 angrenzt. Unmittelbar angrenzend an diesen Rand oder Umfangsteil 34 ist ein P+ Bereich 35 ausgebildet, zwischen dessen rechtens Rand 35a und dem linken Rand 30 des Metallkontaktes 29 der Basis ein Bereich χ vorhanden ist, der einen verteilten Widerstand (distributed resistance) bildet, der sich zwischen dem rechten Rand 35a der Zone 35 und dem linken Rand 30 der Metallschicht erstreckt.contact 27 is formed and an ohmic metal contact 29 is formed on the P base on the surface 31, wherein surfaces 28 and 31 lie essentially in the same plane. Between the metal layers 27 and 29 is a Insulating layer 32 formed from silicon dioxide, for example, with a part 33 of the silicon dioxide layer itself extends to the right edge of the transistor as shown. The insulating layer 32 lies over the part of the transition 26, which is adjacent to the right R.and 34 of the emitter 24. Direct adjoining this edge or peripheral part 34 is a P + region 35, between its right edge 35a and the left edge 30 of the metal contact 29 of the base is an area χ which has a distributed resistance (distributed resistance) forms, which is formed between the right edge 35a of the zone 35 and the left edge 30 of the metal layer extends.

Der P+ Bereich 35 neben dem Umfangsteil 34 des Emitter-Basis-Obergangs dient dazu, die Minoritätsträger nahe bei dem Emitter-Umfangs-Bereich zu halten, us dadurch die Ladungsspeicherung in diesem Bereich zu reduzieren. Der P+ Bereich 35 bildet einen isolierten Basis-Kontakt und begrenzten Bereich x_r, der den verteilten Widerstand darstellt. Hierdurch wird der zulässige Betriebsbereich oder Arbeitsbereich des Transistors verbessert, da der verteilte Widerstand als Ballast hinsichtlich der Injizierung von Trägern durch den Emitter-Basis-Öbergang wirkt und ein gleichmässigeres Träger-Injizierungs-Profil hervorruft bei reduzierter Bildung von lokalen Stromkonzentrationen infolge von Ungleichfurmigkeiten des Oberganges.The P + region 35 next to the peripheral part 34 of the emitter-base junction serves to keep the minority carriers close to the emitter-peripheral region, thereby reducing the charge storage in this region. The P + region 35 forms an isolated base contact and limited region x _r which represents the distributed resistance. This improves the permissible operating range or working range of the transistor, since the distributed resistance acts as ballast with regard to the injection of carriers through the emitter-base junction and produces a more uniform carrier-injection profile with a reduced formation of local current concentrations due to irregularities in the junction .

Die Verwendung des dargestellten verteilten Widerstandes führt zu einer Steigerung des zulässigen Arbeitsbereiches des Transistors. Es können Steigerungen von etwa 30 \ und mehr im Vergleich mit Vorrichtungen erzielt werden, die diesen verteilten Widerstand nicht besitzen. In Leistungstransistoren ist der Emitterstrom hoch und derThe use of the distributed resistor shown leads to an increase in the permissible operating range of the transistor. Increases of about 30 % and more can be achieved compared to devices that do not have this distributed resistance. In power transistors, the emitter current is high and the

- 4 - Basisstrom - 4 - base current

: : ; ; M26OP/G-776/7::; ; M26OP / G-776/7

Basisstrom kann ebenfalls hoch sein. Da die Entfernung von der Mitte des Emitter-Basis-Oberganges 26 zum Rand 30 des Basis-Kontaktes 29 grosser ist als die Entfernung vom Umfang 34 zum Rand 30, ist der Widerstand von der Mitte des Emitter-Basis-Oberganges grosser als der Widerstand vom Umfang 34 zum Rand 30. Kleine Basisströme, die durch den grösseren Widerstand fliessen. neigen bekanntlich dazu, einen wesentlichen Teil des Emitters auszuschalten, wodurch der Emitterstrom auf seine Umfangs-Obergangszone 34 konzentriert wird. Diese Erscheinung wird als Basisanhäufung (base crowding) bezeichnet. Bei konventionellen Leistungstransistoren kann sich der Basis-Kontakt 35, der aus einer erhöhten Diffusion bestehen kann, vom Umfang 34 durchgehend bis zum Basis-Kontakt 29 und unter diesem weiter erstrecken, wie durch die gestrichelte Linie 36 gezeigt ist. Auf diese Weise bildet die erhöhte P+ Basis-Diifusion einen Weg für den erhöhten Basisstrom in diesem Bereich und ermöglicht es, dass der Wert von Beta für grosse Werte des Elektrostromes hoch bleibt.Base current can also be high. Since the removal of the center of the emitter-base transition 26 to the edge 30 of the base contact 29 is greater than the distance from the circumference 34 to edge 30, the resistance from the middle of the emitter-base transition is greater than the resistance from Circumference 34 to edge 30. Small base currents that flow through the greater resistance. as is well known, tend to to switch off a substantial part of the emitter, whereby the emitter current is concentrated on its peripheral transition zone 34 will. This phenomenon is called base accumulation (base crowding). In conventional power transistors, the base contact 35, which consists of a raised Diffusion can exist, from the circumference 34 continuously up extend to the base contact 29 and below this, as shown by dashed line 36. In this way, the increased P + base diffusion forms a path for the increased base current in this area and enables the value of beta for large values of the electrical current stays high.

Da die Anforderungen an Strom und Leistung für dierelbe Grosse des Transistors erhöht sind, wird ein Punkt erreicht, an dem bei konventionellen Transistoren ein sekundäres Versagen eintritt. In diesem Fall werden durch den Basisstrom, der vom Umfang 34 zum P+ Bereich 35 fliesst, der sich bei den bekannten Vorrichtungen bis zum Basis-Kontakt 29 erstreckt, Teile des Transistors überhitzt und eventuell sogar zum Schmelzen gebracht, wodurch der Transistor zerstört wird.As the requirements for electricity and power for the same As the size of the transistor is increased, a point is reached at which conventional transistors have secondary failure entry. In this case, the base current flowing from the circumference 34 to the P + region 35 becomes at extends the known devices to the base contact 29, parts of the transistor overheated and possibly even melted, destroying the transistor.

Gemäss der Erfindung erstreckt sich der P+ Bereich nicht bis zum Basis-Kontakt 29 (d.h. nicht bis zum Rand 30) sondern er endigt kurz vorher, wodurch der Bereich x_r in Form eines verteilten Widerstandes gebildet wird. Der P+ Bereich 35 kann radial etwa 0,025 mm grosser sein als der Radius des Emitters 24. Das Vorhandensein des Bereiches x_r in Form eines Widerstandes, durch den ein Basisstrom fliesst, ruftAccording to the invention, the P + area does not extend as far as the base contact 29 (ie not as far as the edge 30) but rather it ends shortly before, as a result of which the area x _{r is formed} in the form of a distributed resistance. The P + area 35 can be about 0.025 mm larger radially than the radius of the emitter 24. The presence of the area x _r in the form of a resistor through which a base current flows calls for

- 5 - einen - 5 - one

M26OP/G-776/7M26OP / G-776/7

einen Spannungsabfall in diesem Bereich hervor und zwingt den Basisstrom, einen zusätzlichen Bereich des Emitter-Basis-Oberganges zwischen den Umfang 34 und dee übrigen Teil des Enitters zu benutzen.D.h., der Bereich des Emitter-Basis-Oberganges, der Strom an die Basis liefert, erstreckt sich von dem P+ Diffusionsbereich 35 über einen beträchtlichen umfang* Auf diese Weise wird ein giösseTer Teil der P- Basis ausgenutzt, wodurch eine zusätzliche Leistung bei einem Transistor mit gegebenen Abmessungen erreichbar ist. Wie oben ausgeführt, kann bei einigen Leistungstrassistoren etwa 30 % zusätzliche Leistung erreicht werden, ohne dass die Vorrichtung einen sekundären Zusammenbruch erleidet. In soweit als der verteilte Widerstand χ_χ den Emitter-Basis-Strom zwingt, zusätzliche Teile des Emitter-Basis-Oberganges auszunutzen, wirkt er als Ballast.causes a voltage drop in this area and forces the base current to use an additional area of the emitter-base transition between the perimeter 34 and the remainder of the emitter, i.e. the area of the emitter-base transition that supplies current to the base , extends from the P + diffusion region 35 over a considerable amount * In this way, a large part of the P base is used, whereby additional performance can be achieved with a transistor of given dimensions. As stated above, with some power rassistors, about 30 % additional power can be achieved without the device suffering a secondary breakdown. To the extent that the distributed resistance χ _χ forces the emitter-base current to use additional parts of the emitter-base transition, it acts as ballast.

In Fig. 9 ist eine Anzahl von Kurven 41, 42 und 43 dargestellt, von denen die Kurven 41 und 42 entsprechend für eine Standardanordnung bzw. für eine erfindungsgeaässe Anordnung gelten. Die Kurve 43 bezieht sich auf eine Standardanordnung mit wesentlich' grösseren Abmessungen als diejenige? die durch die Kurve 4 2 dargestellt ist.In Fig. 9 a number of curves 41, 42 and 43 are shown, of which the curves 41 and 42 are correspondingly for a standard arrangement or for one according to the invention Arrangement apply. The curve 43 relates to a standard arrangement with substantially 'larger dimensions than the one? which is represented by curve 4 2.

In Fig. 9 ist auf der Ordinate die Emitter-Kollektor-Spannung in Volt und auf der Abszisse die Leistung in Watt beim zulässigen Arbeitsbereich aufgetragen. Die Kurven stellen die geometrischen Orte von Fehlerpunkten dar, wenn ein Gerät bei der angezeigten Spannung und der abgegebenen Leistung ausfällt, wobei die Einschaltzeit 200 Millisekunden betrug und keine besondere Vorsorge für eine Wärmeabfuhr getroffen wurde. Die Kurve 42 und 43 liegen sehr nrhe beieinander un~ überlagern sich, wie die Figur zeigt, weshalb die Kurve 42 gestrichelt gezeichnet ist, um sie von der Kurve 43 unterscheiden zu können. Die Kurve 41 ergibt sich beispielsweise bei einer Anordnung mach Fig. 1, wenn dort der P+ Basis-Bereich mit erhöhter Diffusion sich durchgehend vom Emitter zum RandIn FIG. 9, the emitter-collector voltage in volts is on the ordinate and the power in watts at the permissible level on the abscissa Work area applied. The curves represent the geometric locations of failure points when a device fails at the displayed voltage and the output power, whereby the switch-on time was 200 milliseconds and no special provision has been made for heat dissipation. Curves 42 and 43 are very close together superimpose one another, as the figure shows, which is why curve 42 is drawn in dashed lines in order to distinguish it from curve 43 to be able to. The curve 41 results, for example, in an arrangement like FIG. 1, when the P + base area is there with increased diffusion extends continuously from the emitter to the edge

- 6 - der - 6 - the

: M26OP/G-776/7: M26OP / G-776/7

der Anordnung erstreckt, wie durch die Linie 36 angedeutet ist. Die K«rye 42 ^ieht sich auf dieselbe Anordnung mit denselben Abmessungen und denselben anderen Konstanten bei den einzelnen Schichten, wobei jedoch diese Basisschicht mit erhöhter Diffusion nur durch den P+ Bereich gebildet wird, sodass der verteilte Widerstand x_r zwischen dem Rand 35a des Diffusionsbereiches 35 und dem Rand des Basis-Kontaktes 29 gebildet wird. Die Standardvorrichtung versagte bei 60 Volt und einer abgegebenen Leistung von etwa 108 Watt, während die erfindungsgemässe Vorrichtung erst bei 60 Volt und einer abgegebenen Leistung von 132 Watt versagte, d.h. es konnte eine Zunahme von 108 auf 132 Watt, oder etwa 22 % erzielt werden. Wird dieselbe Anordnung reit 35 Volt betrieben, so eTgab sich bei der Standardanordnung ein Versagen bei ISS Watt und bei der erfindungsgemässen Vorrichtung bei 165 Watt, was einer Zunahme von etwa 6,5 % entspricht. Wie aus der Zeichnung hervorgeht, konvergieren die Kurven zwischen etwa 60 Volt und 35 Volt.of the arrangement, as indicated by line 36. The circle 42 is based on the same arrangement with the same dimensions and the same other constants in the individual layers, but this base layer with increased diffusion is only formed by the P + region, so that the distributed resistance x _r between the edge 35a of the diffusion region 35 and the edge of the base contact 29 is formed. The standard device failed at 60 volts and an output of about 108 watts, while the device according to the invention only failed at 60 volts and an output of 132 watts, ie an increase from 108 to 132 watts, or about 22 %, could be achieved. If the same arrangement is operated at 35 volts, there was a failure with the standard arrangement at ISS watts and with the device according to the invention at 165 watts, which corresponds to an increase of approximately 6.5 % . As can be seen from the drawing, the curves converge between approximately 60 volts and 35 volts.

Die der Kurve 4b zugrunde liegende Vorrichtung ist etwa 30 \ grosser als die der Kurve 42 und hat trotzdem im wesentlichen denselben Kurvenverlauf. Man erhält also bei einer erfindungsgemässen Vorrichtung mit denselben Abmessungen wie eine Ständardvorrichtung eine Erhöhung der Ausgangsleistung oder aber es kann bei gleicher Ausgangsleistung die erfindungsgemässe Vorrichtung in ihren Abmessungen entsprechend reduziert werden. Es ergibt sich also entweder eine Steigerung der Leistung, oder eine Einsparung von Material und Platz.The device on which curve 4b is based is approximately 30 \ larger than that of curve 42 and nevertheless has essentially the same curve shape. In the case of a device according to the invention with the same dimensions as a standard device, an increase in the output power is obtained, or the dimensions of the device according to the invention can be correspondingly reduced with the same output power. The result is either an increase in performance or a saving in material and space.

Fig. 8 zeigt den Verlauf des Kollektorstromes über der Emitter-Kollektor-Spannung für Vorrichtungen nach der Erfindung wie sie in Verbindung mit Fig. 9 erläutert wurden. Die Darstellung ist sehr allgemein, sie eignet sich aber zur Erläuterung der erfindungsgemässen Vorteile. Die Vor=Fig. 8 shows the course of the collector current over the emitter-collector voltage for devices according to Invention as explained in connection with FIG. The presentation is very general, but it is suitable to explain the advantages according to the invention. The Vor =

- 7 - richtung - 7 - direction

:,M26OP/G-776/7:, M26OP / G-776/7

richtung kann z.B. ait einem willkürlich zugeordneten Maximalstrom längs eines Teils der Kurve 45 bis zu er.nen Punktdirection can e.g. ait an arbitrarily assigned maximum current along part of curve 45 up to a point

äÄüiI VläÄüiI Vl

darstellen würde. Der Teil 47 der Kurve gibt dann eine zunehmende Spannung und einen abnehmenden Strom aber bei konstanter Leistungsabgabe dar» bis ein Punkt 48 erreicht ist. Bei Standardvorrichtungen tritt, wenn der Punkt 48 erreicht ist, ein rapider Abfall der Emitter-Kollektor-Spannungwould represent. The part 47 of the curve then gives an increasing voltage and a decreasing current, however constant power output until a point 48 is reached. With standard devices occurs when the point reaches 48 is a rapid drop in emitter-collector voltage

auf, die Kollektor-Emitter-Durchbruchspannung BV_CE0 auf. Bei den erfindungsgemässen Vorrichtungen ist eine weitere Leistungsabgabe längs des Teiles 49 der Kurve bis zum Punkt 51 erreichbar, von dem aus die Spannung auf die Durchbruchspanmmg abfällt.on, the collector-emitter breakdown voltage BV _CE0 on. With the devices according to the invention, a further power output can be achieved along part 49 of the curve up to point 51, from which point the voltage drops to the breakdown voltage.

Die erfindungsgemässen Halbleiteranordnungen eignen sich ■ allgemein für Transistoren sit allen Ausgangsleistungen,The semiconductor arrangements according to the invention are ■ generally suitable for transistors with all output powers,

sie eignen sich jedoch besonders für Transistoren mit hohen Ausgangsleistungen.however, they are particularly suitable for transistors with high output powers.

In den Figuren 2, 3 und 4 sind verschiedene Verfahrensstufen beim Bau der Halbleiteranordnung nach Fig. 1 dargestellt. Die Figuren zeigen einen NPN Transistor. Der Kollektor aus N Material hat keine besondere Bedeutung im Hinblick auf die erfindungsgemäss erzielbaren Verbesserungen. Der Kollektor kann z.B. der Träger sein, auf dem der Transistor gebildet wird und er kann aus einer N+ Zone bestehen, auf der eine N- Schicht mit einer Dicke von etwa 8-10 MikronIn Figures 2, 3 and 4 are different process stages shown in the construction of the semiconductor device according to FIG. The figures show an NPN transistor. The collector made of N material has no particular significance with regard to the improvements that can be achieved according to the invention. Of the For example, the collector can be the carrier on which the transistor is formed and it can consist of an N + region the one N-layer about 8-10 microns thick

epitaxial niedergeschlagen worden ist. Die Basis 23 kann durch epitaxialen Niederschlag von P- Material in einer Dicke von etwa 0,012 - etwa 0,025 mm gebildet werden mit einem Flächenwiderstand von etwa 800 bis etwa 2S00 Ohm-Quadrat. Durch Aufbringen der P- Schicht wird der PN Obergang 25 gebildet. Nach der Bildung der Basis 23 wird eine Schicht 32 aus Siliciumdioxyd in bekannter Weise niedergeschlagen und durch übliche Foto-Maskentechniken mit Fenstern versehen, worauf eine P+ Diffusionszone 35has been epitaxially deposited. The base 23 can by epitaxial deposition of P material in a Thicknesses of about 0.012 - about 0.025 mm can be formed with a sheet resistance of about 800 to about 2,000 ohm-square. The PN transition 25 is formed by applying the P layer. After the base 23 is formed a layer 32 of silicon dioxide is deposited in a known manner and by conventional photo-masking techniques provided with windows, whereupon a P + diffusion zone 35

- 8 - hergestellt - 8 - manufactured

M26OP/G-776/7M26OP / G-776/7

hergestellt wird, wie Fig. 2 zeigt.is produced, as shown in FIG.

Danach wird der N+ Emitter 24 durch die P+ Zone 35 hindurch und in die P- Basis eindiffundiert, um den Obergang 26 zu bilden. Die P-s- Zone S5 kann eine Diffusionstiefe von etwa 0,5 - 1,5 Mikron und einen spezifischen Widerstand von etwa 100 - 400 Ohm.cn haben. Die N+ Emitterzone ist eindiffundiert mit fester Löslichkeit in dem Silicium und sie hat eine Oberflächenkonzentration in der Grössenordnung von 10^2Ü bis 1O²² Atome je Kubikzentimeter, wodurch sich ein spezifischer Widerstand in der Grössenordnung von 8-10 Ohm χ cm ergibt. Die Tiefe des Emitters liegt bei etwa 3 Mikron und die P+ Zone 35 ist etwa um ein halbes Mikron flacher als der Emitter. Wie bereits oben ausgeführt ist die P-*- Zone 35 in Radial richtung um etwa 0,025 mm grosser als der Radius des Emitters. Die vorgenannten Masse geben die allgemeinen Abmessungen an. Spezielle Werte können für besondere Anordnungen ausgewählt V Tden. Wie Fig. 1 zeigt, ist die Halbleiteranordnung symmetrisch um eine Mittellinie, ob*^hI dies nicht notwendigerweise der Fall sein muss.Thereafter, the N + emitter 24 is diffused through the P + region 35 and into the P base to form the transition 26. The Ps zone S5 can have a diffusion depth of about 0.5-1.5 microns and a resistivity of about 100-400 ohm.cn. The N + emitter zone is diffused in with solid solubility in the silicon and it has a surface ^{concentration} in the order of magnitude of 10 2Ü to 10 ²² atoms per cubic centimeter, resulting in a specific resistance in the order of 8-10 ohm χ cm. The depth of the emitter is about 3 microns and the P + zone 35 is about half a micron shallower than the emitter. As already stated above, the P - * zone 35 in the radial direction is about 0.025 mm larger than the radius of the emitter. The aforementioned dimensions indicate the general dimensions. Special values can be selected for special arrangements. As FIG. 1 shows, the semiconductor arrangement is symmetrical about a center line, although this does not necessarily have to be the case.

Fig. 4 zeigt die nächste Arbeitsstufe. Mittels einer: weiteren Fotomaske werden geeignete Offnungen in der Siliciumdioxydschicht ausgebildet und metallische Kontakte 27 und 29, z.B. durch Vakuumniederschlag von Aluminium angebracht. In Fig. 4 ist die Vorrichtung an jedem Rand abgebrochen, um anzuzeigen, dass mehr als eine Vorrichtung oder Halbleiteranordnung auf einem einzigen Träger oder Plättchen aus Halbleitermaterial, z.B. aus Silicium ausgebildet werden kann. In Fig. 5 ist eine PNP Ausführungsform 55 gezeigt. In diesem Fall wird ein P Kollektor 56 aus Silicium als Substrat verwendet, auf dem eine N-Basisschicht 57 epitaxial niedergeschlagen wird, und einen Obergang 58 bildet. Eine N+ Schicht 59 wird in die N- Basis eindiffundiert, ebenso wie die P+ Schicht 35 der Figuren 1-4* Danach wird durch geeignete ALieckungFig. 4 shows the next stage of work. By means of one: Further photomask, suitable openings are formed in the silicon dioxide layer and metallic contacts 27 and 29, e.g. attached by vacuum deposition of aluminum. In Figure 4 the device is at each edge canceled to indicate that more than one device or semiconductor device is on a single carrier or Wafers can be formed from semiconductor material, e.g. from silicon. In Fig. 5, a PNP embodiment 55 is shown. In this case it becomes a P collector 56 of silicon is used as a substrate on which an N base layer 57 is epitaxially deposited, and a transition 58 forms. An N + layer 59 is diffused into the N base, as is the P + layer 35 of FIG Figures 1-4 * Then by appropriate triangulation

- 9 - einer - 9 - one

.·''■·: ': M26OP/G-776/7. · '' ■ ·: ': M26OP / G-776/7

einer Siliciu&dioxydschicht 31, die P+ Emitterschichi. 62 durch die N+ Schicht 59 hindurch und in die N- Basisschicht eindiffundiert, um den Obergang 63 zu bilden. Ferner wird durch geeignete Maskentechsik ein F^n^t**· geformt und eine N++ Schicht 64 in die N- Basisschicht eindiffundiert, danit eine Metallschicht 65, beispielsweise verdampftes Aluminium, als ohmscher Xontakt der Basisschicht benutzt werden kann. In gleicher Weise wird an dem P+ Emitter ein metallischer Kontakt 66 angeformt. Der verteilte Widerstand χ liegt zwischen dem Umfang der N+ Schicht 59 und dem inneren Rand der N++ Schicht 64.a silicon dioxide layer 31, the P + emitter layer. 62 diffused through the N + layer 59 and into the N- base layer to form the transition 63. Furthermore, a F ^ n ^ t ** · formed and an N ++ layer 64 diffuses into the N base layer, then a metal layer 65, for example vaporized Aluminum, can be used as an ohmic contact of the base layer. In the same way, on the P + emitter a metallic contact 66 is integrally formed. The distributed resistance χ is between the circumference the N + layer 59 and the inner edge of the N ++ layer 64.

F*^. 6 zeigt eine weitere Ausführungsform 67 der Erfindung vom NPN Typ. Sie unterscheidet sich von der Ausführungsform nach Fig. 1 insofern, als eine P Schicht 68 in die P- Basisschicht eindiffundiert ist und sich über die gesamte Fläche des Plättchens erstreckt. Durch geeignete Bildung von Fenstern in einer Siliciumdioxydschicht werden dann zwei P+ Zonen 71 und 72 in die P Schicht 68 eindiffundiert. Der aussere Rand der P+ Schicht 71 und der innere Rand der P+ Schicht 71 haben einen Abstand voneinander und bilden zusammen mit dem P Bereich 68 und der P- Basis den verteilten Widerstand x_r, wie dargestellt. Nachdem die P+ Zonen 71 und 72 eindiffundiert sind, wird der Emitter 73 durch die P+ Zone 71 und die P Schicht 68 in die P- Basisschicht eindiffundiert, um den NP Emitter-Bas is -Ober gang 74 zu bilden. Durch geeignete Anwendung von Fotoaasken werden die metallischen Kontakte 75 am Emitter und 76 an der Basis hergestellt. Bei der Ausführungsform nach Fig. 6 hat der verteilte Widerstand χ_χ dieselbe Wirkung wie bei der Ausführungsform nach Fig. 1. Fig. 7 zeigt noch eine Ausfük*ungsform 77 und zwar eine PNP Anordnung mit demselben allgemeinen Aufbau wie die NPN Anordnung nach Fig. 6. In Fig. 7 ist ein P Kollektor 78 aus Silicium vorgesehen, auf dem eine N- Basisschicht 79F * ^. 6 shows another embodiment 67 of the invention of the NPN type. It differs from the embodiment according to FIG. 1 in that a P layer 68 is diffused into the P base layer and extends over the entire surface of the platelet. Two P + zones 71 and 72 are then diffused into the P layer 68 by suitable formation of windows in a silicon dioxide layer. The outer edge of the P + layer 71 and the inner edge of the P + layer 71 are spaced apart and together with the P region 68 and the P base form the distributed resistance x _r , as shown. After the P + zones 71 and 72 have diffused in, the emitter 73 is diffused through the P + zone 71 and the P layer 68 into the P base layer in order to form the NP emitter-base transition 74. The metallic contacts 75 on the emitter and 76 on the base are produced by suitable application of photo masks. In the embodiment of Fig. 6, the distributed resistance has _χ χ same effect as in the embodiment of Fig. 1. Fig. 7 shows still Ausfük * ungsform 77 namely a PNP assembly having the same general construction as the NPN arrangement of FIG. 6. In FIG. 7, a P collector 78 made of silicon is provided, on which an N base layer 79

- 10 - epitaxial - 10 - epitaxial

: ^:..· ·..' ■:·. N26OP/G-776/7 ^:: .. · .. '■: ·. N26OP / G-776/7

epitaxial niedergeschlagen ist. Eine N+ Schicht 81 ist in die N-Basisschicht eindiffundiert und erstreckt sich über die gesamte Fläche des Plättchens, Danach werden unter Verwendung von Fotomasken geeignete Fenster in einer Sxliciumdioxydschicht 82 ausgebildet und zwei N++ Zonen 83 und 84 in den N+ Bereich 81 eindiffundiert. Der äussere Rand der N++ Zone 83 und der innere Rand der Hf* Zone 84 haben einen Abstand voneinander, der die Grosse des verteilten Widerstandes x_r in der N+ Zone und in der N- Zone der Basis bestimmt. Nachdem die N++ Zonen 83 und 84 hergestellt sind, wiTd ein P+ Emitter 85 durch die N++ Zone 83 und die N+ Zone 81 hindurchdiffundiert, um in der N- Basiszone einen Übergang 87 zu bilden. Danach werden geeignete Fenster ausgebildet und metallische Kontakte 88 und 89 entsprechend an dem P+ Emitter und der N++ Zone 84 angebracht.is deposited epitaxially. An N + layer 81 is diffused into the N base layer and extends over the entire surface of the platelet. Then, using photomasks, suitable windows are formed in a silicon dioxide layer 82 and two N ++ zones 83 and 84 are diffused into the N + region 81. The outer edge of the N ++ zone 83 and the inner edge of the Hf * zone 84 have a distance from one another which determines the size of the distributed resistance x _r in the N + zone and in the N- zone of the base. After the N ++ regions 83 and 84 are established, a P + emitter 85 is diffused through the N ++ region 83 and the N + region 81 to form a junction 87 in the N base region. Appropriate windows are then formed and metallic contacts 88 and 89 are attached to the P + emitter and the N ++ zone 84, respectively.

Bei der Ausfübrungsform nach Fig. 7 arbeitet der verteilte Widerstand x_r in derselben Weise wie bei den übrigen Ausführungsformen, um den zulässigen Arbeitsbereich des Transistors zu erhöhen, wodurch eine zusätzliche Ausgangsleistung erzielbar ist, ohne die Abmessungen der Anordnung zu vergrössern, oder es kann bei reduzierten Abmessungen dieselbe Ausgangsleistung erhalten werden. Das Vorhandensein des verteilten Widerstandes x_r zwingt den Emitter-Basis-Strom durch zusätzliche Flächen oder Bereiche des Emitters zu fliessen anstatt nur vom Umfangsbsreich aus,der unmittelbar an den Basis-Kontakt angrenzt. Gemäss der vorstehenden Beschreibung wurden ein Teil der Schichten epitaxial hergestellt, es ist jedoch selbstverständlich auch möglich, sämtliche Schichten durch Diffusion zu bilden.In the embodiment according to FIG. 7, the distributed resistance x _{r works} in the same way as in the other embodiments in order to increase the permissible operating range of the transistor, as a result of which additional output power can be achieved without increasing the dimensions of the arrangement, or it can be at reduced dimensions the same output power can be obtained. The presence of the distributed resistance x _r forces the emitter-base current to flow through additional surfaces or areas of the emitter instead of only from the circumference immediately adjacent to the base contact. According to the description above, some of the layers were produced epitaxially, but it is of course also possible to form all of the layers by diffusion.

- 11 - Schutzansprüche - 11 - Claims for protection

Claims

M26OP / G-776/7 claims for protection

1. Semiconductor arrangement, in particular transistor, with an emitter of one conductivity, a base with opposite conductivity and a collector with the same conductivity as that of the emitter, which is surrounded by the base and forms a transition zone with it, the emitter and base having contact surfaces, which lie in the same plane, further emitters and metallic ohmic contacts are arranged on the base and an insulating layer extends over the base-emitter junction between the metallic ohmic contacts, marked by a distributed resistance r. formed in the base (23) on the base side of the emitter transition (2Q.

2 »Semiconductor arrangement according to Claim 1, characterized by a zone (35) with an increased impurity concentration of the same conductivity as that of the base (2 $, the zone (35) under the insulating layer (32) and immediately adjacent to the periphery of the emitter (24) and ends shortly before the metallic ohmic contact (29) of the base (23), the part of the base between the zone (35) and the adjacent edge (30) of the contact (29) forming _{the distributed resistance x r to} control the injection profile of beams through the emitter-base transition (26).

, M360P / G-776/7

3. Semiconductor arrangement according to claim 2, characterized in that the zone (35) with increased conductivity is diffused.

4. Semiconductor arrangement according to one of the preceding claims, characterized in that that the resistance χ a ballast resistance regarding the Iajizierung of carriers is through the emitter-base transition (26) and that through this resistance a more evenly wetted injection profile with reduced formation of local electricity concentrations due to inequalities the transition can be generated.

5. Semiconductor arrangement according to one of the preceding claims, characterized in that

that the emitter (24) N + conductivity, the base (23) P- conductivity and the collector 22 N conductivity exhibit.

6. Semiconductor arrangement according to claim 5, characterized in that the zone (35) has conductivity Has..

7. Semiconductor arrangement according to claim 5, characterized in that the emitter (24) by an N + diffusion into the base (23) and that the zone (35) by a P + diffusion into the base (23) are formed.

'■'■

8. Semiconductor arrangement according to one of claims 5 to

7, characterized in that the Emitter (24) is formed by an N + diffusion in and through the zone (35) and in the base (23).

9. Semiconductor arrangement according to one of claims 1 to 4,

'■■■ M26OP / G-776/7 ι>

characterized in that the emitter (62, 85) P + conductivity, the base (57, 79) N- conductivity, the collector rs6 _; 7si ρ L «itable ** it and the zone (59, 81) have N + conductivity.

10. Semiconductor arrangement according to claim 9, characterized in that the emitter (62, 85) by a P + diffusion into the base (57, 79) and that the zone (59, 81) with increased conductivity are formed by an N + diffusion into the base.

11. Semiconductor arrangement narh claim 9, characterized in that the emitter (62) is formed by a P + diffusion in and through the zone (59) and into the base (57).

12. Semiconductor arrangement according to one of claims «1 to 4, characterized in that the zone (68, 81) extends from the emitter through the base and at least part of the area of the base under its metallic contact (76, 89), that further the distributed resistance χ by forming a further zone (71, 73) with even stronger increased conductivity under the insulating layer (69,

82) and immediately adjacent to the perimeter of the emitter (73) (85) is formed.

13. Semiconductor arrangement according to claim 12, characterized by a further zone (72, 84) this more increased conductivity, which is under the insulating layer (69,82) and adjacent to the metallic Contact (76, 89) of the base is formed, the zones (71, 83) at a distance from the zones (72, 84) to have.

M26OP / G-776/7 Lr

14. Semiconductor arrangement according to claim 12 or 13,

characterized in that the (68, 81) has diffused into the base,

that further the emitter (75, 85) through the zone (68, 81) is diffused into the base and that the zones (71, 83, or 72, 84) in the Zone (68, 81) are diffused.

IS. Semiconductor arrangement according to one of the claims

12 to 14, characterized in that the base is a P-zone that the Emitter (73) is an N + zone, that zone (68) is a P zone and that zones (71 and 72) P + zones are.

* Semiconductor arrangement according to one of claims 12 to 14, characterized in that that the base (79) is an N zone, that the emitter (85) is a P - * zone, that the zone (81) an N + zone and that zones (83 and S4) are N ++ zones.