DE69730472T2

DE69730472T2 - Knoten-zu-Knoten-Unterbrechungsmechanismus in einem Multiprozessorsystem

Info

Publication number: DE69730472T2
Application number: DE69730472T
Authority: DE
Inventors: Monica C. Wong-Chan; Erik Hagerstein
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1996-07-01
Filing date: 1997-06-23
Publication date: 2005-09-08
Anticipated expiration: 2017-06-24
Also published as: EP0817038B1; EP0817038A2; JPH113322A; US5842026A; DE69730472D1; EP0817038A3

Description

Diese Erfindung bezieht sich auf Unterbrechungs- bzw. Interrupt-Mechanismen in Mehrfach-Prozessor-Systemen und auf einen solchen Interrupt-Mechanismus, bei dem der Interrupt von einem Prozessor an einen anderen Prozessor auf einem unterschiedlichen Systembus gesendet wird.
In Mehrfach-Prozessor-Systemen, bei denen die mehreren Prozessoren auf demselben Systembus sind, werden Interrupts zwischen Prozessoren mit geringer oder ohne Verzögerung ausgetauscht. Ein Interrupt von einem ersten Prozessor an einen zweiten Prozessor wird von dem zweiten Prozessor entweder bestätigt (ACK-Signal) oder nicht bestätigt (NACK-Signal). Abhängig davon, ob ein ACK oder ein NACK von dem ersten Prozessor als Zustand zurück aus dem zweiten Prozessor empfangen wird, fährt der erste Prozessor fort, die Interrupt-Daten zu senden oder die Interrupt-Transaktion abzubrechen.
Wenn ein Mehrfach-Prozessor-System mehrere Systembusse hat, sind die verschiedenen Systembusse durch eine globale Verbindungsstruktur wie etwa einen Bus oder ein Kommunikationsnetz verbunden. In dieser Umgebung kann es eine beträchtliche Verzögerung zwischen dem Senden der Interrupt-Adresse durch den einleitenden Prozessor, um die Interrupt-Transaktion zu beginnen, und dem Empfang des ACK- oder NACK-Zustands durch den einleitenden Prozessor zurück von einem Zielprozessor auf einem anderen Systembus geben.
Wenn eine Interrupt-Transaktion zu viel Zeit braucht, um abgeschlossen zu werden, kann der Prozessor, der die Interrupt-Transaktion einleitet, entweder Verarbeitungszeit bei der Behandlung der Interrupt-Transaktion vergeuden, die Transaktion erneut einleiten oder die Transaktion abbrechen.
Die Europäische Patentanmeldung EP-A-0.398.649 beschreibt ein Datenverarbeitungsnetz mit Mitteln zum Unterbrechen eines Prozesses, der auf einem entfernt gelegenen Netzknoten ausgeführt wird, von einem lokalen Knoten. Die Kommunikationslogik baut eine zweite Kommunikationsverbindung zwischen dem lokalen Knoten und dem entfernt gelegenen Konten auf, und eine Interrupt-Anforderung wird über diese zweite Kommunikationsverbindung gesendet. Die Interrupt-Logik unterbricht den entfernt ausgeführten Prozeß als Reaktion auf die Interrupt-Anforderung.
Verschiedene Aspekte der Erfindung werden in den beigefügten unabhängigen und abhängigen Ansprüchen dargelegt.
In einer Ausführungsform dieser Erfindung wird das obige Problem durch Durchführen einer Interrupt-Transaktion in einem Mehrfach-Prozessor-System zwischen einem Quellprozessor auf einem lokalen Systembus und einem entfernt gelegenen Zielprozessor auf einem entfernt gelegenen Systembus gelöst. Der lokale Systembus ist durch eine Schnittstellensteuerung des lokalen Knotens mit einer globalen Verbindungsstruktur verbunden, und der Zielsystembus ist durch eine Schnittstellensteuerung des entfernt gelegenen Knotens mit der globalen Verbindungsstruktur verbunden. Der Quellprozessor leitet eine Interrupt-Anforderung auf dem lokalen Systembus ein. Die Schnittstellensteuerung des lokalen Knotens nimmt die Interrupt-Anforderung entgegen und sendet einen Igno rierungszustand an den Quellprozessor, wenn die Interrupt-Anforderung an einen Zielprozessor auf dem entfernt gelegenen Systembus adressiert ist. In diesem Fall gibt die Schnittstelle des lokalen Knotens außerdem die Interrupt-Anforderung über die globale Verbindungsstruktur an die Schnittstellensteuerung des entfernt gelegenen Knotens weiter. Der Quellprozessor setzt als Reaktion auf den Ignorierungszustand seinen Interrupt-Transaktions-Prozeß aus. Die Schnittstellensteuerung des entfernt gelegenen Knotens reagiert auf die Interrupt-Anforderung, um die Anforderung an den Zielprozessor zu senden. Der Zielprozessor reagiert auf die Interrupt-Anforderung und gibt ein ACK-(Acknowledge- bzw. Bestätigungs)-Signal zurück, wenn der Zielprozessor bereit ist, die Interrupt-Anforderung zu verarbeiten, und gibt ein NACK-(Non-Acknowledge- bzw. Nicht-Bestätigungs)-Signal zurück, wenn der Zielprozessor beschäftigt ist. Die Schnittstellensteuerung des entfernt gelegenen Knotens gibt das ACK- oder NACK-Signal über die globale Verbindungsstruktur an die Schnittstellensteuerung des lokalen Knotens zurück. Die Schnittstellensteuerung des lokalen Knotens reagiert auf das ACK-Signal oder das NACK-Signal, um das ACK- oder NACK-Signal an den Quellprozessor zu senden. Der Quellprozessor reagiert auf das ACK-Signal oder das NACK-Signal, um den Interrupt-Transaktions-Prozeß in dem Quellprozessor aufzuwecken, und sendet als Reaktion auf das ACK-Signal ein Interrupt-Datenpaket an den Zielprozessor und bricht als Reaktion auf ein NACK-Signal die Interrupt-Transaktion ab.
Vorzugsweise hat die Schnittstellensteuerung des lokalen Knotens ein Erkennungs- bzw. Erfassungs-Modul, das auf die Zieladresse reagiert, um zu erkennen, daß der Zielprozessor auf einem entfernt gelegenen Systembus ist. Ein Sende-Modul bei der Schnittstelle des lokalen Knotens reagiert darauf, daß das Erkennungs-Modul erkennt, daß der Zielprozessor auf einem entfernt gelegenen Systembus ist, und sendet den Ignorierungszustand an den Quellprozessor und leitet die Interrupt-Adresse an die Schnittstellensteuerung des entfernt gelegenen Knotens weiter.
Vorzugsweise reagiert das Erkennungs-Modul auf die Zieladresse, um zu erkennen, daß der Zielprozessor auf dem lokalen Systembus ist. Der Zielprozessor sendet ein ACK-Signal oder ein NACK-Signal über den lokalen Systembus an den Quellprozessor, so daß die Interrupt-Transaktion auf dem lokalen Bus behandelt wird.
Vorzugsweise hat die Schnittstellensteuerung des lokalen Knotens ein Neuaussende-Modul, das auf ein ACK-Signal oder ein NACK-Signal von dem Zielprozessor über die Schnittstellensteuerung des entfernt gelegenen Knotens reagiert und die Interrupt-Anforderung mit der Quelladresse erneut zurück an den Quellprozessor ausgibt. Ein Bestätigungsmodul in der Schnittstellensteuerung des lokalen Knotens reagiert auf das ACK-Signal von dem Zielprozessor, um ein ACK-Signal auf dem lokalen Systembus zu bestätigen, und reagiert auf das NACK-Signal von dem Zielprozessor zum Bestätigen eines NACK-Signals auf dem lokalen Systembus.
Der Quellprozessor hat ein Aufweck-Modul, das auf die Interrupt-Anforderung reagiert und den Interrupt-Transaktions-Prozeß in dem Quellprozessor aufweckt. Ein Sende-Modul in dem Quellprozessor reagiert auf das ACK-Signal und sendet das Interrupt-Datenpaket an den Zielprozessor. Ein Abbruch-Modul in dem Quellprozessor reagiert auf das NACK-Signal und bricht die Interrupt-Transaktion ab.
Vorzugsweise reagiert die Schnittstellensteuerung des lokalen Knotens auf das Interrupt-Datenpaket und sendet das Interrupt-Datenpaket zusammen mit einer Interrupt-Transaktions-Abschlußnachricht an die Schnittstellensteuerung des entfernt gelegenen Knotens. Die Schnittstellensteuerung des entfernt gelegenen Knotens reagiert auf das Interrupt-Datenpaket und sendet das Interrupt-Datenpaket an den Zielprozessor. Die Schnittstellensteuerung des entfernt gelegenen Knotens reagiert auch auf die Interrupt-Transaktions-Abschlußnachricht und gibt die Ressourcen der Schnittstellensteuerung des entfernt gelegenen Knotens frei.
Vorzugsweise reagiert die Schnittstellensteuerung des lokalen Knotens auf das NACK-Signal und sendet eine Interrupt-Transaktions-Abschlußnachricht an die Schnittstellensteuerung des entfernt gelegenen Knotens. Die Schnittstellensteuerung des entfernt gelegenen Knotens reagiert auf die Interrupt-Transaktions-Abschlußnachricht und gibt die Ressourcen der Schnittstellensteuerung des entfernt gelegenen Knotens frei.
Der große Vorteil und Nutzwert der vorliegenden Erfindung ist die Fähigkeit, Interrupt-Transaktionen bei einem entfernt gelegenen Zielprozessor zu behandeln, ohne den Quellprozessor ungebührlich zu belasten.
Ausführungsformen der Erfindung werden hier im Anschluß nur als Beispiel beschrieben unter Bezug auf die beigefügten Zeichnungen, von denen:
1 die bevorzugte Ausführungsform des Interrupt-Mechanismus' zur Behandlung von Interrupt-Transaktionen auf demselben Systembus oder über eine Verbindungsstruktur zu einem anderen Systembus zeigt.
2 ein Beispiel der Betriebsumgebung für die vorliegende Erfindung darstellt.
3 zusammengesetzt aus den 3A, 3B und 3B die Operationen darstellt, die von einem Quellprozessor, der Schnittstellensteuerung eines ersten Knotens, der Schnittstellensteuerung eines zweiten Knotens und einem Zielprozessor durchgeführt werden, um die Interrupt-Transaktion über eine globale Verbindungsstruktur gemäß einer bevorzugten Ausführungsform der Erfindung zu bewerkstelligen.
Die Betriebsumgebung für die Erfindung wird in 1 dargestellt. 1 zeigt ein Mehrprozessorsystem mit einer globalen Verbindungsstruktur, die drei Knoten mit mehreren Prozessoren an jedem Knoten in einem Mehrprozessorsystem verbindet. Die mehreren Prozessoren an jedem Knoten sind durch einen Systembus verbunden. Zum Beispiel sind der Prozessor 32 und der Prozessor 34 durch den Systembus 0 (SB₀) miteinander verbunden. Der Systembus ist seinerseits mit der globalen Verbindungsstruktur 30 durch die Schnittstellensteuerung 0 des Knotens verbunden. Die globale Verbindungsstruktur 30 könnte so einfach wie ein Kreuzschienen-Umschalter bzw. Cross-Bar Switch oder ein Bus sein oder sie könnte ein Kommunikationsnetz sein. Jeder der drei Knoten in 1 folgt dieser selben Struktur mit mehreren an einen Systembus angeschlossenen Prozessoren, deren Systembus mit einer Schnittstellensteuerung des Knotens verbunden ist, und die Schnittstellensteuerungen der Knoten sind über die globale Verbindungsstruktur verbunden.
Jeder der Prozessoren in dem Mehrprozessorsystem hat einen Cachespeicher und nutzt den Hauptspeicher gemeinsam mit anderen Prozessoren in dem Mehrprozessorsystem. Für Zwecke dieser Ausführungsform sind die in jedem Prozessor verwendeten Register, wie für den Prozessor 32 (P₀) abgebildet, ein Interrupt-Abfertigungs- bzw. Dispatch-Register 36, ein Interrupt-Abfertigungs-Zustandsregister 38, ein Interrupt-Empfangsregister 40 und ein Interrupt-Empfangs-Zustandsregister 42. Diese Register sind nur für den Prozessor 32 (P₀) abgebildet, aber sie sind in jedem der Prozessoren in dem Mehrprozessorsystem von 1 vorhanden. Die Schnittstellensteuereinrichtungen 44, 46 und 48 der Knoten sind alle intelligente Einrichtungen, die aus ASICs (Application Specific Integrated Circuits, anwendungsspezifischen integrierten Schaltkreisen) hergestellt sind.
2 stellt die bevorzugte Ausführungsform der Erfindung dar, bei der eine von einem ersten Prozessor eingeleitete Interrupt-Transaktion entweder als eine lokale Interrupt-Transaktion auf demselben Systembus oder als eine entfernt ausgeführte Interrupt-Transaktion durch eine globale Verbindungsstruktur zu einem Zielprozessor an einem zweiten Systembus bearbeitet wird. Die Operationen beginnen bei dem Quellprozessor P₀, der die Interrupt-Transaktion (INTR TRAX) in der Operation 10 einleitet. Bei der Transaktion auf dem lokalen Systembus erkennt die Operation 12, ob die Interrupt-Transaktion für einen Prozessor an dem lokalen Systembus oder für einen Prozessor an einem entfernt gelegenen Systembus ist. Wenn die Interrupt-Transaktion für einen lokalen Prozessor ist, verzweigt der Operationsfluß bei "Ja" zu den lokalen Interrupt-Transaktions-Operationen 14. Wenn die Interrupt-Transaktion für einen zweiten Prozessor über ein Kommunikationsnetz zu einem zweiten Systembus ist, verzweigt der Operationsfluß bei "Nein" von der Entscheidung 12 zur Aussetzungs- bzw. Suspend-Operation 16. Die Suspend-Operation 16 setzt die Interrupt-Transaktion bei P₀, dem einleitenden Prozessor für die Interrupt-Transaktion, aus. Während die Transaktion bei dem einleitenden Prozessor P₀ ausgesetzt ist, werden entfernt vorgenommene Bestätigungs-/Nicht-Bestätigungs-(NACK)-Operationen 18 durchgeführt. Diese entfernt ausgeführten ACK/NACK-Operationen umfassen das Kommunizieren einer Interrupt-Anforderung an einen Zielprozessor über das Kommunikationsnetz und einen zweiten Systembus, an den der Zielprozessor angehängt ist. Der Zielprozessor gibt ein ACK/NACK-Zustandssignal abhängig davon zurück, ob er beschäftigt bzw. belegt ist.
Die Operation 20 erkennt, ob der Rückgabezustand ACK oder NACK ist. Wenn der Zielprozessor die Interrupt-Anforderung bestätigt, dann verzweigt der Operationsfluß zur Operation 22, bei der der einleitende Prozessor P₀ auf dem zweiten Bus die Interrupt-Transaktions-Daten an den Zielprozessor P₁ sendet. Die Operationen 22 schließen die Übertragung der Interrupt-Daten zwischen dem einleitenden Prozessor P₀ und dem Zielprozessor P₁ ab.
Wenn die Entscheidungsoperation 20 erkennt, daß die Zustandsmeldung von dem Zielprozessor NACK lautet, dann verzweigt der Operationsfluß zu der Abbruch-Operation 24. In der Abbruch-Operation 24 bricht der einleitende Prozessor die Interrupt-Transaktion ab.
3, bestehend aus den 3A, 3B und 3C, stellt die Operationen dar, die von einem einleitenden Prozessor, P₀, einem Zielprozessor, P₁, einer Schnittstellensteuerung 0 des Knotens, der den einleitenden Prozessor beinhaltet, und einer Schnittstellensteuerung 1 des Knotens, der den Zielprozessor beinhaltet, durchgeführt werden. 3 ist in vier Spalten gegliedert, welche die Vorgänge anzeigen, die an dem einleitenden Prozessor P₀, der Schnittstellensteuerung 0 des Knotens an demselben Systembus wie der einleitende Prozessor, der Schnittstellensteuerung 1 des Knotens an demselben Systembus wie der Zielprozessor und dem Zielprozessor 1 durchgeführt wurden.
In 3A fängt die Operation bei dem einleitenden Prozessor P₀ an, wobei die Operation 50 eine an den Zielprozessor P₁ adressierte Interrupt-Transaktion (INTR TRAX) einleitet. Die Operation 52 bei P₀ lenkt die Interrupt-Adresse (INTR ADDR), wie sie von dem Interrupt- Abfertigungs-Register versendet wird, auf den Systembus 0 (SB₀). Die Schnittstellensteuerung 0 des Knotens (NIC₀) nimmt dann in der Operation 54 die Interrupt-Adresse (INTR ADDR) entgegen. Die Operation 54 erkennt außerdem, daß diese Interrupt-Adresse für den Prozessor P₁ ist, der in dem Knoten 1 liegt.
Als Reaktion auf das Erkennen der Interrupt-Adresse für einen anderen Knoten sendet die Operation 56 einen IGNORE-Zustand auf dem SB₀ aus. Der Prozessor P₀ nimmt in der Operation 58 den IGNORE-Zustand als die Antwort an P₀, der die Interrupt-Adresse herausgibt entgegen. Als Reaktion auf den IGNORE-Zustand setzt P₀ die Interrupt-Transaktion in Operation 60 aus. In der Zwischenzeit sendet die Schnittstellensteuerung 0 des Knotens (NIC₀) in Operation 62 eine Interrupt-Anforderung an NIC₁. Wie in 1 gezeigt, liegt NIC₁ bei Knoten 1, die mehrere Prozessoren einschließlich des Zielprozessors P₁ beinhaltet, die über einen Systembus SB₁ miteinander verbunden sind.
Bei NIC₁ empfängt die Operation 64 die Interrupt-Anforderung für den Zielprozessor P₁. NIC₁ lenkt dann die Interrupt-Adresse, die in der Interrupt-Anforderung enthalten ist, während der Operation 66 auf den Systembus SB₁.
Der Zielprozessor P₁ nimmt die Interrupt-Adresse von dem Systembus an und identifiziert sich selbst als den Empfänger der Interrupt-Transaktion. Die Entscheidungsoperation 70 bei dem Zielprozessor P₁ prüft, ob der Prozessor BUSY ist, d. h. eine Interrupt-Transaktion von einem anderen Prozessor behandelt. Wenn der Prozessor BUSY ist, verzweigt der Operationsfluß von der Entscheidungsoperation 70 zu der Sendeoperation 72 in 3C. Wenn der Zielprozessor NOT BUSY ist, dann verzweigt der Operationsfluß zu der Sendeoperation 74. Die Operation 74 sendet eine Bestätigung (ACK) auf SB₁ aus. Die Schnittstellensteuerung 1 des Knotens nimmt diesen Bestätigungszustand in seiner Operation 76 an. Der Rest des Operationsflusses als Reaktion auf einen ACK-Zustand ist in 3B abgebildet.
Nachdem NIC₁ den ACK-Zustand von dem Zielprozessor angenommen hat, sendet die Operation 76 in 3B eine ACK-Antwort an NIC₀. In NIC₀ empfängt die Operation 78 die ACK-Antwort. Als Reaktion auf die ACK-Antwort gibt NIC₀ in Operation 80 die Interrupt-Adresse erneut auf SB₀ aus. In dem einleitenden Prozessor P₀ nimmt die Operation 82 die Interrupt-Adresse entgegen und weckt den Interrupt-Transaktions-Prozeß in Prozessor P₀.
Nachdem NIC₀ die Interrupt-Adresse erneut ausgegeben hat, bestätigt bzw. setzt die Operation 84 in NIC₀ den ACK-Zustand für den Zielprozessor auf SB₀. Der einleitende Prozessor P₀, der in Operation 86 geweckt wurde, nimmt den ACK-Zustand in Operation 86 entgegen. Die Operation 88 in dem einleitenden Prozessor sendet dann das Interrupt-Datenpaket auf dem Systembus SB₀ aus.
NIC₀ nimmt bei der Operation 90 das Interrupt-Datenpaket entgegen. Die Operation 92 sendet dann das Interrupt-Datenpaket zusammen mit einer Abschlußnachricht an NIC₁.
In NIC₁ empfängt die Operation 94 das Interrupt-Datenpaket und die Abschlußnachricht. NIC₁ sendet in Operation 96 die Interrupt-Daten auf SB₁. Nachdem die Interrupt-Daten auf SB₁ ausgesendet sind, gibt die Operation 98 die Ressourcen in NIC₁ frei, um die nächste Transaktion zu behandeln.
In dem Zielprozessor P₁ nimmt die Operation 100 die Interrupt-Daten entgegen, die von NIC₁ auf den Systembus SB₁ gegeben wurden. Nachdem das Interrupt-Datenpaket von dem Zielprozessor P₁ entgegengenommen wurde, ist die von dem einleitenden Prozessor P₀ eingeleitete Interrupt-Transaktion abgeschlossen.
3C stellt den Operationsfluß in dem Falle dar, daß der Zielprozessor P₁ BUSY ist, und die Operation 72 in 3C einen NACK-Zustand auf SB₁ ausgesendet hat. Operation 102 in NIC₁ nimmt den NACK-Zustand auf dem Systembus SB₁ entgegen. Als Reaktion auf den NACK-Zustand sendet die Operation 104 eine NACK-Antwort an NIC₀.
Die Operation 106 in NIC₀ empfängt die NACK-Antwort und leitet Operation 108 ein. Die Operation 108 gibt die Interrupt-Adresse erneut auf SB₀ aus. In dem einleitenden Prozessor P₀ nimmt die Operation 110 die Interrupt-Adresse entgegen und weckt als Reaktion darauf die Interrupt-Transaktions-Verarbeitung bei dem einleitenden Prozessor P₀. NIC₀ setzt bzw. bestätigt nach der erneuten Ausgabe der Interrupt-Adresse in der Operation 112 den NACK-Zustand auf SB₀. Dies ist der NACK-Zustand, der von dem Zielprozessor P₁ herrührt. Der einleitende Prozessor P₀ nimmt in der Operation 114 diesen NACK-Zustand entgegen. Danach bricht der Prozessor P₀ die Interrupt-Transaktion in der Operation 116 ab. Nachdem die Interrupt-Transaktion abgebrochen ist, setzt der einleitende Prozessor P₀ einen erneuten Versuch der Interrupt-Transaktion, um ein Auslösen der Interrupt-Transaktion zu einem späteren Zeitpunkt erneut zu versuchen.
Nach dem Senden des NACK-Zustandes sendet NIC₀ in Operation 120 eine Abschlußnachricht an NIC₁. Die Operation 120 erzeugt schlußendlich die Antwort, nachdem NIC₀ den NACK-Zustand auf SB₀ gesetzt bzw. bestätigt hat. Diese Antwort ist einfach eine Abschlußnachricht. In der Operation 120 wird kein Interrupt-Datenpaket gesendet.
In NIC₁ wird die Abschlußnachricht von der Operation 122 empfangen. NIC₁ leitet als Reaktion auf die Abschlußnachricht die Operation 124 ein. Operation 124 gibt alle Ressourcen frei, die der Interrupt-Transaktion in NIC₁ zugeordnet sind. NIC₁ ist dann bereit, die nächste Interrupt-Transaktion zu verarbeiten.
Während die Erfindung unter Bezug auf eine bevorzugte Ausführungsform genau dargestellt und beschrieben wurde, versteht es sich für Fachleute auf dem Gebiet, daß darin verschiedene sonstige Änderungen in der Form und den Einzelheiten vorgenommen werden können, ohne den Schutzumfang der Erfindung zu verlassen.

Claims

Verfahren zum Handhaben einer Interrupt-Transaktion in einem Mehrprozessor-Computersystem, welches einen Quellprozessor (32) auf einem lokalen Systembus (SB₀) und einen entfernten Systembus (SB₁, SB₂) aufweist, wobei der lokale Systembus über eine Schnittstellensteuerung (44) eines lokalen Knotens mit einer globalen Verbindungsstruktur (30) verbunden ist und der entfernte Systembus über eine Schnittstellensteuerung (46, 48) eines entfernten Knotens mit der globalen Verbindungsstruktur verbunden ist, wobei das Verfahren die Schritte aufweist: Auslösen (10, 50) einer Interrupt-Anforderung durch den Quellprozessor auf dem lokalen Systembus, und gekennzeichnet durch: Aufnehmen der Interrupt-Anforderung durch die Schnittstellensteuerung des lokalen Knotens und Senden (56) eines Ignorierungszustandes an den Quellprozessor (12), falls die Interrupt-Anforderung an einen Zielprozessor an dem entfernten Systembus gerichtet ist, und Weiterleiten der Interrupt-Anforderung über die globale Verbindungsstruktur an die Schnittstellensteuerung des entfernt gelegenen Knotens, wobei der Quellprozessor einen Interrupt-Transaktionsvorgang in Reaktion auf den Ignorierungszustand aussetzt (60), die Schnittstellensteuerung des entfernt gelegenen Knotens auf die Interrupt-Anforderung reagiert, indem sie die Anforderung an den Zielprozessor sendet (66), der Zielprozessor auf die Interrupt-Anforderung reagiert, indem er ein ACK-(Acknowledge – Bestätigungs-)Signal zurückliefert (74), falls der Zielprozessor bereit ist, die Interrupt-Transaktion zu verarbeiten, und indem er ein NACK-(Non-Acknowledge – Nicht-Bestätigungs-)Signal zurückliefert (72), wenn der Zielprozessor beschäftigt ist, die Schnittstellensteuerung des entfernt gelegenen Knotens das ACK- oder NACK-Signal über die globale Verbindungsstruktur an die Schnittstellensteuerung des lokalen Knotens zurückliefert (76, 104), die Schnittstellensteuerung des lokalen Knotens auf das ACK-Signal oder das NACK-Signal reagiert, um das ACK- oder NACK-Signal an den Quellprozessor zu senden, und der Quellprozessor auf das ACK-Signal oder NACK-Signal reagiert, indem er den Interrupt-Transaktionsvorgang aufweckt bzw. wiederaufnimmt und in Reaktion auf das ACK-Signal ein Interrupt-Datenpaket an den Zielprozessor sendet (88) und in Reaktion auf das NACK-Signal die Interrupt-Transaktion abbricht (116).
Verfahren nach Anspruch 1, welches weiterhin die computerimplementierten Schritte aufweist: Erfassen, ob der Zielprozessor sich auf einem lokalen Knoten auf demselben Systembus wie der Quellprozessor befindet, und Durchführen (14) einer lokalen Interrupt-Transaktion, falls der Schritt des Erfassens ergibt, daß der Zielprozessor ein lokaler Knoten ist.
Verfahren nach Anspruch 1, wobei der Schritt des Auslösens das Senden einer Interrupt-Adresse aufweist, welche den Zielprozessor als das Ziel der Interrupt-Transaktion identifiziert.
Verfahren nach Anspruch 3, wobei der Schritt des Aussetzens die computerimplementierten Schritte aufweist: Senden eines Ignorieren-Signals an den Quellprozessor in Reaktion auf den Schritt des Erfassens, mit welchem festgestellt wird, daß der Zielprozessor sich auf einem entfernt gelegenen Knoten befindet und Aufnehmen des Ignorieren-Signals an dem Quellprozessor und in Reaktion darauf Aussetzen der Interrupt-Transaktion auf dem Quellprozessor.
Verfahren nach Anspruch 4, wobei der Schritt des Wiederaufnehmens die computerimplementierten Schritte aufweist: Senden eines ACK-Signals oder eines NACK-Signals an den Quellprozessor von dem Zielprozessor, und Aufnehmen des ACK-Signals oder NACK-Signals an dem Quellprozessor und in Reaktion darauf Wiederaufnehmen der Interrupt-Transaktion an dem Quellprozessor.
Mehrprozessor-Computersystem mit einem Quellprozessor (32) auf einem lokalen Systembus (SB₀), und mit einem ferngelegenen Systembus (SB₁, SB₂), wobei der lokale Systembus über eine Schnittstellensteuerung (44) eines lokalen Knotens mit einer globalen Verbindungsstruktur (30) verbunden ist und der entfernte Systembus über eine Schnittstellensteuerung (46, 48) eines entfernt gelegenen Knotens mit der globalen Verbindungsstruktur verbunden ist, wobei: der Quellprozessor so betreibbar ist, daß er eine Interrupt-Anforderung auf dem lokalen Systembus auslöst (10, 50), dadurch gekennzeichnet, daß die Schnittstellensteuerung des lokalen Knotens so betreibbar ist, daß sie die Interrupt-Anforderung einfängt bzw. aufnimmt und einen Ignorieren-Zustand an den Quellprozessor sendet (56), wenn (12) die Interrupt-Anforderung an einen Zielprozessor auf dem entfernt gelegenen Systembus gerichtet ist, und Weiterleiten (62) der Interrupt-Anforderung über die globale Verbindungsstruktur an die Schnittstellensteuerung des entfernten Knotens, wobei der Quellprozessor weiterhin so betreibbar ist, daß er auf dem lokalen Systembus eine Interrupt-Anforderung auslöst (10, 50), dadurch gekennzeichnet, daß die Schnittstellensteuerung des lokalen Knotens so betreibbar ist, daß sie die Interrupt-Anforderung aufnimmt und einen Ignorieren-Zustand an den Quellprozessor sendet (56), falls (12) die Interrupt-Anforderung an einen Zielprozessor auf dem entfernt gelegenen Systembus adressiert ist, und die Interrupt-Anforderung über die globale Verbindungsstruktur an die Schnittstellensteuerung des entfernt gelegenen Knotens weiterleitet (62), der Quellprozessor weiterhin so betreibbar ist, daß er einen Interrupt-Transaktionsprozeß in Reaktion auf den Ignorieren-Zustand aussetzt (66), die Schnittstellensteuerung des entfernt gelegenen Knotens so betreibbar ist, daß sie auf die Interrupt-Anforderung reagiert, indem die Anforderung an den Zielprozessor gesendet wird (66), der Zielprozessor so betreibbar ist, daß er auf die Interrupt-Anforderung reagiert, indem er ein ACK-(Acknowledge – Bestätigungs-)Signal liefert (74), falls der Zielprozessor bereit ist, die Interrupt-Transaktion auszuführen, und ein NACK-(Non-Acknowledge – Nicht-Bestätigungs-)Signal liefert (72), falls der Zielprozessor beschäftigt ist, wobei die Schnittstellensteuerung des entfernten Knotens weiterhin so betreibbar ist, daß sie das ACK- oder NACK-Signal über die globale Verbindungsstruktur an die Schnittstellensteuerung des lokalen Knotens liefert (76, 104), wobei die Schnittstellensteuerung des lokalen Knotens weiterhin so betreibbar ist, daß sie auf das ACK-Signal oder NACK-Signal in der Weise reagiert, daß das ACK- oder NACK-Signal an den Quellprozessor gesendet wird (80, 108), und wobei der Zielprozessor weiterhin so betreibbar ist, daß er auf das ACK-Signal oder das NACK-Signal reagiert, indem er den Interrupt-Transaktionsprozeß wiederaufruft ("aufweckt") (82, 110) und ein Interrupt-Datenpaket in Reaktion auf das ACK-Signal an den Zielprozessor sendet, und in Reaktion auf ein NACK-Signal die Interrupt-Transaktion abbricht (116).
System nach Anspruch 6, wobei die Interrupt-Anforderung eine Interrupt-Adresse umfaßt, welche einen Zielprozessor kennzeichnet, und wobei die Schnittstellensteuerung des lokalen Knotens aufweist: ein Erfassungsmodul, welches so betreibbar ist, daß es auf die Zieladresse reagiert und erfaßt (54), ob der Zielprozessor sich auf dem entfernt gelegenen Systembus findet, und ein Sendemodul, welches so betreibbar ist, daß es darauf reagiert, daß das Erfassungsmodul feststellt, daß der Zielprozessor sich auf dem entfernten Systembus befindet, indem es einen Ignorieren-Zustand an den Quellprozessor sendet und die Interrupt-Adresse an die Schnittstellensteuerung des entfernt gelegenen Knotens weiterleitet.
System nach Anspruch 7, wobei: das Erfassungsmodul so betreibbar ist, daß es auf die Interrupt-Adresse reagiert und erfaßt, ob der Zielprozessor sich auf dem lokalen Systembus befindet, und der Zielprozessor so betreibbar ist, daß er über den lokalen Systembus an den Quellprozessor ein ACK-Signal oder ein NACK-Signal sendet (14).
System nach Anspruch 7, wobei die Schnittstellensteuerung des lokalen Knotens weiterhin aufweist: ein Wiederausgabemodul, welches so betreibbar ist, daß es auf ein ACK-Signal oder ein NACK-Signal von dem Zielprozessor über die Schnittstellensteuerung des entfernt gelegenen Knotens reagiert, indem es die Interrupt-Anforderung mit der Quelladresse zurück an den Quellprozessor erneut ausgibt, ein Vorbringungsmodul, welches so betreibbar ist, daß es auf das ACK-Signal von dem Zielprozessor reagiert, indem es ein ACK-Signal auf dem lokalen Systembus vorbringt, und so betreibbar ist, daß es auf das NACK-Signal von dem Zielprozessor in der Weise reagiert, daß ein NACK-Signal auf dem lokalen Systembus vorgebracht wird.
Vorrichtung nach Anspruch 9, wobei der Quellprozessor aufweist: ein Aufwachmodul, welches so betreibbar ist, daß es auf die Interrupt-Anforderung reagiert durch Aufwecken bzw. Wiederaufnehmen des Interrupt-Transaktionsvorgangs in dem Quellprozessor, ein Sendemodul, welches so betreibbar ist, daß es auf das ACK-Signal reagiert, indem es das Interrupt-Datenpaket an den Zielprozessor sendet, und ein Abbrechmodul, welches so betreibbar ist, daß es auf das NACK-Signal reagiert, indem es den Interrupt-Transaktionsvorgang abbricht.
Vorrichtung nach Anspruch 10, wobei: die Schnittstellensteuerung des lokalen Knotens so betreibbar ist, daß sie auf das Interrupt-Datenpaket reagiert, indem das Interrupt-Datenpaket an die Schnittstellensteuerung des entfernt gelegenen Knotens zusammen mit einer Abschlußnachricht über die Interrupt-Transaktion sendet (92).
Vorrichtung nach Anspruch 11, wobei: die Schnittstellensteuerung des entfernt gelegenen Knotens so betreibbar ist, daß sie auf das Interrupt-Datenpaket reagiert, indem das Interrupt-Datenpaket an den Zielprozessor gesendet wird, und weiterhin so betreibbar ist, daß es auf die Abschlußnachricht der Interrupt-Transaktion reagiert, indem die Quellen der Schnittstellensteuerung des entfernt gelegenen Knotens freigegeben werden (98).
Vorrichtung nach Anspruch 9, wobei: die Schnittstellensteuerung des lokalen Knotens so betreibbar ist, daß sie auf das NACK-Signal reagiert, indem sie eine Abschlußnachricht der Interrupt-Transaktion an die Schnittstellensteuerung des entfernt gelegenen Knotens sendet.
Vorrichtung nach Anspruch 13, wobei: die Schnittstellensteuerung des entfernt gelegenen Knotens so betreibbar ist, daß sie auf die Abschlußnachricht der Interrupt-Transaktion reagiert, indem die Ressourcen der Schnittstellensteuerung des entfernt gelegenen Knotens freigegeben werden.