DE69705072T2 - Verfahren zur ausführung von lese- und schreibbefehlen in einem mehrstufigen verteilten datenverarbeitungssystem - Google Patents

Verfahren zur ausführung von lese- und schreibbefehlen in einem mehrstufigen verteilten datenverarbeitungssystem

Info

Publication number
DE69705072T2
DE69705072T2 DE69705072T DE69705072T DE69705072T2 DE 69705072 T2 DE69705072 T2 DE 69705072T2 DE 69705072 T DE69705072 T DE 69705072T DE 69705072 T DE69705072 T DE 69705072T DE 69705072 T2 DE69705072 T2 DE 69705072T2
Authority
DE
Germany
Prior art keywords
data processing
processing system
distributed data
write commands
executing read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69705072T
Other languages
English (en)
Other versions
DE69705072D1 (de
Inventor
Edgar Castle
Douglas Donley
Paul Flora
Manoj Manoj
Joseph Sassone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/591,844 external-priority patent/US5813034A/en
Application filed by Unisys Corp filed Critical Unisys Corp
Application granted granted Critical
Publication of DE69705072D1 publication Critical patent/DE69705072D1/de
Publication of DE69705072T2 publication Critical patent/DE69705072T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE69705072T 1996-01-25 1997-01-24 Verfahren zur ausführung von lese- und schreibbefehlen in einem mehrstufigen verteilten datenverarbeitungssystem Expired - Fee Related DE69705072T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US59184396A 1996-01-25 1996-01-25
US08/591,844 US5813034A (en) 1996-01-25 1996-01-25 Method and circuitry for modifying data words in a multi-level distributed data processing system
PCT/US1997/001122 WO1997027543A1 (en) 1996-01-25 1997-01-24 Method and circuitry for executing read commands and modifying data words in a multi-level distributed data processing system

Publications (2)

Publication Number Publication Date
DE69705072D1 DE69705072D1 (de) 2001-07-05
DE69705072T2 true DE69705072T2 (de) 2002-03-21

Family

ID=27081278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69705072T Expired - Fee Related DE69705072T2 (de) 1996-01-25 1997-01-24 Verfahren zur ausführung von lese- und schreibbefehlen in einem mehrstufigen verteilten datenverarbeitungssystem

Country Status (4)

Country Link
EP (1) EP0976046B1 (de)
JP (1) JP3919224B2 (de)
DE (1) DE69705072T2 (de)
WO (1) WO1997027543A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1163587A1 (de) * 1999-02-26 2001-12-19 Fujitsu Siemens Computers GmbH Einrichtung zur erhöhung der leistungsfähigkeit von prozessorsystemen
US7484044B2 (en) * 2003-09-12 2009-01-27 Intel Corporation Method and apparatus for joint cache coherency states in multi-interface caches
US7533191B2 (en) * 2006-06-30 2009-05-12 Intel Corporation Methods and arrangements for devices to share a common address on a bus
US11481152B2 (en) * 2019-12-30 2022-10-25 Micron Technology, Inc. Execution of commands addressed to a logical block

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025365A (en) * 1988-11-14 1991-06-18 Unisys Corporation Hardware implemented cache coherency protocol with duplicated distributed directories for high-performance multiprocessors
GB2256512B (en) * 1991-06-04 1995-03-15 Intel Corp Second level cache controller unit and system
US5434993A (en) * 1992-11-09 1995-07-18 Sun Microsystems, Inc. Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories
US5623632A (en) * 1995-05-17 1997-04-22 International Business Machines Corporation System and method for improving multilevel cache performance in a multiprocessing system

Also Published As

Publication number Publication date
JP3919224B2 (ja) 2007-05-23
EP0976046A1 (de) 2000-02-02
WO1997027543A1 (en) 1997-07-31
JP2000504130A (ja) 2000-04-04
EP0976046B1 (de) 2001-05-30
DE69705072D1 (de) 2001-07-05

Similar Documents

Publication Publication Date Title
DE68925653D1 (de) Verfahren und System zur Sicherungssteuerung in einem Datenverarbeitungssystem
DE69517753D1 (de) Abholungs- und Speicherungspuffer zur nicht-sequentiellen Ausführung in einem Datenverarbeitungssystem
DE69530138T2 (de) System und Verfahren zur Cursorsteuerung in einem Rechner
DE69327243T2 (de) System und verfahren zur dynamischen laufzeit-bindung von software-modulen in einem rechnersystem.
DE3788208D1 (de) Verfahren zur elektronischen Kalendererstellung zur Verwendung in einem Datenverarbeitungssystem.
DE3788212D1 (de) Verfahren zur elektronischen Kalendererstellung zur Verwendung in einem Datenverarbeitungssystem.
DE69032781D1 (de) System und Verfahren zur Optimierung von Cachespeicherung in einem auf Plattenspeicher basierendem Rechnersystem
DE69424944T2 (de) Datenreduktion in einem system zur analysierung von geometrischen datenbanken
DE69329554D1 (de) Verfahren zur identifizierung von objekten mit daten-verarbeitungstechnik
DE69032517D1 (de) Verfahren und System zum dynamischen Identifizieren von Datenträgern in einem Gestaltungsdateisystem
DE69229755T2 (de) Anordnung und Verfahren zur Freigabe von geschützten Prozessen in einem verteilten Mehrprozessdatensystem
DE69428412D1 (de) Verfahren und System zur Benutzung von Datenspeicherbogen
DE69727355D1 (de) Anordnung und Verfahren zur Taktsequenzierung in einem Datenverarbeitungssystem
DE69222412D1 (de) Verfahren und Gerät zur Dekodierung von von einem magnetischen Datenträger gelesene F2F-Signalen
DE69637851D1 (de) Verfahren und System für Hochleistungsmehrdrahtverarbeitung in einem Datenverarbeitungssystem
DE69629444D1 (de) Datenverarbeitungsgerät und Verfahren zur Ersetzung von ausgefallenen Speichereinheiten
DE69707498D1 (de) Verfahren zur bearbeitung von datenintegritätsfehlern bei wiederbeschreibaren speichern
DE69524975T2 (de) System und verfahren zur befehlsverarbeitung und datenübertragung in einem schallrechnersystem
DE69710515T2 (de) Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem
DE69330864D1 (de) Verfahren zur Verwendung von Mehrfacheingabegriffeln in einem Mehrfachrechnersystem
DE69030938D1 (de) Netzwerkplattensystem und Verfahren zum Schreiben und Lesen in einem Netzwerkplattensystem
DE69934523D1 (de) System und Verfahren zur Bereitstellung von Steuersignalen einer Kassettenzugriffeinheit in einem Kassettenspeichersystem
DE69126823D1 (de) Verfahren zur bedingten Löschung von Datenobjekten in einem Datenverarbeitungssystem
DE69326705T2 (de) Verfahren und Anordnung zur Feststellung der Befehlsablauffolge in einem Datenverarbeitungssystem
DE69418082D1 (de) System und Verfahren zur Vermeidung von Verklemmung in einem Rechner

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee