DE69633035T2

DE69633035T2 - Signal processor for data conversion

Info

Publication number: DE69633035T2
Application number: DE69633035T
Authority: DE
Inventors: Aart Cornelis Bochove; Jan Marcel Rijnders
Original assignee: Koninklijke KPN NV
Current assignee: Koninklijke KPN NV
Priority date: 1995-05-09
Filing date: 1996-05-08
Publication date: 2005-08-18
Anticipated expiration: 2016-05-09
Also published as: DE69633035D1; ATE272918T1; EP0742660A1; NL1000682C2; EP0742660B1

Abstract

Signal processor for the processing of digital signals in the physical (for example, optical) domain. This is inter alia relevant for ATM systems in which control codes such as VPIs and VCIs at the inputs of sub-systems have to be changed. A symbol stream is lead through different delay branches. The number of delay branches is of such magnitude that at each moment, in at least one of the branches, both a "1" symbol and a "0" symbol is available. By the controlled opening and closing of the switches the symbol values can be changed. Moreover, no additional source of energy (light source) is necessary and the signal processor is completely transparent, that is to say, symbols at the output of the processor have exactly the same physical properties as those at the input of the processor. <IMAGE>

Description

A. Technischer Hintergrund der ErfindungA. Technical background the invention

Die Erfindung betrifft einen Signalprozessor. Insbesondere betrifft die Erfindung die Wandlung von digitalen Signalen in den körperlichen, beispielsweise optischen Bereich. Dies ist u. a. in optischen ATM-Systemen relevant, in denen an den Eingängen von Untersystemen, wie Switches oder Schalteinheiten, Steuerbefehle wie VPIs und VCIs (Virtuelle Pfad- bzw. Kanal-Identifizierer) geändert werden müssen. Dieser Gegenstand wird u. a. in der niederländischen Patentanmeldung NL 94.02141 im Namen der Anmelderin beschrieben. In dieser wird die Wandlung von logischen Codes diskutiert. Die vorliegende Erfindung betrifft die Wandlung von logischen Codes, die durch optische körperliche Codes dargestellt werden, insbesondere die körperliche Manipulation von solchen körperlichen Codes, und dabei insbesondere die Wandlung von körperlichen „1"-Bits in „0"-Bits und umgekehrt. Das Problem in diesem Fall ist die Einfachheit und die optische Transparenz, ohne zusätzliche Laser einzusetzen. Die vorliegende Erfindung kann beispielsweise auch in „Zusatz"-Multiplexern in optischen Netzwerken angewandt werden.The The invention relates to a signal processor. In particular, it concerns the invention the conversion of digital signals into the physical, for example, optical range. This is u. a. in optical ATM systems relevant in which at the entrances of Subsystems, such as switches or switching units, control commands How VPIs and VCIs (Virtual Path or Channel Identifiers) are changed have to. This Subject is u. a. in the Dutch patent application NL 94.02141 in the name of the Applicant. In this is the Conversion of logical codes discussed. The present invention relates to the conversion of logical codes by optical physical Codes are presented, in particular the physical manipulation of such physical Codes, and in particular the conversion of physical "1" bits in "0" bits and vice versa. The problem in In this case, the simplicity and the optical transparency, without additional Use laser. The present invention may, for example also in "add-on" multiplexers in optical Networks are applied.

Die WO 94/21088 beschreibt ein Verfahren und eine Vorrichtung zum Verarbeiten von optisch codierten Signalen und insbesondere zur Erkennung eines optisch codierten binären Wortes in einem Strom von ähnlichen optisch codierten Wörtern, vollständig im optischen Bereich, durch Ausführung einer optischen Booleschen Operation auf dem Wort, welches zu erkennen ist, und dem Zielwort. Die Erkennung des Zielwortes in dem Strom resultiert als erstes in einem optischen Signal, wel ches nach Transformierung in den elektrischen Bereich, eingesetzt wird, um einen routenden Switch für Weiterleitungsabschnitte (beispielsweise Pakete) des Stromes in zwei oder mehr unterschiedliche Richtungen zu steuern. Dieser Stand der Technik schweigt jedoch hinsichtlich optischer Wandlung von Symbolen oder Wörtern in dem Strom von optisch codierten Signalen selber und damit auch zu einer Lösung des oben genannten Problems.The WO 94/21088 describes a method and an apparatus for processing of optically coded signals and in particular for the detection of a optically coded binary Word in a stream of similar optically coded words, completely in optical area, by execution an optical Boolean operation on the word which to recognize is, and the target word. The recognition of the target word in the stream results first in an optical signal, wel Ches after transformation in the electrical field, is used to a routing Switch for Forwarding sections (eg packets) of the stream in to control two or more different directions. This stand However, the technique is silent in terms of optical conversion of Symbols or words in the stream of optically coded signals themselves and thus also to a solution the above problem.

B. Zusammenfassung der ErfindungB. Summary of invention

Die Erfindung basiert auf der Einsicht, dass durch eine geeignete Zeitverschiebung (vorwärts oder rückwärts) der körperlichen optischen Bits, die von dem Eingangssignal abstammen, welches gewisse logische Codes darstellt, andere logische Codes ausgebildet werden können, ohne dass eine Lichtquelle für diesen Zweck notwendig ist. Die Zeit, um welche das Signal verschoben werden muss, hängt von den Eigenschaften des Bit-Stroms ab und damit von den körperlichen Codewörtern. Im allgemeinen ist es so, dass die Verschiebung eine solche sein muss, dass in jedem Zeitschlitz, in dem ein Bit gewandelt werden muss, ein körperliches Bit der gewünschten anderen körperlichen Art (gewünschter körperlicher Wert oder Eigenschaft) besteht. Falls in einem gewissen Zeitschlitz, beispielsweise eine (körperliche) „0" in eine „1" gewandelt werden muss, muss eine „1" in dem Bit-Strom zum Verschieben verfügbar sein, oder, falls eine „1" in eine „0" zu wandeln ist, muss eine „0" verfügbar sein.The Invention is based on the insight that by a suitable time shift (forward or backwards) the physical optical bits derived from the input signal, which are certain represents logical codes, other logical codes are formed can, without a light source for this purpose is necessary. The time by which the signal shifted must be, hangs from the properties of the bit stream and thus from the physical Code words. In general, the shift is one must be that in every timeslot in which a bit is converted must, a physical one Bit of the desired other physical Kind (desired physical Value or property). If in a certain time slot, For example, a (physical) "0" to a "1" to be converted must have a "1" in the bit stream to move available or, if a "1" is to be converted into a "0", a "0" must be available.

Falls die logischen Codes durch amplitudenmodulierte Bits dargestellt werden, kann von der Tatsache Gebrauch gemacht werden, dass eine körperliche „0" immer durch eine einfache Signalunterbrechung in einem solchen Zeitschlitz erhalten werden kann; in solchen Fällen muss das Vorliegen eines „0"- Bits nicht durch eine Verschiebung des Bit-Stroms vorgelegt werden. Falls auf der anderen Hand winkelmodulierte (frequenz- oder phasenmodulierte) körperliche Bits eingesetzt werden, muss eine körperliche „0" tatsächlich immer vorhanden sein. Falls das Signal aus mehr als zwei Arten von Symbolen (Digits) besteht, muss eine Darstellung von jedem dieser Symbole in dem Zeitschlitz vorhanden sein. Derzeit wird ein Signal mit zwei Arten von Symbolen (binäre Symbole), sogenannte „Bits", als Ausgangspunkt genommen.If the logical codes are represented by amplitude modulated bits can be made use of the fact that one physical "0" always by one receive simple signal interruption in such a time slot can be; in such cases the presence of a "0" bit does not have to be due to a shift in the bit stream be submitted. If on the other hand angle-modulated (frequency- or phase-modulated) physical In fact, a physical "0" must always be present. If the signal consists of more than two types of symbols (digits), Must be a representation of each of these symbols in the timeslot to be available. Currently a signal with two types of symbols (binary Symbols), so-called "bits", as a starting point taken.

Unter anderen Dingen basiert die Erfindung auf der Einsicht, dass ein Signalprozessor vorgesehen ist, um einen Strom von optisch codierten Symbolen zu verarbeiten, wobei der Prozessor optische Schaltmittel umfasst, um codierte Symbole des Stroms aus optisch codierten Symbolen zu schalten, und Steuermittel, um die Schaltmittel in Antwort auf den Strom der optisch codierten Symbole entsprechend der Beschreibung der WO 94/21088 zu steuern, welche gemäss der Erfindung dadurch gekennzeichnet ist, dass die optischen Schaltmittel Symbol verschiebende Vorrichtungen umfassen, die unter der Steuerung der Steuermittel zur Wandlung eines optisch codierten ersten Symbols in ein optisch codiertes zweites Symbol aus dem Strom von codierten Symbolen solch ein zweites Symbol auswählen und es in der Zeit über eine Anzahl von Zeitschlitzen verschiebt, die der Anzahl von Zeitschlitzen zwischen dem ersten Symbol, welches zu wandeln ist, und dem ausgewählten zweiten Symbol entspricht, und nachfolgend das ausgewählte und verschobene zweite Symbol anstelle des ersten Symbols in den Strom der codierten Symbole einzufügen. So umfasst der Signalprozessor gemäss der vorliegenden Erfindung eine Symbol verschiebende Einheit, die unter der Steuerung einer Steuervorrichtung den Symbolstrom – oder ein Teil davon – in solch einer Weise verschiebt, dass durch diese Steuervorrichtung, wenn immer ein Symbol ausgewählt wird, welches zu wandeln ist, ein Symbol mit dem gewünschten Wert, welches das Originalsymbol ersetzen kann, immer im richtigen Zeitpunkt verfügbar ist.Under In other things, the invention is based on the insight that Signal processor is provided to a stream of optically encoded Process symbols, the processor optical switching means comprises encoded symbols of the stream of optically encoded symbols to switch, and control means to the switching means in response to the Stream of optically encoded symbols as described WO 94/21088, which according to the invention characterized is that the optical switching means symbol shifting devices which are under the control of the control means for conversion an optically encoded first symbol into an optically encoded one second symbol from the stream of coded symbols such a second one Select symbol and it over in the time shifts a number of timeslots equal to the number of timeslots between the first symbol to be converted and the selected second one Icon, and subsequently the selected and moved second Symbol instead of the first symbol in the stream of coded symbols insert. Thus, the signal processor according to the present invention a symbol shifting unit under the control of a Control device the symbol stream - or a part thereof - in such a way that shifts through this control device when always a symbol selected which is to be transformed becomes a symbol with the desired one Value that can replace the original symbol, always in the right one Time available is.

Falls amplitudenmodulierte Bits eingesetzt werden, steht fest, dass, falls ein Signal mit Bit-Codes codiert wird, in denen die Anzahl von direkt aufeinander folgenden Nullen in dem Bit-Strom niemals einen gewissen Wert d_max(1) überschreitet, eine Verschiebevorrichtung erfolgreich eingesetzt werden kann, von der neben dem unverzögerten Signal ein Signal abgeleitet werden kann, welches 1, 2, ..., d_max(1) Bit Male (Zeitschlitze) verzögert ist.If amplitude modulated bits are employed, it is understood that if a signal is encoded with bit codes in which the number of consecutive zeroes in the bit stream never exceeds a certain value d _max (1), a shifter is successfully employed can be derived from which, in addition to the instantaneous signal, a signal which 1, 2, ..., d _max (1) bit times (time slots) is delayed.

Eine Notation von solchen Codes, die von der Druckschrift 2 abgeleitet ist, (d, k)-Codes, wobei d die minimale Anzahl von direkt aufeinanderfolgenden Nullen zwischen zwei Einsen ist, und k (im Nachhinein als d_max(1) bezeichnet) die maximale Anzahl von aufeinanderfolgenden Nullen ist. Insbesondere ist die Spezifikation von Codes gemäss solch einem Standpunkt bekannt aus magnetischen und optischen Aufnahme- und Reproduktionstechniken (Bandaufnahmegeräte, optische Speicherscheiben, usw.).A notation of such codes derived from Reference 2, (d, k) codes, where d is the minimum number of consecutive zeroes between two ones, and k (hereinafter referred to as d _max (1)) is the maximum number of consecutive zeros. In particular, the specification of codes according to such a viewpoint is known from magnetic and optical recording and reproduction techniques (tape recorders, optical disks, etc.).

Falls nicht-amplitudenmodulierte Bits eingesetzt werden, in denen nicht nur das Vorliegen von „1"-Bits vorgesehen sein muss, sondern auch die von „0"-Bits (was natürlich nicht durch einfache Unterbrechung des Bit-Stroms erhalten werden kann), steht fest, dass, falls ein Signal mit Codes codiert ist, in denen die Anzahl von direkt aufeinanderfolgenden Nullen nicht einen gewissen Maximalwert d_max(1) überschreitet und weiterhin die Anzahl von direkt aufeinanderfolgenden Einsen nicht einen gewissen Maximalwert d_max(2) überschreitet, kann in erfolgreicher Weise eine Verzögerungseinrichtung eingesetzt werden, von der neben einem nicht verzögerten Signal ein Signal abgeleitet werden kann, welches 1, 2, ..., D Bit Male verzögert ist (Zeitschlitze). D ist hier gleich zu d_max(1) oder d_max(2), wobei es der grössere Wert ist. Tatsache ist, dass diese Formulierung nicht nur bei nicht-amplitudenmodulierten Bits richtig ist, sondern auch für amplitudenmodulierte Bits. Denn obwohl amplitudenmodulierte „0"-Bits durch Unterbrechung des Signals erhalten werden können, ist es überhaupt nicht verboten oder unmöglich, solche „0"-Bits in derselben Weise wie „1"-Bits zu erzeugen. Für dem Winkel nach modulierte Bits ist dies jedoch eine Notwendigkeit.If non-amplitude modulated bits are used in which not only the presence of "1" bits must be provided, but also those of "0" bits (which, of course, can not be obtained by simply interrupting the bitstream) states that if a signal is coded with codes in which the number of consecutive zeros does not exceed a certain maximum value d _max (1) and further the number of direct successive ones does not exceed a certain maximum value d _max (2) a delay device can be used successfully from which, in addition to a non-delayed signal, a signal can be derived which is delayed 1, 2,..., D bits times (time slots). Here, D is equal to d _max (1) or d _max (2), where it is the larger value. The fact is that this formulation is correct not only for non-amplitude modulated bits but also for amplitude modulated bits. For although amplitude-modulated "0" bits can be obtained by interrupting the signal, it is not at all forbidden or impossible to generate such "0" bits in the same way as "1" bits, for the angle after modulated bits but a necessity.

Falls es ein Erfordernis ist, dass die Bits am Beginn und direkt am Ende eines Bit-Stroms auch fähig sind, gewandelt zu werden, ist hinzuzufügen, dass, falls die Summe (S_Beginn/Ende) der Anzahl von identischen Bits (Einsen oder Nullen) am Beginn des Bit-Stroms und die Anzahl von identischen Bits (Einsen oder Nullen) am Ende des Bit-Stroms grösser ist als d_max(1) oder d_max(2), dann ist der Wert von D gleich der besagten Summe. In kürzerer Form ist D gleich zu Max (S_Beginn/Ende, d_max(1), d_max(2)). Dieses zusätzliche Erfordernis in Bezug auf die Wandelbarkeit der Start- und End-Bits kann im logischen Bereich dadurch betrachtet werden, dass die ersten und die letzten Bits des Bit-Stroms nicht gewandelt werden können.If it is a requirement that the bits at the beginning and immediately at the end of a bit stream are also able to be converted, then if the sum (S _{start / end} ) equals the number of identical bits (ones or zeros) ) at the beginning of the bit stream and the number of identical bits (ones or zeros) at the end of the bit stream is greater than d _max (1) or d _max (2), then the value of D equals said sum. In a shorter form, D is equal to Max (S _{start / end} , d _max (1), d _max (2)). This additional requirement with regard to the changeability of the start and end bits can be considered in the logical domain in that the first and the last bits of the bit stream can not be converted.

Gemäss der Erfindung können nicht nur binäre Symbole (Bits), sondern auch nicht-binäre körperliche Symbole durch eine Symbolverschiebung gewandelt werden. Zur Wandlung eines Symbols P in ein Symbol Q ist eine Verschiebung notwendig, die sich aus einer Anzahl von Zeitschlitzen ableitet, in denen weder P noch Q vorhanden ist. Diese allgemeine Regel, die weiter unten beschrieben werden wird, ist auch richtig für Symbole, die tatsächlich binäre, sowohl amplitudenmodulierte als auch winkelmodulierte Symbole sind.According to the invention can not only binary Symbols (bits), but also non-binary physical symbols by a Symbol shift to be converted. To convert a symbol P in a symbol Q is a shift necessary, resulting from derives from a number of time slots in which neither P nor Q is available. This general rule is described below will be, is also right for Symbols that actually binary, both amplitude modulated and angle modulated symbols.

In den nachfolgend formulierten Ansprüchen bezieht sich Anspruch 5 auf das Verarbeiten von binären oder nichtbinären Symbolen, Anspruch 6 auf amplitudenmodulierte oder nicht-amplitudenmodulierte Bits und Anspruch 7 auf amplitudenmodulierte Bits.In The claims formulated below are based on the claim 5 on the processing of binary or nonbinary Symbols claim 6 on amplitude modulated or non-amplitude modulated Bits and claim 7 to amplitude modulated bits.

Im Folgenden wird die Erfindung unter Bezug auf eine Anzahl von Beispielen näher beschrieben.in the The invention will now be described with reference to a number of examples described in more detail.

C. AusführungsbeispieleC. Embodiments

Im Folgenden werden Beispiele von Zeichensträngen beschrieben, die einem Signalprozessor vorgelegt werden, wie dies in diagrammartiger Weise in der 1 dargestellt ist. Diese Beispiele sind in der 2 dargestellt. 3 zeigt eine alternative Ausführung einer Vorrichtung gemäss der Erfindung, in ähnlicher Weise 4. 5 zeigt Ähnlichkeiten und den Unterschied zwischen zwei Verarbeitungsregeln und 6 stellt das Verarbeiten eines nichtbinären Symbolstranges dar.The following are examples of character strings presented to a signal processor, as diagrammatically illustrated in FIG 1 is shown. These examples are in the 2 shown. 3 shows an alternative embodiment of a device according to the invention, in a similar manner 4 , 5 shows similarities and the difference between two processing rules and 6 represents the processing of a nonbinary string of symbols.

Die Vorrichtung nach der 1 ist durch eine Anzahl von parallelen optischen Wegen 1 ... 3, optischen Fasern oder anderen Wellenleitern von verschiedener Länge oder auf jeden Fall mit einer unterschiedlichen Verzögerungszeit ausgebildet, wobei in jedem von diesen ein optischer Schalter eingeschlossen ist. Jeder Schalter wird durch einen Steuerungsschalter gesteuert, der auf der einen Seite – über einen optischen Empfänger (opto-elektronischer Wandler) – Informationen über die Bits empfängt, die in der Vorrichtung vorlie gen (Digits, Symbole), und auf der anderen Seite Informationen über die Bits erhält, die durch die Vorrichtung unverändert hindurchzulassen sind, und zu den Bits, die zu ändern sind, entweder von „1" nach „0" oder von „0" nach „1", aus dem logischen Bereich (der Systemsteuerung). Die Figur zeigt, dass die Vorrichtung dazu dient, im optischen Bereich die Header der vorgelegten ATM-Zellen zu verarbeiten. Natürlich ist dies nur ein nichtbegrenzendes Beispiel, welches in keiner Weise die Erfindung beschränkt. Zum Zeitpunkt, als die Erfindung gemacht worden ist, hatte man in der Tat insbesondere die Verarbeitung von ATM-Zellen und anderen optischen Breitbandanwendungen in Betracht gezogen.The device after the 1 is through a number of parallel optical paths 1 ... 3 , optical fibers or other waveguides of different lengths or in any case formed with a different delay time, wherein in each of these an optical switch is included. Each switch is controlled by a control switch which receives on one side - via an optical receiver (opto-electronic converter) - information about the bits present in the device (digits, symbols), and on the other hand information about receives the bits which are to be passed through the device unaltered and to the bits to be changed, either from "1" to "0" or from "0" to "1", from the logical area (the system controller). The figure shows that the device serves to process the headers of the presented ATM cells in the optical range. Of course, this is only a non-limiting example, which in no way limits the invention. At the time, as the invention In fact, processing of ATM cells and other broadband optical applications had been considered in particular.

Im ersten Beispiel (2/1) werden zwei logische Zeichen A und B (die genauso als logische Bits mit den Werten „1" oder „0" dargestellt werden können) gemäss dem so genannten Bi-Phasen-Niveau-Code codiert. In diesem Code wird das logische Symbol A körperlich als „10" dargestellt, was in der 2 als amplitudenmodulierte Bits „∩ _" dargestellt wird, und das logische Symbol B ist körperlich durch „01" dargestellt, was als amplitudenmodulierte Bits „_ ∩" dargestellt wird. Solch ein Code (wie andere Bi-Phasen-Codes) haben die Eigenschaft, dass das Signal einen konstanten Gleichspannungswert aufweist, was einen ungewünschten Versatz vermeidet, während zur selben Zeit die Bit-Zeiten („Bit-Takt") erkennbar sind. Ein Nachteil ist die Notwendigkeit der grösseren Bandbreite.In the first example (2/1), two logical characters A and B (which can also be represented as logical bits with the values "1" or "0") are encoded according to the so-called bi-phase level code. In this code, the logical symbol A is physically represented as "10", which in the 2 is represented as amplitude modulated bits "∩ _", and the logical symbol B is represented physically by "01", which is represented as amplitude modulated bits "_ ∩." Such a code (like other bi-phase codes) have the property of that the signal has a constant DC value, which avoids an unwanted offset, while at the same time the bit times ("bit clock") are recognizable. One disadvantage is the need for greater bandwidth.

Ein Code-Strang „B A A B A A B B A" wird durch die Vorrichtung in der Form „ _ ∩∩_ ∩ _ _ ∩ ∩ _ ∩ _ _ ∩ ∩ _" empfangen (Bemerkung: Die Übertragungsrichtung, ist in der 1 von links nach rechts, so dass das am meisten rechts stehende Bit als erstes gelesen wird, die Zeitschlitzabfolge ist daher 123456790123...). Falls angenommen wird, dass der Code-Strang, der empfangen worden ist, Teil des Headers der ATM-Zelle ist und dass einige der Bits dieses Headers zu ändern sind (was von den aus der Figur bekannten Header-Übersetzungssteuercodes gesteuert wird), dann ist es klar, falls ein „1" („∩") in eine „0" (_) zu wechseln ist, dies einfach dadurch ausgeführt werden kann, dass alle Schalter im rechten Zeitschlitz geöffnet werden, womit im Ergebnis der Bit-Strom unterbrochen wird. Um eine „0" in eine „1" (ohne zusätzliche externe (Laser) Energie) zu wechseln, sind Anstrengungen gemäss der Erfindung notwendig.A code string "B AABAABBA" is received by the device in the form "_ ∩∩_ ∩ _ _ ∩ ∩ _ ∩ _ _ ∩ ∩ _" (Note: The transmission direction is in the 1 from left to right so that the rightmost bit is read first, the time slot sequence is therefore 123456790123 ...). If it is assumed that the code string that has been received is part of the header of the ATM cell and that some of the bits of that header are to be changed (which is controlled by the header translation control codes known from the Figure), then it is clear if a "1"("∩") is to be changed to a "0" (_), this can be done simply by opening all the switches in the right time slot, as a result interrupting the bitstream In order to change a "0" to a "1" (without additional external (laser) energy), efforts according to the invention are necessary.

In einem willkürlich festgelegten Bit-Strom mit Bit-Codes, die die logischen As und Bs darstellen, ist der maximale Abstand d_max(1) zwischen zwei aufeinanderfolgenden „0" Bits 2 (nämlich in dem logischen Wort AB: „∩_ _∩"). Damit immer ein „∩" verfügbar ist, müssen die Bits sowohl um ein Bit als auch um zwei Bits (Zeitschlitze) verzögert werden.In an arbitrary bit stream with bit codes representing the logical As and Bs, the maximum distance d _max (1) between two consecutive "0" bits 2 (namely, in the logical word AB: "∩_ _∩ "). In order for a "∩" to be available, the bits must be delayed by both one bit and two bits (time slots).

Falls beispielsweise das „A" („∩_ „ im Schlitz 7/8 in ein „B" („_∩") zu wechseln ist, dann werden der unverzögerte Weg 1 und der Weg 2 durch die Bit-Zeit (T) verzögert und die Steuervorrichtung muss während der Schlitzzeit 7 geöffnet werden, und der Weg 3, der zweimal (2 × T) verzögert ist, muss geschlossen werden, womit im Ergebnis nur das zweimal verzögerte Signal (2 × T) („∩" siehe 2) durchgelassen wird. Im Schlitz 8 sind alle Schalter geöffnet, was in einem „_" resultiert. Falls im Zeitschlitz 11/12 das „B" in ein „A" zu ändern ist, dann werden alle Schalter im Schlitz 11 geöffnet, was in einem „_" am Ausgang der Vorrichtung resultiert, während im Schlitz 12 der Schalter von Pfad 2 oder von Pfad 3 geschlossen wird, was in einem „∩" am Ausgang resultiert.For example, if the "A"("∩_" in the slot 7 / 8th to switch to a "B"("_∩"), then become the instantaneous path 1 and the way 2 delayed by the bit time (T) and the controller must during the slot time 7 be opened, and the way 3 , which is delayed twice (2 × T), must be closed, resulting in only the twice delayed signal (2 × T) ("∩" see 2 ) is allowed through. In the slot 8th all switches are open, which results in a "_" If in the time slot 11 / 12 change the "B" to an "A", then all switches will be in the slot 11 opened, resulting in a "_" at the output of the device, while in the slot 12 the switch of path 2 or by path 3 is closed, which results in a "∩" at the exit.

Falls im Zeitschlitz 15/16 das „A" in ein „B" zu wandeln ist, dann wird im Schlitz 15 nur der Schalter des Weges 2 geschlossen, weil im Schlitz 16 alle Schalter offen sind.If in the time slot 15 / 16 the "A" is to convert into a "B", then in the slot 15 only the switch of the way 2 closed because in the slot 16 all switches are open.

Es kann festgestellt werden, dass, falls nicht Weg 1 sondern Weg 2 als Standardweg eingesetzt werden würde, der ganze Bit-Strom um einen Zeitschlitz verzögert werden würde, aber dass für den des Zeitschlitzes 2 (in dem das erste Bit des Bit-Stroms vorliegt) sowohl ein „_" als auch ein „∩" verfügbar sind, entweder vom Weg 1, der immer um ein Bit vorausgeht, oder vom Weg 3, der immer um ein Bit zurückhängt.It can be stated that if not gone 1 but way 2 would be used as a default path, the whole bit stream would be delayed by one time slot, but that for the time slot 2 (where the first bit of the bit stream is present) both a "_" and a "∩" are available, either off the road 1 that always precedes by a bit, or by the way 3 which always hangs back one bit.

Im Beispiel 2/2 sind die zwei zu codierenden Stränge unterschiedlich. Die Codierung des „A" ist dieselbe wie im vorausgegangenen Beispiel, aber das „B" ist durch „∩∩" („11") codiert. Die Weglängen-Spezifikation (siehe Druckschrift 2) dieser Codierung ist (0, 1), da in einem willkürlich gewählten Zeichenstrang die Anzahl von „_"s zwischen zwei aufeinanderfolgenden „∩"s minimal 0 und maximal 1 ist. Die vorliegende Erfindung schreibt vor, dass für amplitudenmodulierte Bits die Anzahl der Verzögerungswege nicht grösser zu sein muss als die Anzahl der aufeinanderfolgenden „_"s, sodass für diese Codierung die Anzahl der Verzögerungswege auf einen einzigen reduziert werden kann (in der 1 könnte daher der Weg 3 weggelassen werden). In der Tabelle 2/2 kann gesehen werden, dass in jedem Zeitschlitz ein „∩" von der Vorrichtung abgeleitet werden kann, entweder aus dem Weg 1 oder aus dem Weg 2.In Example 2/2, the two strands to be coded are different. The coding of the "A" is the same as in the previous example, but the "B" is coded by "∩∩"("11"). The pathlength specification (see reference 2) of this encoding is (0, 1) because in an arbitrarily chosen string of characters, the number of "_" s between two consecutive "∩" s is minimum 0 and maximum 1. The present invention dictates that for amplitude modulated bits, the number of delay paths need not be greater than the number of consecutive "_" s, so that for this encoding, the number of delay paths can be reduced to one (in the 1 could therefore be the way 3 be omitted). In Table 2/2 it can be seen that in each timeslot a "∩" can be deduced from the device, either out of the way 1 or out of the way 2 ,

Das Beispiel 2/3 beschreibt den Fall, in dem zwei logische Zeichen A und B jeweils durch winkelmodulierte (winkelcodierte) Bits dargestellt sind. P und Q stellen jeweils die Phasen oder Frequenzen der körperlichen „1" und „0" Bits dar. Da in diesem Falle ein körperliches „0" Bit nicht durch Unterbrechen des Bit-Stroms erreicht werden kann, wie im Falle der Amplitudenmodulation, ist die Anzahl der Verzögerungswege, in denen sowohl ein P-Bit als auch ein Q-Bit immer verfügbar ist, gleich zu 2, da d_max(1) (d_max(„Q")) gleich zu 2 ist, (nämlich für das logische Wort AB, körperlich dargestellt durch PQQP) und d_max(2) (d_max(„P")) auch gleich 2 ist (nämlich für das logische Wort BA, dargestellt durch QPPQ). Es kann festgestellt werden, dass, falls ein nichtverzögerter Bit-Strom eines P-Bits in ein Q-Bit zu verwandeln ist oder ein Q-Bit in ein P-Bit zu verwandeln ist, das besagte Bit von mindestens einem der zwei verzögerten Bit-Ströme abgeleitet werden kann und durch die Steuerung der Schalter in dem Bit-Strom eingesetzt werden kann.Example 2/3 describes the case in which two logical characters A and B are each represented by angle modulated (angle coded) bits. P and Q respectively represent the phases or frequencies of the physical "1" and "0" bits. In this case, since a physical "0" bit can not be obtained by interrupting the bit stream, as in the case of amplitude modulation, FIG Number of delay paths in which both a P-bit and a Q-bit is always available, equal to 2, since _dmax (1) ( _dmax ("Q")) is equal to 2 (namely, for the logical Word AB, represented by P QQ P) and d _max (2) (d _max ("P")) is also equal to 2 (namely for the logical word BA represented by Q PP Q) if a non-delayed bitstream of a P-bit is to be converted to a Q-bit or a Q-bit is to be converted to a P-bit, said bit can be derived from at least one of the two delayed bitstreams and the control of the switches in the bit stream can be used.

Beispiel 2/4 stellt den Fall dar, in dem für winkelmodulierte Bits d_max(1) (d_max(„Q") nicht gleich zu d_max(2) (d_max(„P")) ist, woraus erkannt werden kann, dass, falls die Anzahl der Wege (minimal) gleich ist zum grössten Wert von d_max(1) oder d_max(2), in jedem Zeitschlitz P in Q gewandelt werden kann oder Q in P gewandelt werden kann mit der Hilfe von Bits, die in den Verzögerungswegen vorliegen. Der Wert von d_max(1) (die maximale Anzahl von aufeinanderfolgenden Q-Bits) ist 1, da in jeder Kombination von logischen Zeichen A und B die Anzahl von körperlichen Q-Bits nie grösser als 1 ist (siehe die Darstellung der nichtverzögerten Bits). Der Wert von d_max(2) (die maximale Anzahl von aufeinanderfolgenden P-Bits) ist 3. Durch eine Anzahl von Verzögerungswegen, die gleich ist zum grössten Wert von d_max(1) (= 1) und d_max(2) (= 3) ist die entsprechende Bedingung erfüllt, was sich in evidenter Weise aus dem Beispiel 4 ergibt.Example 2/4 illustrates the case where for angle-modulated bits d _max (1) (d _max ("Q") is not equal to d _max (2) (d _max ("P")), from which can be recognized in that, if the number of paths (minimum) is equal to the largest value of d _max (1) or d _max (2), it can be converted to Q in each timeslot P or Q can be converted to P with the aid of bits The value of d _max (1) (the maximum number of consecutive Q bits) is 1 because in any combination of logical characters A and B the number of physical Q bits is never greater than one (See illustration of non-delayed bits.) The value of d _max (2) (the maximum number of consecutive P bits) is 3. By a number of delay paths equal to the largest value of d _max (1) (= 1) and d _max (2) (= 3), the corresponding condition is met, which evidently results from Example 4.

Es ist festzuhalten, wenn Zeichensätze kodiert werden, die für die Anwendung in. einem Prozessor gemäss der Erfindung geeignet sind, der Aufgabe Aufmerksamkeit geschenkt werden muss, den Wert von d_max(1) zu minimieren, und falls eine Winkelmodulation besteht, auch den Wert von d_max(2) zu minimieren. Eine elegante Weise der Codierung ist dann gegeben, wenn logische Zeichen von m logischen Bits durch n körperliche Bits dargestellt werden, wobei n _ m. In der Druckschrift 2 ist ein Strang von 377 12-Bitzeichen gegeben, in dem die Anzahl von aufeinanderfolgenden körperlichen „_"-Bits (AM-modulierte „0"-Bits) nie grösser als 1 ist, mit anderen Worten d_max(1) = 1.It should be noted that when character sets suitable for use in a processor according to the invention are coded, the task must be paid attention to minimizing the value of d _max (1), and if there is an angle modulation, also the value to minimize d _max (2). An elegant way of coding is given when logical signs of m logical bits are represented by n physical bits, where n _ m. Document 2 gives a string of 377 12-bit characters in which the number of consecutive physical "_" bits (AM-modulated "0" bits) is never greater than 1, in other words d _max (1) = 1.

Unter Betrachtung der Beispiele nach 2 ist das Folgende festzuhalten:

a. Bei der Ableitung der körperlichen Bits kann man sowohl vorwärts als auch rückwärts gehen. Im Beispiel 2/1 können die nicht zu wandelnden Bits auf dem nichtverzögerten weg (Weg 1) weitergeleitet werden, wobei ein Bit-Strom, der in Bezug auf den Standardweg 1 verzögert ist (Weg 2 oder 3), eingesetzt wird, um ein „0"-Bit in ein „1"-Bit zu wandeln, was sich in einem Problem ergeben würde, sollte das erste Bit (Zeitschlitz 1) bereits zu wandeln sein. Man kann also in einer Standardvorgehensweise dem Bit-Strom eine maximale Verzögerung geben, indem die Bits, die nicht zu konvergieren sind, über den Weg 3 passieren; der Ausgangs-Bit-Strom wird dann über zwei Zeitschlitze verzögert. Damit führt der Bit-Strom durch die anderen Wege (1 und 2), worauf es im Ergebnis möglich ist, auf einen der relativ führenden Bit-Ströme über die Wege 1 und 2 vorzugreifen, wenn ein „1"-Bit abzuleiten ist. Im allgemeinen ist die Erfindung daher nicht auf ein „Verzö gern" des Bit-Stroms beschränkt, sondern auf eine „Verschiebung", entweder vorwärts oder rückwärts in der Zeit. Oben ist bereits vorgeschlagen worden, dass der Bit-Strom durch den Weg 2 als Standard hindurchläuft, womit im Ergebnis Wandlungs-Bits aus dem führenden Bit-Strom über den Weg 1 erhalten werden können, oder aus dem nachfolgenden Bit-Strom über den Weg 3. In den nachstehend formulierten Ansprüchen bezieht sich Anspruch 3 auf den Fall, dass die Bit-Abwandlung durch eine Bit-Verzögerung stattfindet; Anspruch 4 betrifft den Fall, dass Bits von einem Bit-Strom abgeleitet werden, der in Bezug auf den Haupt-Bit-Strom führt.
b. Es ist absolut nicht notwendig, den gesamten Bit-Strom zu verschieben. Es ist minimal notwendig, im Falle, dass ein „0"-Bit in ein „1"-Bit zu wandeln ist, nur ein „1"-Bit in dem Bit-Strom (beispielsweise das nächste „1"-Bit) über einen Abstand (in Zeitschlitzen) zu verschieben, der gleich ist zu dem Abstand zwischen dem Schlitz („Empfangsschlitz") des „0"-Bits, welches zu wandeln ist, und dem Schlitz („Geberschlitz") von dem besagten „1"-Bit, welches für die Wandlung benutzt wird. Dieses „1"-Bit wird als solches für eine kurze Zeit gepuffert, um nachfolgend in den Schlitz des „0"-Bits eingespeist zu werden, welches zu verwandeln ist.
c. Neben der Verarbeitung eines Bit-Stroms mit amplitudenmodulierten oder winkelmodulierten „0"- und „1"-Bits führt die Erfindung selbst auch zur Verarbeitung eines Bit-Stroms mit mehr als zwei Arten (daher nicht binären) von Symbolen (Digits). Während der Behandlung der Beispiele 2/3 und 2/4 sind die optischen Bits selbst durch Zeitschlitze in Erscheinung getreten, bei denen ein optisches Signal mit einer Phase, Frequenz oder Wellenlänge P und Q aufgetreten sind. Es ist klar, dass auch andere nichtbinäre Symbole eingesetzt werden können, die durch Zeitschlitze dargestellt sind, die mehr (mehr als 2) unterschiedliche Amplituden, Phasen, Frequenzen oder Wellenlängen R, S, T, usw. aufweisen. In dieser Art und Weise kann immer ein erstes Symbol (ein Symbol einer ersten Art) in ein zweites Symbol gewandelt werden (ein Symbol einer zweiten Art): Das erste Symbol weist beispielsweise die Phase Q auf und wird durch ein Verschieben in ein zweites Symbol mit der Phase T umgewandelt oder ein erstes Symbol mit der Frequenz S wird in ein zweites Symbol mit der Frequenz P umgewandelt usw.

Considering the examples below 2 the following should be noted:

a. In the derivation of the physical bits you can go both forward and backward. In example 2/1, the bits not to be converted on the non-delayed path (path 1 ), using a bit stream that is relative to the standard path 1 is delayed (way 2 or 3 ) is used to convert a "0" bit to a "1" bit, which would result in a problem should the first bit (time slot 1 ) already be converted. Thus, in a standard approach, one can give the bit stream a maximum delay by passing the bits that are not to be converged 3 happen; the output bit stream is then delayed over two time slots. Thus the bit stream leads through the other ways ( 1 and 2 ), whereupon it is possible in the result, to one of the relatively leading bit streams over the paths 1 and 2 In general, therefore, the invention is not limited to a "delay" of the bit stream but to a "shift", either forward or backward in time been that bitstream by the way 2 as a default, which results in conversion bits from the leading bitstream over the path 1 can be obtained, or from the subsequent bit stream over the way 3 , In the claims formulated below, claim 3 refers to the case that the bit modification takes place by a bit delay; Claim 4 relates to the case that bits are derived from a bit stream which results in relation to the main bit stream.
b. It is absolutely not necessary to move the entire bit stream. It is minimally necessary, in the case where a "0" bit is to be converted to a "1" bit, to have only a "1" bit in the bit stream (eg the next "1" bit) over one Spacing (in time slots) equal to the distance between the slot ("receive slot") of the "0" bit to be converted and the slot ("encoder slot") of said "1" bit , which is used for the transformation. As such, this "1" bit is buffered for a short time to be subsequently fed into the slot of the "0" bit which is to be transformed.
c. In addition to processing a bit stream with amplitude modulated or angle modulated "0" and "1" bits, the invention itself also performs processing of a bit stream of more than two types (hence non-binary) of symbols (digits). During the treatment of Examples 2/3 and 2/4, the optical bits themselves have appeared through time slots in which an optical signal having a phase, frequency or wavelength P and Q has occurred. It will be understood that other non-binary symbols represented by time slots having more (more than 2) different amplitudes, phases, frequencies or wavelengths R, S, T, etc. may also be used. In this way, a first symbol (a symbol of a first type) can always be converted into a second symbol (a symbol of a second type): The first symbol has, for example, the phase Q and is moved by moving it into a second symbol the phase T is converted or a first symbol with the frequency S is converted into a second symbol with the frequency P, etc.

Die 5 zeigt die Verarbeitung von zwei Symbolsträngen in verschiedener Art und Weise. Für beide Stränge in Folge und je Symbol (P, Q) werden die Anzahl der aufeinanderfolgenden Zeitschlitze mit gleichen Symbolen (P, Q) festgestellt, und für beide Stränge pro Symbol (P, Q) die Anzahl von aufeinanderfolgenden Zeitschlitzen mit ungleichen Symbolen (nicht-P, nicht-Q). Je Strang und in der Verarbeitung wird die maximale Anzahl von diesen Nummern von Zeitschlitzen festgestellt.The 5 shows the processing of two symbol strings in different ways. For both strands in sequence and each symbol (P, Q), the number of successive time slots with the same symbols (P, Q) are determined, and for both strands per symbol (P, Q) the number of consecutive time slots with unequal symbols (not -P, not-Q). Per strand and in processing, the maximum number of these numbers of Time slots detected.

Der Symbolstrang des Beispiels 5/1 umfasst zwei Symbole, P und Q, und kann daher einen Strang von Bits darstellen. Die Anzahl der aufeinanderfolgende P-Symbole (P-Bits) ist 8 und 9; die Anzahl von Q-Symbolen (Q-Bits) ist 5 und 7. Die maximale Anzahl ist daher 9. Für die Wandlung von P-Bits in diesem Strang in Q-Bits oder andersrum in einem Prozessor gemäss der Erfindung ist daher eine Vorrichtung notwendig, die 9 Zeitschlitze vorauseilen oder nachlaufen kann. Die Anzahl der aufeinanderfolgenden Nicht-P-Bits ist jeweils 5 und 7 und die Anzahl von aufeinanderfolgenden Nicht-Q-Bits ist 8 und 9. Die maximale Anzahl ist daher wiederum 9. Das Ergebnis ist tatsächlich das selbe wie oben angegeben, da natürlich in jedem Strang mit P- und Q-Bits jedes Nicht-P-Bit ein Q-Bit ist und jedes Nicht-Q-Bit ein P-Bit ist. Daher erzeugen beide Verfahren dasselbe Ergebnis, insbesondere und nämlich ein Vorauseilen oder Nachlaufen von 9 Zeitschlitzen. Der Symbolstrang des Beispiels 5/2 ist der selbe wie der in Beispiel 5/1, obwohl in einigen Plätzen die P- oder Q-Symbole durch ein drittes Symbol X ersetzt worden sind. Die Erfassung von aufeinanderfolgenden identischen P- und Q-Symbolen erzeugen nun Stränge von 2, 2, 3 und 1 aufeinanderfolgenden P-Symbolen und 2, 1, 2 und 2 aufeinanderfolgenden Q-Symbolen; die maximale Anzahl ist 3. Es sollte beispielsweise klar sein, dass, wenn das erste (am weitesten links angeordnete) P-Symbol in ein Q-Symbol zu wandeln ist – unter Einsatz des Gebersymbols – eine Verzögerung von 8 Zeitschlitzen für diesen Zweck notwendig sein wird, da das nächste Q-Symbol nicht erscheint, bis nicht 8 Zeitschlitze nach dem P-Symbol vergangen sind. Es ist klar, dass die Anzahl von 3, die gemäss der oben genannten ersten Verfahrensweise erzeugt worden ist, nicht die korrekte Anzahl der erforderlichen vorauseilenden oder nachlaufenden Zeitschlitze angibt. Die Erfassung der Anzahl von Nicht-P- und Nicht-Q-Symbolen (also auch Nicht-X-Symbole) erzeugt ein korrektes Ergebnis, nämlich 9 Zeitschlitze.Of the Symbol string of Example 5/1 comprises two symbols, P and Q, and can therefore represent a string of bits. The number of consecutive P symbols (P bits) is 8 and 9; the number of Q-symbols (Q-bits) is 5 and 7. The maximum number is therefore 9. For the conversion of P-bits in this string in Q-bits or vice versa in a processor according to the invention Therefore, a device is necessary that precede 9 time slots or can run after. The number of consecutive non-P bits is 5 and 7, respectively, and the number of consecutive non-Q bits is 8 and 9. The maximum number is again 9. The result is actually the same as stated above, because of course in each strand with P- and Q bits of each non-P bit is a Q bit and each non-Q bit is a P-bit. Therefore, both methods produce the same result, in particular, namely a lead or run of 9 time slots. The symbol string of example 5/2 is the same as that in example 5/1, though in some places the P or Q symbols have been replaced by a third symbol X. are. The detection of consecutive identical P and Q symbols now generate strings of 2, 2, 3 and 1 consecutive P symbols and 2, 1, 2 and 2 consecutive Q symbols; the maximum number is 3. It should, for example be clear that if the first (leftmost) Converting a P symbol to a Q symbol is a delay of - using the encoder symbol 8 time slots for this purpose will be necessary because the next Q symbol does not appear until not 8 time slots have passed after the P-symbol. It is clear that the number of 3, according to the above first Procedure has been generated, not the correct number of indicates required leading or trailing time slots. The detection of the number of non-P and non-Q symbols (ie also non-X symbols) produces a correct result, namely 9 timeslots.

Die 6 zeigt die vollständige Ausarbeitung eines willkürlichen Stranges von Symbolen P, Q, R und S, bei denen alle Zahlen direkt aufeinanderfolgende Nicht-P-, Nicht-Q-, Nicht-R- und Nicht-S-Symbole bestimmt worden sind, was in einem maximalen Wert von 15 endet. Bei der Prüfung wird es klar, dass im dargestellten Fall die berechnete maximale Verschiebung von 15 Zeitschlitzen notwendig ist, falls das Q-Symbol im Zeitschlitz 28 durch ein P-Symbol zu ersetzen wäre, was dazu führt, dass das P-Symbol, welches dem Prozessor 15 Zeitschlitze früher vorgelegt worden ist (in Zeitschlitz 13) für 15 Zeitschlitze zu verzögern und es im Zeitschlitz 28 in dem Symbol-Strang anstelle des originalen Q-Symbols einzuschleusen.The 6 Figure 4 shows the complete elaboration of an arbitrary string of symbols P, Q, R and S in which all numbers have been determined to be contiguous non-P, non-Q, non-R and non-S symbols, resulting in a maximum value of 15 ends. In the test, it becomes clear that in the case shown, the calculated maximum shift of 15 timeslots is necessary if the Q symbol in the timeslot 28 would be replaced by a P symbol, resulting in the P symbol being presented to the processor 15 timeslots earlier (in timeslot 13 ) for 15 timeslots and time slot 28 in the symbol string instead of the original Q symbol.

Es ist festzustellen, dass es zur Vermeidung von längeren Verschiebungszeiten notwendig ist, dass die Anzahl von direkt aufeinanderfolgenden gleichen „Nicht-Symbolen" (Nicht-P-Symbole, Nicht-Q-Symbole usw.) soweit wie möglich vermindert werden müssen, wenn Codiertabellen aufgestellt werden.It It should be noted that it helps to avoid longer shift times it is necessary that the number of directly consecutive same "non-symbols" (non-P symbols, non-Q symbols etc.) as much as possible have to be reduced when coding tables are set up.

In den nachfolgend aufgestellten Ansprüchen bezieht sich Anspruch 8 auf einen Prozessor einer Architektur, wie sie in der 1 dargestellt ist.In the following claims, claim 8 refers to a processor of an architecture, as described in the 1 is shown.

Ein alternatives beispielhaftes Ausführungsbeispiel für die Umsetzung der Erfindung ist in diagrammartiger Weise in der 3 dargestellt. Die Vorrichtung der 3 umfasst einen nichtverzögerten Weg mit einem Schalter wie in 1 und einen Verzögerungsweg mit einer steuerbaren Verzögerung. Der Schalter in diesem Verzögerungsweg ist von dem Typ, der in einer ersten Position fähig ist, von dem Hauptschaltkreis einen verbundenen Verzögerungsschaltkreis auszuschliessen, der eine Verzögerungszeit von 1 Schlitz hat (T) (und gleichzeitig den Verzögerungsschaltkreis selbst abzuschliessen) oder in einer zweiten Position diesen einzuschliessen; solche Schalter sind als Kreuzschalter bekannt. Ein fester Verzögerungsschaltkreis ist auch eingeschlossen. Falls der Schalter in der ersten Position ist, wird das Signal durch den ersten Verzögerungsschaltkreis für 1 Zeitschlitz verzögert. Falls der Schalter in der zweiten Position ist, wird die Verzöge rung durch beide Verzögerungsschaltkreise 2 Zeitschlitze verzögert. Da in der 1 der Schalter durch eine Steuervorrichtung gesteuert wird, die die Positionen des Schalters auf der Basis der einlaufenden Bit-Ströme und der (Header) Übersetzungscodes berechnet. Durch Einschluss von mehreren Kreuzschaltern mit Verzögerungsschaltkreisen können weitere Verzögerungszeiten 3 × T, 4 × T, usw. realisiert werden, wie in der Konfiguration der 1 mehr Verzögerungswege mit Verzögerungen von den besagten 3 × T und 4 × T hinzugefügt werden können.An alternative exemplary embodiment for practicing the invention is shown diagrammatically in FIG 3 shown. The device of 3 includes a non-delayed path with a switch as in 1 and a delay path with a controllable delay. The switch in this delay path is of the type capable, in a first position, of excluding from the main circuit a connected delay circuit having a delay time of 1 slot (T) (and simultaneously terminating the delay circuit itself) or in a second position enclose; such switches are known as cross switches. A fixed delay circuit is also included. If the switch is in the first position, the signal is delayed by the first delay circuit for one time slot. If the switch is in the second position, the delay is delayed by both delay circuits 2 timeslots. Because in the 1 the switch is controlled by a controller which calculates the positions of the switch based on the incoming bit streams and the (header) translation codes. By including multiple cross switches with delay circuits, further delay times 3 × T, 4 × T, etc. can be realized, as in the configuration of FIG 1 more delay paths with delays of the said 3 × T and 4 × T can be added.

In den nachstehend formulierten Ansprüchen bezieht sich Anspruch 9 auf einen Prozessor einer Architektur nach 3.In the claims formulated below, claim 9 refers to a processor of an architecture 3 ,

Schliesslich zeigt die 4 ein anderes beispielhaftes Ausführungsbeispiel eines Prozessors, welches nach einer Steuervorrichtung eine steuerbare Verzögerungsvorrichtung in Form eines Kreuzschalters umfasst. Solch ein Prozessor ist gut einsetzbar für die Permutation von Bits in Bit-Worten mit nur wenig aufeinanderfolgenden äquivalenten Bits.Finally, the shows 4 another exemplary embodiment of a processor, which comprises a controllable delay device in the form of a cross switch according to a control device. Such a processor is well suited for the permutation of bits in bit words with only a few consecutive equivalent bits.

D. DruckschriftenD. pamphlets

1. Dutch Patent Application NL 94.02141 in the name of the Applicant
2. Schouhammer Immink, KA, "Runlength-li mited sequences, Proc. IEEE, V.78.11 (Nov. 1990)

Claims

A signal processor for processing a stream of optically encoded symbols (A, B, P, Q, R, S) the processor comprising: optical switching means for switching encoded symbols of the stream of optical encoded symbols, and control means for controlling the switching means in response to the stream of optically encoded symbols, characterized in that the optical switching means comprises a symbol shifting device which, under the control of the control means for converting an optically encoded first symbol (P) into an optically encoded second symbol (Q), encodes the stream of encoded ones Symbols selects such a second symbol and shifts it in time over a number of time slots which is equal to the number of time slots between the first symbol to be converted and the selected second symbol, and subsequently the selected and shifted second Symbol is substituted for the first symbol in the stream of coded symbols.

Signal processor according to claim 1, characterized in that the displacement device is constituted by a system of one or more transmission paths ( 1 . 2 . 3 ), wherein in at least one of these the symbol stream, or at least a second symbol (Q), of that symbol stream necessary for said symbol conversion is shifted in time over said number of time slots with respect to the symbols presented to the processor becomes.

Signal processor according to claim 2, characterized in that the symbol stream, apart from the first symbol (P), which is to be converted into a second symbol (Q), by the signal processor via a path ( 1 ) in which the symbol stream is not deliberately delayed, and that the second symbol necessary for the conversion is transmitted via a delay path (FIG. 2 . 3 ) of which the delay is equal to the time slot distance between the first symbol to be converted and the second symbol to be used for this conversion.

A signal processor according to claim 2, characterized in that the symbol stream, with the exception of the first symbol (P) to be converted into a second symbol (Q), is passed through the signal processor via a delay path (Fig. 2 . 3 ), in which the symbol stream is deliberately delayed, and that the second symbol necessary for the transformation is transmitted over a path ( 1 . 2 . 3 ) in which the symbol stream either leads or follows, in which the delay is equal to the time slot distance between the first symbol to be converted and the second symbol to be used for this conversion.

Signal processor according to claim 2, characterized by a displacement device in which the symbols belonging to the processor be presented in the time between 1 and D timeslots are displaced, where D is equal to the maximum number of directly consecutive Symbols that are not equal to the second symbol (Q), which in the presented symbol stream occurs.

Signal processor according to claim 2, wherein the number of different symbols is restricted to two (P, Q), characterized by a displacement device in which the symbols, which are presented to the processor, in the time between 1 and D. Time slots are displaceable, where D is equal to the maximum Number of directly consecutive symbols that are the same to the first symbol (P) contained in the presented symbol stream occurs.

Signal processor according to claim 2, which is suitable is for processing symbol streams with binary, amplitude modulated Symbols characterized by a displacement device in which the symbols presented to the processor in between 1 and D time slots are displaceable, where D is equal to maximum number of directly consecutive physical "0" symbols present in the presented symbol stream occur.

Signal processor according to Claim 5, 6 or 7, characterized by D separate switchable symbol delay paths ( 2 . 3 ) with delay times between 1 and D time slots.

Signal processor according to claim 5, 6 or 7, characterized through a symbol delay path with D displacement units, of which at least D minus 1 switchable each with a delay time from a time slot.