DE69522782T2 - Adaptive synchronous signal separation circuit - Google Patents
Adaptive synchronous signal separation circuitInfo
- Publication number
- DE69522782T2 DE69522782T2 DE69522782T DE69522782T DE69522782T2 DE 69522782 T2 DE69522782 T2 DE 69522782T2 DE 69522782 T DE69522782 T DE 69522782T DE 69522782 T DE69522782 T DE 69522782T DE 69522782 T2 DE69522782 T2 DE 69522782T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit according
- sync
- synchronous signal
- back porch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 23
- 238000000926 separation method Methods 0.000 title claims description 16
- 230000003044 adaptive effect Effects 0.000 title claims description 14
- 239000002131 composite material Substances 0.000 claims description 16
- 241000023320 Luma <angiosperm> Species 0.000 claims description 6
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000009021 linear effect Effects 0.000 description 4
- FBWADIKARMIWNM-UHFFFAOYSA-N N-3,5-dichloro-4-hydroxyphenyl-1,4-benzoquinone imine Chemical compound C1=C(Cl)C(O)=C(Cl)C=C1N=C1C=CC(=O)C=C1 FBWADIKARMIWNM-UHFFFAOYSA-N 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Description
Die Erfindung bezieht sich auf das Gebiet von Synchronsignal-Abtrennschaltungen und insbesondere auf das Gebiet von adaptiven Synchronsignal-Abtrennschaltungen, die in eine integrierte Schaltung einbezogen sein können.The invention relates to the field of synchronous signal separation circuits and in particular to the field of adaptive synchronous signal separation circuits which can be incorporated into an integrated circuit.
Eine integrierte Synchronsignal-Abtrennschaltung wird in einem als integrierte Schaltung ausgebildeten Prozessor für ein Hilfs-Videosignal verwendet, das als eingefügtes Bild in einer Bild-in-Bild-Anzeige erscheint, oft auch als PIP-Anzeige bezeichnet. Die integrierte Schaltung ist bekannt als DPIP IC und wird in Fernsehempfängern verwendet, die von Thomson Consumer Electronics, Inc. hergestellt werden. Die integrierte Synchronsignal-Abtrennschaltung in dem DPIP IC enthält eine analoge Synchronsignal-Spitzen-Klemmschaltung, einen Analog/Digutal- Wandler, ein digitales Tiefpaßfilter, einen Komparator, eine horizontale phasenverkoppelte Schleife, ein nicht-lineares Filter und eine digitale Klemmschaltung für die hintere Schwarzschulter. Das Videosignal für das Hilfsbild in der PIP-Anzeige wird auf die Synchronsignal-Spitze geklemmt, digitalisiert und dann einer Tiefpaßfilterung unterzogen. Ein Synchronsignal-Slicing- Komparator vergleicht das tiefpaßgefilterte Signal, das die Luminanzkomponente des Hilfs-Videosignals darstellt, mit einem Bezugs-Slicing-Pegel von etwa -25 IRE, was etwa 15 IRE über dem nominalen Synchronsignal-Spitzen-Pegel von -40 IRE liegt. Der Ausgang des Komparators ist ein zusammengesetztes Synchronsignal. Das Horizontal-Synchronsignal wird von einer horizontalen phasenverkoppelten Schleife abgetrennt, und das Video- Synchronsignal wird von dem nicht-linearen Filter abgetrennt. Das abgetrennte Horizontal-Synchronsignal bildet den Eingang zu einer digitalen Klemmschaltung für die hintere Schwarzschulter, die auch die Luminanzkomponente als Eingang empfängt, die aber sonst keine Rolle bei der Synchronsignal-Abtrennung spielt. Ein geklemmtes Luminanzsignal von der digitalen Klemmschaltung für die hintere Schwarzschulter wird für die weitere Video- Verarbeitung in der integrierten Schaltung verwendet.A sync signal separator integrated circuit is used in an integrated circuit processor for an auxiliary video signal that appears as an inserted picture in a picture-in-picture display, often referred to as a PIP display. The integrated circuit is known as a DPIP IC and is used in television receivers manufactured by Thomson Consumer Electronics, Inc. The sync signal separator integrated circuit in the DPIP IC includes an analog sync signal peak clamp, an analog-to-digital converter, a digital low-pass filter, a comparator, a horizontal phase-locked loop, a non-linear filter, and a digital rear porch clamp. The video signal for the auxiliary picture in the PIP display is clamped to the sync signal peak, digitized, and then low-pass filtered. A sync signal slicing comparator compares the low-pass filtered signal representing the luminance component of the auxiliary video signal with a reference slicing level of about -25 IRE, which is about 15 IRE above the nominal sync signal peak level of -40 IRE. The output of the comparator is a composite sync signal. The horizontal sync signal is separated by a horizontal phase-locked loop, and the video sync signal is separated by the non-linear filter. The separated horizontal sync signal is the input to a digital back porch clamp, which also receives the luminance component as an input but otherwise plays no role in sync signal separation. A clamped luminance signal from the digital back porch clamp is used for further video processing in the integrated circuit.
Der vorgenannte Lösungsweg arbeitet gut unter typischen Signalbedingungen, neigt aber mehr zum Versagen, wenn das Synchronsignal komprimiert oder das Signal rauschbehaftet ist. Wenn das Synchronsignal komprimiert ist, können Fehler auftreten, wenn der Videopegel unter den Rechteckscheiben-Slicing- Schwellwert fällt. Um dies zu minimieren, kann der Slicing-Pegel näher an den Synchronsignal-Spitzen-Pegel als an den -20 IRE- Pegel gelegt werden, was nominal auf halbem Weg zwischen Synchronsignal-Spitze und hinterer Schwarzschulter liegt. Dies verschlechtert die Rausch-Immunität, wird aber allgemein als bester Kompromiß angesehen. Der Funktions-Pegel unter Verwendung eines festen Synchronsignal-Slicing-Schwellwert-Pegels wird am Rande im Vergleich zu der Synchronsignal-Verarbeitungsschaltung für das Haupt-Videobild für annehmbar gehalten, weil der Verlust des Synchronsignals bei Signalen auftreten kann, die schwach sind oder ein komprimiertes Synchronsignal haben, die sonst aber beobachtbar sind. In anderen Worten würde das Signal aus Hauptbild beobachtbar sein, aber nicht als Hilfsbild.The above approach works well under typical signal conditions, but is more prone to failure when the sync signal is compressed or the signal is noisy. When the sync signal is compressed, errors can occur when the video level falls below the square-slice slicing threshold. To minimize this, the slicing level can be set closer to the sync peak level than the -20 IRE level, which is nominally halfway between the sync peak and the back porch. This degrades noise immunity, but is generally considered the best compromise. The function level using a fixed sync signal slicing threshold level is considered marginally acceptable compared to the sync signal processing circuitry for the main video picture because the loss of sync signal can occur on signals that are weak or have a compressed sync signal but are otherwise observable. In other words, the signal would be observable from the main picture but not as an auxiliary picture.
Eine Alternative zu einem festen Synchronsignal-Slicing- Pegel wird in der digitalen ITT-Chip-Anordnung verwendet. Die Synchronsignal-Abtrennschaltung in dem digitalen ITT-Chip hat zwei Betriebsarten. Der Synchronsignal-Slicing-Pegel ist während der Synchronsignal-Erfassung wie in dem DPIP IC festgelegt. Nach Errichtung der Synchronisation wird der Synchronsignal-Slicing- Pegel auf die Hälfte (50%) der Synchronsignal-Impulsamplitude festgelegt, indem der Durchschnitt des Synchronsignal-Spitzen- Pegels und des Schwarzpegels entsprechend der hinteren Schwarzschulter gebildet wird. Dies vermindert die Wahrscheinlichkeit von falscher Auslösung aufgrund von Videopegeln, weil sich der Synchronsignal-Slicing-Pegel näher zur hinteren Schwarzschulter bewegen kann als sich die Synchronsignal-Spitze näher zur hinteren Schwarzschulter bewegen kann, wenigstens bis hinauf zu einem Punkt. Die Rausch-Immunität wird verbessert, wenn sich die Synchronsignal-Spitze von der unteren Schwarzschulter weg bewegt, weil der Synchronsignal-Slicing-Pegel sich von der unteren Schwarzschulter weg bewegt, wenigstens bis hinauf zu einem Punkt. Die Verbesserung bei der ITT-Chip-Anordnung unterschreitet jedoch einen Funktionspegel, der im wesentlichen vergleichbar mit der Synchronsignal-Abtrennung in der Haupt-Videokanal- Verarbeitung ist.An alternative to a fixed sync slicing level is used in the digital ITT chip arrangement. The sync slicing circuit in the digital ITT chip has two modes of operation. The sync slicing level is fixed during sync acquisition as in the DPIP IC. After sync is established, the sync slicing level is fixed to half (50%) of the sync pulse amplitude by averaging the sync peak level and the black level corresponding to the back porch. This reduces the likelihood of false triggering due to video levels because the sync slicing level can move closer to the back porch than the sync peak can move closer to the back porch, at least up to a point. Noise immunity is improved as the sync peak moves away from the lower porch because the sync slicing level moves away from the lower porch, at least up to a point. However, the improvement in the ITT chip arrangement falls below a functional level substantially comparable to the sync slicing in the main video channel processing.
Es kann sogar eine bessere Funktion erreicht werden, wenn der Synchronsignal-Slicing-Pegel über einem größeren Bereich eingestellt wird, um eine Anpassung an einen größeren Änderungsbereich des Synchronsignal-Spitzen-Pegels ohne Rücksicht auf das System mit zwei Betriebsarten oder die Pegelbegrenzung von 50% der ITT-Chip-Anordnung zu erzielen.Even better performance can be achieved if the sync signal slicing level is set over a wider range to accommodate a wider range of change of the sync signal peak level without regard to the two-mode system or the 50% level limitation of the ITT chip array.
Eine Synchronsignal-Abtrennschaltung ist auch aus US-A- 4,680,633 bekannt. In diesem Dokument wird ein zusammengesetztes Synchronsignal aus einem zusammengesetzten Videosignal herausgezogen, indem in einem ersten Schritt das zusammengesetzte Videosignal mit seiner Synchron-Spitzenspannung auf null Volt verschoben wird. Das Signal wird weiter verschoben, so daß null Volt dem hinteren Schwarzschulter-Pegel entspricht. Der für die zusammengesetzte Synchronsignal-Abtrennung verwendete Slicing- Pegel entspricht der Verschiebungs-Spannung des zweiten Schrittes.A sync signal slicing circuit is also known from US-A-4,680,633. In this document, a composite sync signal is extracted from a composite video signal by shifting the composite video signal with its sync peak voltage to zero volts in a first step. The signal is further shifted so that zero volts corresponds to the back porch level. The slicing level used for the composite sync signal separation corresponds to the shift voltage of the second step.
Eine andere Synchronsignal-Abtrennschaltung ist aus US-A- 4,385,319 bekannt. Gemäß diesem Dokument entspricht der Slicing- Pegel für die Synchronsignal-Abtrennung dem Mittelwert der Synchronsignal-Spitzen- und der hinteren Schwarzschulter-Spannung. Jedoch brauchen die Synchronsignal-Spitzen-Spannung und die hintere Schwarzschulter-Spannung nicht für die Einstellung des Slicing-Pegels bestimmt zu werden.Another sync signal separation circuit is known from US-A- 4,385,319. According to this document, the slicing level for sync signal separation corresponds to the average value of the sync signal peak and the back porch voltage. However, the sync signal peak voltage and the back porch voltage do not need to be determined for setting the slicing level.
Gemäß einem erfindungsgemäßen Aspekt liefert die digitale Klemmschaltung für die hintere Schwarzschulter einen digitalen Wert, der der hinteren Schwarzschulter vor dem Klemmen entspricht. Von dieser Zahl wird mit einer Synchronsignal-Spitzen- Bezugszahl, die der wahre Synchronsignal-Spitzenwert sein kann oder nicht, der Durchschnitt gebildet. Das Ergebnis der Durchschnittsbildung ist begrenzt und wird dann als adaptiver Synchronsignal-Slicing-Schwellwert-Pegel verwendet. Es gibt zwei prinzipielle Unterschiebe zwischen der erfindungsgemäßen Lösung und der Lösung der ITT-Chip-Anordnung. Erstens kann der Synchronsignal-Spitzen-Slicing-Pegel in die Mitte zwischen dem Synchronsignal-Spitzen-Pegel und dem Austast-(Schwarz)-Pegel versetzt sein. Dies optimiert den tatsächlichen schwachen Synchronsignal-Spitzen-Pegel hinsichtlich Rauschverhalten und kompensiert einen Abfluß in der analogen Klemmschaltung und die nicht- linearen Eigenschaften von Rauschen. Der schwache Signal- Schwellwert kann unterhalb des mittigen Punktes liegen, z.B. um weitere 4 IRE. Zweitens ist hinter dem Durchschnittsbildner ein Begrenzer vorgesehen. Der Begrenzer beschränkt den Bereich des Synchronsignal-Spitzen-Slicing-Schwellwerts auf nominal einen halben Wert (50%), z.B. etwa -20 IRE, und einen Bereich von +10 IRE relativ zu dem nominalen halben Wert. Dieser Bereich stellt etwa 25% bis etwa 75% eines nominalen Synchronsignal- Spitzenwertes von 40 IRE dar. Dies unterstützt die Erfassung und verhindert ein Aufschaukeln (latch up) oder eine Schwingung. Die Verbesserung der Funktion ist dramatisch und nähert sich der Funktion einer Vertikal-Countdown-Synchronsignal-Abtrennschaltung.According to one aspect of the invention, the digital back porch clamp circuit provides a digital value corresponding to the back porch before clamping. This number is averaged with a sync peak reference number, which may or may not be the true sync peak value. The result of the averaging is clipped and then used as an adaptive sync slicing threshold level. There are two principal differences between the inventive solution and the ITT chip array solution. First, the sync peak slicing level can be offset to the middle between the sync peak level and the blanking (black) level. This optimizes the actual weak sync peak level for noise performance and compensates for leakage in the analog clamp circuit and the non-linear properties of noise. The weak signal threshold can be below the center point, e.g. by an additional 4 IRE. Second, a limiter is provided after the averager. The limiter restricts the range of the sync peak slicing threshold to a nominal half value (50%), e.g. about -20 IRE, and a range of +10 IRE relative to the nominal half value. This range represents about 25% to about 75% of a nominal sync peak value of 40 IRE. This aids acquisition and prevents latch up or oscillation. The improvement in performance is dramatic and approaches the function of a vertical countdown sync signal slicing circuit.
Eine adaptive Synchronsignal-Abtrennschaltung gemäß einer erfindungsgemäßen Anordnung umfaßt: eine Quelle für ein Videosignal, wobei das Videosignal Synchronisations-Komponenten enthält, die auf einem Teil der hinteren Schwarzschulter angeordnet sind; Mittel zum Klemmen des hinteren Schwarzschulterteils auf einen vorgegebenen Pegel; Mittel zur Erzeugung eines Ausgangs- Bezugssignals, dessen Wert aufeinanderfolgende IRE-Pegel des hinteren Schwarzschulterteils vor dem Betrieb der Klemm-Mittel anzeigt; Mittel zur Erzeugung von Slicing-Pegelwerten; Mittel zur Begrenzung der Slicing-Pegelwerte auf einen Bereich von Slicing-Pegeln; und Mittel zur Erzeugung eines zusammengesetzten Synchronsignals durch Vergleich des Videosignals mit den Slicing-Pegelwerten.An adaptive sync signal separator circuit according to an arrangement according to the invention comprises: a source of a video signal, the video signal containing sync components located on a portion of the back porch; means for clamping the back porch portion to a predetermined level; means for producing an output reference signal whose value is indicative of successive IRE levels of the back porch portion prior to operation of the clamping means; means for producing slicing level values; means for limiting the slicing level values to a range of slicing levels; and means for producing a composite sync signal by comparing the video signal with the slicing level values.
Das Videosignal kann ein digitalisiertes Videosignal sein, wobei in diesem Fall die Mittel zum Klemmen, die Mittel zur Erzeugung des Ausgangs-Bezugssignals, die Mittel zur Erzeugung der Slicing-Pegelwerte, die Mittel zur Erzeugung des zusammengesetzten Synchronsignals und die Mittel zur Begrenzung der Slicing- Pegelwerte vorzugsweise als digitale Schaltungen ausgebildet sind. Diese digitalen Schaltungen können vorteilhafterweise in einer integrierten Schaltung verkörpert sein.The video signal may be a digitized video signal, in which case the means for clamping, the means for generating the output reference signal, the means for generating the slicing level values, the means for generating the composite synchronization signal and the means for limiting the slicing level values are preferably designed as digital circuits. These digital circuits can advantageously be embodied in an integrated circuit.
Bei einer gegenwärtig bevorzugten Ausführungsform kombinieren die Klemm-Mittel das Videosignal mit einem Gleichstrom- Offset-Wert, um den vorbestimmten Pegel, z.B. einen IRE-Pegel der hinteren Schwarzschulterteile zu errichten, z.B. null Volt, wobei das Ausgangs-Bezugssignal den Gleichstrom-Offset-Wert anzeigt, beispielsweise einen Bruchteil des Gleichstrom-Offset- Pegels.In a presently preferred embodiment, the clamping means combines the video signal with a DC offset value to establish the predetermined level, e.g., a back porch IRE level, e.g., zero volts, with the output reference signal indicative of the DC offset value, e.g., a fraction of the DC offset level.
Die Erfindung ist bei einer Vielzahl von Videosignalen einschließlich von Luminanzsignalen, RGB-Signalen und allen anderen Signalen, die Synchron-Komponenten enthalten können, anwendbar.The invention is applicable to a variety of video signals including luminance signals, RGB signals and all other signals that may contain synchronous components.
Fig. 1 ist ein Blockschaltbild einer Synchronsignal-Abtrennschaltung gemäß einer erfindungsgemäßen Anordnung.Fig. 1 is a block diagram of a synchronous signal separating circuit according to an arrangement according to the invention.
Fig. 2 ist ein Blockschaltbild einer digitalen Klemmschaltung für die hintere Schwarzschulter, die für die Verwendung bei der Synchronsignal-Abtrennschaltung von Fig. 1 geeignet ist.Fig. 2 is a block diagram of a digital rear porch clamp circuit suitable for use with the sync signal separation circuit of Fig. 1.
Fig. 3 ist ein Blockschaltbild eines adpaptiven Synchronsignal-Slicers, der für die Verwendung bei der Synchronsignal-Abtrennschaltung von Fig. 1 geeignet ist.Fig. 3 is a block diagram of an adaptive synchronous signal slicer suitable for use with the synchronous signal separation circuit of Fig. 1.
Fig. 4 ist ein Blockschaltbild eines Vertikal- Filters, das für die Verwendung bei der Synchronsignal-Abtrennschaltung von Fig. 1 geeignet ist.Fig. 4 is a block diagram of a vertical filter suitable for use in the synchronous signal separation circuit of Fig. 1.
Eine Synchronsignal-Abtrennschaltung 10 gemäß einer erfindungsgemäßen Anordnung ist in Form eines Blockschaltbildes in Fig. 1 dargestellt. Ein Hilfs-Videosignal, das die Quelle eines eingefügten Bildes in einer Bild-in-Bild-Anzeige sein soll, dient als Eingang zu einer analogen Synchronsignal- Klemmschaltung 12. Das geklemmte analoge Signal dient als Eingang zu einem Analog/Digital-Wandler 14, dessen Ausgang ein digitalisierte Videosignal ist, insbesondere ein Luminanzsignal (LUMA), das horizontale und vertikale Synchronkomponenten enthält. Ein Synchronsignal-Spitzenbezug für die analoge Klemmschaltung 12 wird beispielsweise von der Widerstands-Leiter des Analog/Digital-Wandlers 14 entnommen. Das Luminanzsignal dient als Eingang zu einem digitalen Tießpaßfilter 16. Ein tiefpaßgefiltertes Luminanzsignal LPF LUMA1 bildet einen ersten Ausgang des Tiefpaßfilters 16. Das Luminanzsignal LPF LUMA1 dient als Eingang zu einer digitalen Klemmschaltung 18 für die hintere Schwarzschulter. Der Ausgang der Klemmschaltung 18 ist ein geklemmtes digitales Luminanzsignal, das mit CLAMPED LUMA bezeichnet ist. Ein weiteres tiepaßgefiltertes Luminanzsignal LPF LUMA2 bildet einen zweiten Ausgang des Tiefpaßfilters 16. Das Luminanzsignal LPF LUMA2 dient als Eingang zu einer digitalen adaptiven Synchronsignal-Slicing-Schaltung 20.A sync signal separation circuit 10 in accordance with an arrangement according to the invention is shown in block diagram form in Fig. 1. An auxiliary video signal to be the source of an inserted picture in a picture-in-picture display is provided as an input to an analog sync signal clamp 12. The clamped analog signal is provided as an input to an analog-to-digital converter 14, the output of which is a digitized video signal, in particular a luminance signal (LUMA) containing horizontal and vertical sync components. A sync signal peak reference for the analog clamp 12 is taken, for example, from the resistive ladder of the analog-to-digital converter 14. The luminance signal is provided as an input to a digital low-pass filter 16. A low-pass filtered luminance signal LPF LUMA1 forms a first output of the low-pass filter 16. The luminance signal LPF LUMA1 is provided as an input to a digital back porch clamp 18. The output of the clamp circuit 18 is a clamped digital luminance signal, which is designated CLAMPED LUMA. Another low-pass filtered luminance signal LPF LUMA2 forms a second output of the low-pass filter 16. The luminance signal LPF LUMA2 serves as an input to a digital adaptive synchronous signal slicing circuit 20.
Ob die Luminanzsignale LPF LUMA1 und LPF LUMA2 dieselben sind, oder das Ergebnis einer Tiefpaßfilterung durch Filter mit unterschiedlichen Frequenzverläufen sind, hängt von den nachfolgenden Verarbeitungserfordernissen ab. Ob das Tiefpaßfilter unterschiedliche Ausgänge mit denselben oder unterschiedlichen Frequenzen hat oder nicht, oder ob das Tiefpaßfilter in Form von getrennten Tiefpaßfiltern ausgebildet ist, um die Signale LPF LUMA1 und LPF LUMA2 mit denselben oder unterschiedlichen Frequenzverläufen zu erzeugen, ist für den hier gelehrten adaptiven Synchronsignal-Slicer-Erzeuger nicht kritisch.Whether the luminance signals LPF LUMA1 and LPF LUMA2 are the same or are the result of low-pass filtering by filters with different frequency responses depends on the subsequent processing requirements. Whether or not the low-pass filter has different outputs with the same or different frequencies or whether the low-pass filter is designed as separate low-pass filters to produce the signals LPF LUMA1 and LPF LUMA2 with the same or different frequency responses is not critical to the adaptive synchronous signal slicer generator taught here.
Die adaptive Synchronsignal-Slicer-Erzeugungs-schaltung 20 empfängt auch ein hinteres Schwarzschulter-Bezugssignal von der Klemmschaltung 18. Der adaptive Synchronsignal-Slicer-Erzeuger 20 erzeugt ein zusammengesetztes Ausgangs-Synchronsignal (COMPO- SITE SYNC), das als Eingang zu einer horizontalen phasenverkoppelten Schleife (HPLL) 22 und einer nicht-linearen vertikalen Synchronsignal-Abtrennschaltung 24 (VERT SYNC SEPARATOR) dient, die horizontale bzw. vertikale Synchronkomponenten regeneriert.The adaptive sync signal slicer generator circuit 20 also receives a rear porch reference signal from the clamp circuit 18. The adaptive sync signal slicer generator 20 generates a composite output sync signal (COMPOSITE SYNC) which serves as an input to a horizontal phase locked loop (HPLL) 22 and a non-linear vertical sync signal separator circuit 24 (VERT SYNC SEPARATOR) which regenerates horizontal and vertical sync components, respectively.
Das Horizontal-Synchronsignal dient als Eingang zu einem Flankendetektor und einer Verzögerungsschaltung 30. Horizontal- Synchronimpulse werden von der Schaltung 30 einer Flanken- Gleichrichtung unterzogen und verzögerte Versionen davon werden als Zeitsteuersignal LUMA CLAMP PULSE der Klemmschaltung 18 für die hintere Schwarzschulter zugeführt.The horizontal sync signal is input to an edge detector and delay circuit 30. Horizontal sync pulses are edge rectified by circuit 30 and delayed versions thereof are provided to the back porch clamp circuit 18 as a timing signal LUMA CLAMP PULSE.
Ein Haupt-Taktgeber 26 erzeugt ein Taktsignal (CLK) mit der vierfachen Frequenz des Farb-Hilfsträgers, das als 4fSC bezeichnet wird. Dieser Takt wird dem Analog/Digital-Wandler 14 und dem adaptiven Synchronsignal-Slicer-Bildner 20 zugeführt. Mit dieser Rate erzeugt der Analog/Digital-Wandler 910 digitale Abtastungen für jede horizontale Zeile. Das CLK-Signal wird auch in einer Teilerschaltung 28 durch 36 geteilt, um ein niederfrequentes Taktsignal (CLK ÷ 36) zu erzeugen, das von dem Vertikal-Filter 24 verwendet wird.A master clock 26 generates a clock signal (CLK) at four times the frequency of the color subcarrier, referred to as 4fSC. This clock is provided to the analog-to-digital converter 14 and the adaptive sync slicer 20. At this rate, the analog-to-digital converter produces 910 digital samples for each horizontal line. The CLK signal is also divided by 36 in a divider circuit 28 to generate a low frequency clock signal (CLK ÷ 36) used by the vertical filter 24.
Die digitale Klemmschaltung 18 für die hintere Schwarzschulter, der adaptive Synchronsignal-Slicer 20 und das Vertikal- Filter 24 sind in Fig. 2, 3 bzw. 4 dargestellt. In allen diesen Figuren sind einige der digitalen Mehrfach-Bit-Signale mit einem Sternsymbol (*) versehen. Alle so mit einem Stern gekennzeichneten Signale sind Signale ohne Vorzeichen, die nur eine Größe angeben. Alle solchen Signale ohne einen Stern sind in einem Zweier-Kompletent-Format. Bei dem Zweier-Komplement-Format werden die vordere binäre Ziffer zur Darstellung des Vorzeichens und die restlichen Bits zur Darstellung der Größe verwendet. Eine negative Zahl erhält man durch Vervollständigung aller Bits der entsprechenden positiven Zahl und durch Hinzufügung einer Einheit in der Position der an wenigsten bedeutsamen Ziffer. Die größte negative Zahl, die durch n Bits dargestellt wird, ist eine Einheit größer als die größte positive Zahl, die durch n Bits dargestellt werden kann. Da es nur eine Darstellung für die Zahl 0 gibt, gibt es 2n verschiedenartige Zahlen, die durch ein n- Bit-Wort dargestellt werden können. Die Subtraktion im Zweier- Komplement-Format ist besonders bequem, da sie durch Verwendung einer Addierschaltung und eines Zweier-Komplementers durchgeführt wird. Es ist nicht erforderlich, ein Zweier-Komplement- Format zu verwenden, um die hier gelehrte Erfindung auszuführen.The digital rear porch clamp 18, the adaptive sync signal slicer 20 and the vertical filter 24 are shown in Figs. 2, 3 and 4 respectively. In all of these figures, some of the multi-bit digital signals are marked with an asterisk (*). All signals so marked with an asterisk are unsigned signals which indicate only a magnitude. All such signals without an asterisk are in a two's complement format. In the two's complement format, the leading binary digit is used to represent the sign and the remaining bits are used to represent the magnitude. A negative number is obtained by completing all the bits of the corresponding positive number and adding a unit in the position of the least significant digit. The largest negative number represented by n bits is one unit larger than the largest positive number that can be represented by n bits. Since there is only one representation for the number 0, there are 2n different numbers that can be represented by an n-bit word. Subtraction in two's complement format is particularly convenient because it is performed by using an adder and a two's complement It is not necessary to use a two's complement format to practice the invention taught herein.
Gemäß Fig. 2 spricht die Klemmschaltung 18 für die hintere Schwarzschulter auf das tiefpaßgefilterte Luma-Signal LPF LUMA an, z.B. LPF LUMA1, und auf das LUMA CLAMP PULS-Signal. Die Klemmschaltung erzeugt das Bezugssignal für die hintere Schwarzschulter BACK PORCH REF und ein geklemmtes Luma-Signal CLAMPED LUMA. Der grundsätzliche Gegenstand der Klemmschaltung ist die Hinzufügung eines Gleichstrom-Offset zu dem ankommenden Luma- Signal LPF LUMA, so daß der Pegel der hinteren Schwarzschulter des Ausgangssignals CLAMPED LUMA immer auf einem digitalen Null- Pegel ist. Die gesamte Schaltung 18 mit Ausnahme der Divisionsschaltung 185 kann als Servo-Einrichtung angenommen werden, um den notwendigen Gleichstrom-Offset zu erzeugen.Referring to Fig. 2, the back porch clamp circuit 18 is responsive to the low pass filtered luma signal LPF LUMA, e.g. LPF LUMA1, and to the LUMA CLAMP PULS signal. The clamp circuit produces the back porch reference signal BACK PORCH REF and a clamped luma signal CLAMPED LUMA. The basic object of the clamp circuit is to add a DC offset to the incoming luma signal LPF LUMA so that the back porch level of the output signal CLAMPED LUMA is always at a digital zero level. The entire circuit 18, with the exception of the divider circuit 185, can be considered a servo device to produce the necessary DC offset.
Der Gleichstrom-Offset wird aus dem Ausgang eines Aufwärts/Abwärts-Zählers 180 erzeugt, der einmal pro horizontale Zeile aufwärts zählt, wenn der ankommende Pegel der hinteren Schwarzschulter unter null ist, oder der einmal pro horizontale Zeile abwärts zählt, wenn der ankommende Pegel der hinteren Schwarzschulter oberhalb des Null-Pegels ist. Der Zähler wird durch den Ausgang eines Impulsgenerators 188 wirksam gemacht, der auf das LUMA CLAMP PULS-Eingangssignal anspricht. Jeder Ausgang des Impulsgenerators 188 ist ein Ein-System-Takt breiter Impuls, der einmal pro horizontale Zeile während der hinteren Schwarzschulter auftritt. Dieser Impuls ist ein Eingang zu einem Tor 182, dessen anderer Eingang ein Ausgang von einer Wrap- Sperr-Schaltung 181 ist. Die Wrap-Sperr-Schaltung enthält einen Zähl-Dekoder, der auf die Größe des Ausgangs der Divisionsschaltung 183 anspricht, die die Größe des Ausgangs des Zählers durch 64 teilt.The DC offset is generated from the output of an up/down counter 180 which counts up once per horizontal line when the incoming back porch level is below zero, or which counts down once per horizontal line when the incoming back porch level is above the zero level. The counter is activated by the output of a pulse generator 188 which is responsive to the LUMA CLAMP PULSE input signal. Each output of the pulse generator 188 is a one system clock wide pulse which occurs once per horizontal line during the back porch. This pulse is an input to a gate 182, the other input of which is an output from a wrap inhibit circuit 181. The wrap inhibit circuit includes a count decoder which is responsive to the magnitude of the output of the divider circuit. 183, which divides the size of the counter's output by 64.
Der Gleichstrom-Offset ist ein Ausgang der Divisionsschaltung 184, die die Größe des Ausgangs des Zählers durch 128 teilt. Die Wirkung der Divisionsschaltung 184 besteht darin, daß 128 aufeinanderfolgende Zählwerte des Zählers, entweder aufwärts oder abwärts, erforderlich sind, bevor der Gleichstrom-Offset- Wert um einen Zählwert zunimmt oder abnimmt. Der Gleichstrom- Offset-Wert bildet den einen Eingang zu einer Summierungsschaltung 186. Ein zweiter Eingang ist das LPF LUMA-Eingangssignal. Ein dritter Eingang ist ein von dem Tor 187 erzeugtes Übertragungs-Bit C IN. Die Eingänge zum Tor 187 sind ein weiterer Impuls-Ausgang des Impulsgenerators 188 und das Bit 5 des Ausgangs des Zählers. Der Ausgang des Impulsgenerators 188 kann wenige Haupt-Takt-Zählwerte auftreten, nachdem der Ausgang dem Tor 182 zugeführt wird. Der CLAMPED LUMA-Ausgang wird von der Divisionsschaltung 189 erzeugt, die den Ausgang der Summierungsschaltung 186 durch 2 teilt, was zu einem 8-Bit-Signal führt. Das bedeutsamste Bit MSB des Ausgangs der Summierungsschaltung ist das Vorzeichen-Bit. Das SIGN BIT (MSN) stellt das Fehlersignal dar, das die Zählrichtung des Zählers 180 bestimmt. Das SIGN BIT (MSB)-Signal dient auch als Eingang zu der Wrap-Sperr-Schaltung 181.The DC offset is an output of the divider circuit 184, which divides the magnitude of the counter's output by 128. The effect of the divider circuit 184 is that 128 consecutive counts of the counter, either up or down, are required before the DC offset value increases or decreases by one count. The DC offset value is one input to a summing circuit 186. A second input is the LPF LUMA input signal. A third input is a carry bit C IN generated by gate 187. The inputs to gate 187 are another pulse output of pulse generator 188 and bit 5 of the counter's output. The output of pulse generator 188 may occur a few main clock counts after the output is applied to gate 182. The CLAMPED LUMA output is generated by the divider circuit 189, which divides the output of the summing circuit 186 by 2, resulting in an 8-bit signal. The most significant bit MSB of the summing circuit output is the sign bit. The SIGN BIT (MSN) represents the error signal, which determines the counting direction of the counter 180. The SIGN BIT (MSB) signal also serves as an input to the wrap inhibit circuit 181.
Das Signal von besonderem Interesse ist der Ausgang der Divisionsschaltung 185, BACK PORCH REF, der die Größe des Ausgangs der Divisionsschaltung 128 ferner geteilt durch 2 darstellt. Das BACK PORCH REF-Signal ist die Hälfte des Gleichstrom-Offset- Wertes und wird demzufolge der adaptiven Synchronsignal- Rechteckscheiben-Erzeugungsschaltung 20 zugeführt und stellt die Abschätzung der Hälfte der LPF LUMA-Synchronsignal-Amplitude dar.The signal of particular interest is the output of the division circuit 185, BACK PORCH REF, which represents the magnitude of the output of the division circuit 128 further divided by 2. The BACK PORCH REF signal is half the DC offset value and is therefore fed to the adaptive sync signal square wave generator circuit 20 and represents the Estimate of half the LPF LUMA synchronization signal amplitude.
Die adaptive Synchronsignal-Slicer-Schaltung 20 ist in Fig. 3 dargestellt. Das BACK PORCH REF-Signal dient als ein Eingang zu einer Summierungsschaltung 201. Der andere Eingang der Summierungsschaltung 201 ist ein fester numerischer Bezugs-Offset- Wert. Bei der gegenwärtig bevorzugten Ausführungsform ist der numerische Bezugs-Offset-Wert -64. Der Ausgang der Summierungsschaltung 201 wird in einer Latch-Vorrichtung 202 gespeichert. Der Ausgang der Latch-Vorrichtung 202 ist auf einen Bereich von Werten durch eine Begrenzerschaltung 203 begrenzt. Bei dem gegenwärtig bevorzugten Ausführungsbeispiel liegt der Bereich des Begrenzers zwischen -115 bis -95. Dies stellt einen Bereich von ±10 IRE dar. Der SLICE LEVEL-Ausgang des Begrenzers 203 wird dem nicht invertierenden Eingang A eines Komparators 204 zugeführt. Das LPF LUMA-Signal, beispielsweise LPF LUMA2 wird dem invertierenden Eingang B des Komparators 204 zugeführt. Eine nominale Wellenform mit IRE-Werten ist dargestellt. Der Komparator 204 erzeugt einen Ausgang, wenn A > B ist. Der Ausgang des Komparators 204 wird in einer Latch-Vorrichtung 205 gespeichert. Die Latch-Vorrichtung 205 und die Latch-Vorrichtung 202 werden durch das Haupt-Taktsignal CLK wirksam gemacht. Das COMPOSITE SYNC- Ausgangssignal der Latch-Vorrichtung 205 ist niedrig, immer wenn das LPF LUMA-Eingangssignal unterhalb des Slicing-Pegels liegt. Andernfalls ist das COMPOSITE SYNC-Signal hoch. Der Synchronsignal-Slicing-Pegel wird dadurch immer auf etwa die Hälfte zwischen dem Pegel der hinteren Schwarzschulter und dem Synchronsignal-Spitzen - Pegel eingestellt.The adaptive sync signal slicer circuit 20 is shown in Fig. 3. The BACK PORCH REF signal serves as one input to a summing circuit 201. The other input of the summing circuit 201 is a fixed numerical reference offset value. In the presently preferred embodiment, the numerical reference offset value is -64. The output of the summing circuit 201 is stored in a latch 202. The output of the latch 202 is limited to a range of values by a limiter circuit 203. In the presently preferred embodiment, the range of the limiter is between -115 to -95. This represents a range of ±10 IRE. The SLICE LEVEL output of the limiter 203 is fed to the non-inverting input A of a comparator 204. The LPF LUMA signal, for example LPF LUMA2, is applied to the inverting input B of comparator 204. A nominal waveform with IRE values is shown. Comparator 204 produces an output when A > B. The output of comparator 204 is stored in a latch 205. Latch 205 and latch 202 are enabled by the master clock signal CLK. The COMPOSITE SYNC output of latch 205 is low whenever the LPF LUMA input is below the slicing level. Otherwise, the COMPOSITE SYNC signal is high. The sync signal slicing level is thereby always set to approximately halfway between the back porch level and the Sync signal peak level set.
Das COMPOSITE SYNC-Ausgangssignal der Latch-Vorrichtung 205 dient als Eingang zu der phasenverkoppelten Schleifen-Schaltung 22, die in Fig. 1 dargestellt ist, und zu dem Vertikal-Filter 25, das in Einzelheiten in Fig. 4 dargestellt ist. Die horizontale phasenverkoppelte Schleife 22 ist üblich und daher nicht in Einzelheiten dargestellt.The COMPOSITE SYNC output of latch 205 serves as an input to the phase-locked loop circuit 22 shown in Figure 1 and to the vertical filter 25 shown in detail in Figure 4. The horizontal phase-locked loop 22 is conventional and therefore not shown in detail.
Gemäß Fig. 4 umfaßt die nicht-lineare vertikale Synchronsignal-Abtrennschaltung 24 einen Auswärts/Abwärts-Zähler 241, der durch das Signal CLK + 36, gesteuert durch ein Tor 243, ausgelöst wird, das selbst durch eine Wrap-Sperr-Schaltung 242 gesteuert wird. Das COMPOSITE SYNC-Signal bestimmt, ob der Zähler aufwärts oder abwärts zählt, wenn er durch das CLK ÷ 36-Signal wirksam gemacht wird. Der Ausgang des Zählers wird dem nicht invertierenden Eingang A eines Komparators 244 zugeführt. Der invertierende Eingang B wird dem Ausgang eines Multiplexer-Schalters 245 zugeführt, der den Slicing-Pegel des Komparators 244 festlegt. Der Komparator 244 erzeugt einen Ausgang, wenn A ≥ B ist. Der Ausgang des Komparators 244 wird in einer Latch-Vorrichtung 246 gespeichert, die auch durch das CLK ÷ 36-Signal getaktet wird. Der Ausgang der Latch-Vorrichtung 246 ist das abgetrennte Vertikal- Synchronsignal VERT SYNC. Das VERT SYNC-Signal steuert auch den Schalter 245. Die abwechselnden Slicing-Pegel erzeugen eine Hysterese, die Zeitfehler des VERT SYNC-Signals verhindert.Referring to Figure 4, the non-linear vertical sync signal slicing circuit 24 includes an up/down counter 241 that is triggered by the CLK + 36 signal controlled by a gate 243, which itself is controlled by a wrap inhibit circuit 242. The COMPOSITE SYNC signal determines whether the counter counts up or down when enabled by the CLK ÷ 36 signal. The output of the counter is fed to the non-inverting input A of a comparator 244. The inverting input B is fed to the output of a multiplexer switch 245 that sets the slicing level of the comparator 244. The comparator 244 produces an output when A ≥ B. The output of comparator 244 is latched into a latch 246, which is also clocked by the CLK ÷ 36 signal. The output of latch 246 is the slicing vertical sync signal VERT SYNC. The VERT SYNC signal also controls switch 245. The alternating slicing levels create a hysteresis that prevents timing errors of the VERT SYNC signal.
Claims (13)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/349,780 US5576770A (en) | 1994-12-06 | 1994-12-06 | Adaptive synchronizing signal separator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69522782D1 DE69522782D1 (en) | 2001-10-25 |
| DE69522782T2 true DE69522782T2 (en) | 2002-05-23 |
Family
ID=23373929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69522782T Expired - Fee Related DE69522782T2 (en) | 1994-12-06 | 1995-11-25 | Adaptive synchronous signal separation circuit |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5576770A (en) |
| EP (1) | EP0716539B1 (en) |
| JP (1) | JP3877180B2 (en) |
| KR (2) | KR960028179A (en) |
| CN (1) | CN1066886C (en) |
| DE (1) | DE69522782T2 (en) |
| MY (1) | MY112604A (en) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391580B1 (en) * | 1997-07-12 | 2003-10-22 | 삼성전자주식회사 | Apparatus for generating vertical synchronous signal of complex signal |
| DE19737326A1 (en) * | 1997-08-27 | 1999-03-04 | Thomson Brandt Gmbh | Method for obtaining line synchronization information from a video signal and device for carrying out the method |
| US6573943B1 (en) * | 1999-09-17 | 2003-06-03 | Elantec Semiconductor, Inc. | Alternative video sync detector |
| JP3702783B2 (en) * | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | Video signal processing device |
| KR100391989B1 (en) * | 2001-04-06 | 2003-07-22 | 삼성전자주식회사 | Display apparatus with improved sensing speed of resolution change and sensing method thereof |
| DE60232216D1 (en) * | 2001-08-31 | 2009-06-18 | Thomson Licensing | Signal acquisition after a transition signal interruption |
| AU2002351313A1 (en) * | 2001-12-11 | 2003-07-09 | Thomson Licensing S.A. | Multiplexed analog-to-digital converter arrangement |
| US7352406B2 (en) | 2002-08-07 | 2008-04-01 | Thomson Licensing | Signal acquisition following transient signal interruption |
| JP3515775B1 (en) * | 2002-08-20 | 2004-04-05 | 沖電気工業株式会社 | Vertical sync detection circuit |
| US7423694B2 (en) * | 2005-06-15 | 2008-09-09 | Intersil Americas Inc. | Self-calibrating timing circuits for use in a sync separator |
| JP2007165955A (en) * | 2005-12-09 | 2007-06-28 | Oki Electric Ind Co Ltd | Vertical synchronizing signal generator |
| JP4955485B2 (en) | 2007-08-28 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | Horizontal sync detector |
| US20090080538A1 (en) * | 2007-09-20 | 2009-03-26 | Aten International Co., Ltd. | Method and Apparatus for Decoding a Video Signal |
| CN103167219B (en) * | 2011-12-08 | 2016-03-23 | 无锡华润矽科微电子有限公司 | CVBS TV signal clipping control unit structure |
| TWI542211B (en) * | 2014-04-29 | 2016-07-11 | 瑞昱半導體股份有限公司 | Circuit for generating horizontal synchronous signal of display and associated method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7000743A (en) * | 1970-01-19 | 1971-07-21 | ||
| US4185299A (en) * | 1978-08-18 | 1980-01-22 | Rca Corporation | Synchronization signal separator circuit |
| JPS5672581A (en) * | 1979-11-16 | 1981-06-16 | Matsushita Electric Ind Co Ltd | Synchronizing signal separator |
| US4621289A (en) * | 1984-03-21 | 1986-11-04 | Zenith Electronics Corporation | Digital sync separator and differentiator |
| US4628361A (en) * | 1985-01-08 | 1986-12-09 | Recoton Corporation | Video synchronizing signal separator |
| US4680633A (en) * | 1985-04-24 | 1987-07-14 | Third Domain, Inc. | Circuit and method for producing accurate dc restored video waveform, horizontal sync pulses, and vertical sync pulses |
| US4707740A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Sync detector having noise adjusted slice level |
| US4723165A (en) * | 1986-11-26 | 1988-02-02 | Zenith Electronics Corporation | AC coupled sync separator system with filter DC feedback |
| US5003564A (en) * | 1989-04-04 | 1991-03-26 | Rca Licensing Corporation | Digital signal clamp circuitry |
| US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
| MY105454A (en) * | 1990-04-30 | 1994-10-31 | Thomson Comsumer Electronics Inc | Television signal processing circuits. |
| US5260790A (en) * | 1990-08-27 | 1993-11-09 | Canon Kabushiki Kaisha | Synchronizing signal separation device |
| JP2814039B2 (en) * | 1991-09-12 | 1998-10-22 | シャープ株式会社 | Clamp circuit |
| EP0533997B1 (en) * | 1991-09-27 | 1996-03-20 | Siemens Aktiengesellschaft | Apparatus for processing a video signal, composed of lines, using a digital synchronisation separator |
-
1994
- 1994-12-05 KR KR1019940046697A patent/KR960028179A/en unknown
- 1994-12-06 US US08/349,780 patent/US5576770A/en not_active Expired - Lifetime
-
1995
- 1995-11-25 EP EP95118580A patent/EP0716539B1/en not_active Expired - Lifetime
- 1995-11-25 DE DE69522782T patent/DE69522782T2/en not_active Expired - Fee Related
- 1995-12-01 MY MYPI95003700A patent/MY112604A/en unknown
- 1995-12-05 CN CN95119056A patent/CN1066886C/en not_active Expired - Fee Related
- 1995-12-05 JP JP34703095A patent/JP3877180B2/en not_active Expired - Fee Related
- 1995-12-05 KR KR1019950046697A patent/KR100394447B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0716539A3 (en) | 1996-12-04 |
| KR100394447B1 (en) | 2003-10-11 |
| US5576770A (en) | 1996-11-19 |
| DE69522782D1 (en) | 2001-10-25 |
| EP0716539B1 (en) | 2001-09-19 |
| CN1130328A (en) | 1996-09-04 |
| JPH08237518A (en) | 1996-09-13 |
| CN1066886C (en) | 2001-06-06 |
| KR960028179A (en) | 1996-07-22 |
| MY112604A (en) | 2001-07-31 |
| JP3877180B2 (en) | 2007-02-07 |
| MX9505066A (en) | 1998-03-31 |
| EP0716539A2 (en) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69522782T2 (en) | Adaptive synchronous signal separation circuit | |
| DE69525688T2 (en) | Multi-standard decoding for video signals and methods for decoding video signals | |
| DE69226943T2 (en) | Additional video data separator | |
| DE3807739C2 (en) | ||
| DE69318747T2 (en) | Adaptive phase locked loop | |
| DE3609887C2 (en) | Circuit arrangement for generating design factors for a recursive filter for video signals | |
| DE69635401T2 (en) | Device for noise detection in a color video signal | |
| DE68925880T2 (en) | Motion detection and Y / C separation circuit and method for detecting motion in a television display picture | |
| DE69226585T2 (en) | Clamping circuit for clamping a video signal containing a synchronization signal | |
| DE69013382T2 (en) | Phase detectors. | |
| DE3720395C2 (en) | ||
| DE69221419T2 (en) | Digital oscillator and color subcarrier demodulation circuit | |
| DE3603248C2 (en) | ||
| DE69609132T2 (en) | DATA SEPARATOR | |
| DE69316226T2 (en) | Reference voltage control system for data slicers in a decoder for additional video information | |
| DE3241411A1 (en) | DIGITAL TV SIGNAL PROCESSING SYSTEM | |
| DE69428614T2 (en) | Signal clamping device | |
| DE68921904T2 (en) | Synchronous pulse disconnection circuit. | |
| DE69621313T2 (en) | TV signal processing device with A / D converter | |
| DE4133765C1 (en) | ||
| EP0196722B1 (en) | Television receiver with a circuit arrangement for demodulating an ntsc colour signal | |
| DE4243960A1 (en) | Frequency discriminator for different horizontal synchronising frequency values for monitor - supplies input signal to multiple discriminator stage having oscillators tuned to values for phase comparison | |
| DE3786658T2 (en) | Ribbon oscillator with sideband protection against synchronization. | |
| DE2604523A1 (en) | PROCEDURE FOR DETERMINING THE ACCURATE TIMING OF THE VERTICAL COMPONENT IN A TELEVISION SYNCHRONOUS SIGNAL | |
| DE2521403B2 (en) | CIRCUIT ARRANGEMENT FOR SYNCHRONIZING AN OUTPUT SIGNAL IN THE CYCLE OF A PERIODIC PULSE-SHAPED INPUT SIGNAL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |