DE69129681T2 - Verfahren und Gerät zum Interpretieren und Organisieren von Zeitsteuerungsspezifikationsdaten - Google Patents
Verfahren und Gerät zum Interpretieren und Organisieren von ZeitsteuerungsspezifikationsdatenInfo
- Publication number
- DE69129681T2 DE69129681T2 DE69129681T DE69129681T DE69129681T2 DE 69129681 T2 DE69129681 T2 DE 69129681T2 DE 69129681 T DE69129681 T DE 69129681T DE 69129681 T DE69129681 T DE 69129681T DE 69129681 T2 DE69129681 T2 DE 69129681T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- match
- character string
- information representing
- classification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Machine Translation (AREA)
- Devices For Executing Special Programs (AREA)
- Document Processing Apparatus (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/544,269 US5239493A (en) | 1990-06-26 | 1990-06-26 | Method and apparatus for interpreting and organizing timing specification information |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69129681D1 DE69129681D1 (de) | 1998-08-06 |
| DE69129681T2 true DE69129681T2 (de) | 1999-02-25 |
Family
ID=24171484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69129681T Expired - Fee Related DE69129681T2 (de) | 1990-06-26 | 1991-05-16 | Verfahren und Gerät zum Interpretieren und Organisieren von Zeitsteuerungsspezifikationsdaten |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5239493A (enExample) |
| EP (1) | EP0463729B1 (enExample) |
| JP (1) | JPH04233065A (enExample) |
| AU (1) | AU639551B2 (enExample) |
| CA (1) | CA2042824A1 (enExample) |
| DE (1) | DE69129681T2 (enExample) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381524B2 (en) * | 1991-11-12 | 1997-07-08 | Chronology Corp | Automated development of timing diagrams for electrical circuits |
| EP0643855A1 (en) * | 1992-06-04 | 1995-03-22 | Xilinx, Inc. | Timing driven method for laying out a user's circuit onto a programmable integrated circuit device |
| US5648913A (en) * | 1993-03-29 | 1997-07-15 | Xilinx, Inc. | Frequency driven layout system and method for field programmable gate arrays |
| US5475607A (en) * | 1994-04-12 | 1995-12-12 | International Business Machines Corporation | Method of target generation for multilevel hierarchical circuit designs |
| US5727187A (en) * | 1995-08-31 | 1998-03-10 | Unisys Corporation | Method of using logical names in post-synthesis electronic design automation systems |
| US6023567A (en) * | 1996-10-07 | 2000-02-08 | International Business Machines Corporation | Method and apparatus for verifying timing rules for an integrated circuit design |
| US6836753B1 (en) | 2001-06-13 | 2004-12-28 | Cadence Design Systems, Inc. | Cone slack allocator for computing time budgets |
| US20070033557A1 (en) * | 2005-08-08 | 2007-02-08 | Byrn Jonathan W | Method for creating constraints for integrated circuit design closure |
| US8082140B2 (en) | 2008-04-16 | 2011-12-20 | GM Global Technology Operations LLC | Parametric analysis of real time response guarantees on interacting software components |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490811A (en) * | 1979-03-14 | 1984-12-25 | Yianilos Peter N | String comparator device system circuit and method |
| US4821220A (en) * | 1986-07-25 | 1989-04-11 | Tektronix, Inc. | System for animating program operation and displaying time-based relationships |
| US4965758A (en) * | 1988-03-01 | 1990-10-23 | Digital Equipment Corporation | Aiding the design of an operation having timing interactions by operating a computer system |
| US4914590A (en) * | 1988-05-18 | 1990-04-03 | Emhart Industries, Inc. | Natural language understanding system |
-
1990
- 1990-06-26 US US07/544,269 patent/US5239493A/en not_active Expired - Lifetime
-
1991
- 1991-04-16 AU AU75019/91A patent/AU639551B2/en not_active Ceased
- 1991-05-16 DE DE69129681T patent/DE69129681T2/de not_active Expired - Fee Related
- 1991-05-16 EP EP91304416A patent/EP0463729B1/en not_active Expired - Lifetime
- 1991-05-17 CA CA002042824A patent/CA2042824A1/en not_active Abandoned
- 1991-06-18 JP JP3145937A patent/JPH04233065A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| AU7501991A (en) | 1992-01-02 |
| US5239493A (en) | 1993-08-24 |
| DE69129681D1 (de) | 1998-08-06 |
| EP0463729A2 (en) | 1992-01-02 |
| JPH04233065A (ja) | 1992-08-21 |
| CA2042824A1 (en) | 1991-12-27 |
| EP0463729B1 (en) | 1998-07-01 |
| EP0463729A3 (enExample) | 1994-01-05 |
| AU639551B2 (en) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3650417T2 (de) | Informationsaufzeichnungs- und Wiederauffindungssystem. | |
| DE69230814T2 (de) | Datenbankauffindungssystem zur Beantwortung natursprachlicher Fragen mit dazugehörigen Tabellen | |
| DE69429301T2 (de) | Sprachverarbeitungssystem | |
| DE69934371T2 (de) | Apparat und Verfahren zum Verarbeiten einer natürlichen Sprache | |
| DE69807699T2 (de) | Vorrichtung und verfahren zur syntaxanalyse und transformation von befehlen | |
| DE69223787T2 (de) | System fuer qualitative schlussfolgerung mit paralleler verarbeitung | |
| DE60315506T2 (de) | Identifizierung von kritischen merkmalen in einem geordneten skala-raum | |
| DE69331044T2 (de) | Vorrichtung und Verfahren zur syntaktischen Signalanalyse | |
| DE102013209868A1 (de) | Abfragen und Integrieren strukturierter und unstrukturierter Daten | |
| DE102021004562A1 (de) | Abwandlung von Szenengraphen auf Grundlage von Befehlen in natürlicher Sprache | |
| DE102024206129A1 (de) | Verfahren und vorrichtung zur ursachenanalyse von produktfehlern auf der grundlage eines wissensgraphen | |
| DE69328164T2 (de) | Systemverwaltungsverfahren und -vorrichtung. | |
| DE102021209171A1 (de) | System zum wählen eines lernenden modells | |
| DE112013002654T5 (de) | Verfahren zum Klassifizieren von Text | |
| EP2323083A1 (de) | Technisches Klassifikationssystem | |
| DE69129681T2 (de) | Verfahren und Gerät zum Interpretieren und Organisieren von Zeitsteuerungsspezifikationsdaten | |
| DE68927625T2 (de) | Folgenkollationierungssystem zum Suchen nach einer Charakterfolge willkürlicher Länge innerhalb eines gegebenen Abstands einer Referenzfolge | |
| EP3968149A1 (de) | Erzeugung von steuerungsvorschriften aus schematisierten regelwerken | |
| EP3267625B1 (de) | Verfahren zur detektion von anomalen zuständen in einem computernetzwerk | |
| DE112020003537T5 (de) | Unüberwachte konzeptfindung und kreuzmodale wiedergewinnung in zeitreihenund textkommentaren basierend auf kanonischer korrelationsanalyse | |
| DE69127798T2 (de) | Verfahren und Gerät zum Organisieren und Analysieren von Zeitsteuerungsinformationen | |
| DE3854636T2 (de) | Automatischer Prüfprozess für logische Geräte. | |
| DE102025108822A1 (de) | Umgestalten von eingabezeichenfolgen | |
| DE10112587A1 (de) | Verfahren und Vorrichtung zum rechnergestützten Ermitteln der Ähnlichkeit einer elektronischen ersten Zeichenkette mit einer elektronischen zweiten Zeichenkette, Computerlesbares Speichermedium und Computerprogramm-Element | |
| DE69329007T2 (de) | Kompilierungsmechanismus für Simulationsmodelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |