DE69032688T2 - Adresssteuerungssystem für erweiterten Speicher - Google Patents

Adresssteuerungssystem für erweiterten Speicher

Info

Publication number
DE69032688T2
DE69032688T2 DE69032688T DE69032688T DE69032688T2 DE 69032688 T2 DE69032688 T2 DE 69032688T2 DE 69032688 T DE69032688 T DE 69032688T DE 69032688 T DE69032688 T DE 69032688T DE 69032688 T2 DE69032688 T2 DE 69032688T2
Authority
DE
Germany
Prior art keywords
memory
address
processor
extended memory
extended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69032688T
Other languages
English (en)
Other versions
DE69032688D1 (de
Inventor
Akira Minato-Ku Tokyo Jippo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69032688D1 publication Critical patent/DE69032688D1/de
Application granted granted Critical
Publication of DE69032688T2 publication Critical patent/DE69032688T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662Virtualisation aspects
    • G06F3/0664Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Adresssteuerungssystem für einen erweiterten Speicher.
  • Supercomputer haben eine unvergleichlich höhere arithmetische Verarbeitungsgeschwindigkeit als Universalrechner und können für vielfältige Studien und technische Entwicklungen auf naturwissenschaftlichen und technischen Gebieten unter Verwendung einer großen Datenmenge und mit einer hohen Geschwindigkeit vielfältige Gleichungen lösen, die natürliche oder technische Vorgänge beschreiben.
  • Wenn zum Beispiel ein Drucktest an Fahrzeugkörpern bei einem Fahrzeughersteller unter Verwendung eines Supercomputers simuliert werden kann, kann die Anzahl von Fahrzeugen, die in einem Test verwendet wird, verringert werden. Ein Flugzeughersteller verwendet einen Supercomputer, um Luftwirbel zu analysieren, die um Flügel herum gebildet werden, welche unter Verwendung eines Windkanals geprüft wurden.
  • In einem Supercomputer, der in großem Stil naturwissenschaftlich-technische Berechnungen durchführt, nimmt der Umfang eines Problems zu, wenn das zu berechnende Objekt ebenso vergrößert wird, und große Datenmengen sind notwendig.
  • Deshalb werden viele Daten in einem Sekundärspeicher, wie etwa einer Magnetplattenvorrichtung, gespeichert. Auf diese Weise werden Berechnungen durchgeführt, während Daten zwischen der Magnetplattenvorrichtung und einem Hauptspeicher eingegeben/ausgegeben werden. Deshalb beeinflußt eine Eingabe-/Ausgabe- (I/O)-Zeit zwischen dem Sekundär- und dem Hauptspeicher in hohem Maße die Leistung des gesamten Programms. Deshalb hat der Supercomputer einen erweiterten Speicher, um die Ein-/Ausgabegeschwindigkeit zu erhöhen.
  • Ein Supercomputer dieser Art weist auf: eine Systemsteuerung, einen damit verbundenen Ein-/Ausgabe-Prozessor, einen Steuerprozessor, einen arithmetischen Hochgeschwindigkeitsprozessor, einen ersten Hauptspeicher, einen zweiten Hauptspeicher und einen erweiterten Speicher.
  • Der Steuerprozessor hat eine Überwachungsfunktion und realisiert die Ein-/Ausgabesteuerung und einen Compiler und einen Programmbinder für Anwenderprogramme. Der erste Hauptspeicher speichert ein Steuerprogramm zum Steuern des Steuerprozessors.
  • Der zweite Hauptspeicher speichert Lademodule der Anwenderprogramme und Daten. Der arithmetische Hochgeschwindigkeitsprozessor führt die Anwenderprogramme aus.
  • Der Ein-/Ausgabe-Prozessor steuert die Datenübertragung zwischen peripheren Vorrichtungen, wie etwa einer Magnetplatte, und dem ersten Hauptspeicher.
  • Der Ein-/Ausgabe-Prozessor, der Steuerprozessor und der arithmetische Hochgeschwindigkeitsprozessor können unabhängig voneinander betrieben werden, wodurch der Durchsatz des Systems verbessert wird.
  • Die Datenübertragung zwischen dem erweiterten Speicher und dem zweiten Hauptspeicher wird durch Kommandos auf dem arithmetischen Hochgeschwindigkeitsprozessor gesteuert.
  • Die Datenübertragung zwischen dem erweiterten Speicher und dem ersten Hauptspeicher wird durch Kommandos auf dem Steuerprozessor gesteuert.
  • In einer herkömmlichen Informationsverarbeitungsvorrichtung dieser Art wird ein erweiterter Speicher als eine virtuelle Platte verwaltet, um die Ein-/ Ausgabegeschwindigkeit für einen Anwender zu erhöhen.
  • Da jedoch eine Puffergröße erweitert wird, um eine Treffergeschwindigkeit zu erhöhen und die Anzahl der Ein-/ Ausgabezeitpunkte zu verringern, muß dem erweiterten Speicher ein großer Puffer zugeordnet werden, um eine Datenbankzugriffszeit zu erhöhen, weil der Hauptspeicher eine begrenzte Speichergröße hat.
  • In diesem Fall, wenn der erweiterte Speicher als die virtuelle Platte verwaltet wird, wird, weil er unzusammenhängende Adressräume hat, ein Overhead an Verwaltungsadressräumen vergrößert, wenn ein großer Puffer zugeordnet werden muß. Deshalb muß an vielen Stellen eines Betriebssystems für jeden Zugriff ein Adressverwaltungsmodul aufgerufen werden, wodurch die Leistung beeinträchtigt wird.
  • Da Adressen des erweiterten Speichers in dem herkömmlichen Supercomputer als die virtuellen Plattenadressen verwaltet werden, können sie auf dem Betriebssystem nicht als zusammenhängende Adressen erkannt werden. Auf diese Weise treten oft Ein-/Ausgaben an/von externen Speichern auf, weil ein großer logischer Raum verwendet wird, wenn ein Puffer mit einer großen Anzahl von zusammenhängenden Adressen in dem erweiterten Speicher initialisiert wird, um eine Datenbankzugriffsgeschwindigkeit zu erhöhen, oder wenn der erweiterte Speicher als ein externer Seitenwechselspeicher, ein externer Auslagerungsspeicher oder deren Caches verwendet wird, um die Leistung des Systems zu verbessern oder eine TSS-Antwortzeit zu verkürzen, oder wenn eine Datei auf einer Platte auf einen logischen Raum abgebildet wird, um durch ein Übertragungskommando auf die Datei zuzugreifen. Wenn der erweiterte Speicher als ein externer Speicher verwendet wird, um die Leistung zu verbessern, wird deshalb ein Overhead an Verwaltungsadressräumen vergrößert. Da die Anzahl von Zugriffszeitpunkten auf den erweiterten Speicher erhöht wird, wird als Ergebnis die Zugriffsleistung beeinträchtigt.
  • EP-A-0 214 870 offenbart ein Steuerungssystem für Datenübertragungsanweisungen mit erweiterten Speichervorrichtungen. Das genannte System liefert keinen direkten Weg von dem Kanalprozessor oder der Platte zu dem erweiterten Speicher.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Adresssteuerungssystem für einen erweiterten Speicher zur Verfügung zu stellen, das einen Overhead an Verwaltungsadressräumen verringern kann, um die Zugriffsleistung zu verbessern. Diese Aufgabe wird mit den Merkmalen des Patentanspruchs gelöst.
  • Die vorliegende Erfindung wird weiter beschrieben unter Bezug auf die folgenden Zeichnungen:
  • Fig. 1 ist ein Blockschaltbild, das eine Anordnung einer Informationsverarbeitungsvorrichtung zeigt, bei der ein Adresssteuerungssystem für einen erweiterten Speicher gemäß einer Ausführungsform der vorliegenden Erfindung angewendet wird;
  • Fig. 2 ist ein Zeitablaufdiagramm zur Erklärung eines Datenübertragungsvorgangs zwischen einem erweiterten Speicher und einem arithmetischen Hauptspeicher gemäß der vorliegenden Erfindung;
  • Fig. 3 zeigt ein Format eines Kanalprogramms, das in dem arithmetischen Hauptspeicher erzeugt wird; und
  • Fig. 4 ist ein Zeitablaufdiagramm zur Erklärung eines Datenübertragungsvorgangs zwischen dem erweiterten Speicher und einem Steuerhauptspeicher gemäß der vorliegenden Erfindung.
  • Die vorliegende Erfindung wird im weiteren unter Bezug auf die beigefügten Zeichnungen beschrieben.
  • Bezug nehmend auf Fig. 1 weist eine Informationsverarbeitungsvorrichtung, bei der ein Adresssteuerungssystem für einen erweiterten Speicher gemäß einer Ausführungsform der vorliegenden Erfindung angewendet wird, auf: eine Systemsteuerung 1, einen damit verbundenen Ein-/ Ausgabeprozessor 2 zum Steuern von Systemein-/ausgaben, einen Steuerprozessor 3 mit Programmkompilier- und Bindefunktionen und einer Überwachungsfunktion, einen arithmetischen Hochgeschwindigkeitsprozessor 4 zum Ausführen eines Anwenderprogramms, das hauptsächlich aus Vektorrechnungen besteht, mit hoher Geschwindigkeit, einen Steuerhauptspeicher 5, der als ein Speicher für den Steuerprozessor 3 dient und auf dem eine Betriebssystemfunktion betrieben werden kann, einen arithmetischen Hochgeschwindigkeitshauptspeicher 6 mit großer Kapazität, der für den arithmetischen Hochgeschwindigkeitsprozessor 4 verwendet wird und Vektordaten von Benutzerprogrammen, die hauptsächlich aus Vektorrechnungen bestehen, und Anwenderprogrammen, die durch den arithmetischen Hochgeschwindigkeitsprozessor 4 ausgeführt werden, speichert, und einen erweiterten Speicher 7.
  • Die Systemsteuerung 1 umfaßt eine Datenübertragungssteuerungseinheit 9 für den erweiterten Speicher zum Steuern der Datenübertragung zwischen dem erweiterten Speicher 7 und dem Steuerhauptspeicher 5 auf der Basis der Kommandos auf dem arithmetischen Hochgeschwindigkeitsprozessor 4 entsprechend einer Datenübertragungsaufforderung zwischen dem erweiterten Speicher 7 und dem arithmetischen Hauptspeicher 6 von einem Prozessor, der in einer ersten Prozessorgruppe enthalten ist, welche den Steuerprozessor 3, den Ein-/ Ausgabe-Prozessor und ähnliche aufweist, und einer Monitoraufrufaufforderung eines Anwenderprogramms, das auf dem arithmetischen Hochgeschwindigkeitsprozessor 4 ausgeführt wird, und zum Steuern der Datenübertragung zwischen dem erweiterten Speicher 7 und dem Steuerhauptspeicher 5 entsprechend einer Datenübertragungsaufforderung zwischen dem erweiterten Speicher 7 und dem Steuerhauptspeicher 5, die von einem Prozessor ausgegeben wird, der in der ersten Prozessorgruppe enthalten ist.
  • Der Steuerprozessor 3 hat eine Plattenadressbestimmungseinrichtung 20 zum Verwalten des erweiterten Speichers 7 als eine virtuelle Platte, eine Speicheradressbestimmungseinrichtung 21 zum Verwalten des erweiterten Speichers 7 als einen zusammenhängenden Adressraum und eine Speicheradressumsetzungseinrichtung 25 zum Umsetzen von durch die Speicheradressbestimmungseinrichtung 21 bestimmten Speicheradressen in physikalische Adressen des erweiterten Speichers 7.
  • Der arithmetische Hochgeschwindigkeitsprozessor 4 hat eine Plattenadressumsetzungseinrichtung 23 zum Umsetzen von durch die Plattenadressbestimmungseinrichtung 20 bestimmten virtuellen Plattenadressen in physikalische Adressen des erweiterten Speichers 7, eine Speicheradressumsetzungseinrichtung 24 zum Umsetzen von durch die Spei cheradressbestimmungseinrichtung 21 bestimmten Speicheradressen in physikalische Adressen des erweiterten Speichers 7 und eine Typerkennungseinrichtung 22 zum Erkennen, ob der erweiterte Speicher 7 als die virtuelle Platte oder der zusammenhängende Speicherraum verwaltet wird.
  • Der Steuerprozessor 3 hat Überwachungsfunktionen, wie zum Beispiel Auftragsein-/ausgabe-Editierverarbeitung, Dateiverarbeitung, Betriebsmittelverwaltung für den Ein-/ Ausgabeprozessor 2, Auftragsdisposition, einen Compiler und einen Programmbinder für Anwenderprogramme und ähnliches.
  • Der arithmetische Hochgeschwindigkeitsprozessor 4 hat eine Funktion mit der Fähigkeit, Vektor- oder Skalarkommandos eines Anwenderprogramms mit hoher Geschwindigkeit auszuführen, und verwendet ein vielfach paralleles Pipelinesystem zum Ausführen von Vektorrechnungen, insbesondere mit hoher Geschwindigkeit. Um den arithmetischen Pipelines kontinuierlich Daten zuzuführen, wird der arithmetische Hochgeschwindigkeitsprozessor 4 durch eine arithmetische Datenübertragungssteuerungseinheit 8 gesteuert, um den Durchsatz zwischen dem arithmetischen Hochgeschwindigkeitsprozessor 4 und dem arithmetischen Hauptspeicher 6 zu erhöhen.
  • Die Datenübertragung zwischen dem erweiterten Speicher 7 und dem arithmetischen Hauptspeicher 6 wird durch Kommandos auf dem arithmetischen Hochgeschwindigkeitsprozessor 4 gesteuert. Während die Übertragung zwischen dem erweiterten Speicher 7 und dem arithmetischen Hauptspeicher 6 durchgeführt wird, wird daher die Hochgeschwindigkeits-Ausführungsverarbeitung von Vektor- oder Skalarkommandos eines auf dem arithmetischen Hochgeschwindigkeitsprozessor 4 ausgeführten Anwenderprogramms unterbrochen.
  • Die Datenübertragung zwischen dem erweiterten Speicher 7 und dem arithmetischen Hauptspeicher 6 wird weiter unten unter Bezug auf Fig. 2 beschrieben.
  • Wenn durch den Steuerprozessor 3 ein Übertragungskommando zwischen dem erweiterten Speicher 7 und dem arithmetischen Hauptspeicher 6 ausgeführt wird, wird in dem arithmetischen Hauptspeicher 6 ein in Fig. 3 gezeigtes Kanalprogramm CP erzeugt.
  • Zu diesem Zeitpunkt werden durch die Plattenadressbestimmungseinrichtung 20 oder die Speicheradressbestimmungseinrichtung 21 ein Adresstyp Pa und eine erweiterte Speicheradresse Pb in dem Kanalprogramm CP entsprechend einem Format von Adressen in dem erweiterten Speicher 7 gespeichert, um von einem Betriebssystem verarbeitet zu werden.
  • Außerdem weist das Kanalprogramm CP auch Steuerinformationen, wie etwa eine arithmetische Hauptspeicheradresse Pc, eine Übertragungslänge Pd und ähnliches, auf.
  • Das Übertragungskommando wird als ein asynchrones Kommando auf dem Steuerprozessor 3 ausgeführt. Wenn ein bestimmter Prozeß zum Beispiel Übertragungskommandos aufweist, werden, wie in Fig. 3 gezeigt, Kanalprogramme (CP&sub1;, ..., CPn) erzeugt, die diesen Kommandos entsprechen. Der Steuerprozessor 3 führt die Interprozessor-Kommunikation mit dem arithmetischen Hochgeschwindigkeitsprozessor 4 aus, nachdem er alle Kanalprogramme erzeugt hat.
  • Nach Empfang des Interprozessor-Kommunikationskommandos liest der arithmetische Hochgeschwindigkeitsprozessor 4 Kanalprogramminformationen aus, die durch den Steuerprozessor 3 in dem arithmetischen Hauptspeicher 6 erzeugt wurden. Danach erkennt die Typerkennungseinrichtung 22, ob der erweiterte Speicher 7 als eine virtuelle Platte oder als ein zusammenhängender Speicherraum verwaltet wird. Entsprechend einem Erkennungsergebnis wird die erweiterte Speicheradresse unter Verwendung der Plattenadressumsetzungseinrichtung 23 oder der Speicheradressumsetzungseinrichtung 24 in die physikalische Adresse umgesetzt.
  • Der arithmetische Hochgeschwindigkeitsprozessor 4 führt ein Erweiterungsspeicher-Datenübertragungskommando aus und sendet Steuerinformationen, wie etwa einen Kommandotyp, die umgesetzte physikalische Adresse des erweiterten Speichers 7, die Startadresse des arithmetischen Hauptspeichers 6 und ähnliches, wodurch die Datenübertragung zwischen dem arithmetischen Hauptspeicher 6 und dem erweiterten Speicher 7 gestartet wird.
  • Die Datenübertragungssteuerungseinheit 9 für den erweiterten Speicher liest sequentiell Daten aus dem arithmetischen Hauptspeicher 6 und überträgt sie an den erweiterten Speicher 7.
  • Nach Beendigung der Datenübertragung wird durch Unterbrechung von der Datenübertragungssteuerungseinheit 9 für den erweiterten Speicher eine Nachricht, die dieses anzeigt, an den arithmetischen Hochgeschwindigkeitsprozessor 4 geliefert.
  • Der arithmetische Hochgeschwindigkeitsprozessor 4, der die Nachricht von der Beendigung der Datenübertragung empfangen hat, liest den Zustand aus, um die Normalität/Abnormalität der Datenübertragung zu erkennen, und berichtet das Erkennungsergebnis über die Interprozessor-Kommunikation an den Steuerprozessor 3.
  • Im allgemeinen können die Speicheradressumsetzungseinrichtung, die Plattenadressumsetzungseinrichtung und die Typerkennungseinrichtung in der Systemsteuerung 1 entsprechend einem Hardwarevolumen/einer Hardwareleistung angeordnet werden, welche von einem Systemaufbau abhängt.
  • Die Datenübertragung zwischen dem erweiterten Speicher 7 und dem Steuerhauptspeicher 5 wird weiter unten unter Bezug auf Fig. 4 beschrieben.
  • Die Datenübertragung zwischen dem erweiterten Speicher 7 und dem Steuerhauptspeicher S wird durch ein Betriebssystem nur aus einem zusammenhängenden Speicheradressformat bearbeitet.
  • Deshalb bewirkt der Steuerprozessor 3 nach Ausführung dieses Kommandos, daß die Speicheradressumsetzungseinrichtung 25 eine bestimmte Adresse des erweiterten Speichers 7 in eine physikalische Adresse umsetzt.
  • Der Steuerprozessor 3 sendet dann die Startadresse des Steuerhauptspeichers 5, die Startadresse des erweiterten Speichers 7, Kommandos, ein Übertragungsdatenvolumen und ähnliches an die Datenübertragungssteuerungseinheit 9 für den erweiterten Speicher und startet auf diese Weise die Datenübertragung.
  • Nach Beendigung der Datenübertragung wird von der Datenübertragungssteuerungseinheit 9 für den erweiterten Speicher eine Nachricht, die dieses anzeigt, an den Steuerprozessor 3 geliefert. Der Steuerprozessor 3 liest den Zustand, um die Normalität/Abnormalität der Datenübertragung zu erkennen.
  • Wie weiter oben beschrieben, wird gemäß der vorliegenden Erfindung unter der Steuerung eines Betriebssystems bestimmt, ob der erweiterte Speicher als ein zusammenhängender Speicheradressraum oder als ein virtueller Plattenadressraum verwaltet wird, so daß ein Overhead zum Verwalten von Adressräumen wie erforderlich verringert werden kann, um die Zugriffsleistung zu verbessern.
  • In einem herkömmlichen Anwenderprogramm werden Adressen des erweiterten Speichers als virtuelle Plattenadressen verarbeitet. Gemäß der vorliegenden Erfindung kann ein Anwender jedoch ein derartiges Programm unbewußt unter der Steuerung eines Betriebssystems ausführen, ohne das Programm zu verändern.

Claims (1)

1. Adresssteuerungssystem für erweiterten Speicher in einer Informationsverarbeitungsvorrichtung, die eine Systemsteuerung (1), einen arithmetischen Hochgeschwindigkeitsprozessor (4), einen ersten Hauptspeicher (5) und einen erweiterten Speicher (7) aufweist, dadurch gekennzeichnet, daß sie weiter aufweist: einen Steuerprozessor (3) in einer ersten Prozessorgruppe, der eine Überwachungsfunktion hat und die Ein-/Ausgabesteuerung und einen Compiler und einen Programmbinder für ein Anwenderprogramm realisiert, und einen zweiten Hauptspeicher (6) zum Speichern eines Lademoduls des Anwenderprogramms und Daten, wobei der erste Hauptspeicher (5) vorgesehen ist, um ein Steuerprogramm zum Steuern des Steuerprozessors (3) zu speichern, wobei der arithmetische Hochgeschwindigkeitsprozessor (4) in einer zweiten Prozessorgruppe zum Ausführen des Anwenderprogramms vorgesehen ist, wobei der erweiterte Speicher (7) vorgesehen ist, um eine Eingabe-/Ausgabegeschwindigkeit zu erhöhen, und die Systemsteuerung (1) zum Steuern des Steuerprozessors (3), des ersten Hauptspeichers (5), des zweiten Hauptspeichers (6), des arithmetischen Hochgeschwindigkeitsprozessors (4) und eines erweiterten Speichers (7) vorgesehen ist, wobei das Adresssteuerungssystem für erweiterten Speicher aufweist:
eine Plattenadressbestimmungseinrichtung (20) zum Verwalten des erweiterten Speichers (7) als eine virtuelle Platte;
eine Plattenadressumsetzungseinrichtung (23) zum Umsetzen einer durch die Plattenadressbestimmungseinrichtung (20) bestimmten virtuellen Plattenadresse in eine erste physikalische Adresse des erweiterten Speichers (7);
eine Speicheradressbestimmungseinrichtung (21) zum Verwalten des erweiterten Speichers (7) als einen zusammenhängenden Speicherraum;
eine Speicheradressumsetzungseinrichtung (24, 25) zum Umsetzen einer durch die Speicheradressbestimmungseinrichtung (21) bestimmten Speicheradresse in eine zweite physikalische Adresse des erweiterten Speichers (7);
eine Typerkennungseinrichtung (22) zum Erkennen, ob der erweiterte Speicher (7) als eine virtuelle Platte oder als ein zusammenhängender Speicherraum verwaltet wird; und
eine Zugriffssteuerungseinrichtung zum Zugreifen auf den erweiterten Speicher (7) unter Verwendung einer der ersten und zweiten physikalischen Adressen entsprechend einem Inhalt, der durch die Typerkennungseinrichtung (22) angezeigt wird,
wobei die durch den Steuerprozessor (3) durchgeführte Datenübertragung zwischen dem ersten Hauptspeicher (5) und dem erweiterten Speicher (7) durchgeführt wird, indem Adressen nur durch die Speicheradressbestimmungseinrichtung (21) gesteuert werden, und die durch den arithmetischen Hochgeschwindigkeitsprozessor (4) durchgeführte Datenübertragung zwischen dem zweiten Hauptspeicher (6) und dem erweiterten Speicher (7) durchgeführt wird, indem Adressen durch die Plattenadressbestimmungseinrichtung (20) und die Speicheradressbestimmungseinrichtung (21) gesteuert werden.
DE69032688T 1989-03-16 1990-03-15 Adresssteuerungssystem für erweiterten Speicher Expired - Fee Related DE69032688T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1062264A JP2513024B2 (ja) 1989-03-16 1989-03-16 拡張記憶アドレス制御方式

Publications (2)

Publication Number Publication Date
DE69032688D1 DE69032688D1 (de) 1998-11-12
DE69032688T2 true DE69032688T2 (de) 1999-02-25

Family

ID=13195117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69032688T Expired - Fee Related DE69032688T2 (de) 1989-03-16 1990-03-15 Adresssteuerungssystem für erweiterten Speicher

Country Status (6)

Country Link
US (1) US5404477A (de)
EP (1) EP0387871B1 (de)
JP (1) JP2513024B2 (de)
AU (1) AU621723B2 (de)
CA (1) CA2012420C (de)
DE (1) DE69032688T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669132A1 (fr) * 1990-11-09 1992-05-15 Guerin James Dispositif de memorisation d'informations connectable a un ordinateur.
US5420998A (en) * 1992-04-10 1995-05-30 Fujitsu Limited Dual memory disk drive
JPH0778766B2 (ja) * 1992-09-25 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置
JP3564732B2 (ja) * 1994-06-30 2004-09-15 ソニー株式会社 ディスク制御方法および装置
US6356915B1 (en) 1999-02-22 2002-03-12 Starbase Corp. Installable file system having virtual file system drive, virtual device driver, and virtual disks
JP2001034537A (ja) * 1999-07-23 2001-02-09 Toshiba Corp アドレス変換回路
US6833926B1 (en) * 1999-09-28 2004-12-21 Kabushiki Kaisha Toshiba Image processing apparatus
WO2001044967A1 (en) * 1999-12-14 2001-06-21 Fujitsu Limited Multiprocessor system
US6490651B1 (en) * 2000-03-14 2002-12-03 Maxtor Corporation Host-based virtual disk drive for improving the performance of a hard disk drive's input/output
US6981125B2 (en) * 2003-04-22 2005-12-27 International Business Machines Corporation Method and apparatus for managing shared virtual storage in an information handling system
CN1879089A (zh) * 2003-11-07 2006-12-13 松下电器产业株式会社 信息记录介质及其控制方法
US7222117B1 (en) 2003-11-14 2007-05-22 Advent Software, Inc. Segmented global area database
CN100464315C (zh) * 2006-05-22 2009-02-25 中国软件与技术服务股份有限公司 移动存储器失泄密防护的方法和系统
US8458217B1 (en) 2009-08-24 2013-06-04 Advent Software, Inc. Instantly built information space (IBIS)
CN101800811B (zh) * 2010-02-02 2012-10-03 中国软件与技术服务股份有限公司 手机数据安全防护方法
US8769350B1 (en) 2011-09-20 2014-07-01 Advent Software, Inc. Multi-writer in-memory non-copying database (MIND) system and method
US8332349B1 (en) 2012-01-06 2012-12-11 Advent Software, Inc. Asynchronous acid event-driven data processing using audit trail tools for transaction systems
CN102946427A (zh) * 2012-11-07 2013-02-27 浪潮电子信息产业股份有限公司 一种存储系统的新型注册方法
US8886671B1 (en) 2013-08-14 2014-11-11 Advent Software, Inc. Multi-tenant in-memory database (MUTED) system and method
CN110059020B (zh) 2015-04-23 2024-01-30 华为技术有限公司 扩展内存的访问方法、设备以及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012407A (en) * 1984-12-11 1991-04-30 Finn Charles A Computer system which accesses operating system information and command handlers from optical storage via an auxiliary processor and cache memory
US4761733A (en) * 1985-03-11 1988-08-02 Celerity Computing Direct-execution microprogrammable microprocessor system
US4758951A (en) * 1985-04-09 1988-07-19 Tektronix, Inc. Method for translating virtual addresses into real addresses
JPS6261132A (ja) * 1985-09-12 1987-03-17 Fujitsu Ltd デ−タ転送命令制御方式
US4926322A (en) * 1987-08-03 1990-05-15 Compag Computer Corporation Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management
US5127094A (en) * 1987-11-09 1992-06-30 Hitachi, Ltd. Virtual storage type computer system
US5129088A (en) * 1987-11-30 1992-07-07 International Business Machines Corporation Data processing method to create virtual disks from non-contiguous groups of logically contiguous addressable blocks of direct access storage device
US5131089A (en) * 1989-06-12 1992-07-14 Grid Systems Corporation Solid state disk drive emulation

Also Published As

Publication number Publication date
EP0387871A3 (de) 1991-06-05
EP0387871B1 (de) 1998-10-07
AU5139890A (en) 1990-09-20
JPH02242451A (ja) 1990-09-26
AU621723B2 (en) 1992-03-19
US5404477A (en) 1995-04-04
CA2012420A1 (en) 1990-09-16
CA2012420C (en) 1996-03-26
EP0387871A2 (de) 1990-09-19
DE69032688D1 (de) 1998-11-12
JP2513024B2 (ja) 1996-07-03

Similar Documents

Publication Publication Date Title
DE69032688T2 (de) Adresssteuerungssystem für erweiterten Speicher
DE3685863T2 (de) Rechnersystem zur steuerung virtueller maschinen.
DE2948285C2 (de) Adressensteuereinrichtung für einen Datenprozessor
DE68913629T2 (de) Satzverriegelungsprozessor für vielfachverarbeitungsdatensystem.
DE69030523T2 (de) Synchronisierung für Multiprozessorsystem
DE3851928T2 (de) Steuerung von asynchron arbeitenden Peripheriegeräten.
DE68921906T2 (de) Verfahren für ein Multiprozessorsystem mit sich selbst zuordnenden Prozessoren.
DE2350884C2 (de) Adreßumsetzungseinheit
DE19728726B4 (de) Robotercontroller und dessen Steuerverfahren
DE69730276T2 (de) Vorrichtung und Verfahren zur Erleichterung der Vermeidung von exzeptionellen bestimmten Zuständen während des Ablaufs eines Programmes
DE3751399T2 (de) Parallelrechner mit verteilten, gemeinsam genutzten Speichern und verteilten, aufgabenaktivierenden Schaltungen.
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
EP0014850B1 (de) Einrichtung zur Erweiterung des Standard-Makroinstruktionssatzes in einer Datenverarbeitungsanlage
DE69030931T2 (de) Mehrfachsequenzprozessorsystem
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE4208924A1 (de) Verfahren zur kommunikation zwischen prozessoren und parallelverarbeitungscomputer hierfuer
CH654943A5 (de) Pruefeinrichtung fuer mikroprogramme.
DE3607889A1 (de) Verfahren zum steuern von unterbrechungen in einem virtuellen maschinensystem und virtuelles maschinensystem zur durchfuehrung des verfahrens
DE68926954T2 (de) Schnittstelle zwischen einer Systemsteuereinheit und einer Dienst-Processoreinheit in einem Digitalrechner
DE19524402C2 (de) Programmausführungssteuereinrichtung mit einer Adressierbarkeit entsprechend einer M-reihigen Pseudo-Zufallszahlenfolge
DE3727017A1 (de) Synchronisiervorrichtung fuer prozessoren
DE69423206T2 (de) Rechnervorrichtung mit Mitteln zum Erzwingen der Ausführung von Befehlen in regelmässiger Folge
DE2350229A1 (de) Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen
DE68926266T2 (de) Datenprozessor mit der Fähigkeit, Unterbrechungen mit hoher Geschwindigkeit zu verarbeiten
DE102005040089B4 (de) Steuervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee