DE69030349T2

DE69030349T2 - Anordnung für Datenflusssteuerung von virtuellen Verbindungen, übertragen über einer asynchronen zeitmultiplexierten Übertragungsstrecke

Info

Publication number: DE69030349T2
Application number: DE69030349T
Authority: DE
Inventors: Bihan Denis Le
Original assignee: Alcatel CIT SA
Current assignee: Alcatel CIT SA
Priority date: 1989-10-12
Filing date: 1990-10-08
Publication date: 1997-07-17
Anticipated expiration: 2010-10-09
Also published as: EP0422549A1; DK0422549T3; EP0422549B1; ATE151216T1; CA2027499A1; ES2100860T3; FR2653284A1; CA2027499C; DE69030349D1; FR2653284B1

Description

Die vorliegende Erfindung betrifft eine Vorrichtung zur Regularisierung des Durchsatzes von virtuellen Schaltkreisen, die einen Übertragungskanal mit asynchroner Zeitmultiplexierung durchlaufen.
Ein Übertragungskanal mit asynchroner Zeitmultiplexierung ist ein Kanal, der Datennachrichten in digitalen Datenstrukturen überträgt, die Zellen genannt werden. Jede Zelle enthält einen Vorspann mit beispielsweise vier Zeichen acht Bits und einen Nachrichtenteil, bestehend aus einer definierten Anzahl von Zeichen, z.B. 32. Auf dem Übertragungskanal folgen solche Zellen ohne Unterbrechung aufeinander. Wenn keine Nachricht zu übermitteln ist, überträgt der Übertragungskanal eine Leerzelle, d.h. eine Zelle gleichen Formats wie eine Nachrichtenzelle, deren vereinbarter Inhalt aber leicht erkennbar ist. Es werden Maßnahmen ergriffen, um eine ausreichende Anzahl solcher leeren Zellen im Fluß von Nachrichtenzellen zu erhalten, da sie insbesondere zur Synchronisierung des Empfangsendes auf das Format der Zellen dienen.
Der Vorspann jeder Nachrichtenzelle enthält in zwei Zeichen beispielsweise eine Information, die für das Empfangsende bestimmt ist und die Richtung definiert, in der der Nachrichtenteil weiter übertragen werden soll. Die beiden anderen Zeichen des Vorspanns enthalten Dienstinformationen und insbesondere eine Information zur Kontrolle des Kodes und zur Fehlererkennung bezüglich der beiden oben erwähnten Zielzeichen. Die gleiche Information findet sich in den Vorspannteilen von unregelmäßig verteilten Zellen, die das gleiche Ziel haben. Dadurch wird eine Art virtueller Schaltkreis identifiziert, der einen Teil der Übertragungskapazität des Übertragungskanals besetzt. Allgemeiner besetzt dieser virtuelle Schaltkreis den Übertragungskanal, indem er ihm einen gewissen Durchsatz bringt, der beispielsweise durch die Anzahl von Zellen je Zeiteinheit gemessen wird und fluktuiert.
Die Erfindung betrifft insbesondere die Regularisierung dieses Durchsatzes, soweit dies möglich ist.
Der Übertragungskanal übermittelt in jedem Augenblick mehrere virtuelle Schaltkreise, deren Zellen unregelmäßig miteinander verschachtelt sind, was im allgemeinen als asynchrone Zeitmultiplexierung bezeichnet wird. Die fluktuierenden Durchsätze der verschiedenen virtuellen Schaltkreise unterscheiden sich voneinander. Die Summe dieser Durchsätze ist durch den maximalen Durchsatz des Übertragungskanals begrenzt. Auch diese Summe fluktuiert, so daß Platz für die Übertragung von Leerzellen verbleibt.
Die Anzahl von virtuellen Schaltkreisen, die getrennt identifiziert werden können, hängt von der Anzahl von Bits ab, die für diese Information im Vorspann der Zellen bestimmt ist. Die maximale Anzahl von virtuellen Schaltkreisen wird ihrerseits unter anderem durch die Anzahl von virtuellen Schaltkreisen bestimmt, zu der man gelangt, indem der Maximaldurchsatz des Übertragungskanals durch den Minimaldurchsatz einer Datenquelle geteilt wird, der einen virtuellen Schaltkreis bilden kann. Diese Anzahl ist sehr hoch und kann 64.000 erreichen.
Da die Übertragung im asynchronen Zeitmultiplexmodus sich auf größere Anwendungsbereiche erstrecken soll, verteilen sich die vorherzusehenden Durchsätze für die Quellen, die einen virtuellen Schaltkreis bilden können, in einem weiten Bereich (beispielsweise von einigen kb/s bis zu einigen hundert Mb/s). Die Anzahl von aktiven virtuellen Schaltkreisen wird jedoch im allgemeinen deutlich kleiner als ihre maximale Anzahl sein.
Die obige Definition der Übertragung im asynchronen Zeitmultiplexmodus soll jedoch nicht auf die Fälle begrenzt sein, in denen die Zellen alle die gleiche Länge haben. Die Verwendung von Zellen unterschiedlicher Länge, die alle ein ganzzahliges Vielfaches einer Basislänge besitzen, ist denkbar, und die dafür erforderlichen Anpassungen liegen im Rahmen der fachmännischen Maßnahmen, was die vorliegende Erfindung angeht.
Ein Übertragungskanal mit asynchroner Zeitmultiplexierung ist also zur Übertragung der von Quellen mit sehr unterschiedlichen und fluktuierenden Durchsätzen gelieferten Daten bestimmt. Ausgangsseitig übertragen Schalt- und Übertragungseinrichtungen die in den Zellen enthaltenen Nachrichten an ihre Zielorte. In Höhe des betrachteten Übertragungskanals muß man also dafür sorgen, daß ausgangsseitig keine Verstopfung erfolgt und daß keine Quelle, ob in Betrugsabsicht oder aufgrund eines Fehlers, auch nicht vorübergehend einen Durchsatz liefert, der den ihr global zugewiesenen Durchsatz übersteigt.
Eine bekannte Lösung dieses Problems ist die Repression. Die Weiterübertragung einer Zelle, deren Durchsatz den dem virtuellen Schaltkreis zugewiesenen globalen Durchsatz übersteigt, wird verhindert, oder zumindest die den Durchsatz übersteigende Zelle wird als solche markiert, so daß sie bei einer Verstopfung im weiteren Verlauf abgewiesen werden kann.
Die vorliegende Erfindung schlägt eine andere Lösung für dieses Problem vor, die im wesentlichen auf einer Regularisierung des Durchsatzes beruht.
Gegenstand der Erfindung ist eine Vorrichtung zur Regularisierung des Durchsatzes von virtuellen Schaltkreisen, die einen Übertragungskanal mit asynchroner Zeitmultiplexierung durchlaufen, wobei die ankommenden Zellen eines Eingangskanals mit asynchroner Zeitmultiplexierung, deren Vorspann eine Zielinformation enthält, die als eine Identität des virtuellen Schaltkreises behandelt werden kann, in einen Zellenspeicher gelenkt werden, der zahlreiche Pufferspeicher für virtuelle Schaltkreise enthält, wobei jede Zelle in den dem virtuellen Schaltkreis, zu dem diese Zelle gehört, zugeordneten Pufferspeicher eingetragen wird und die ausgehenden Zellen eines Ausgangskanals mit asynchroner Zeitmultiplexierung aus diesen Pufferspeichern ausgelesen werden. Eine solche Vorrichtung ist bekannt, beispielsweise aus der Druckschrift IEEE Journal of Selected Areas in Communications, Vol SAC-5 Nº 8, Oktober 1987, Seiten 1315 bis 1326, IEEE New York, USA; M.G.H. Katevenis: "Fast Switching and Fair Control of Congested Flow in Broadband Networks". Die Vorrichtung gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, daß sie Steuermittel enthält, die eine Identität eines virtuellen Schaltkreises empfangen, die aus jeder der ankommenden Zellen entnommen wird, und die Identitäten eines virtuellen Schaltkreises von aufeinanderfolgenden ankommenden Zellen einander zuordnen, so daß die Reihenfolge bestimmt wird, in der diese gleichen Zellen dann aus dem Pufferspeicher für virtuelle Schaltkreise ausgelesen und als ausgehende Zellen weiterübertragen werden, wobei diese Steuermittel die Reihenfolge abhängig von Informationen anpassen, die zu jedem virtuellen Schaltkreis gehören, so daß aufeinanderfolgende ankommende Zellen eines gegebenen virtuellen Schaltkreises, die aus einem gleichen Pufferspeicher eines virtuellen Schaltkreises stammen, mindestens einen Abstand besitzen, der für diesen virtuellen Schaltkreis bestimmt ist, so daß der augenblickliche Durchsatz des virtuellen Schaltkreises ohne Zellenverlust verringert wird.
Die Tatsache, daß die in Pufferspeichern von virtuellen Schaltkreisen ankommenden Zellen registriert werden, erlaubt es der Steuervorrichtung, die auszusendenden Zellen in diesen Pufferspeichern so auszuwählen, daß die Zellen eines bestimmten virtuellen Schaltkreises ein bestimmtes Zeitintervall respektieren, das für diesen virtuellen Schaltkreis typisch ist, so daß das gesetzte Ziel erreicht wird.
Gemäß einem anderen Merkmal der Erfindung werden in dieser Vorrichtung zur Durchsatzregularisierung Zellentakte entsprechend den aufeinanderfolgenden Zeitintervallen, während denen die ausgehenden Zellen auf den Ausgangskanal mit asynchroner Zeitmultiplexierung ausgesendet werden, zyklisch numeriert, und eine Zellentakt-Warteschlange ist jedem solchen Zellentakt mit einer anderen Nummer zugeordnet, wobei die Aussendung von aufeinanderfolgenden Zellen eines gegebenen virtuellen Schaltkreises unter Beachtung des vorbestimmten Intervalls erhalten wird, indem eine Angabe zur Identifizierung dieses virtuellen Schaltkreises in Zellentakt-Warteschlangen, die mindestens einen Abstand gemäß dem bestimmten Intervall besitzen, eingetragen wird, während mit jedem durch seine Nummer identifizierten Zellentakt der Inhalt der dieser Nummer entsprechenden Zellentakt-Warteschlange in eine Sendewarteschlange übertragen wird und jede Angabe eines virtuellen Schaltkreises der Sendewarteschlange der Reihe nach verwendet wird, um aus dem Pufferspeicher des virtuellen Schaltkreises, zu dem sie gehört, eine Zelle auszulesen, die auf den Ausgangsübertragungskanal mit asynchroner Zeitmultiplexierung ausgesendet wird.
So erreicht man ein bestimmtes Intervall zwischen den Zellen eines bestimmten virtuellen Schaltkreises aufgrund der Zuordnung einer auszusendenden Zelle zu einem Zellentakt, der demjenigen folgt, dem die vorhergehende Zelle mit einem solchen Zeitintervall zugewiesen war. Diese Zuweisung besteht darin, den virtuellen Schaltkreis in eine dem gewünschten Zellentakt zugeordnete Warteschlange einzuschreiben, wobei die Warteschlangen der aufeinanderfolgenden Zellentakte schließlich in einer gemeinsamen Sendewartesch lange miteinander verkettet werden. Solche Maßnahmen erlauben es, die Konflikte zu lösen, die von dem gleichzeitigen Übertragungswunsch mehrerer Zellen in einem gleichen künftigen Zellentakt gebildet werden.
Gemäß einem anderen Merkmal der Erfindung wird beim Aussenden einer ausgehenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem die Zelle gehört, mindestens eine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt- Warteschlange eingetragen, die ausgehend vom laufenden Zellentakt oder dem Zellentakt, dem die ausgehende gesendete Zelle, deren Identität hierzu gespeichert worden war, zugewiesen wurde, unter Berücksichtigung einer dem virtuellen Schaltkreis, zu dem die ausgehende Zelle gehört, zugeordneten Geschwindigkeitsangabe ausgewählt wird.
Gemäß einem anderen Merkmal der Erfindung wird beim Aussenden einer ausgehenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem die Zelle gehört, mindestens eine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt-Warteschlange eingetragen, die ausgehend vom laufenden Zellentakt oder dem Zellentakt, dem die ausgehende gesendete Zelle, deren Identität hierzu gespeichert worden war, vorher zugewiesen wurde, unter Berücksichtigung einer Geschwindigkeitsangabe ausgewählt wird, welche dem virtuellen Schaltkreis zugewiesen ist, zu dem die ausgehende Zelle gehört, sowie unter Berücksichtigung einer Angabe, die vom für diesen virtuellen Schaltkreis beobachteten Durchsatz abhängt.
Gemäß einem weiteren Merkmal der Erfindung wird beim Empfang einer ankommenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem diese ankommende Zelle gehört, keine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt- Warteschlange eingetragen, die ausgehend vom laufenden Zellentakt bestimmt wird.
Gemäß einem weiteren Merkmal der Erfindung wird beim Empfang einer ankommenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem diese ankommende Zelle gehört, keine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt- Warteschlange eingetragen, die aufgrund des laufenden Zellentakts und einer Geschwindigkeitsangabe bestimmt wird, die zum betreffenden virtuellen Schaltkreis gehört.
Gemäß einem weiteren Merkmal der Erfindung ist die vom Durchsatz abhängige Angabe ein Maß für den Belegungsgrad des Pufferspeichers des virtuellen Schaltkreises der betrachteten Zelle.
Gemäß einem weiteren Merkmal der Erfindung ist für einen Belegungsgrad mindestens des Pufferspeichers eines virtuellen Schaltkreises eine Zählangabe vorgesehen, die beim Aussenden jeder diesem virtuellen Schaltkreis zugehörenden Zelle inkrementiert wird, wenn der Belegungsgrad überschritten wird, und rückwärtsgezählt wird, wenn er nicht erreicht wird, wobei die Zählangabe einen Maximalwert hat, der bei mehrfachem Überschreiten des Belegungsgrads erreicht wird und dann eine Geschwindigkeitsangabe entsprechend einem größeren Abstand der Zellen dieses virtuellen Schaltkreises am Ausgang der Durchsatzregularisierungsvorrichtung wirksam werden läßt.
Die Erfindung wird nun im einzelnen anhand eines die Erfindung nicht einschränkenden Ausführungsbeispiels und der beiliegenden Zeichnungen näher erläutert.
Figur 1 zeigt das Blockdiagramm eines Ausführungsbeispiels der Vorrichtung zur Regularisierung des Durchsatzes gemäß der Erfindung.
Figur 2 zeigt eine Ausführungsform der Steuervorrichtung MC aus Figur 1.
Anhand von Figur 1 wird zuerst der allgemeine Aufbau eines Ausführungsbeispiels der vorliegenden Erfindung erläutert.
Ein asynchroner Zeitmultiplexkanal mit einem Eingang mtr ist an eine Empfangslogik LR gekoppelt. Dieser Multiplexkanal ist beispielsweise von der oben erläuterten Art. Er liefert aufeinanderfolgend ankommende Zellen mit einem Vorspann, der eine Nummer eines virtuellen Schaltkreises enthält.
Ein asynchroner Zeitmultiplex-Ausgangskanal mte ist an eine Sendelogik LE gekoppelt. Dieser Kanal ist von der gleichen Art wie der Eingangskanal mtr. Die Sendelogik LE liefert auf den Kanal aufeinanderfolgend ausgehende Zellen, die normalerweise alle ankommenden Zellen umfassen.
Die Empfangslogik LR ist an einen Zellenspeicher MT gekoppelt, der einen Pufferspeicher MA1, MA2, .., MAn für jeden virtuellen Schaltkreis besitzt. Eine Speicherverwaltungsvorrichtung GMT ist dem Zellenspeicher MT zugeordnet. Genauer betrachtet weist in dem Zellenspeicher MT die Speicherverwaltungsvorrichtung GMT jedem aktiven virtuellen Schaltkreis auf den Kanälen mtr, mte einen Pufferspeicher mit ausreichender Größe für die nachfolgend erläuterten Zwecke zu. Alles läuft dann so ab, als ob jeder mögliche virtuelle Schaltkreis einen eigenen Pufferspeicher im Zellenspeicher MT besäße. Solche Maßnahmen sind an sich bekannt.
Die wesentliche Aufgabe der Empfangslogik LR ist es, die vom Eingangskanal mtr ankommenden Zellen in die jeweiligen Pufferspeicher einzuordnen. Hierzu notiert die Logik die in einer ankommenden Zelle enthaltene Nummer des virtuellen Schaltkreises, identifiziert den entsprechenden Pufferspeicher in Verbindung mit der Speicherverwaltungsvorrichtung GMT und bestimmt die Adresse dieses virtuellen Schaltkreises im Pufferspeicher, an der die ankommende Zelle gespeichert werden soll.
Die Sendelogik LE liest die auszusendenden Zellen aus der Warteschlange MA1, MA2, ... MAn im Speicher MT. Die wesentliche Aufgabe liegt in der Bestimmung der Reihenfolge, in der die empfangenen und im Pufferspeicher enthaltenen Zellen wieder ausgesendet werden sollen, damit die Zellen eines gegebenen virtuellen Schaltkreises geeignete Abstände voneinander auf dem Ausgangskanal mte besitzen.
Global liefert der Eingangskanal mtr, der von der oben angegebenen Art ist, einen Fluß von Zellen, die vorübergehend im Zellenspeicher MT gespeichert werden, ehe sie auf den Ausgangskanal mte weitergegeben werden. Der globale ankommende Durchsatz und der globale ausgehende Durchsatz sind gleich. Sind die Abstände zwischen den Zellen der virtuellen Schaltkreise zufriedenstellend, dann werden die Zellen, die in einer gewissen Reihenfolge vom Eingangskanal mtr empfangen und im Zellenspeicher MT gespeichert wurden, in der gleichen Reihenfolge auf den Ausgangskanal mte weiterübertragen, so daß die beschriebene Vorrichtung praktisch nichts bewirkt.
Wie jedoch eingangs untersucht wurde, kommt es vor, daß die ankommenden Zellen den vorgeschriebenen Abstand nicht einhalten. Die erfindungsgemäße Vorrichtung enthält daher Mittel in der Empfangslogik LR, in der Sendelogik LE und in einer Steuervorrichtung MC, um die Respektierung eines gewissen Abstands zwischen den Zellen jedes der virtuellen Schaltkreise auf dem ausgehenden Kanal mte zu erzwingen.
Ganz allgemein wird dies einfach durch die Verwendung einer Steuervorrichtung MC erreicht, die eine Sendewarteschlange vom FIFO-Typ (FIFO - First In - First Out) enthält. In dieser Warteschlange schreibt die Empfangslogik LR die Speicheradressen der ankommenden Zellen nacheinander ein, während die Sendelogik LE die aufeinanderfolgenden Speicheradressen der auszusendenden Zellen verwendet. Man kann nun dafür sorgen, daß die Aussendung auf den Empfang mit einer Verzögerung um eine bestimmte Anzahl von Zellen folgt. Solange die Abstände zwischen den ankommenden Zellen zufriedenstellend sind, erfolgt die Aussendung der ankommenden Zellen in der Reihenfolge ihres Eintreffens. Werden die Abstände zwischen Zellen eines bestimmten virtuellen Schaltkreises kleiner als ein bestimmter Wert, dann verzögert man den Eintrag der Speicheradressen in die Sendewarteschlange, so daß der gewünschte Abstand erzwungen wird.
Die Erfindung schlägt auch eine Ausführungsform der Steuervorrichtung vor, die allgemein in Figur 2 dargestellt ist. Sie enthält im wesentlichen einen Taktgeber HG, einen Zellenzähler CTC und Speicherzonen.
Der Taktgeber HG ist eine Zeitbasis, die mit den auf dem ankommenden Multiplexkanal mtr empfangenen Signalen synchronisiert ist und unter anderen ein Signal CV liefert, das den Beginn eines repetitiven Zeitintervalls identifiziert und Zellentakt genannt wird, dessen Dauer der Dauer des Empfangs oder der Aussendung einer Zelle entspricht.
Der Zellentaktzähler CTC ist ein zyklischer Zähler mit N Zählpositionen (N ist eine ganze Zahl und vorzugsweise gleich einer Potenz von 2), der mit jedem Zellentakt eine Zellentaktnummer ntc liefert, die nacheinander die verschiedenen Werte von 0 bis N-1 annimmt.
Außerdem empfängt die Vorrichtung MC in Figur 2 von der Empfangslogik LR die Identität NCV des virtuellen Schaltkreises, zu dem die empfangene Zelle gehört.
Die Speicherzonen der Vorrichtung MC enthalten:
- eine Tabelle von Zellentakt-Warteschlangen FAVE mit N Stellen, nämlich einer je Zellentaktnummer, die die Identität FAF eines ersten virtuellen Schaltkreises, der eine Zelle aussenden will, die Identität FAL eines letzten virtuellen Schaltkreises, der eine Zelle aussenden will, sowie ein Bit FAV enthält, das zur Markierung einer leeren Warteschlange dient,
- eine Sendetabelle FAVR, die die Identität FVF eines ersten virtuellen Schaltkreises, der eine Zelle aussenden will, und die Identität FVL eines letzten virtuellen Schaltkreises enthält, das eine Zelle aussenden will,
- eine Tabelle bezüglich des Pufferbeginns eines virtuellen Schaltkreises FCVF, die eine Speicherstelle je virtuellen Schaltkreis besitzt, wobei jede Speicherstelle die Adresse FFF einer Pufferspeicherstelle dieses virtuellen Schaltkreises enthält, an der eine erste auszusendende Zelle dieses virtuellen Schaltkreises gespeichert ist,
- eine Tabelle für das Ende der Pufferung des virtuellen Schaltkreises FCVL mit einer Speicherstelle je virtuellen Schaltkreis, wobei jede Stelle die Adresse FFL einer Pufferspeicherstelle dieses virtuellen Schaltkreises enthält, an der eine letzte auszusendende Zelle dieses virtuellen Schaltkreises gespeichert ist,
- eine Tabelle bezüglich der Belegung des Pufferspeichers für virtuelle Schaltkreise FCVR mit einer Speicherstelle je virtuellen Schaltkreis, wobei jede Speicherstelle ein Konto FFB der Anzahl von Zellen dieses virtuellen Schaltkreises enthält, die im Pufferspeicher dieses virtuellen Schaltkreises gespeichert sind,
- eine Geschwindigkeitstabelle FCVV mit einer Speicherstelle je virtuellen Schaltkreis, wobei jede Stelle mindestens zwei Geschwindigkeitsangaben indv1 und indv2 enthält, die in Verbindung mit diesem virtuellen Schaltkreis wie nachfolgend erläutert zu verwenden sind,
- eine Verkettungstabelle FCVN mit einer Speicherstelle je virtuellen Schaltkreis, wobei jede Stelle die Identität FFN eines anderen virtuellen Schaltkreises enthält, mit dem der betreffende virtuelle Schaltkreis verkettet ist.
Wenn eine Zelle auf dem Eingangskanal mtr empfangen wird, wendet sich die Empfangslogik LR in Verbindung mit der Speicherverwaltungsvorrichtung GMT an die Vorrichtung MC über eine Verbindung LLR, indem sie unter anderem die aus dem Vorspann der Zelle entnommene Identität NCV des virtuellen Schaltkreises liefert, zu dem die Zelle gehört. Als Antwort liest die Vorrichtung MC die Tabelle FCVL und erhält die Adresse FFL im Zellenspeicher MT (in dem dem virtuellen Schaltkreis durch die Speicherverwaltungsvorrichtung GMT zugewiesenen Pufferspeicher) der Speicherstelle, an der die letzte für diesen virtuellen Schaltkreis empfangene Zelle gespeichert wurde. Nach der Inkrementierung (Modulo der Erweiterung des Pufferspeichers des virtuellen Schaltkreises mit Hilfe der Vorrichtung GMT, die über die Verbindung LLG konsultiert wurde) ergibt sich die Adresse, an der im Zellenspeicher MT die ankommende Zelle gespeichert werden soll. Diese Adresse wird nach der Inkrementierung FFL+1 in der Tabelle FCVL an der Stelle eingetragen, von der sie gelesen wurde.
Außerdem liest die Vorrichtung MC die Tabelle FCVR hinsichtlich der Identität des virtuellen Schaltkreises NCV und empfängt die Anzahl FFB von im Zellenspeicher MT bereits gespeicherten Zellen des virtuellen Schaltkreises. Diese Anzahl wird auch inkrementiert, ehe sie wieder an der gleichen Stelle eingetragen wird.
Außerdem wird die Zahl FFB überprüft, ehe sie beispielsweise inkrementiert wird, Ist sie ungleich Null, dann ist keine besondere Aktion erforderlich. Die Empfangslogik LR beschränkt sich darauf, die ankommende Zelle im Zellenspeicher MT an der Adresse FFL+1 wie oben angegeben zu speichern. Ist die Zahl FFB Null, dann ist die im Pufferspeicher des virtuellen Schaltkreises gespeicherte Zelle dort nicht nur die letzte, sondern auch die erste Zelle. Daher wird die Tabelle für den Pufferungsbeginn des virtuellen Schaltkreises FCVF an der Adresse NCV ebenso wie die Tabelle FCVL gelesen, und die Adresse FFL+1 wird als neue Adresse FFF eingetragen.
Weiter muß im Fall, daß die Zahl FFB Null ist, die empfangene Zelle einem Zellentakt für die Wiederaussendung zugewiesen werden. Hierzu schreibt die Vorrichtung MC die Identität NCV des virtuellen Schaltkreises in die Warteschlangentabelle FAVE ein. Genauer betrachtet adressiert die Vorrichtung MC die Tabelle FAVE mit einer Adressenangabe NTC, die von der durch den Zähler CTC gelieferten laufenden Zellentaktnummer abgeleitet ist, beispielsweise durch Addition von mindestens einer Einheit. An der durch diese Adressenangabe NTC bezeichneten Stelle in der Tabelle FAVE liest die Vorrichtung MC die Identität FAF des ersten virtuellen Schaltkreises, der eine Zelle aussenden will, und die Identität FAL des letzten virtuellen Schaltkreises, der eine Zelle aussenden will, die diesem Zellentakt zugeordnet sind, sowie das Bit FAV. Die Vorrichtung MC speichert als neue Identität FAL die Nummer NCV des betreffenden virtuellen Schaltkreises. Außerdem wird die Identität FAL zur Adressierung der Tabelle FCVN und zur Einspeicherung der Identität NCV als Verkettungsangabe FFN in diesen Speicher verwendet. Wenn jedoch das Bit FAV angibt, daß die Warteschlange leer war, entfällt diese letztgenannte Operation, und die Identität NCV wird als Identität FAF in die Tabelle FAVE an der Adresse NTC eingetragen, während das Bit FAV dort seinen Zustand wechselt, um nun anzugeben, daß die Warteschlange nicht leer ist.
So wird die Nummer des betreffenden virtuellen Schaltkreises in einer dem nächsten Zellentakt zugewiesenen Warteschlange verkettet, dessen Anfang die Identität FAF und dessen Ende die Identität FAL hat, wobei die Verkettung durch das Eintragen der Nummern von virtuellen Schaltkreisen in die Tabelle FCVN materialisiert wird. Dieses Verfahren ist bekannt.
Gemäß einer Variante wird anstelle der Verkettung der Nummer des virtuellen Schaltkreises im nächsten Zellentakt auch die Tabelle FCVV gelesen und liefert von der dem betreffenden virtuellen Schaltkreis gehörenden Stelle, die als Antwort auf die Nummer NCV des virtuellen Schaltkreises gelesen wurde, eine Geschwindigkeitsangabe indv1, die zur laufenden Zellentaktnummer ntc hinzugefügt wird. Die Summe ntc+indv1 liefert dann die Adresse NTC. Die Angabe der Geschwindigkeit indv1, bei der es sich in Wirklichkeit um einen Abstandswert zwischen Zellen handelt, der anzuwenden ist, wenn der Pufferspeicher des virtuellen Schaltkreises praktisch leer ist, dient dazu, im Pufferspeicher eine erste empfangene Zelle des virtuellen Schaltkreises festzuhalten,
um die Anwendung des Spreizungsprozesses hervorzurufen, der nachfolgend erläutert wird.
Parallel wird wie im vorhergehenden Fall die gelesene Zelle an einer Stelle des Zellenspeichers MT mit der Adresse FFL+1 eingespeichert.
Alle empfangenen Zellen werden auf diese Weise gespeichert. Eine erste Zelle eines virtuellen Schaltkreises, die vorliegt, wenn der Pufferspeicher dieses virtuellen Schaltkreises leer ist, wird wie oben erläutert verkettet. Nachfolgende Zellen, die auftreten, während der Pufferspeicher nicht mehr leer ist, werden nicht auf diese Weise verkettet. Sie werden später verkettet, und zwar auf andere Weise, wie nun anhand der Beschreibung des Sendeprozesses erläutert wird.
Wenn eine Zelle auf dem Ausgangskanal mte ausgesendet werden soll, wendet sich die Sendelogik LE an die Vorrichtung MC.
Ausgehend von der vom Zähler CTC gelieferten Nummer liest die Vorrichtung MC die Tabelle FAVE. Die Angabe FVF bezeichnet einen virtuellen Schaltkreis, dessen Pufferspeicher eine auszusendende Zelle enthält. Um dazu Zugang zu erlangen, wird die Angabe FVF zur Adressierung der Pufferungs-Anfangstabelle FCVF verwendet, die dann eine Angabe FFF, also die Adresse der Speicherstelle im Pufferspeicher liefert, die diesem virtuellen Schaltkreis zugeordnet ist und die auszusendende Zelle enthält. Diese Adresse wird an die Sendelogik LE über die Verbindung LLE geliefert und dient dem Auslesen und Übertragen der Zelle. Außerdem wird auch die Zelle FCVR gelesen, und die Angabe FFB wird rückwärts gezählt. Diese Angabe kann dann Null werden und die Verkettung des virtuellen Schaltkreises über die Tabellen FAVE und FCVN beim Eintreffen einer späteren Zelle wie oben beschrieben hervorrufen. Außerdem wird die Adresse FFF inkrementiert (Modulo der Erweiterung des Pufferspeichers des virtuellen Schaltkreises mit Hilfe der über die Verbindung LLG konsultierten Vorrichtung GMT), wodurch eine Angabe FFF+1 geliefert wird, die in der Pufferungsanfangstabelle FCVF als neue Angabe FFF gespeichert wird.
Außerdem dient die gleiche Angabe FVF zur Adressierung der Verkettungstabelle FCVN. Diese Tabelle liefert an der angegebenen Adresse die Identität FFN eines in der Sendewarteschlange nachfolgenden virtuellen Schaltkreises, die dann in die Tabelle FAVR als neue Angabe FVF in Hinblick auf die Übertragung der nächstfolgenden Zelle eingetragen wird. Die Kombination der Tabellen FAVR und FCVN liefert so die Liste der virtuellen Schaltkreise, die die auszusendenden Zellen in der Reihenfolge liefern sollen. Wenn die Liste leer ist, bewirken einfache Mittel die Übertragung von Leerzellen. Dies wird nicht weiter erläutert.
Andererseits adressiert die Vorrichtung MC die Warteschlangentabelle FAVE aufgrund der Nummer ntc, um dort die Identität FAF, die den Anfang der Warteschlange der dem betreffenden Zellentakt zugeordneten virtuellen Schaltkreise bildet, und die Identität FAL zu lesen, die deren Ende bildet, es sei denn, daß das Bit FAV angibt, daß die Warteschlange leer ist. Außerdem wird die Identität FVL, die aus der Tabelle FAVR stammt, zur Adressierung der Tabelle FCVN verwendet. An der fraglichen Adresse der Tabelle FCVN wird die Identität FAF eingetragen, während die Identität FAL in die Tabelle FAVR als neue Angabe FVL eingetragen wird und das Bit FAV an der Stelle,die gerade in der Tabelle FAVE gelesen wurde, umgeschaltet wird, um anzugeben, daß die Warteschlange leer ist. Dies führt zu einer Verkettung der Gesamtheit der dem betrachteten Zellentakt zugeordneten Warteschlange in der Warteschlange der virtuellen Schaltkreise, die Zellen auszusenden haben. Es sei bemerkt, daß eine solche Verkettung auch erfolgen kann, ehe die Sendewarteschlange ausgewertet wird, um die Aussendung einer ausgehenden Zelle zu bewirken. Wenn natürlich das ursprünglich aus der Tabelle FAVE ausgelesene Bit FAV angegeben hat, daß die betrachtete Zellentakt-Warteschlange leer war, entfallen natürlich die beschriebenen Verkettungsoperationen in der Sendewarteschlange.
Da eine Zelle eines virtuellen Schaltkreises gerade ausgesendet wurde, muß noch die Aussendung einer eventuellen nachfolgenden Zelle des gleichen virtuellen Schaltkreises gestartet werden. Hierzu muß man ausgehend von der Identität dieses virtuellen Schaltkreises FVF, die von der Tabelle FAVR geliefert wurde, die Pufferbelegungstabelle FCVR und die Geschwindigkeitstabelle FCVV befragen. Erstere liefert eine Angabe über die Anzahl von wartenden Zellen im Pufferspeicher des virtuellen Schaltkreises. Je größer diese Zahl ist, umso höher muß die Sendegeschwindigkeit für Zellen des virtuellen Schaltkreises sein, d.h. umso geringer muß das Intervall zwischen ihnen sein. Beispielsweise liefert die Tabelle FCVV zwei Angaben indv1 und indv2, die je einem Belegungsniveau des Pufferspeichers des virtuellen Schaltkreises zugeordnet sind. Diese Angaben können die Anzahl von Zellentakten bezeichnen, die auftreten müssen, ehe die nächste Zelle des virtuellen Schaltkreises ausgesendet wird. Wenn die Belegung gering ist (FFB liegt unter einem festen Schwellwert, der z.B. gleich der Hälfte des Inhalts eines Pufferspeichers ist), wird die Angabe indv1 verwendet. Die Vorrichtung MC bildet die Summe ntc+indv1 und benutzt sie zur Adressierung der Tabelle FAVE. Die Identität FAL des letzten diesem Zellentakt zugeordneten virtuellen Schaltkreises wird zur Adressierung der Tabelle FCVN und zur Einspeicherung der Identität des betreffenden virtuellen Schaltkreises FAF, der aus der Tabelle FAVE an der Adresse ntc gelesen wurde, an dieser Adresse verwendet wird. Diese letztgenannte Identität wird in die Tabelle FAVE an der Adresse ntc+indv1 als neue Adresse FAL eingetragen, während das Bit FAV an der gleichen Adresse nötigenfalls umgeschaltet wird, um anzugeben, daß die Warteschlange nicht leer ist. Diese Operationen führen zu einer Verkettung des virtuellen Schaltkreises im Zellentakt ntc+indv1. Wenn die Belegung des Pufferspeichers des virtuellen Schaltkreises höher ist, kann natürlich die Abgabe indv2 angewendet werden und die Verkettung dieses virtuellen Schaltkreises bewirken, indem er einem näheren Zellentakt ntc+indv2 zugeordnet wird usw. Die durch die Angaben indv1, indv2 usw. spezifizierten Intervalle zwischen Zellen berücksichtigen die Übertragungsgeschwindigkeit des virtuellen Schaltkreises. Es sei bemerkt, daß dieses Intervall höchstens gleich N ist, was selbst für virtuelle Schaltkreise mit geringem Durchsatz nicht stört.
Eine zusätzliche Maßnahme der erfindungsgemäßen Regulierungsvorrichtung, wie sie oben beschrieben wurde, ist gestrichelt in Figur 2 angedeutet. Es handelt sich um eine Tabelle FCVC mit einer Speicherstelle je virtuellen Schaltkreis, in der mindestens eine Zählangabe wie z.B. CPT1, CPT2 usw. enthalten ist. Dieser Speicher wird beim Aussenden einer Zelle durch die Angabe FVF adressiert, die von der Sendewarteschlange (Tabelle FAVR) geliefert wird. Die Zählangabe CPT1 wird abhängig von der Anzahl von wartenden Zellen in dem Pufferspeicher des virtuellen Schaltkreises rückwärts oder vorwärts gezählt, der von der Angabe FFB aus der Tabelle FCVR stammt. Der Zähler CPT1 wird rückwärtsgezählt (nur bis Null), wenn der Belegungsgrad des Pufferspeichers gering ist, der beispielsweise durch die Verwendung der Geschwindigkeitsangabe indv1 gekennzeichnet ist. Der Zähler wird vorwärtsgezählt, wenn der Belegungsgrad höher ist. Andere ähnliche Zählangaben können höheren Grenzen des Belegungsgrads zugeordnet sein. Jede zusätzliche Zählangabe hat dann eine verringerte Kapazität bezüglich der vorhergehenden. Diese verschiedenen Zählangaben bewerten so je einen Mittelwert des Vorliegens des ankommenden Schaltkreises bei einem bestimmten Niveau, während die Gesamtheit dieser Zählangaben einen Sollbereich zwischen Durchsatz und Zeit definiert. Bleibt der Durchsatz des virtuellen Schaltkreises allzu lange auf einem bestimmten Niveau, dann erreicht die entsprechende Zählangabe ihren Höchstwert. Es ist dann leicht, die Begrenzung der Zeit zu verfügen, während der der Durchsatz im Mittelwert auf jedem gegebenen Niveau bleiben kann, indem entsprechend die Zählkapazität der entsprechenden Zählangabe definiert wird und indem vorgesehen wird, daß, wenn die Zählangabe dieses Niveaus ihren Höchstwert erreicht, nicht die Geschwindigkeitsangabe, die normalerweise für dieses Niveau gilt, zum Beispiel indv2, gewählt wird, sondern man wählt eine Angabe, die zu einem geringeren Ausgangsdurchsatz führt, z.B. indv1. Im Ergebnis stellt man eine rasche Zunahme der Belegung des Pufferspeichers fest, wenn der Eingangsdurchsatz nicht abnimmt, und damit eine spätere Ausscheidung von überzähligen Zellen.
Zusammengefaßt wird jede ankommende Zelle im Pufferspeicher des virtuellen Schaltkreises gespeichert, zu dem sie gehört. Die ausgehenden Zellen werden in zyklisch durchgezählten Zellentakten ausgesendet. Eine Zellentakt-Warteschlange ist jedem Zellentakt zugeordnet. Eine Sendewarteschlange ist dem Ausgangskanal zugeordnet und wird durch die Zellentakt-Warteschlangen gespeist.
Eine erste ankommende Zelle eines gegebenen virtuellen Schaltkreises führt zuerst zum Einschreiben des virtuellen Schaltkreise in die Warteschlange eines Zellentakts, der auf den folgt, an dem sie angekommen ist. Wenn dieser Zellentakt erreicht ist, wird die entsprechende Zellentakt- Warteschlange am Ende der Sendewarteschlange eingereiht. Wenn der virtuelle Schaltkreis in der Sendewarteschlange an der Reihe ist, liefert er die betreffende Zelle, die dann als ausgehende Zelle ausgesendet wird.
Wenn die Durchsätze der virtuellen Schaltkreise gering sind, wird jede Zelle wieder ausgesendet, ehe eine Nachfolgezelle auftritt, so daß alle Zellen wie oben beschrieben behandelt werden und die ankommenden Zellen in derselben Reihenfolge wieder ausgesendet werden, in der sie ankommen.
Sobald eine Zelle auftritt, ehe die vorhergehende übertragen wurde, wird diese zweite Zelle nur im Pufferspeicher gespeichert. Wird die erste Zelle wieder ausgesendet, dann führt das Vorliegen einer zweiten Zelle zum Eintragen des virtuellen Schaltkreises in eine Warteschlange auf einen künftigen Zellentakt, der aufgrund der eigenen Geschwindigkeitsangabe des virtuellen Schaltkreises bestimmt wird. Die zweite Zelle wird also mit einem bestimmten Mindestabstand bezüglich der ersten wieder ausgesendet. Gleiches gilt ggf. für nachfolgende Zellen, bis man zu dem ursprünglich dargestellten Betrieb zurückkehrt. Indem ein Mindestabstand vorgegeben wird, führt das beschriebene System zu einer Regularisierung des Durchsatzes des virtuellen Schaltkreises, indem extreme Durchsatzspitzen eliminiert werden. Es sei bemerkt, daß man auf einfache Weise den ausgesendeten Zellen einen definierten mittleren Abstand und nicht einen Mindestabstand geben kann. Dazu reicht es, den Zellentakt zu bestimmen, dem ein virtueller Schaltkreis für die Aussendung einer nächsten Zelle im Zeitpunkt der Aussendung einer laufenden Zelle zugeordnet ist, und zwar nicht, wie oben angegeben, durch einen Ausdruck wie z.B. ntc+indv1 oder ntc+indv2, wobei ntc den laufenden Zellentakt bezeichnet, sondern durch einen Ausdruck wie z.B. NTC(i+1) = NTCi+indv1 oder NTCi+indv2. Hierbei ist NTCi der Zellentakt, dem die laufende Zelle vorher zugewiesen war. Hierzu reicht es, die Information NTCi einer zusätzlichen Tabelle ähnlich der Tabelle FCVF zu konservieren und im Augenblick der Berechnung von NTC(i+1) zu lesen. So wären die aufeinanderfolgenden Zellen eines gegebenen virtuellen Schaltkreises Zellentakten zugeordnet, die gleichmäßige Abstände von indv1 oder indv2 hätten und damit mit tatsächlichen Abständen ausgesendet würden, die im Mittel auf einem regelmäßigen Abstand beruhen und nur durch die Ungleichheiten der Zellentakt-Warteschlangen gestört werden. Natürlich ist der oben angegebene Ausdruck NTC(i+1) nur anwendbar, sofern er einen Wert liefert, der einen nach dem laufenden Zellentakt ntc liegenden späteren Zellentakt bezeichnet. Daher kann man Korrekturmittel für den Wert NTC(i+1) vorsehen, damit dies in allen Fällen gilt.
Es sei beiläufig erwähnt, daß der Pufferspeicher eines virtuellen Schaltkreises ausreichend groß sein kann, um praktisch nie voll zu sein, insbesondere aufgrund der Verwendung einer dynamischen Speicherverwaltungsvorrichtung GMT. Wenn dieses Stadium aber erreicht ist, kann auch vorgesehen sein, daß alle überzähligen Zellen einfach ignoriert werden. Man kommt leicht zu diesem Ergebnis, indem beispielsweise überprüft wird, ob die Angabe FFL+1 der Angabe FFF entspricht, und indem dann die Einschreiboperation blockiert wird, die ein Überschreiben von Daten im entsprechenden Pufferspeicher des virtuellen Schaltkreises hervorrufen würde.
Außerdem berücksichtigt die Bestimmung des Zellentakts, dem die zweite oben erwähnte Zelle zugeordnet ist, auch den Durchsatz des virtuellen Schaltkreises, der beispielsweise durch den Belegungsgrad des Pufferspeichers des virtuellen Schaltkreises ausgedrückt wird. Wenn dieser Belegungsgrad stabil ist, bedeutet dies, daß der ankommende Durchsatz berücksichtigt wird. Die Zunahme des ankommenden Durchsatzes führt zu einer beschränkten Zunahme des ausgehenden Durchsatzes. Dieses System führt dazu, daß die Regularisierung des Durchsatzes auch bei hohen Durchsatzspitzen beibehalten bleibt. Die Wahl des Belegungsgrads des Pufferspeichers als Maß für den Durchsatz erfolgt nur aus Gründen der Einfachheit, denn der Durchsatz könnte auch auf andere Art bewertet werden.
Die Empfangslogik LR, die Sendelogik LE, die Speicherverwaltungsvorrichtung GMT und die Steuervorrichtung MC sind im wesentlichen Datenverarbeitungsvorrichtungen logischer Art. Es ist nicht notwendig, diese im einzelnen zu beschreiben. Gemäß dem derzeitigen Stand der Technik bereitet ihre Realisierung dem Fachmann keine Schwierigkeiten. Sie wird auf der Verwendung von programmierten Prozessoren beruhen, deren Leistungen an die verfügbaren Rechenzeiten angepaßt sind, um die aufgezählten Operationen unter Berücksichtigung des Durchsatzes der Multiplexverbindungen abzuwickeln. Bei einem größeren Bedarf kann eine mehr oder minder große Zahl von Prozessoren vorgesehen sein, die sich die beschriebenen Operationen aufteilen. Man kann sich auch eine Vorrichtung vorstellen, die für mehrere Eingangs- und Ausgangskanäle tätig wird. Man kann sogar in Betracht ziehen, die Vorrichtung einem asynchronen Zeitmultiplexkanalschalter zuzuordnen oder in ihn einzubauen.
Übrigens wurden die Initialisierungsoperationen nicht erwähnt, deren Notwendigkeit offenkundig ist und deren Realisierung auf diesem Gebiet dem Fachmann bekannt ist.
Ganz allgemein soll die obige Beschreibung nur als nicht beschränkendes Beispiel dienen, und zahlreiche Varianten können, ohne den Rahmen der Erfindung zu verlassen, in Betracht gezogen werden.

Claims

1. Vorrichtung zur Regularisierung des Durchsatzes von virtuellen Schaltkreisen, die einen Übertragungskanal mit asynchroner Zeitmultiplexierung durchlaufen, wobei die ankommenden Zellen eines Eingangskanals (mtr) mit asynchroner Zeitmultiplexierung, deren Vorspann eine Zielinformation enthält, die als eine Identität des virtuellen Schaltkreises behandelt werden kann, in einen Zellenspeicher (MT) gelenkt werden, der zahlreiche Pufferspeicher für virtuelle Schaltkreise (MA1, MA2, ... MAn) enthält, wobei jede Zelle in den dem virtuellen Schaltkreis, zu dem diese Zelle gehört, zugeordneten Pufferspeicher eingetragen wird und die ausgehenden Zellen eines Ausgangskanals (mte) mit asynchroner Zeitmultiplexierung aus diesen Pufferspeichern (MA1, MA2, .. MAn) ausgelesen werden, dadurch gekennzeichnet, daß die Vorrichtung Steuermittel (MC) enthält, die eine Identität (NCV) eines virtuellen Schaltkreises empfangen, die aus jeder der ankommenden Zellen entnommen wird und die Identitäten eines virtuellen Schaltkreises von aufeinanderfolgenden ankommenden Zellen einander zuordnen, so daß die Reihenfolge bestimmt wird, in der diese gleichen Zellen dann aus dem Pufferspeicher für virtuelle Schaltkreise (MA1, MA2,. .. MAn) ausgelesen und als ausgehende Zellen weiterübertragen werden, wobei diese Steuermittel die Reihenfolge abhängig von Informationen (FCVV) anpassen, die zu jedem virtuellen Schaltkreis gehören, so daß aufeinanderfolgende ankommende Zellen eines gegebenen virtuellen Schaltkreises, die aus einem gleichen Pufferspeicher eines virtuellen Schaltkreises stammen, im Mittel mindestens einen Abstand besitzen, der für diesen virtuellen Schaltkreis bestimmt ist, so daß der augenblickliche Durchsatz des virtuellen Schaltkreises ohne Zellenverlust verringert wird,

2. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 1, dadurch gekennzeichnet, daß Zellentakte entsprechend den aufeinanderfolgenden Zeitintervallen, während denen die ausgehenden Zellen auf den Ausgangskanal mit asynchroner Zeitmultiplexierung ausgesendet werden, zyklisch numeriert sind (ntc) und daß eine Zellentakt-Warteschlange (FAVE, FCVN) jedem solchen Zellentakt mit einer anderen Nummer zugeordnet ist, wobei die Aussendung von aufeinanderfolgenden Zellen eines gegebenen virtuellen Schaltkreises unter Beachtung des vorbestimmten Intervalls erhalten wird, indern eine Angabe (FAF, FAL, FFN) zur Identifizierung dieses virtuellen Schaltkreises in Zellentakt-Warteschlangen, die für mindestens einen Abstand gemäß dem bestimmten Intervall besitzen, eingetragen wird, während mit jedem durch seine Nummer identifizierten Zellentakt der Inhalt der dieser Nummer entsprechenden Zellentakt-Warteschlange in eine Sendewarteschlange (FAVR, FCVN) übertragen wird und jede Angabe eines virtuellen Schaltkreises (FVF, FVL, FFN) der Sendewarteschlange der Reihe nach verwendet wird, um aus dem Pufferspeicher des virtuellen Schaltkreises, zu dem sie gehört, eine Zelle auszulesen, die auf den Ausgangsübertragungskanal (mte) mit asynchroner Zeitmultiplexierung ausgesendet wird.

3. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 2, dadurch gekennzeichnet, daß beim Aussenden einer ausgehenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem die Zelle gehört, mindestens eine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt-Warteschlange (FAVE, FCVN) eingetragen wird, die unter Berücksichtigung einer dem virtuellen Schaltkreis, zu dem die ausgehende Zelle gehört, zugeordneten Geschwindigkeitsangabe (FCVV, indv1) ausgewählt wird, so da sich das bestimmte Intervall ergibt.

4. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 3, dadurch gekennzeichnet, daß beim Aussenden einer ausgehenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem die Zelle gehört, mindestens eine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt-Warteschlange (FAVE, FCVN) eingetragen wird, die unter Berücksichtigung einer Geschwindigkeitsangabe (FCVV, indv1, indv2) ausgewählt wird, welche dem virtuellen Schaltkreis zugewiesen ist, zu dem die ausgehende Zelle gehört, sowie unter Berücksichtigung einer Angabe (FCVR, FFB), die vom für diesen virtuellen Schaltkreis beobachteten Durchsatz abhängt.

5. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß beim Empfang einer ankommenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem diese ankommende Zelle gehört, keine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt-Warteschlange (FAVE, FCVN) eingetragen wird, die ausgehend vom laufenden Zellentakt bestimmt wird.

6. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß beim Empfang einer ankommenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem diese ankommende Zelle gehört, keine weitere Zelle enthält, die diesen virtuellen Schaltkreis identifizierende Angabe in eine Zellentakt- Warteschlange (FAVE, FCVN) eingetragen wird, die aufgrund des laufenden Zellentakts und einer Geschwindigkeitsangabe (indv1) bestimmt wird, die zum betreffenden virtuellen Schaltkreis gehört.

7. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, daß die vom

Durchsatz abhängige Angabe (FFB) ein Maß für den Belegungsgrad des Pufferspeichers des virtuellen Schaltkreises der betreffenden Zelle ist.

8. Vorrichtung zur Regularisierung des Durchsatzes nach Anspruch 7, dadurch gekennzeichnet, daß für einen Belegungsgrad mindestens des Pufferspeichers eines virtuellen Schaltkreises eine Zählangabe (CPT1, CPT2) vorgesehen ist, die beim Aussenden jeder zu diesem virtuellen Schaltkreis gehörenden Zelle inkrementiert wird, wenn der Belegungsgrad überschritten wird, und rückwärtsgezählt wird, wenn er nicht erreicht wird, wobei die Zählangabe (CPT1, CPT2) einen Maximalwert hat, der bei mehrfachem Überschreiten des Belegungsgrads erreicht wird und dann eine Geschwindigkeits angabe (indv1) entsprechend einem größeren Abstand der Zellen dieses virtuellen Schaltkreises am Ausgang der Durchsatzregularisierungsvorrichtung wirksam werden läßt.

9. Vorrichtung zur Regularisierung des Durchsatzes nach einem beliebigen der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß beim Aussenden einer ausgehenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem die Zelle gehört, mindestens eine weitere Zelle enthält, die Angabe, die diesen virtuellen Schaltkreis identifiziert, in eine Zellentakt-Warteschlange (FAVE, FCVN) eingetragen wird, die aufgrund des laufenden Zellentakts (ntc) ausgewählt wird.

10. Vorrichtung zur Regularisierung des Durchsatzes nach einem beliebigen der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß beim Aussenden einer ausgehenden Zelle, wenn der Pufferspeicher des virtuellen Schaltkreises, zu dem sie gehört, mindestens eine weitere Zelle enthält, die Angabe, die diesen virtuellen Schaltkreis identifiziert, in eine Zellentakt-Warteschlange (FAVE, FCVN) eingetragen wird, die aufgrund des Zellentakts ausgewählt wird, zu dem die ausgehende Zelle vorher gehört hat und deren Identität hierzu gespeichert worden war.