DE69021522T2

DE69021522T2 - Liquid crystal display device.

Info

Publication number: DE69021522T2
Application number: DE69021522T
Authority: DE
Inventors: Yamazaki Katsunori
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-12-19
Filing date: 1990-12-19
Publication date: 1996-02-22
Anticipated expiration: 2010-12-20
Also published as: EP0434033B1; JP2867515B2; EP0434033A2; JPH03189621A; EP0434033A3; TW201825B; DE69021522D1; KR910013035A

Description

Die vorliegende Erfindung bezieht sich auf eine Flüssigkristallanzeigevorrichtung.The present invention relates to a liquid crystal display device.

Bisher ist zum Ansteuern einer Flüssigkristallanzeigevorrichtung vom einfachen Matrixtyp allgemein ein Ansteuerverfahren benutzt worden, welches Spannungsmittelwert-Ansteuerungsverfahren genannt wird. Dies Ansteuerverfahren führt aus den folgenden Gründen zu einer Ungleichmäßigkeit der Anzeige. Eine Flüssigkristallanzeigevorrichtung vom Matrixtyp ist mit Abtastelektroden und Signalelektroden versehen, die an jedem Kreuzungspunkt zwischen einer Abtastelektrode und einer Signalelektrode Bildelemente (Pixel) bilden. Der elektrische Widerstand der Abtastelektroden und der Signalelektroden ist in der Praxis nicht Null, und an jenen Kreuzungspunkten wird ein Kondensator gebildet, wobei die Schicht des flüssigen Kristalls das Dielektrikum bildet. Deshalb ändert sich die über die Abtastelektroden und die Signalelektroden an die einzelnen Bildelemente angelegte Effektivspannung entsprechend dem Inhalt der Anzeige, das heißt der dargestellten Abbildung.Heretofore, a driving method called a voltage average driving method has been generally used to drive a simple matrix type liquid crystal display device. This driving method results in non-uniformity of display for the following reasons. A matrix type liquid crystal display device is provided with scanning electrodes and signal electrodes which form picture elements (pixels) at each crossing point between a scanning electrode and a signal electrode. The electrical resistance of the scanning electrodes and the signal electrodes is not zero in practice, and a capacitor is formed at those crossing points with the liquid crystal layer forming the dielectric. Therefore, the effective voltage applied to each picture element via the scanning electrodes and the signal electrodes changes according to the content of the display, that is, the image displayed.

Um das auf die obige Ursache zurückzuführende Problem einer ungleich mäßigen Anzeige zu lösen, ist es bekannt, die Polarität der an die Flüssigkristalltafel angelegten Spannung mehrmals innerhalb einer Bildfeldperiode zu wechseln. Dieser Stand der Technik, "Zeilenumkehr-Ansteuerungsverfahren" genannt, ist in den Dokumenten JP-A-62-31 825, JP-A-60-1 9195 und JP-A-63-19196 offenbart. Dieses Zeilenumkehr-Ansteuerungsverfahren bewirkt eine Verbesserung der Gleichmäßigkeit der Anzeige aufgrund des Wandels der optischen Eigenschaften des Flüssigkristalls, die durch die Frequenzkomponente der angelegten Spannung geändert werden. Allerdings kann die Ungleichmäßigkeit nicht ausreichend beseitigt werden.In order to solve the problem of uneven display due to the above cause, it is known to switch the polarity of the voltage applied to the liquid crystal panel several times within one field period. This prior art, called "line reversal driving method", is disclosed in JP-A-62-31825, JP-A-60-19195 and JP-A-63-19196. This line reversal driving method is effective in improving the uniformity of the display due to the change in the optical properties of the liquid crystal which are changed by the frequency component of the applied voltage. However, the unevenness cannot be sufficiently eliminated.

Eine weitere Verbesserung hinsichtlich der Ungleichmäßigkeit der Anzeige läßt sich mit einem Spannungskorrekturverfahren erzielen, welches im Dokument EP-A-0 303 510 vorgeschlagen ist, obwohl selbst mit dieser Methode die Anzeige immer noch nicht ausreichend gleichförmig ist, wie nachfolgend erläutert wird.A further improvement in the non-uniformity of the display can be achieved by a tension correction method as proposed in document EP-A-0 303 510, although even with this method the display is still not sufficiently uniform, as explained below.

Der Grund, weshalb eine Ungleichmäßigkeit der Anzeige selbst bei dem genannten Spannungskorrekturverfahren verbleibt, soll unter Hinweis auf Fig. 14 erklärt werden. Fig. 14 zeigt eine Flüssigkristalltafel 1, die ein spezielles Anzeigemuster wiedergibt, welches für die folgende Erläuterung herangezogen wird. Die Flüssigkristalltafel weist ein Paar Substrate 2, 3 auf, zwischen denen schichtartig eine (nicht gezeigte) Flüssigkristallschicht aufgenommen ist. Auf der der Flüssigkristallschicht zugewandten Seite des Substrats 2 ist eine Vielzahl von Abtastelektroden Y1 bis Y6 vorgesehen, und eine Vielzahl von Signalelektroden X1 bis X6 ist auf der entgegengesetzten Seite des Substrats 3 vorgesehen, wobei sich die Signalelektroden rechtwinklig zu den Abtastelektroden erstrecken. In jedem Kreuzungsbereich zwischen einer Abtastelektrode Y1 bis Y6 und einer Signalelektrode X1 bis X6 wird ein Pixel (Anzeigepunkt) gebildet. Das in Fig. 14 gezeigte Beispiel weist lediglich aus Gründen der Vereinfachung der Erklärung 6 × 6 Pixel auf. In einer praktischen Flüssigkristalltafel ist die Anzahl der Bildelemente erheblich größer. In dem in Fig. 14 gezeigten Anzeigemuster sind die schraffierten Pixel leuchtende Pixel, während die anderen Pixel nichtleuchtende Pixel sind. Das in Fig. 14 gezeigte Anzeigemuster ist ein Schachbrettmuster. An die linke Seite der Abtastelektroden Y1 bis Y6 wird eine korrigierte Abtastspannungswelle an jede zweite Abtastelektrode angelegt, wobei diese korrigierte Abtastspannungswelle in Abhängigkeit vom Anzeigemuster in Übereinstimmung mit dem Spannungskorrekturverfahren variiert, welches in der japanischen Patentanmeldung Nr. 63-159914 offenbart ist. Das bedeutet, daß der Nichtwählspannung eine Korrekturspannung entsprechend dem Unterschied zwischen der Anzahl Leuchtpixel auf einer Abtastelektrode und der Anzahl Leuchtpixel auf der folgenden Abtastelektrode überlagert wird, wenn die Wahl von einer Abtastelektrode zur nächsten bewegt wird. Da im Fall des Anzeigemusters gemäß Fig. 14 diese Differenz aber immer Null ist, wird der Nichtwählspannung keine Korrekturspannung überlagert.The reason why unevenness of display remains even with the above voltage correction method will be explained with reference to Fig. 14. Fig. 14 shows a liquid crystal panel 1 which displays a specific display pattern which will be used for the following explanation. The liquid crystal panel comprises a pair of substrates 2, 3 between which a liquid crystal layer (not shown) is sandwiched. On the side of the substrate 2 facing the liquid crystal layer, a plurality of scanning electrodes Y1 to Y6 are provided, and a plurality of signal electrodes X1 to X6 are provided on the opposite side of the substrate 3, the signal electrodes extending perpendicular to the scanning electrodes. In each crossing region between a scanning electrode Y1 to Y6 and a signal electrode X1 to X6, a pixel (display point) is formed. The example shown in Fig. 14 has 6 × 6 pixels merely for the sake of simplicity of explanation. In a practical liquid crystal panel, the number of picture elements is considerably larger. In the display pattern shown in Fig. 14, the hatched pixels are luminous pixels, while the other pixels are non-luminous pixels. The display pattern shown in Fig. 14 is a checkerboard pattern. On the left side of the scanning electrodes Y1 to Y6, a corrected scanning voltage wave is applied to every other scanning electrode, this corrected scanning voltage wave varies depending on the display pattern in accordance with the voltage correction method disclosed in Japanese Patent Application No. 63-159914. That is, a correction voltage corresponding to the difference between the number of luminous pixels on one scanning electrode and the number of luminous pixels on the following scanning electrode is superimposed on the non-select voltage when the selection is moved from one scanning electrode to the next. However, since this difference is always zero in the case of the display pattern shown in Fig. 14, no correction voltage is superimposed on the non-select voltage.

Die Signalelektroden X1 bis X6 sind in zwei Gruppen unterteilt, eine erste Gruppe der Signalelektroden X1, X3 und X5, an denen die Signalspannungswelle am oberen Ende der Flüssigkristallanzeigetafel 1 in Fig. 14 angelegt wird, und eine zweite Gruppe Signalelektroden X2, X4 und X6, an denen die Signalspannungswelle am unteren Ende der Flüssigkristallanzeigetafel in Fig. 14 angelegt wird. Als Beispiel geht die folgende Beschreibung davon aus, daß die Flüssigkristalltafel 1 vom sogenannten Typ mit "positiver Anzeige" ist, wo ein Pixel dunkel wird, wenn die angelegte Effektivspannung einen bestimmten Schwellenwert übersteigt.The signal electrodes X1 to X6 are divided into two groups, a first group of signal electrodes X1, X3 and X5 to which the signal voltage wave at the upper end of the liquid crystal display panel 1 in Fig. 14 is applied, and a second group of signal electrodes X2, X4 and X6 to which the signal voltage wave at the lower end of the liquid crystal display panel in Fig. 14 is applied. As an example, the following description assumes that the liquid crystal panel 1 is of the so-called "positive display" type where a pixel becomes dark when the applied effective voltage exceeds a certain threshold value.

Wenn das in Fig. 14 gezeigte Anzeigemuster tatsächlich dargestellt wird, sind die Pixel auf den Signalelektroden X3 und X5 im oberen Bereich heller (weniger dunkel) und dunkler im unteren Bereich der Anzeigetafel. Im Gegensatz dazu werden die auf den Signalelektroden X2, X4 und X6 gebildeten Pixel heller im unteren Bereich und dunkler im oberen Bereich der Anzeigetafel. Mit anderen Worten, die tatsächlich angelegte Effektivspannung wird schwächer, je näher sich ein Pixel am Ansteuerende einer Signalelektrode befindet, das heißt derjenigen Seite, an die die Signalspannungswelle angelegt wird. Durch Versuche zur Ungleichmäßigkeit der Anzeige sind folgende Einzelheiten in Erfahrung gebracht worden.When the display pattern shown in Fig. 14 is actually displayed, the pixels on the signal electrodes X3 and X5 are brighter (less dark) at the upper part and darker at the lower part of the display panel. In contrast, the pixels formed on the signal electrodes X2, X4 and X6 become brighter at the lower part and darker at the upper part of the display panel. In other words, the effective voltage actually applied becomes weaker the closer a pixel is to the driving end of a signal electrode, that is, the side to which the signal voltage wave is applied. The following details have been learned through experiments on the unevenness of the display.

Die Fig. 15(a) bis (c) zeigen jeweils eine zum Ansteuern der Flüssigkristalltafel aus Fig. 14 benutzte Spannungswelle. In Fig. 15(a) zeigt die durchgezogene Linie die Spannungswelle an der Signalelektrode X3 in der Position des Pixels D31 aus Fig. 14. Die gestrichelte Linie zeigt die Spannungswelle an der Signalelektrode X2 in der Position des Pixels D21. In Fig. 15(a) und (c) sind die durchgezogene und die gestrichelte Linie nebeneinander gezeichnet, um sie unterscheidbar zu machen, obwohl sie tatsächlich überlappend wären. Fig. 15(b) zeigt die Spannungswelle an der Signalelektrode X1 in der Position der Abtastelektrode Y1, das heißt entsprechend der Position der Pixel D21 und D31. Fig. 15(c) zeigt die Spannungsdifferenz zwischen der Spannungswelle an der Abtastelektrode Y1 und den beiden Spannungswellen aus Fig. 15(a), das heißt die durchgezogene Linie in Fig. 15(c) entspricht der an das Pixel D31 angelegten Spannung, und die gestrichelte Linie entspricht der an das Pixel D21 angelegten Spannung. Die schraffierten Bereiche in Fig. 15(c) zeigen den Unterschied zwischen den Spannungen, die an das leuchtende Pixel D31 und das nichtleuchtende Pixel D21 angelegt werden, wobei es sich nicht um die Spannungsdifferenz handelt, die die Ungleichmäßigkeit der Anzeige hervorruft. In Fig. 15 sind V5, V3, V0 und V4 Leucht-, Nichtleucht-, Wähl- und Nichtwählspannungen einer ersten Gruppe von Spannungen, und V0, V2, V5 und V1 sind die Leucht-, Nichtleucht-, Wählund Nichtwählspannungen einer zweiten Gruppe von Spannungen. Die Wähl- und Nichtwählspannungen werden an die Abtastelektroden als Abtastspannungswelle angelegt, und die Leucht- und Nichtleuchtspannungen werden an die Signalelektroden als Signalspannungswelle angelegt. Die ersten und zweiten Spannungsgruppen werden periodisch umgeschaltet. Bei diesem Beispiel erfolgt das Umschalten jedesmal, wenn an alle Abtastelektroden Y1 bis Y6 die Wählspannung angelegt wurde (dieser Zyklus wird ein Feld genannt, und in der Fig. sind zwei Felder F1 und F2 gezeigt).Figs. 15(a) to (c) each show a voltage wave used to drive the liquid crystal panel of Fig. 14. In Fig. 15(a), the solid line shows the voltage wave at the signal electrode X3 at the position of the pixel D31 of Fig. 14. The dashed line shows the voltage wave at the signal electrode X2 at the position of the pixel D21. In Figs. 15(a) and (c), the solid and dashed lines are drawn side by side to make them distinguishable, although they would actually overlap. Fig. 15(b) shows the voltage wave at the signal electrode X1 at the position of the scanning electrode Y1, that is, corresponding to the position of the pixels D21 and D31. Fig. 15(c) shows the voltage difference between the voltage wave at the scanning electrode Y1 and the two voltage waves in Fig. 15(a), that is, the solid line in Fig. 15(c) corresponds to the voltage applied to the pixel D31, and the dashed line corresponds to the voltage applied to the pixel D21. The hatched areas in Fig. 15(c) show the difference between the voltages applied to the lit pixel D31 and the non-lit pixel D21, which is not the voltage difference that causes the display unevenness. In Fig. 15, V5, V3, V0 and V4 are lighting, non-lighting, selection and non-selection voltages of a first group of voltages, and V0, V2, V5 and V1 are the lighting, non-lighting, selection and non-selecting voltages of a second group of voltages. The selection and non-selecting voltages are applied to the scanning electrodes as a scanning voltage wave, and the lighting and non-lighting voltages are applied to the signal electrodes as a signal voltage wave. The first and second voltage groups are periodically switched. In this example, switching occurs every time the selection voltage is applied to all of the scanning electrodes Y1 to Y6 (this cycle is called a field, and two fields F1 and F2 are shown in the figure).

Da, wie aus Fig. 15(a) hervorgeht, der Abstand zwischen dem Pixel D31 und dem Ansteuerende der Signalelektrode X3 kurz ist, gibt es an der Position des Pixels D31 fast keine Dämpfung der Spannungswelle, das heißt die Signalspannungswelle an der Position des Pixels D31 entspricht im wesentlichen der an das Ansteuerende der Signalelektrode X3 angelegten Signalspannungswelle. Da aber der Abstand zwischen dem Pixel D21 und dem Ansteuerende der Signalelektrode X2 groß ist, zeigt die Signalspannungswelle an der Position des Pixels D21 eine beträchtliche Dämpfung oder abgerundete Ränder. Diese Dämpfung wird von einer Integrationsschaltung verursacht, die vom elektrischen Widerstand der Signalelektroden und den Pixelkapazitäten gebildet ist, wobei der Flüssigkristall das Dielektrikum darstellt. Wenn sich die Spannung an den Signalelektroden X1, X3 und X5 von der Leucht- (Nichtleucht-) Spannung zur Nichtleucht- (Leucht) Spannung ändert, wird deshalb eine nadelartige Störung in der Abtastelektrode Y1 erzeugt, die größer ist als die, wenn die Spannung an den Signalelektroden X2, X2 und X6 von Leucht- (Nichtleucht-) Spannung auf Nichtleucht- (Leucht-) Spannung geändert wird. Die durch das Umschalten der Spannung an den Signalelektroden X1, X3 und X5 in der Abtastelektrode Y1 hervorgerufene nadelartige Störung ist dominant über die nadelartige Störung, die in der Abtastelektrode Y1 durch das entsprechende Umschalten der Spannung an den Signalelektroden X2, X4 und X6 erzeugt wird. Deshalb wird, wie mit der durchgezogen gezeichneten Spannungswelle in Fig. 15(c) gezeigt, die an das Pixel D31 angelegte Effektivspannung geringer als die an das Pixel D21 angelegte, die mittels der gepunkteten Linie wiedergegeben ist.As shown in Fig. 15(a), since the distance between the pixel D31 and the drive end of the signal electrode X3 is short, there is almost no attenuation of the voltage wave at the position of the pixel D31, that is, the signal voltage wave at the position of the pixel D31 is substantially equal to the signal voltage wave applied to the drive end of the signal electrode X3. However, since the distance between the pixel D21 and the drive end of the signal electrode X2 is large, the signal voltage wave at the position of the pixel D21 shows considerable attenuation or rounded edges. This attenuation is caused by an integration circuit formed by the electrical resistance of the signal electrodes and the pixel capacitances, with the liquid crystal as the dielectric. Therefore, when the voltage at the signal electrodes X1, X3 and X5 changes from the luminous (non-luminous) voltage to the non-luminous (luminous) voltage, a needle-like disturbance is generated in the sensing electrode Y1, which is larger than that when the voltage at the signal electrodes X2, X2 and X6 changes from the luminous (non-luminous) voltage to the non-luminous (luminous) voltage. The needle-like disturbance caused by the switching of the voltage at the signal electrodes X1, X3 and X5 in the sensing electrode Y1 is dominant over the needle-like disturbance generated in the sensing electrode Y1 by the corresponding switching of the voltage at the signal electrodes X2, X4 and X6. Therefore, as shown by the solid line voltage wave in Fig. 15(c), the effective voltage applied to the pixel D31 becomes lower than that applied to the pixel D21 shown by the dotted line.

Die entsprechende, in der Abtastelektrode Y6 der Fig. 14 erzeugte Störung wird beherrscht von der Spannungsumschaltung an den Signalelektroden X2, X4 und X6. Deshalb wird die an das Pixel D26 angelegte Effektivspannung schwächer als die an das Pixel D36 angelegte.The corresponding noise generated in the scanning electrode Y6 of Fig. 14 is dominated by the voltage switching at the signal electrodes X2, X4 and X6. Therefore, the effective voltage applied to the pixel D26 becomes weaker than that applied to the pixel D36.

Dies soll allgemeiner ausgedrückt werden. Es werden die folgenden Definitionen benutzt: Yn bezeichnet die n-te Abtastelektrode von der Oberseite in Fig. 14. Xm bezeichnet die m-te Signalelektrode von der linken Seite in Fig. 14. Dmn bezeichnet das am Kreuzungspunkt der Signalelektrode Xm und der Abtastelektrode Yn gebildete Pixel. Wie schon erläutert wurde, sind die Signalelektroden in zwei Gruppen unterteilt, eine erste Gruppe mit dem Ansteuerende an der Oberseite in Fig. 14, und eine zweite Gruppe mit dem Ansteuerende an der unteren Seite. Wenn die zwischen beliebigen der Signalelektroden (X1, X3, X5) der ersten Gruppe und der Abtastelektroden Yn und Yn + 1 gebildeten Pixel (Dmn, Dmn + 1) beide leuchten, wird dies als al bezeichnet, wenn beide nichtleuchtend sind, wird das als bl bezeichnet. Ist von diesen Bildelementen das Pixel Dmn leuchtend und das Pixel Dmn + 1 nichtleuchtend, wird das als c 1 bezeichnet, und ist das Pixel Dmn nichtleuchtend und das Pixel Dmn + 1 leuchtend, wird das als dl bezeichnet.To express this more generally, the following definitions are used: Yn denotes the n-th scanning electrode from the top in Fig. 14. Xm denotes the m-th signal electrode from the left in Fig. 14. Dmn denotes the pixel formed at the intersection point of the signal electrode Xm and the scanning electrode Yn. As already explained, the signal electrodes are divided into two groups, a first group with the driving end at the top in Fig. 14, and a second group with the driving end at the bottom. When the pixels (Dmn, Dmn+1) formed between any of the signal electrodes (X1, X3, X5) of the first group and the scanning electrodes Yn and Yn+1 are both lit, this is referred to as al, and when both are non-lit, this is referred to as bl. Of these picture elements, if the pixel Dmn is lit and the pixel Dmn+1 is non-lit, this is referred to as c. 1, and if the pixel Dmn is non-luminous and the pixel Dmn + 1 is luminous, this is called dl.

Ähnlich ist es, wenn die zwischen irgendwelchen der Signalelektroden (X2, X4, X6) der zweiten Gruppe und der Abtastelektroden Yn und Yn + 1 gebildeten Pixel (Dmn, Dmn + 1) beide leuchtend sind, wird dies als a2 bezeichnet, und wenn sie beide nichtleuchtend sind, wird dies als b2 bezeichnet. Ist das Pixel Dmn leuchtend und das Pixel Dmn + 1 nichtleuchtend, wird das als c2 bezeichnet, während wenn das Pixel Dmn nichtleuchtend und das Pixel Dmn + 1 leuchtend ist, dies als d2 definiert ist.Similarly, if the pixels (Dmn, Dmn+1) formed between any of the signal electrodes (X2, X4, X6) of the second group and the scanning electrodes Yn and Yn+1 are both luminous, this is referred to as a2, and if they are both non-luminous, this is referred to as b2. If the pixel Dmn is luminous and the pixel Dmn+1 is non-luminous, this is referred to as c2, while if the pixel Dmn is non-luminous and the pixel Dmn+1 is luminous, this is defined as d2.

N1EIN und N1AUS ist jeweils die Anzahl der von der Abtastelektrode Xn und aller Signalelektroden der ersten Gruppe gebildeten Pixel, die leuchtend bzw. nichtleuchtend sind. M1EIN und M1AUS sind die entsprechenden Zahlen leuchtender und nichtleuchtender Pixel, die zwischen der Abtastelektrode Yn + 1 und den Signalelektroden der ersten Gruppe gebildet sind. N2EIN' N2AUS' M1EIN und M2AUS sind die entsprechenden Zahlen der mit den Signalelektroden der zweiten Gruppe gebildeten Pixel.N1ON and N1OFF are the numbers of pixels formed by the scanning electrode Xn and all the signal electrodes of the first group that are lit and non-lit, respectively. M1ON and M1OFF are the corresponding numbers of lit and non-lit pixels formed between the scanning electrode Yn + 1 and the signal electrodes of the first group. N2ON' N2OFF' M1ON and M2OFF are the corresponding numbers of pixels formed with the signal electrodes of the second group.

Mit den obigen Bestimmungen gelten die folgenden Formeln.With the above provisions, the following formulas apply.

N1EIN = (a1) + S(c1)N1ON = (a1) + S(c1)

N1AUS = S (b1) + S(d1)N1OUT = S (b1) + S(d1)

M1EIN = S(a1) + S(d1)M1ON = S(a1) + S(d1)

M1AUS = S (b1) + S(c1)M1OUT = S (b1) + S(c1)

(S(a1) ... S(d1), S(a2) ... S(d2) bedeutet die Zahl des entsprechenden Zustands a1, b1 usw.).(S(a1) ... S(d1), S(a2) ... S(d2) means the number of the corresponding state a1, b1, etc.).

Ein numerischer Wert l1 ist definiert alsA numerical value l1 is defined as

I1 = S(cl) - S(dl)I1 = S(cl) - S(dl)

= N1EIN - M1EIN= N1ON - M1ON

Ähnlich mit bezug auf die zweite Gruppe SignalelektrodenSimilarly with respect to the second group of signal electrodes

N2EIN = S (a2) + S(c2)N2ON = S (a2) + S(c2)

N2AUS = S(b2) + S(d2)N2OUT = S(b2) + S(d2)

M1EIN = S(a2) + S(d2)M1ON = S(a2) + S(d2)

M1AUS = S (b2) + S(c2)M1OUT = S (b2) + S(c2)

Ein numerischer Wert l2 ist definiert alsA numerical value l2 is defined as

12 = S(c2) - S(d2)12 = S(c2) - S(d2)

= N2EIN - M2EIN= N2ON - M2ON

Ferner ist eine Funktion l(k) definiert alsFurthermore, a function l(k) is defined as

I(k) = f(k) * 11 + f(L-k) * I2.I(k) = f(k) * 11 + f(L-k) * I2.

Hierin ist f(k) eine Gewichtungsfunktion, die mit größer werdendem k kleiner wird. Durch die Gewichtungsfunktion f(k) wird berücksichtigt, daß die von einer Signalelektrode in einer Abtastelektrode erzeugte nadelartige Störung um so größer ist, je näher sich die Abtastelektrode dem Ansteuerende der entsprechenden Signalelektrode befindet. L bezeichnet die Gesamtzahl Abtastelektroden und k ist 1 ≤ k ≤ L.Here, f(k) is a weighting function that becomes smaller as k increases. The weighting function f(k) takes into account that the needle-like disturbance generated by a signal electrode in a scanning electrode is larger the closer the scanning electrode is to the drive end of the corresponding signal electrode. L denotes the total number of scanning electrodes and k is 1 ≤ k ≤ L.

Eine nadelartige Störung entsprechend dem Absolutwert der Funktion l(k) wird in der k-ten Abtastelektrode Yk erzeugt, wenn die Wahl von der Abtastelektrode Yn zur Abtastelektrode Yn + 1 bewegt wird. Wenn nämlich der Wert der Funktion l(k) größer wird, ist die Störung stärker. Die Richtung dieser Störung hängt davon ab, ob der Wert der Funktion l(k) positiv oder negativ ist. Wenn die Richtung der Spannung der nadelartigen Störung entsprechend der Funktion l(k) und die Änderung der an eine Signalelektrode angelegten Spannungswelle in Phase sind, wird die Effektivspannung, die an das zwischen dieser Signalelektrode und der Abtastelektrode Yk gebildete Pixel angelegt wird, niedriger, was die Anzeige erhellt. Sind die Phasen entgegengesetzt, wird die Effektivspannung höher und die Anzeige dunkler.A needle-like disturbance corresponding to the absolute value of the function l(k) is generated in the k-th scanning electrode Yk when the dial is moved from the scanning electrode Yn to the scanning electrode Yn + 1. Namely, as the value of the function l(k) becomes larger, the disturbance is stronger. The direction of this disturbance depends on whether the value of the function l(k) is positive or negative. When the direction of the voltage of the needle-like disturbance corresponding to the function l(k) and the change of the voltage wave applied to a signal electrode are in phase, the effective voltage applied to the pixel formed between this signal electrode and the scanning electrode Yk becomes lower, which brightens the display. When the phases are opposite, the effective voltage becomes higher and the display becomes darker.

Unter Hinweis auf Fig. 16 und 17 wird ein weiterer Grund dafür erklärt, weshalb sogar mit der Spannungskorrekturmethode eine Ungleichmäßigkeit der Anzeige verbleibt.Referring to Figs. 16 and 17, another reason is explained why even with the voltage correction method, an unevenness of the display remains.

Die Fig. 16 und 17 zeigen die gleiche Flüssigkristalltafel mit unterschiedlichen Anzeigemustern. Die Flüssigkristalltafel 1 hat den gleichen Aufbau wie die der Fig. 14, und es werden die gieichen Bezugszeichen verwendet. Die Abtastspannungswelle wird an die linke Seite der Abtastelektroden Y1 bis Y6 in Fig. 16 und 17 angelegt. Die Abtastspannungswelle variiert in Abhängigkeit vom Anzeigemuster, um eine Ungleichmäßigkeit aufgrund des "Schußziehens" entsprechend einem in der japanischen Patentanmeldung 63-159914 beschriebenen Verfahren zu verbessern. Das bedeutet, daß eine Korrekturspannung der Wählspannung entsprechend der Zahl Z leuchtender Pixel auf der zu wählenden Abtastelektrode überlagert wird. Die Anzeigemuster in Fig. 16 und 17 sind kongruente Vierecke, die in Fig. 16 am linken Ende und in Fig. 17 am rechten Ende lokalisiert sind. Um die Anzeigemuster der Fig. 16 und 17 entsprechend dem obigen Verfahren zu erhalten, wird deshalb völlig die gleiche Korrekturspannung an jede Abtastelektrode Y1 bis Y6 angelegt.Figs. 16 and 17 show the same liquid crystal panel with different display patterns. The liquid crystal panel 1 has the same structure as that of Fig. 14, and the same reference numerals are used. The scanning voltage wave is applied to the left side of the scanning electrodes Y1 to Y6 in Figs. 16 and 17. The scanning voltage wave varies depending on the display pattern to improve unevenness due to "shot pulling" according to a method described in Japanese Patent Application 63-159914. That is, a correction voltage is superimposed on the selection voltage corresponding to the number Z of luminous pixels on the scanning electrode to be selected. The display patterns in Figs. 16 and 17 are congruent quadrilaterals located at the left end in Fig. 16 and at the right end in Fig. 17. Therefore, in order to obtain the display patterns of Figs. 16 and 17 according to the above method, exactly the same correction voltage is applied to each scanning electrode Y1 to Y6.

Im Fall von Fig. 16 tritt eine Ungleichmäßigkeit im angezeigten Viereck wegen einer übertriebenen Korrekturspannung auf, das heißt die Anzeige wird horizontal dunkler. Im Fall von Fig. 17 hingegen ist die Korrekturspannung nicht ausreichend, so daß die Ungleichmäßigkeit aufgrund von "Schußziehen" nicht vermieden werden kann. In diesem Fall wird die Anzeige horizontal heller. Der Grund für die oben erwähnte Ungleichmäßigkeit der Anzeige liegt darin, daß der elektrische Widerstand jeder Abtastelektrode Y1 bis Y6 zusammen mit den Pixelkapazitäten Integrationsschaltungen bildet, welche die Spannungswellenform längs der Abtastelektroden beeinflussen. Die Kapazität eines leuchtenden Pixels ist größer als die eines nichtleuchtenden Pixels. Der Einfluß dieser Integrationsschaltungen, die eine Abrundung der Kanten der Spannungswelle verursachen, ist um so größer, je weiter das Pixel vom Ansteuerende der Abtastelektrode entfernt ist. Für leuchtende Pixel in einer Entfernung vom Ansteuerende der Abtastelektrode wird also die Abtastspannungswelle einschließlich der Korrekturspannung abgerundet, und die an das Pixel angelegte Effektivspannung wird niedriger.In the case of Fig. 16, unevenness occurs in the displayed square due to an excessive correction voltage, that is, the display becomes darker horizontally. In the case of Fig. 17, on the other hand, the correction voltage is insufficient, so that unevenness due to "shot pulling" cannot be avoided. In this case, the display becomes brighter horizontally. The reason for the above-mentioned unevenness of the display is that the electric resistance of each scanning electrode Y1 to Y6 together with the pixel capacitances form integration circuits which affect the voltage waveform along the scanning electrodes. The capacitance of a lit pixel is larger than that of a non-lit pixel. The The influence of these integration circuits, which cause the edges of the voltage wave to be rounded off, is greater the further the pixel is from the drive end of the scanning electrode. Thus, for illuminated pixels at a distance from the drive end of the scanning electrode, the scanning voltage wave including the correction voltage is rounded off and the effective voltage applied to the pixel becomes lower.

Das soll nachfolgend allgemeiner erklärt werden. Wenn s die Zahl der Abtastelektroden Y1 bis Ys ist, wird an der gewählten Abtastelektrode eine Ungleichmäßigkeit der Anzeige durch das "Schußziehen" entsprechend einem numerischen Wert Z' erzeugt, der aus der folgenden Formel berechnet wird: This will be explained in more general terms below. If s is the number of scanning electrodes Y1 to Ys, a non-uniformity of the display is generated at the selected scanning electrode by the "weft pulling" according to a numerical value Z', which is calculated from the following formula:

worin i die Position des von der Abtastelektrode und der Signalelektrode Xi (i = 1, 2, 3, ... p) gebildeten Pixels bezeichnet und p die Zahl der Signalelektroden X1 bis Xp ist.where i denotes the position of the pixel formed by the scanning electrode and the signal electrode Xi (i = 1, 2, 3, ... p) and p is the number of signal electrodes X1 to Xp.

Die Funktion q(i) ist eine Gewichtungsfunktion, die zunimmt, wenn i zunimmt. Die Funktion δ(i) wird 1, wenn das von der ausgewählten Abtastelektrode und der Signalelektrode Xi gebildete Pixel leuchtend ist, und wird O, wenn das Pixel nichtleuchtend ist. Deshalb gibt der numerische Wert Z' die Zahl leuchtender Pixel, jeweils gewichtet nach Entfernung vom Ansteuerende der Abtastelektrode, wieder.The function q(i) is a weighting function that increases as i increases. The function δ(i) becomes 1 when the pixel formed by the selected scanning electrode and the signal electrode Xi is luminous, and becomes 0 when the pixel is non-luminous. Therefore, the numerical value Z' represents the number of luminous pixels, each weighted by the distance from the driving end of the scanning electrode.

Infolgedessen kann eine Korrekturspannung, die auf der Basis des aus der folgenden Formel erhaltenen Wertes Z bestimmt ist, die durch das sogenannte "Schußziehen" verursachte Ungleichmäßigkeit der Anzeige nicht vollständig beseitigen. As a result, a correction voltage determined on the basis of the value Z obtained from the following formula cannot completely eliminate the unevenness of the display caused by the so-called "shot pull".

Die Ungleichmäßigkeit der Anzeige, die auf die oben beschriebenen Gründe zurückzuführen ist, hat eine Qualitätsverschlechterung der Anzeige hervorgerufen.The unevenness of the display due to the reasons described above has caused a deterioration in the quality of the display.

Das Dokument EP-A-O 345 399 offenbart ein Ansteuerverfahren und eine Ansteuervorrichtung zur Gradationsanzeige auf einer kapazitiven Anzeigevorrichtung, beispielsweise einer elektrolumineszenten Anzeigevorrichtung. Dieser Stand der Technik zielt auf die Lösung des durch einen hohen Leitungswiderstand transparenter Datensignalelektroden verursachten Problems ab. Zu diesem Zweck nimmt die Impulsbreite der Abtastimpulse, welche die Abtastelektroden der Reihe nach auswählen in dem Maße zu, in dem die Auswahl von der Seite, an der die Datensignale an die Datensignalelektroden angelegt werden, zur entgegengesetzten Seite fortschreitet.Document EP-A-0 345 399 discloses a driving method and a driving device for gradation display on a capacitive display device, for example an electroluminescent display device. This prior art aims to solve the problem caused by a high line resistance of transparent data signal electrodes. To this end, the pulse width of the scanning pulses which select the scanning electrodes in sequence increases as the selection progresses from the side where the data signals are applied to the data signal electrodes to the opposite side.

Im Dokument JP-A-63-240528 wird ein Verfahren zum Ansteuern einer Flüssigkristallanzeigetafel offenbart, bei dem eine Anzeigeungleichmäßigkeit aufgrund des Anzeigemusters durch Anlegen einer Korrekturspannung an die Abtastelektroden kompensiert wird.Document JP-A-63-240528 discloses a method for driving a liquid crystal display panel in which display unevenness due to the display pattern is compensated by applying a correction voltage to the scanning electrodes.

Mit der beanspruchten Erfindung sollen die oben erläuterten Nachteile des Standes der Technik behoben und eine Flüssigkristallanzeigevorrichtung geschaffen werden, die eine verbesserte Gleichmäßigkeit der Anzeige besitzt und folglich eine bessere Anzeigequalität, und zwar unabhängig von dem darzustellenden Muster oder Gegenstand.The invention claimed is intended to remedy the above-described disadvantages of the prior art and to provide a liquid crystal display device which has improved uniformity of the display and consequently a better display quality, regardless of the pattern or object to be displayed.

Gemäß einem ersten Aspekt der vorliegenden Erfindung weist die Flüssigkristallanzeigevorrichtung eine Flüssigkristalltafel auf, die mit zwei zwischen sich eine Flüssigkristallschicht einschließenden Substraten versehen ist, worin eines der Substrate mit einer Gruppe Abtastelektroden und das andere mit einer Gruppe Signalelektroden versehen ist. Zu der Flüssigkristallanzeigevorrichtung gehört ferner eine Einrichtung zum Anlegen einer Abtastspannungswelle an wenigstens ein Ende der Abtastelektroden und zum Anlegen einer Signalspannungswelle an wenigstens ein Ende der Signalelektroden zwecks Anzeige von Abbildungen, Zeichen usw. (Anzeigemuster), und eine Einrichtung zur Überlagerung einer Korrekturspannung zu wenigstens einer der Abtastspannungswelle und der Signalspannungswelle nach Maßgabe des Anzeigemusters, und eine Einrichtung zum Verändern des Wertes der Korrekturspannung nach Maßgabe der Entfernung der Pixel oder der Abtastelektrode vom Ansteuerende der Abtastelektroden und/oder vom Ansteuerende der Signalelektroden.According to a first aspect of the present invention, the liquid crystal display device comprises a liquid crystal panel provided with two substrates sandwiching a liquid crystal layer therebetween, wherein one of the substrates is provided with a group of scanning electrodes and the other with a group of signal electrodes. The liquid crystal display device further comprises means for applying a scanning voltage wave to at least one end of the scanning electrodes and a signal voltage wave to at least one end of the signal electrodes for displaying images, characters, etc. (display patterns), means for superimposing a correction voltage on at least one of the scanning voltage wave and the signal voltage wave in accordance with the display pattern, and means for changing the value of the correction voltage in accordance with the distance of the pixels or the scanning electrode from the driving end of the scanning electrodes and/or from the driving end of the signal electrodes.

Gemäß einem zweiten Aspekt der Erfindung wird der Wert der Korrekturspannung für jede Abtastelektrode oder jede Signalelektrode variiert.According to a second aspect of the invention, the value of the correction voltage is varied for each scanning electrode or each signal electrode.

Die Erfindung erlaubt die Zufuhr einer Korrekturspannung unter Berücksichtigung des Verhältnisses zwischen einer Anzeigeposition innerhalb eines Anzeigemusters und dem Ansteuerende einer Elektrode.The invention allows the supply of a correction voltage taking into account the relationship between a display position within a display pattern and the drive end of an electrode.

Wege zur Verwirklichung der Erfindung werden nachfolgend im einzelnen unter Hinweis auf Zeichnungen beschrieben, die lediglich bestimmte Ausführungsbeispiele zeigen. Es zeigt:Ways of implementing the invention are described in detail below with reference to drawings which show only certain embodiments. It shows:

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels der Erfindung;Fig. 1 is a block diagram of a first embodiment of the invention;

Fig. 2 ein detaillierteres Diagramm, welches den Aufbau der Flüssigkristalleinheit zeigt;Fig. 2 is a more detailed diagram showing the structure of the liquid crystal unit;

Fig. 3 ein Diagramm, welches den Aufbau der Abtastelektrodentreiberschaltung zeigt;Fig. 3 is a diagram showing the structure of the scanning electrode driving circuit;

Fig. 4 ein Blockschaltbild, welches den Aufbau der Spannungskorrekturschaltung zeigt;Fig. 4 is a block diagram showing the structure of the voltage correction circuit;

Fig. 5 die Spannungsquellenschaltung;Fig. 5 the voltage source circuit;

Fig. 6 eine perspektivische Ansicht einer Flüssigkristalltafel, die ein bestimmtes Anzeigemuster zeigt;Fig. 6 is a perspective view of a liquid crystal panel showing a specific display pattern;

Fig. 7(a) bis (g) Spannungswellen, die an die Flüssigkristalltafel angelegt werden, um das in Fig. 6 gezeigte Anzeigemuster zu erhalten;Fig. 7(a) to (g) show voltage waves applied to the liquid crystal panel to obtain the display pattern shown in Fig. 6;

Fig. 8 ein Blockschaltbild eines zweiten Ausführungsbeispiels der Erfindung;Fig. 8 is a block diagram of a second embodiment of the invention;

Fig. 9 ein detaillierteres Diagramm der Flüssigkristalleinheit des zweiten Ausführungsbeispiels;Fig. 9 is a more detailed diagram of the liquid crystal unit of the second embodiment;

Fig. 10 ein Blockschaltbild, welches den Aufbau der Spannungskorrekturschaltung zeigt;Fig. 10 is a block diagram showing the structure of the voltage correction circuit;

Fig. 11 ein Diagramm der Spannungsquellenschaltung;Fig. 11 is a diagram of the voltage source circuit;

Fig. 12 eine perspektivische Ansicht der Flüssigkristalltafel, die ein spezielles Anzeigemuster zeigt;Fig. 12 is a perspective view of the liquid crystal panel showing a specific display pattern;

Fig. 13 eine perspektivische Ansicht der Flüssigkristalltafel, die ein anderes Anzeigemuster zeigt;Fig. 13 is a perspective view of the liquid crystal panel showing another display pattern;

Fig. 14 eine perspektivische Ansicht einer Flüssigkristalltafel, die ein bestimmtes Anzeigemuster zeigt und zum Erläutern des Standes der Technik benutzt wird;Fig. 14 is a perspective view of a liquid crystal panel showing a specific display pattern and used to explain the prior art;

Fig. 15(a) bis (c) Spannungswellen, die gemäß dem Stand der Technik an die Flüssigkristalltafel angelegt werden, um das Anzeigemuster aus Fig. 14 zu erhalten; undFig. 15(a) to (c) show voltage waves applied to the liquid crystal panel according to the prior art to obtain the display pattern of Fig. 14; and

Fig. 16 und 17 perspektivische Ansichten einer Flüssigkristalltafel, die zwei verschiedene, zum Erläutern des Standes der Technik herangezogene Anzeigemuster zeigen.Figs. 16 and 17 are perspective views of a liquid crystal panel showing two different display patterns used to explain the prior art.

Ein erstes Ausführungsbeispiel der vorliegenden Erfindung soll unter Hinweis auf die Fig. 1 bis 7 erklärt werden. Als Beispiel soll gezeigt werden, wie die vorliegende Erfindung eine Ungleichmäßigkeit der Anzeige vermeidet, wenn ein Schachbrettmuster angezeigt wird.A first embodiment of the present invention will be explained with reference to Figs. 1 to 7. As an example, it will be shown how the present invention avoids unevenness of display when a checkerboard pattern is displayed.

Fig. 1 zeigt ein Blockschaltbild des ersten Ausführungsbeispiels. In Fig. 1 bezeichnet 101 eine Flüssigkristalleinheit, zu der Einzelheiten in Fig. 2 gezeigt und unter Hinweis auf Fig. 2 erläutert werden. Bezugszeichen 102 bezeichnet ein sequentielles Steuersignal zum Steuern des Betriebs der Flüssigkristallanzeigevorrichtung, wobei das sequentielle Steuersignal ein Latchsignal LP, ein Feldsignal FR, ein Daten-EIN-Signal DIN, ein X-Treiber-Schiebetaktsignal XSCL und weitere einschließt. Das Bezugszeichen 103 bezeichnet ein Datensignal, welches das Anzeigemuster bestimmt. Änderungen im Datensignal 103 werden mit den führenden Kanten des XSCL-Signals synchronisiert. Das Datensignal 103 wird der Flüssigkristalleinheit 101 und einer Spannungskorrekturschaltung 104 an den nachlaufenden Kanten des XSCL-Signals zugeführt. 105 bezeichnet eine Spannungsquellenschaltung und 108 eine Dividierschaltung, um ein Taktsignal 110 (nachfolgend als Korrekturtakt bezeichnet) bereitzustellen, welches mit dem LP-Signal synchronisiert ist. Bezugszeichen 106 bezeichnet Y-Spannungen, das heißt Spannungen zum Ansteuern der Abtastelektroden. Bezugszeichen 107 bezeichnet X-Spannungen, das heißt Spannungen zum Ansteuern der Signalelektroden. Bezugszeichen 109 bezeichnet Korrektursignale, die von der Spannungskorrekturschaltung 104 ausgegeben werden.Fig. 1 shows a block diagram of the first embodiment. In Fig. 1, 101 denotes a liquid crystal unit, details of which are shown in Fig. 2 and explained with reference to Fig. 2. Reference numeral 102 denotes a sequential control signal for controlling the operation of the liquid crystal display device, the sequential control signal including a latch signal LP, a field signal FR, a data-IN signal DIN, an X-drive shift clock signal XSCL and others. Reference numeral 103 denotes a data signal which determines the display pattern. Changes in the data signal 103 are synchronized with the leading edges of the XSCL signal. The data signal 103 is supplied to the liquid crystal unit 101 and to a voltage correction circuit 104 at the trailing edges of the XSCL signal. 105 denotes a voltage source circuit and 108 a divider circuit to provide a clock signal 110 (hereinafter referred to as correction clock) which is synchronized with the LP signal. Reference numeral 106 denotes Y voltages, i.e. voltages for driving the scanning electrodes. Reference numeral 107 denotes X voltages, that is, voltages for driving the signal electrodes. Reference numeral 109 denotes correction signals output from the voltage correction circuit 104.

Unter Hinweis auf Fig. 2 ist gezeigt, daß die Flüssigkristalleinheit 101 eine Flüssigkristalltafel 201, einen Y-Treiber 205, bei dem es sich um einen Schaltkreis zum Ansteuern der Abtastelektroden handelt, sowie einen X-Treiber 213 aufweist, welcher ein Schaltkreis zum Ansteuern der Signalelektroden ist. Die Flüssigkristalltafel 201 weist zwei Substrate 202 und 203 auf, zwischen denen eine Flüssigkristallschicht aufgenommen ist. Auf dem Substrat 202 sind Abtastelektroden Y1 bis Y6 angeordnet und Signalelektroden X1 bis X6 auf dem Substrat 203. Die Signalelektroden X1 bis X6 erstrecken sich rechtwinklig zu den Abtastelektroden Y1 bis Y6. Die Signalelektroden XI, X3 und X5 haben jeweils Anschlüsse zum Anlegen der Signalspannungswelle an die obere Seite der Flüssigkristalltafel (in Fig. 2), während die Signalelektroden X2, X4 und X6 ihre entsprechenden Anschlüsse an der unteren Seite haben. An jedem Kreuzungspunkt zwischen den Abtastelektroden Y1 bis Y6 und den Signalelektroden X1 bis X6 ist ein Pixel 204 gebildet. Bei diesem Ausführungsbeispiel wird die Flüssigkristalltafel mit sechs Abtastelektroden und sechs Signalelektroden beschrieben, die 6 × 6 Pixel bilden. Das ist eine verhältnismäßig kleine Anzahl, die verwendet wird, um die Erklärung zu vereinfachen. Bei einem praktischen Ausführungsbeispiel kann die Anzahl der Signal- und Abtastelektroden größer sein.Referring to Fig. 2, the liquid crystal unit 101 includes a liquid crystal panel 201, a Y driver 205 which is a circuit for driving the scanning electrodes, and an X driver 213 which is a circuit for driving the signal electrodes. The liquid crystal panel 201 includes two substrates 202 and 203, between which a liquid crystal layer is sandwiched. Scanning electrodes Y1 to Y6 are disposed on the substrate 202, and signal electrodes X1 to X6 are disposed on the substrate 203. The signal electrodes X1 to X6 extend perpendicular to the scanning electrodes Y1 to Y6. The signal electrodes XI, X3 and X5 each have terminals for applying the signal voltage wave to the upper side of the liquid crystal panel (in Fig. 2), while the signal electrodes X2, X4 and X6 have their corresponding terminals on the lower side. At each crossing point between the scanning electrodes Y1 to Y6 and the signal electrodes X1 to X6, a pixel 204 is formed. In this embodiment, the liquid crystal panel is described as having six scanning electrodes and six signal electrodes forming 6 × 6 pixels. This is a relatively small number used to simplify the explanation. In a practical embodiment, the number of signal and scanning electrodes may be larger.

Der Y-Treiber 205 weist eine Schieberegisterschaltung 206, eine Schieberegisterschaltung 207, eine Latchschaitung 208, eine Zählerschaltung 209, eine Koinzidenzdetektorschaltung 210, eine Verknüpfungsschaltung 211 und eine Pegelumsetzerschaltung 212 auf. Jede Stufe der Schieberegisterschaltung 207 enthält eine Vielzahl von Bits, die gleichzeitig verschoben werden, das heißt parallel (im vorliegenden Ausführungsbeispiel hat jede Stufe fünf Bits).The Y driver 205 includes a shift register circuit 206, a shift register circuit 207, a latch circuit 208, a counter circuit 209, a coincidence detector circuit 210, a logic circuit 211, and a level shifter circuit 212. Each stage of the shift register circuit 207 includes a plurality of bits that are shifted simultaneously, that is, in parallel (in the present embodiment, each stage has five bits).

Ein detailliertes Diagramm des Y-Treibers 205 ist in Fig. 3 gezeigt. Dem Schieberegister 206 wird das DIN-Signal an der nachlaufenden Kante des LP-Signals zugeführt, und es transferiert das DlN-Signal der Reihe nach in jeder seiner Stufen an den folgenden nach laufenden Kanten des LP-Signals. Das DIN-Signal nimmt ein hohes elektrisches Potential "H" als aktive "1" an und wird normalerweise einmal innerhalb eines Intervalls ausgegeben, welches der Anzahl Abtastelektroden Y1 bis Y6 oder der der Anzahl Abtastelektroden gleichen oder höheren Anzahl Impulse des LP-Signals entspricht. Deshalb wird die Daten "1" durch das Schieberegister 206 hindurchgelassen, so daß jedesmal, wenn ein von einer der Stufen ausgegebenes Steuersignal C0 den Zustand "1" hat, während die der anderen Stufen den Zustand "0" haben.A detailed diagram of the Y driver 205 is shown in Fig. 3. The shift register 206 is supplied with the DIN signal at the trailing edge of the LP signal and transfers the DIN signal in turn in each of its stages at the following trailing edges of the LP signal. The DIN signal assumes a high electric potential "H" as an active "1" and is normally output once within an interval corresponding to the number of scanning electrodes Y1 to Y6 or the number of pulses of the LP signal equal to or greater than the number of scanning electrodes. Therefore, the data "1" is passed through the shift register 206 so that each time a control signal C0 output from one of the stages is in the state "1", while those of the other stages are in the state "0".

Wie zuvor erwähnt, weist jede Stufe des Schieberegisters 207 fünf Bits auf. Dieses Schieberegister wird mittels eines Y-Korrektur-Schiebetaktes betätigt (nachfolgend als YCSCL-Signal bezeichnet), um die Korrektursignale 109 der Reihe nach aufzunehmen und zu verschieben. Die Korrektursignale enthalten vier Bits lB0 bis lB3 eines Intensitätssignals und ein Vorzeichenbit F. Das Intensitätssignal bestimmt den Wert der Korrekturspannung, und das Vorzeichenbit bestimmt die Polarität der Korrekturspannung.As previously mentioned, each stage of the shift register 207 has five bits. This shift register is operated by a Y correction shift clock (hereinafter referred to as YCSCL signal) to receive and shift the correction signals 109 in sequence. The correction signals include four bits lB0 to lB3 of an intensity signal and a sign bit F. The intensity signal determines the value of the correction voltage, and the sign bit determines the polarity of the correction voltage.

Die Ausgaben der Schieberegisterschaltung 207 werden unter der Steuerung des LP-Signals in die Latchschaltung 208 genommen.The outputs of the shift register circuit 207 are taken into the latch circuit 208 under the control of the LP signal.

Die Zählerschaltung 209 ist ein Aufwärtszähler, dessen Anzahl Bits der Anzahl der Intensitätssignalbits lB0 bis lB3 entspricht. Die Zählerschaltung 209 zählt den Korrekturtakt 110 aufwärts und wird vom LP-Signal zurückgestellt.The counter circuit 209 is an up-counter whose number of bits corresponds to the number of intensity signal bits lB0 to lB3. The counter circuit 209 counts up the correction clock 110 and is reset by the LP signal.

Die Koinzidenzdetektorschaltung 210 schließt eine Anzahl Koinzidenzdetektoren entsprechend der Anzahl Stufen des Schieberegisters 207 und der Latchschaltung 208 ein. Jeder Koinzidenzdetektor vergleicht den Wert in der entsprechenden Stufe der Latchschaltung 208 mit dem Ausgang der Zählerschaltung 209. Jeder Koinzidenzdetektor gibt ein Steuersignal C2 aus, welches sich von "0" auf "1" ändert, wenn eine Koinzidenz festgestellt wird. Wenn das Vorzeichenbit F, welches als Steuersignal C1 ausgegeben wird, "1" ist, was einen negativen Wert anzeigt, stellen die Koinzidenzdetektoren die Koinzidenz zwischen dem Zweierkomplement des entsprechenden Schieberegisterwertes und des Ausgabewertes der Zählerschaltung 209 fest. Das Erfassungsergebnis wird festgehalten, bis das folgende LP-Signal empfangen wird.The coincidence detector circuit 210 includes a number of coincidence detectors corresponding to the number of stages of the shift register 207 and the latch circuit 208. Each coincidence detector compares the value in the corresponding stage of the latch circuit 208 with the output of the counter circuit 209. Each coincidence detector outputs a control signal C2 which changes from "0" to "1" when a coincidence is detected. When the sign bit F output as the control signal C1 is "1" indicating a negative value, the coincidence detectors detect the coincidence between the two's complement of the corresponding shift register value and the output value of the counter circuit 209. The detection result is held until the following LP signal is received.

Die Verknüpfungsschaltung 211 empfängt die Y-Spannungen 106, bei denen es sich um Spannungen V0, V1U, V1, V1L, V2, V3, V4U, V4, V4L und V5 handelt. Diese Spannungen sind in eine erste Spannungsgruppe, welche aus V0, V4U, V4 und V4L besteht, und eine zweite Spannungsgruppe unterteilt, die aus V5, V1 L, V1 und V1 U besteht. Gesteuert vom FR-Signal schaltet die Verknüpfungsschaltung von der einen zur anderen der beiden Spannungsgruppen um.The combination circuit 211 receives the Y voltages 106, which are voltages V0, V1U, V1, V1L, V2, V3, V4U, V4, V4L and V5. These voltages are divided into a first voltage group consisting of V0, V4U, V4 and V4L and a second voltage group consisting of V5, V1L, V1 and V1U. Controlled by the FR signal, the combination circuit switches from one of the two voltage groups to the other.

Die Spannungen V0, V4U, V4 und V4L sind die Wählspannung, die Korrekturspannung (U), die Nichtwählspannung und die Korrekturspannung (L) der ersten Spannungsgruppe. Die Spannungen V5, V1L, V1 und V1U sind die Wählspannung, die Korrekturspannung (U), die Nichtwählspannung und die Korrekturspannung (L) der zweiten Spannungsgruppe. Die Korrekturspannungen (U) und (L) werden einfach die Korrekturspannung genannt.The voltages V0, V4U, V4 and V4L are the selection voltage, the correction voltage (U), the non-selection voltage and the correction voltage (L) of the first voltage group. The voltages V5, V1L, V1 and V1U are the selection voltage, the correction voltage (U), the non-selection voltage and the correction voltage (L) of the second voltage group. The correction voltages (U) and (L) are simply called the correction voltage.

Die Pegelumsetzerschaltung 212 enthält eine Anzahl Schalter entsprechend der Anzahl Abtastzeilen Y1 bis Y6, wobei jeder Schalter vier Eingangsanschlüsse S1 bis S4 hat, die wahlweise mit einem Ausgangsanschluß verbindbar sind.The level shift circuit 212 includes a number of switches corresponding to the number of scanning lines Y1 to Y6, each switch having four input terminals S1 to S4 which can be selectively connected to an output terminal.

Wenn das Steuersignal C0 "1" ist, wählt jeder Schalter S1, nämlich die Wählspannung. Wenn das Steuersignal C0 "0" und das Steuersignal C2 "1" ist, wählt jeder Schalter S3, nämlich die Nichtwählspannung. Wenn die Steuersignale C0 und C2 beide "0" sind, wählt jeder Schalter S2, wenn das Steuersignal C1 "0" ist und wählt S4, wenn das Steuersignal C1 "1" ist.When the control signal C0 is "1", each switch selects S1, namely the selection voltage. When the control signal C0 is "0" and the control signal C2 is "1", each switch selects S3, namely the non-selection voltage. When the control signals C0 and C2 are both "0", each switch selects S2 when the control signal C1 is "0" and selects S4 when the control signal C1 is "1".

Die Schieberegisterschaltung 207 wurde als ein Fünf-Bit Schieberegister für die Intensitätssignalbits lB0 bis lB3 und das Vorzeichenbit F beschrieben. Es ist jedoch möglich, die Anzahl Bits durch Änderung der Bitzahl des Intensitätssignals zu vergrößern oder zu verkleinern.The shift register circuit 207 has been described as a five-bit shift register for the intensity signal bits lB0 to lB3 and the sign bit F. However, it is possible to increase or decrease the number of bits by changing the number of bits of the intensity signal.

Wie Fig. 3 zeigt, ist die Anzahl Stufen der Schieberegisterschaltungen 206 und 207, der Latchschaltung 108 und der Koinzidenzdetektorschaltung 210 und der Verknüpfungsschaltung 211 die gleiche wie die Anzahl Abtastelektroden Y1 bis Y6 der Flüssigkristalltafel.As shown in Fig. 3, the number of stages of the shift register circuits 206 and 207, the latch circuit 108 and the coincidence detector circuit 210 and the logic circuit 211 is the same as the number of scanning electrodes Y1 to Y6 of the liquid crystal panel.

Nachfolgend wird die Arbeitsweise des Y-Treibers 205 beschrieben, der den oben erläuterten Aufbau hat.The following describes the operation of the Y driver 205, which has the structure explained above.

In Fig. 3 wird das DIN-Signal synchron mit dem LP-Signal in das Schieberegister 206 genommen und dann mit jedem folgenden LP-Signal zur entsprechenden nächsten Stufe der Schieberegisterschaltung 206 verschoben, das heißt, daß in einer sich zyklisch ändernden Weise die Ausgabe (Steuersignal C0) einer der Stufen der Schieberegisterschaltung 206 "1" ist, während die Ausgänge der anderen Stufen "0" sind. Derjenige der Schalter der Verknüpfungsschaltung 212, der eine "1" als Steuersignal C0 empfängt, gibt die Wählspannung aus und wird der "gewählte Schalter" genannt, während die Schalter, die andere Spannungen ausgeben, "nichtgewählte Schalter" genannt werden. In Übereinstimmung mit dem sich sequentiell ändernden Status der Schieberegisterschaltung 206 gibt die Pegelumsetzerschaltung 212 die Wählspannung an eine ausgewählte der Abtastelektroden Y1 bis Y6 aus und andere Spannungen an die nichtgewählten Abtastelektroden.In Fig. 3, the DIN signal is taken into the shift register 206 in synchronism with the LP signal and then shifted to the corresponding next stage of the shift register circuit 206 with each subsequent LP signal, that is, in a cyclically changing manner, the output (control signal C0) of one of the stages of the shift register circuit 206 is "1" while the outputs of the other stages are "0". The one of the switches of the gate circuit 212 that receives a "1" as the control signal C0 outputs the selection voltage and is called the "selected switch" while the switches that output other voltages are called "unselected switches". In accordance with the sequentially changing status of the shift register circuit 206, the level shifter circuit 212 outputs the selection voltage to a selected one of the scanning electrodes Y1 to Y6 and other voltages to the unselected scanning electrodes.

Das Intensitätssignal lB0 bis lB3 und das Vorzeichenbit F wird, gesteuert vom YCSCL-Signal in die Schieberegisterschaltung 207 genommen. Die Korrekturspannung (U) oder (L) wird von jedem nichtgewähltem Schalter ausgegeben, bis der Absolutwert des Intensitätssignals IBO bis lB3 mit dem Zählwert des Zählers 209 zusammenfällt, der vom Korrekturtaktsignal getaktet ist. Das Steuersignal C1 bestimmt, ob die Korrekturspannung (U) oder die Korrekturspannung (L) ausgegeben wird. Mit anderen Worten, es wird bestimmt, ob das Vorzeichenbit "0" oder "1" ist. Wenn der Zählwert der Zählerschaltung 209 den numerischen Wert des Intensitätssignals erreicht hat, gibt jeder nichtgewählte Schalter die Nichtwählschaltung aus. Die nichtgewählten Schalter geben folglich die Korrekturspannung während einer Zeitspanne aus, die dem Absolutwert des Intensitätssignals entspricht.The intensity signal lB0 to lB3 and the sign bit F are taken into the shift register circuit 207 under the control of the YCSCL signal. The correction voltage (U) or (L) is output from each non-selected switch until the absolute value of the intensity signal lBO to lB3 coincides with the count value of the counter 209, which is clocked by the correction clock signal. The control signal C1 determines whether the correction voltage (U) or the correction voltage (L) is output. In other words, it is determined whether the sign bit is "0" or "1". When the count value of the counter circuit 209 has reached the numerical value of the intensity signal, each non-selected switch outputs the non-select circuit. The non-selected switches thus output the correction voltage for a period of time corresponding to the absolute value of the intensity signal.

Es wird erneut auf Fig. 2 hingewiesen, um den X-Treiber 213 zu erläutern. Er enthält eine Schieberegisterschaltung 214, eine Latchschaltung 21 5 und eine Pegelumsetzerschaltung 216, die jeweils eine Anzahl Stufen entsprechend der Anzahl Signalelektroden X1 bis X6 enthalten. Die Ausgaben der Pegelumsetzerschaltung 216 werden jeweils an die Signalelektroden X1 bis X6 geliefert.Referring again to Fig. 2, the X driver 213 includes a shift register circuit 214, a latch circuit 215 and a level shift circuit 216, each including a number of stages corresponding to the number of signal electrodes X1 to X6. The outputs of the level shift circuit 216 are supplied to the signal electrodes X1 to X6, respectively.

Die Schieberegisterschaltung 214 empfängt das Datensignal 103 gesteuert durch das XSCL- Signal als Takt. Wie zuvor erwähnt, bestimmt das Datensignal 103 das Anzeigemuster, das heißt es zeigt das Leuchten oder Nichtleuchten der Bildelemente an (hier wird leuchtend als aktiv "1" und nichtleuchtend als nichtaktiv "0" bezeichnet). Wenn alle Daten entsprechend den Signalelektroden X1 bis X6, nämlich entsprechend einer Pixelreihe in die Schieberegisterschaltung 214 eingegeben worden sind, werden diese Daten, gesteuert durch das LP-Signal, in die Latchschaltung 215 genommen. Die Pegelumsetzerschaltung 216 gibt vorherbestimmte Spannungen in Übereinstimmung mit den Inhalten der Latchschaltung 215 und dem Zustand des FR-Feldsignals aus. Die X-Spannungen 107 weisen Spannungen V0, V2, V3 und V5 auf. Wie die Abtastspannungen sind die X-Spannungen in eine erste Spannungsgruppe von Spannungen V5 und V3 sowie eine zweite Spannungsgruppe von Spannungen V0 und V2 unterteilt. Je nach dem Status des FR-Signals wird entweder die erste oder zweite Spannungsgruppe entsprechend der ersten oder zweiten Spannungsgruppe im Y-Treiber 205 gewählt. Die Spannungen V5 und V3 sind die Leuchtspannung und die Nichtleuchtspannung der ersten Spannungsgruppe, und die Spannungen V0 und V2 sind die Leuchtspannung und die Nichtleuchtspannung der zweiten Spannungsgruppe. Wenn irgendeine der Stufen der Latchschaltung 215 eine "1" ausgibt, gibt die entsprechende Stufe der Pegelumsetzerschaltung 216 die Leuchtspannung der einen oder anderen Spannungsgruppe je nach dem FR-Signal der entsprechenden Signalelektrode aus. Ist die Ausgabe der Latchschaitung "0", wird die Nichtleuchtspannung an die entsprechende Signalelektrode angelegt.The shift register circuit 214 receives the data signal 103 controlled by the XSCL signal as a clock. As mentioned above, the data signal 103 determines the display pattern, that is, it indicates the lighting or non-lighting of the picture elements (here, lighting is referred to as active "1" and non-lighting as non-active "0"). When all the data corresponding to the signal electrodes X1 to X6, namely, corresponding to a pixel row, have been input to the shift register circuit 214, these data are taken into the latch circuit 215 controlled by the LP signal. The level converter circuit 216 outputs predetermined voltages in accordance with the contents of the latch circuit 215 and the state of the FR field signal. The X voltages 107 have voltages V0, V2, V3 and V5. Like the sampling voltages, the X voltages are divided into a first voltage group of voltages V5 and V3 and a second voltage group of voltages V0 and V2. Depending on the status of the FR signal, either the first or second voltage group is selected corresponding to the first or second voltage group in the Y driver 205. The voltages V5 and V3 are the luminous voltage and the non-luminous voltage of the first voltage group, and the voltages V0 and V2 are the luminous voltage and the non-luminous voltage of the second voltage group. When any of the stages of the latch circuit 215 outputs a "1", the corresponding stage of the level shift circuit 216 outputs the luminous voltage of one or the other voltage group depending on the FR signal of the corresponding signal electrode. When the output of the latch circuit is "0", the non-luminous voltage is applied to the corresponding signal electrode.

Anhand der obigen Beschreibung der Flüssigkristaileinheit 101 ist erkennbar, daß sie mit den DIN- und LP-Signalen synchronisiert ist, und daß den Abtastelektroden Y1 bis Y6 der Reihe nach die Wählspannung zugeführt wird, während die Leucht- oder Nichtleuchtspannung entsprechend dem Anzeigemuster synchron an die Signalelektroden X1 bis X6 geliefert wird, um die Anzeige mittels der Flüssigkristalltafel 201 zu erzielen. An die Abtastelektroden Y1 bis Y6, die nicht mit der Wählspannung versorgt werden, wird anstatt der Nichtwählspannung die Korrekturspannung zugeführt, die eine Länge und Polarität entsprechend dem Intensitätssignal l0 bis l3 und dem Vorzeichenbit des entsprechenden Signals 109 hat.From the above description of the liquid crystal unit 101, it is understood that it is synchronized with the DIN and LP signals, and the scanning electrodes Y1 to Y6 are supplied with the selection voltage in sequence, while the luminous or non-luminous voltage according to the display pattern is synchronously supplied to the signal electrodes X1 to X6 to achieve the display by the liquid crystal panel 201. The scanning electrodes Y1 to Y6 which are not supplied with the selection voltage are supplied with the correction voltage having a length and polarity corresponding to the intensity signal l0 to l3 and the sign bit of the corresponding signal 109 instead of the non-selection voltage.

Im Anschluß an die Beschreibung des Aufbaus und der Arbeitsweise der Flüssigkristalleinheit soll nun die Spannungskorrekturschaltung 104 gemäß Fig. 1 mehr im einzelnen erläutert werden. Die Spannungskorrekturschaltung zählt die Anzahl leuchtender Pixel auf einer bestimmten Abtastelektrode Yn und die Anzahl leuchtender Pixel auf der folgenden Abtastelektrode Yn + 1 (n = 1,2,..., 5; n ändert sich zyklisch, so daß für den Fall, daß n = 6, n + 1 wieder 1 ist). Der Unterschied zwischen diesen beiden Zahlen wird dann erhalten und individuell als Korrektursignal für jede Abtastelektrode Y1 bis Y6 ausgegeben, wenn eine Gewichtung unter Berücksichtigung des Abstandes zwischen der jeweiligen Abtastelektrode und den Ansteuerenden der Signalelektroden vorgenommen wurde. Ein konkretes Beispiel der Spannungskorrekturschaltung 104 ist in Fig. 4 gegeben und soll nachfolgend erklärt werden.Following the description of the structure and operation of the liquid crystal unit, the voltage correction circuit 104 shown in Fig. 1 will now be explained in more detail. The voltage correction circuit counts the number of lit pixels on a specific scanning electrode Yn and the number of lit pixels on the following scanning electrode Yn + 1 (n = 1, 2, ..., 5; n changes cyclically so that when n = 6, n + 1 is again 1). The difference between these two numbers is then obtained and individually output as a correction signal for each scanning electrode Y1 to Y6 when weighting has been carried out taking into account the distance between the respective scanning electrode and the drive ends of the signal electrodes. A concrete example of the voltage correction circuit 104 is given in Fig. 4 and will be explained below.

In Fig. 4 bezeichnet Ziffer 401 eine Auslöseflipflopschaltung (nachfolgend als T-F/F bezeichnet), Bezugszeichen 402U und 402L bezeichnen Gatterschaltungen, Bezugszeichen 403 und 404 Zählerschaltungen, Bezugszeichen 405U und 405L Funktionsgeneratorschaltungen, Bezugszeichen 406U und 406L Zählerschaltungen, Bezugszeichen 407U und 407L Latchschaltungen, Bezugszeichen 408U und 408L Arithmetikschaltung zum Durchführen einer Subtraktion, Bezugszeichen 409U und 409L Speicherelemente, Bezugszeichen 410U und 410L Latchschaltungen, Bezugszeichen 411 U und 411 L Arithmetikschaltungen zum Durchführen einer Multiplikation und Bezugszeichen 412 eine Arithmetikschaltung zum Durchführen einer Addition und Division.In Fig. 4, numeral 401 denotes a trigger flip-flop circuit (hereinafter referred to as T-F/F), reference numerals 402U and 402L denote gate circuits, reference numerals 403 and 404 counter circuits, reference numerals 405U and 405L function generator circuits, reference numerals 406U and 406L counter circuits, reference numerals 407U and 407L latch circuits, reference numerals 408U and 408L arithmetic circuits for performing subtraction, reference numerals 409U and 409L storage elements, reference numerals 410U and 410L latch circuits, reference numerals 411 U and 411 L arithmetic circuits for performing multiplication, and reference numeral 412 an arithmetic circuit for performing addition. and division.

Die T-F/F-Schaltung wird vom LP-Signal auf "0" zurückgesetzt. Ihr Ausgangsanschluß ist mit einem nichtinvertierenden Eingangsanschluß des Gatters 402U und einem invertierenden Eingangsanschluß des Gatters 402L verbunden. Der Zustand der T-F/F-Schaltung wird jedesmal bei Eingabe eines XSCL-Taktsignals umgekehrt. Wenn also ein Datensignal entsprechend irgendeiner der Signalelektroden mit gerader Zahl nämlich X2, X4 und X6, in die Gatterschaltungen 402U und 402L in Fig. 4 eingegeben wird, wird es nur von der Gatterschaltung 402L durchgelassen, da die Gatterschaltung 402U von der Ausgabe der T-F/F-Schaltung blockiert ist. Im Gegensatz dazu wird bei Eingabe eines Datensignals entsprechend einer der Signalelektroden mit ungerader Zahl, nämlich X1, X3 und X5, in die Gatterschaltungen 402U und 402L in Fig. 4 dieses nur von der Gatterschaltung 402U weitergegeben, da in diesem Fall die Gatterschaltung 402L von der Ausgabe der T-F/F-Schaltung blockiert ist. Die T-F/F-Schaltung und die Gatterschaltungen 402U und 402L dienen also zum Trennen der den oberen angesteuerten Signalelektroden entsprechenden Datensignale von den Datensignalen, die den unteren angesteuerten Signalelektroden entsprechen. (Die oberen angesteuerten Signalelektroden sind diejenigen, deren Ansteuerende im oberen Teil der Flüssigkristalltafel 201 in Fig 2 liegt, während die unteren angesteuerten Signalelektroden ihr Ansteuerende im unteren Bereich haben.) Die getrennten Datensignale werden als "oberes Datensignal" und "unteres Datensignal" bestimmt.The T-F/F circuit is reset to "0" by the LP signal. Its output terminal is connected to a non-inverting input terminal of the gate 402U and an inverting input terminal of the gate 402L. The state of the T-F/F circuit is inverted every time an XSCL clock signal is input. Thus, when a data signal corresponding to any of the even-numbered signal electrodes, namely X2, X4 and X6, is input to the gate circuits 402U and 402L in Fig. 4, it is passed only by the gate circuit 402L since the gate circuit 402U is blocked from the output of the T-F/F circuit. In contrast, when a data signal corresponding to one of the odd-numbered signal electrodes, namely X1, X3 and X5, is input to the gate circuits 402U and 402L in Fig. 4, it is passed only by the gate circuit 402U, since in this case the gate circuit 402L is blocked from the output of the T-F/F circuit. Thus, the T-F/F circuit and the gate circuits 402U and 402L serve to separate the data signals corresponding to the upper driven signal electrodes from the data signals corresponding to the lower driven signal electrodes. (The upper driven signal electrodes are those whose driving end is located in the upper part of the liquid crystal panel 201 in Fig. 2, while the lower driven signal electrodes have their driving end in the lower part.) The separated data signals are determined as "upper data signal" and "lower data signal".

Für jeden einer Pixelreihe entsprechenden Teil des Datensignals zählen die Zähler 406U und 406L getrennt die Zahl der Bedingung "1", das heißt der Leuchtbedingung in den getrennten Datensignalen. An der nachlaufenden Kante des XSCL-Signals führen die Zähler 406U und 406L eine Addition nur dann durch, wenn die Ausgabe des Gatters 402U bzw. des Gatters 402L jeweils "1" ist. Die Zählwerte der Zähler 406U und 406L werden als M1EIN und M2EIN bezeichnet. Diese Werte werden synchron mit dem LP-Signal in die Latchschaltung 407U und 407L hereingenommen. Die Werte in den Latchschaltungen 407U und 407L werden als N1EIN und N2EIN definiert. Unmittelbar vor der Übergabe der Zählwerte der Zähler 406U und 406L in die Latchschaltungen 407U und 407L führen die Arithmetikschaltungen 408U und 408L eine Subtraktion durch, um die Differenzen zu erhalten:For each part of the data signal corresponding to a row of pixels, counters 406U and 406L separately count the number of the condition "1", that is, the lighting condition in the separate data signals. At the trailing edge of the XSCL signal, counters 406U and 406L perform an addition only when the output of gate 402U and gate 402L, respectively, is "1". The count values of counters 406U and 406L are referred to as M1ON and M2ON. These values are taken into latch circuits 407U and 407L in synchronism with the LP signal. The values in latch circuits 407U and 407L are defined as N1ON and N2ON. Immediately before the count values of the counters 406U and 406L are passed to the latch circuits 407U and 407L, the arithmetic circuits 408U and 408L perform a subtraction to obtain the differences:

l1 = N1EIN - M1EIN'l1 = N1ON - M1ON'

l2 = N2EIN - M2EIN.l2 = N2ON - M2ON.

Diese Unterschiede werden für jedes Paar aufeinanderfolgender Abtastelektroden getrennt erhalten und gespeichert, um zur Bestimmung der Korrekturspannungen benutzt zu werden, die an die nichtgewählten Abtastelektroden angelegt werden, wenn die zweite eines entsprechenden Paares sukzessiver Abtastelektroden gewählt wird.These differences are obtained and stored separately for each pair of successive sensing electrodes to be used to determine the correction voltages applied to the non-selected sensing electrodes when the second of a corresponding pair of successive sensing electrodes is selected.

Der Zähler 403 ist eine Aufwärtszählschaltung, die als Adressengenerator dient, um Adressen für die Speicherelemente 409U und 409L entsprechend der Anzahl Abtastelektroden Y1 bis Y6 zu erzeugen. Beim vorliegenden Beispiel zählt der Zähler von 0 bis 5 und wird vom DIN-Signal auf Null zurückgestellt. Die vom Zähler 403 ausgegebene Adresse ist "0", wenn die von den Arithmetikschaltungen 408U und 408L berechneten Differenzen l1 und l2 diejenigen für die erste und zweite Abtastzeile, das heißt Y1 und Y2 beim vorliegenden Beispiel, sind. Ähnlich sind die Adressen, die der Zähler 403 ausgibt, "1" wenn die Differenzen l1 und l2 diejenigen für die zweite und dritte Abtastzeile Y2 und Y3 sind usw. Die oben genannten numerischen Werte l1 und l2 werden also unter den vom Zähler 403 bezeichneten Adressen in die Speicherelemente 409U und 409L geschrieben.The counter 403 is a count-up circuit which serves as an address generator to generate addresses for the memory elements 409U and 409L corresponding to the number of scanning electrodes Y1 to Y6. In the present example, the counter counts from 0 to 5 and is reset to zero by the DIN signal. The address output from the counter 403 is "0" when the differences l1 and l2 calculated by the arithmetic circuits 408U and 408L are those for the first and second scanning lines, that is, Y1 and Y2 in the present example. Similarly, the addresses output from the counter 403 are "1" when the differences l1 and l2 are those for the second and third scanning lines are Y2 and Y3, etc. The above-mentioned numerical values l1 and l2 are thus written into the memory elements 409U and 409L at the addresses designated by the counter 403.

Dieser Vorgang wird noch mehr im einzelnen beschrieben. Die Zähler 406U und 406L zählen die Anzahl leuchtender Pixel M1ElN und M2EIN auf der Abtastelektrode Yn + 1, während die Wählspannung an die Abtastelektrode Yn angelegt wird. Zu dieser Zeit wird die Zahl der leuchtenden Pixel N1EIN und N2EIN auf der Abtastelektrode Yn in den Latchschaltungen 408U und 408L festgehalten. Kurz vor dem Anlegen der Wählspannung an die Abtastelektrode Yn + 1 werden die Differenzen l1 und l2 berechnet und unter der Adresse n-1 in die Speicherelemente 409U und 409L eingegeben. Dieser Vorgang wird durch zyklisches Ändern des Wertes n von 1 bis 6 wiederholt, das heißt in den Speicherelementen 409U und 409L werden die Differenzen l1 und l2 der Anzahl leuchtender Pixel der Abtastelektroden Y1 und Y2 unter der Adresse Null gespeichert. Unter den Adressen 1 bis 5 werden die Differenzen l1 und l2 zwischen den Zahlen leuchtender Pixel jedes Abtastelektrodenpaares Y2 und Y3, Y3 und Y4, Y4 und Y5 sowie Y5 und Y1 gespeichert.This operation will be described in more detail. The counters 406U and 406L count the number of lit pixels M1Ein and M2Ein on the scanning electrode Yn+1 while the select voltage is applied to the scanning electrode Yn. At this time, the number of lit pixels N1Ein and N2Ein on the scanning electrode Yn is held in the latch circuits 408U and 408L. Just before the selection voltage is applied to the scanning electrode Yn+1, the differences l1 and l2 are calculated and entered into the memory elements 409U and 409L at the address n-1. This operation is repeated by cyclically changing the value n from 1 to 6, that is, in the memory elements 409U and 409L, the differences l1 and l2 of the number of lit pixels of the scanning electrodes Y1 and Y2 are stored at the address zero. The differences l1 and l2 between the numbers of luminous pixels of each scanning electrode pair Y2 and Y3, Y3 and Y4, Y4 and Y5 and Y5 and Y1 are stored at addresses 1 to 5.

Der Zähler 404 ist eine Aufwärtszählschaltung, die bei dem vorliegenden Beispiel von 0 bis 5 zählt und vom LP-Signal auf Null zurückgestellt wird. Mit anderen Worten, die mögliche Zahl der Zählwerte des Zählers 404 entspricht der Zahl Abtastelektroden Y1 bis Y6. Die Takteingabe in den Zähler 404 (dieser Takt wird als YCSCL-Signal bezeichnet), kann ein beliebiger Takt sein, dessen Frequenzbeziehung zum LP-Signal s:1 ist, wobei s die Anzahl Abtastelektroden ist (s = 6 bei diesem Beispiel). Im vorliegenden Ausführungsbeispiel erfüllt das XSCL-Signal diese Bedingung und wird als YCSCL-Signal benutzt. Die Ausgabe des Zählers 404 wird als Variable für die Funktionsgeneratorschaltung 405U und 405L benutzt.The counter 404 is a count-up circuit that counts from 0 to 5 in the present example and is reset to zero by the LP signal. In other words, the possible number of counts of the counter 404 corresponds to the number of scanning electrodes Y1 to Y6. The clock input to the counter 404 (this clock is referred to as the YCSCL signal) can be any clock whose frequency relationship to the LP signal is s:1, where s is the number of scanning electrodes (s = 6 in this example). In the present embodiment, the XSCL signal satisfies this condition and is used as the YCSCL signal. The output of the counter 404 is used as a variable for the function generator circuit 405U and 405L.

Die Funktionsgeneratorschaltungen 405U und 405L enthalten eine Tabelle numerischer Werte, die in einem Festwertspeicher (nachfolgend als "ROM" bezeichnet) und einer Diodenmatrix bereitgestellt wird. Die Ausgabe dieser Schaltkreise ist der Wert einer Funktion der eingegebenen Variablen. Die Funktionsgeneratorschaltung 405U enthält die Tabelle zum Rückstellen des Wertes der Funktion f(k) (worin k die Variable bezeichnet, die auch als eine Adresse betrachtet werden kann). Der Wert der Funktion f(k) nimmt ab, wenn die Variable k zunimmt. f(k) ist die Gewichtungsfunktion, die benutzt wird, um den Einfluß der Entfernung zwischen einer jeweiligen Abtastelektrode und den Ansteuerenden der Signalelektroden zu betrachten. Die Funktionswerte können zum Beispiel aus einem Versuch erhalten werden. Aus Gründen der Vereinfachung variiert die unten beschriebene Funktion linear mit der eingegebenen Variablen k:The function generator circuits 405U and 405L contain a table of numerical values provided in a read-only memory (hereinafter referred to as "ROM") and a diode matrix. The output of these circuits is the value of a function of the input variable. The function generator circuit 405U contains the table for resetting the value of the function f(k) (where k denotes the variable, which can also be regarded as an address). The value of the function f(k) decreases as the variable k increases. f(k) is the weighting function used to consider the influence of the distance between a respective scanning electrode and the driving ends of the signal electrodes. The function values can be obtained from an experiment, for example. For the sake of simplicity, the function described below varies linearly with the input variable k:

k = 0, f(0) = 15k = 0, f(0) = 15

k = 1, f(1) = 14k = 1, f(1) = 14

k = 2, f(2) = 13k = 2, f(2) = 13

k = 3, f(3) = 12k = 3, f(3) = 12

k = 4, f(4) = 11k = 4, f(4) = 11

k = 5, f(5) = 10k = 5, f(5) = 10

In ähnlicher Weise gibt die Funktionsgeneratorschaltung 405L bei Eingabe einer Variablen k den Wert der Funktion f(L-k) zurück. Hierin bezeichnet L die Anzahl Abtastelektroden minus 1, das heißt im vorliegenden Beispiel L = 5.Similarly, when a variable k is input, the function generator circuit 405L returns the value of the function f(L-k). Here, L is the number of scanning electrodes minus 1, that is, L = 5 in this example.

Während die Wählspannung an die Abtastelektrode Yn der Flüssigkristalltafel 201 angelegt wird, multiplizieren die Arithmetikschaltungen 411 U und 411 L in Fig. 4 die in den Speicherelementen 409U und 409L unter der vom Zähler 403 angegebenen Adresse (n-1) mit den von den Funktionsgeneratorschaltungen 405U bzw. 405L zurückgegebenen Werten. Da der Zähler 404 vom YCSCL-Signal aufwärtsgezählt wird, wird der von den Funktionsgeneratorschaltungen 405U und 405L ausgegebene Wert synchron mit dem YCSCL-Signal variiert. Mit anderen Worten, das Ergebnis der 0peration der Arithmetikschaltungen 411 U und 411 L wird so, wie unten aufgeführt und ist mit dem YCSCL-Signal synchron.While the selection voltage is applied to the scanning electrode Yn of the liquid crystal panel 201, the arithmetic circuits 411U and 411L in Fig. 4 multiply the values stored in the storage elements 409U and 409L at the address (n-1) specified by the counter 403 by the values returned from the function generator circuits 405U and 405L, respectively. Since the counter 404 is counted up by the YCSCL signal, the value output from the function generator circuits 405U and 405L is varied in synchronism with the YCSCL signal. In other words, the result of the operation of the arithmetic circuits 411U and 411L becomes as shown below and is synchronous with the YCSCL signal.

f(0) * 11, f(5) * I2f(0) * 11, f(5) * I2

f(1) * 11, f(4) * I2f(1) * 11, f(4) * I2

f(2) * 11, f(3) * I2f(2) * 11, f(3) * I2

f(3) * 11, f(2) * I2f(3) * 11, f(2) * I2

f(4) * 11, f(1) * I2f(4) * 11, f(1) * I2

f(5) * 11, f(0) * I2f(5) * 11, f(0) * I2

Diese Ergebnisse werden von der Arithmetikschaltung 412 addiert und dann durch vier dividiert. So werden während der Zeitspanne, während der die Wählspannung an der Abtastelektrode Yn anliegt, die folgenden Ergebnisse l, synchronisiert mit dem YCSCL-Signal erhalten.These results are added by the arithmetic circuit 412 and then divided by four. Thus, during the period during which the selection voltage is applied to the scanning electrode Yn, the following results l are obtained in synchronization with the YCSCL signal.

I = {f(O) * I1 + f(5) * I2}/4I = {f(O) * I1 + f(5) * I2}/4

I = {f(1) * I1 + f(4) * I2}/4I = {f(1) * I1 + f(4) * I2}/4

I = {f(2) * I1 + f(3) * I2}/4I = {f(2) * I1 + f(3) * I2}/4

I = {t(3) * I1 + f(2) * I2}/4I = {t(3) * I1 + f(2) * I2}/4

I = {f(4) * I1 + f(1) * I2}/4I = {f(4) * I1 + f(1) * I2}/4

I = {f(5) * I1 + f(0) * I2}/4I = {f(5) * I1 + f(0) * I2}/4

Der Grund, weshalb die Teilung durch vier vorgenommen wird, liegt darin, daß die Schieberegisterschaltung 107 in Fig. 3 mit nur vier Bits aufgebaut ist, abgesehen vom Vorzeichenbit F, um das Intensitätssignal innerhalb des Bereichs von 0 bis 15 zu speichern. Das Dividieren durch vier steht also nur mit dem speziellen Ausführungsbeispiel in Beziehung und ist nicht wesentlich.The reason why the division by four is done is because the shift register circuit 107 in Fig. 3 is constructed with only four bits, apart from the sign bit F, to store the intensity signal within the range of 0 to 15. Thus, the division by four is only related to the specific embodiment and is not essential.

Allgemeiner ausgedrückt werden die Differenzen 11 und 12 der Anzahl leuchtender Pixel der Abtastelektroden Yn und Yn + 1 mit f(n-1) bzw. f(L-n + 1) multipliziert, die Ergebnisse der Multiplikation werden zu 1 = f(n-1) * l1 + f(L-n + 1) * l2, zeitlich gesteuert durch das YCSCL-Signal, addiert, während die Abtastelektrode Yn der Flüssigkristalltafel 201 ausgewählt ist. Das Ergebnis, welches das Intensitätssignal mit den Bits lB0 bis lB3 und dem Vorzeichenbit F enthält, wird dann als Korrektursignal 109, synchronisiert mit dem YCSCL-Signal, ausgegeben. Es sei noch erwähnt, daß der Aufbau der Spannungskorrekturschaltung 104 nicht auf den oben beschriebenen beschränkt ist. So wäre es zum Beispiel möglich, statt das Ergebnis 1 auf Echtzeitbasis zu berechnen, es zuvor mittels einer Zentraleinheit zu berechnen, in einen für diesen Zweck vorgesehenen Speicher einzugeben und das Korrektursignal 109 gesteuert durch den Adressenzähler 404 zu lesen.More generally, the differences 11 and 12 of the number of luminous pixels of the scanning electrodes Yn and Yn + 1 are multiplied by f(n-1) and f(Ln + 1), respectively, the results of the multiplication are added to 1 = f(n-1) * l1 + f(Ln + 1) * l2, timed by the YCSCL signal while the scanning electrode Yn of the liquid crystal panel 201 is selected. The result, which includes the intensity signal with the bits lB0 to lB3 and the sign bit F, is then output as the correction signal 109 synchronized with the YCSCL signal. Let It should also be mentioned that the structure of the voltage correction circuit 104 is not limited to that described above. For example, instead of calculating the result 1 on a real-time basis, it would be possible to calculate it beforehand by means of a central unit, enter it into a memory provided for this purpose and read the correction signal 109 under the control of the address counter 404.

Ein Beispiel eines konkreten Aufbaus der Spannungsquellenschaltung 101 aus Fig. 1 ist in Fig. 5 gezeigt. In dieser Fig. bezeichnen die Ziffern 501 bis 509 Widerstände, die zur Bildung eines Spannungsteilerschaltkreises in Reihe geschaltet sind. An die Enden dieser Reihenschaltung werden Spannungen V0 und V5 angelegt. Die Spannungen V1U, V1, V1L, V2, V3, V4U, V4 und V4L werden von den Abgriffen des Spannungsteilerschaltkreises abgenommen. Die Widerstände sind so gewählt, daß sie die folgenden Bedingungen erfüllen:An example of a concrete structure of the voltage source circuit 101 of Fig. 1 is shown in Fig. 5. In this figure, numerals 501 to 509 denote resistors connected in series to form a voltage divider circuit. Voltages V0 and V5 are applied to the ends of this series circuit. The voltages V1U, V1, V1L, V2, V3, V4U, V4 and V4L are taken from the taps of the voltage divider circuit. The resistors are selected to satisfy the following conditions:

V = V0 - V1V = V0 - V1

= V1 - V2= V1 - V2

= V3 - V4= V3 - V4

= V4 - V5= V4 - V5

V1U - V1 = V4 - V4LV1U - V1 = V4 - V4L

V1 - V1L = V4U - V4V1 - V1L = V4U - V4

(worin V2 - V3 = a x X, a ist ein konstanter Wert im Bereich von 1 bis 50).(where V2 - V3 = a x X, a is a constant value in the range 1 to 50).

In Fig. 5 bezeichnet 510 Spannungsstabilisierschaltungen, die zur Verringerung der Impedanz der von den Widerständen 501 bis 509 geschaffenen Spannungsquellen benutzt werden. Die Spannungsstabilisierschaltungen sind mit einer Spannungs-folgeschaltung versehen, die einen Operationsverstärker und einen Transistor-Emitter-Folger aufweist. Wie in Fig. 5 gezeigt, ist eine Spannungsstabilisierschaltung 510 zwischen jeden Abgriff der Spannungsteilerschaltung und den Ausgang geschaltet.In Fig. 5, 510 denotes voltage stabilizing circuits used to reduce the impedance of the voltage sources created by the resistors 501 to 509. The voltage stabilizing circuits are provided with a voltage follower circuit comprising an operational amplifier and a transistor emitter follower. As shown in Fig. 5, a voltage stabilizing circuit 510 is connected between each tap of the voltage divider circuit and the output.

Die Spannungen V1U, V1, V1L, V4U, V4 und V4L werden der Flüssigkristalleinheit 101 in Fig. 1 als die Y-Spannungen 106 geliefert und die Spannungen V0, V2, V3 und V5 als die X-Spannungen 107.The voltages V1U, V1, V1L, V4U, V4 and V4L are supplied to the liquid crystal unit 101 in Fig. 1 as the Y voltages 106 and the voltages V0, V2, V3 and V5 as the X voltages 107.

Die Schaltung 108 in Fig. 1 erzeugt den Korrektionstakt 110 synchron mit den LP-Signal. Der Korrektionstakt kann zum Beispiel durch Dividieren des XSCL-Signals oder mittels einer PLL- Schaltung gebildet werden. Der Korrektionstakt 110 muß keinen spezifischen Zyklus haben; so kann zum Beispiel der Zyklus geändert werden, der allerdings mit dem LP-Signal synchronisiert ist. Der Zyklus des Korrektionstaktes kann zum Beispiel durch einen Versuch erhalten werden. Beim vorliegenden Beispiel ist er so gestaltet, daß er sechzehn Zyklen innerhalb eines Zyklus des LP-Signals hat.The circuit 108 in Fig. 1 generates the correction clock 110 in synchronism with the LP signal. The correction clock can be formed, for example, by dividing the XSCL signal or by means of a PLL circuit. The correction clock 110 does not have to have a specific cycle; for example, the cycle can be changed, but it is synchronized with the LP signal. The cycle of the correction clock can be obtained, for example, by experiment. In the present example, it is designed to have sixteen cycles within one cycle of the LP signal.

Nachdem der Aufbau und die Betriebsweise der verschiedenen Einheiten des ersten Ausführungsbeispiels der vorliegenden Erfindung beschrieben wurden, soll nunmehr die Betriebsweise im Zusammenhang mit einem speziellen Fall, nämlich der Anzeige eines Schachbrettmusters auf der Flüssigkristalltafel 210 erläutert werden, wie in Fig. 6 dargestellt. In Fig. 6 sind die schraffierten Pixel leuchtend, während die anderen nichtleuchtend sind.Having described the structure and operation of the various units of the first embodiment of the present invention, the operation in connection with a special case, namely the display of a checkerboard pattern on the liquid crystal panel 210, as shown in Fig. 6. In Fig. 6, the hatched pixels are luminous, while the others are non-luminous.

Die Spannungskorrekturschaltung 104 in Fig. 1 zählt gesondert die Anzahl M1ElN leuchtender Pixel unter den von der Abtastelektrode Yn + 1 und den oberen angesteuerten Signalelektroden X1, X3 und X5 gebildeten Bildelementen einerseits und andererseits die Anzahl M2EIN der leuchtenden Pixel unter denjenigen, die die Abtastelektrode Yn + 1 mit den unteren angesteuerten Signalelektroden X2, X4 und X6 bildet, und zwar während der Zeit, während der die Signalelektrode Yn ausgewählt ist. Zu dieser Zeit werden während der vorhergehenden Periode getrennt gezählte Zahlen N1EIN und N2EIN in den Latchschaltungen 407U bzw. 407L zwischengespeichert. Die Spannungskorrekturschaltung 104 errechnet die Differenzen l1 und l2 zwischen diesen Zahlen wie folgtThe voltage correction circuit 104 in Fig. 1 separately counts the number M1ElN of luminous pixels among the picture elements formed by the scanning electrode Yn+1 and the upper driven signal electrodes X1, X3 and X5 on the one hand and the number M2EIN of luminous pixels among those formed by the scanning electrode Yn+1 with the lower driven signal electrodes X2, X4 and X6 on the other hand during the time during which the signal electrode Yn is selected. At this time, numbers N1EIN and N2EIN separately counted during the previous period are latched in the latch circuits 407U and 407L, respectively. The voltage correction circuit 104 calculates the differences l1 and l2 between these numbers as follows:

I1 = N1EIN - M1EINI1 = N1ON - M1ON

I2 = N2EIN - M2EINI2 = N2ON - M2ON

und schreibt diese Differenzen unter der Adresse (n-1) in die Speicherelemente 409U und 409L. Dies wird für n = 1, 2, 3, 4, 5, und 6 wiederholt. Deshalb werden die entsprechenden Differenzen l1 und l2 für alle Abtastelektroden Y1 bis Y6 in die Speicherelemente 409U und 409L eingegeben. Im Fall des Anzeigemusters in Fig. 6 sind die in das Speicherelement 409U eingegebenen Werte -2, 2, -2, 2, -2, 2 und die in das Speicherelemente 409L eingegebenen sind 2, -2, 2, -2, 2, -2, in jedem Fall der Reihe nach von der Adresse O bis 5. Die arithmetische Operation {f(k-1) * l1 + f(L-k+ 1) *l2 (worin k = 1, 2..., 6) wird an den Differenzen l1 und l2 parallel zum Eingabevorgang in die Speicherelemente 409U und 409L vorgenommen, und die Ergebnisse werden sequentiell in die Schieberegisterschaltung 207 des Y-Treibers 205 in Fig. 2 übertragen.and writes these differences into the storage elements 409U and 409L at address (n-1). This is repeated for n = 1, 2, 3, 4, 5, and 6. Therefore, the corresponding differences l1 and l2 for all scanning electrodes Y1 to Y6 are entered into the storage elements 409U and 409L. In the case of the display pattern in Fig. 6, the values inputted to the storage element 409U are -2, 2, -2, 2, -2, 2 and those inputted to the storage element 409L are 2, -2, 2, -2, 2, -2, in each case in order from the address O to 5. The arithmetic operation {f(k-1) * l1 + f(L-k+ 1) *l2 (where k = 1, 2..., 6) is performed on the differences l1 and l2 in parallel with the input operation to the storage elements 409U and 409L, and the results are sequentially transferred to the shift register circuit 207 of the Y driver 205 in Fig. 2.

Wenn wir n = 3 als Beispiel nehmen, sind die Differenzwerte in den Speicherelementen 409U und 409L unter der Adresse n-1 = 2 also -2 bzw. 2. Dann werden die folgenden Berechnungen vorgenommen und die Ergebnisse kurz vor der Wahl der Abtastelektrode Y4 in die Schieberegisterschaltung 207 übertragen:If we take n = 3 as an example, the difference values in the storage elements 409U and 409L at the address n-1 = 2 are -2 and 2 respectively. Then the following calculations are made and the results are transferred to the shift register circuit 207 just before the selection of the scanning electrode Y4:

I = {f(O) * I1 + f(5) * I2}/4I = {f(O) * I1 + f(5) * I2}/4

= {15 * (-2) + 10 * 2}/4= {15 * (-2) + 10 * 2}/4

-3-3

I = {f(1) * 11 + f(4) * I2}/4I = {f(1) * 11 + f(4) * I2}/4

= {14 * (-2) + 11 * 2}/4= {14 * (-2) + 11 * 2}/4

-2-2

I = {f(2) * 11 + f(3) * I2}/4I = {f(2) * 11 + f(3) * I2}/4

= {13 * (-2) + 12 * 2}/4= {13 * (-2) + 12 * 2}/4

-1 -1

I = {(3) * 11 + f(2) * I2}/4I = {(3) * 11 + f(2) * I2}/4

= {12 * (-2) + 13 * 2}/4= {12 * (-2) + 13 * 2}/4

-1 -1

I = {f(4) * 11 + f(1) * I2}/4I = {f(4) * 11 + f(1) * I2}/4

= {11 * (-2) + 14 * 2}/4= {11 * (-2) + 14 * 2}/4

-2-2

I = {f(5) * 11 + f(O) * I2}/4I = {f(5) * 11 + f(O) * I2}/4

= {10 * (-2) + 15 * 2}/4= {10 * (-2) + 15 * 2}/4

-3-3

Es ist ersichtlich, daß in den obigen Berechnungen die absoluten Werte auf ganze Zahlen abgerundet sind.It is clear that in the above calculations the absolute values are rounded to whole numbers.

Wenn an der führenden Kante des LP-Signals die Abtastelektrode Y4 gewählt wird, werden die obigen Werte in die Latchschaltung 208 hereingenommen. Der Zähler 209 wird gleichzeitig auf Null zurückgesetzt und dann mittels des Korrektionstaktes 110 aufwärtsgezählt. Wenn bei dem vorliegenden Beispiel die Abtastelektrode Yn + 1, das heißt die Abtastelektrode Y4 gewählt ist, wählen die Schalter der Pegelumsetzerschaltung 204 S4 (Korrekturspannung (L)), S2 (Korrekturspannung (U)), S4 (Korrekturspannung (L)), S1 (Wählspannung), S4 (Korrekturspannung (L)) und S2 (Korrekturspannung (U)), um diese Spannungen an die jeweiligen Abtastelektroden Y1 bis Y6 der Flüssigkristalltafel 201 auszugeben.When the scanning electrode Y4 is selected at the leading edge of the LP signal, the above values are taken into the latch circuit 208. The counter 209 is simultaneously reset to zero and then counted up by the correction clock 110. In the present example, when the scanning electrode Yn + 1, that is, the scanning electrode Y4 is selected, the switches of the level converter circuit 204 select S4 (correction voltage (L)), S2 (correction voltage (U)), S4 (correction voltage (L)), S1 (select voltage), S4 (correction voltage (L)) and S2 (correction voltage (U)) to output these voltages to the scanning electrodes Y1 to Y6 of the liquid crystal panel 201, respectively.

Jeder Schalter, der S2 oder S4 wählt, behält diese Wahl bei, bis die Ausgabe des Zählers 209 mit dem Wert zusammenfällt, der von der zugehörigen Stufe der Latchschaltung 208 angezeigt wird. Wenn diese Koinzidenz auftritt, wählt jeder Schalter S3, die Nichtwählspannung auszugeben. Wie schon erwähnt, hängt es vom Vorzeichenbit F ab, das heißt davon, ob der numerische Wert l positiv oder negativ ist, ob die Korrekturspannung (U) oder (L) ausgegeben wird. Die Korrekturspannungen werden statt der Nichtwählspannung während derjenigen Zeitspanne angelegt, während der der Absolutwert von 1 größer ist als der Zählwert des Zählers 209.Each switch that selects S2 or S4 maintains this selection until the output of the counter 209 coincides with the value indicated by the corresponding stage of the latch circuit 208. When this coincidence occurs, each switch S3 selects to output the non-select voltage. As already mentioned, it depends on the sign bit F, that is, on whether the numerical value l is positive or negative, whether the correction voltage (U) or (L) is output. The Correction voltages are applied instead of the non-select voltage during the period during which the absolute value of 1 is greater than the count value of counter 209.

Der X-Treiber 213 tritt in Aktion, um die Leuchtspannung zur Verfügung zu stellen, wenn das von der entsprechenden der Signalelektroden X1 bis X6 auf der gewählten Abtastelektrode Y4 gebildete Pixel leuchtet, und um die Nichtleuchtspannung zu liefern, wenn es nichtleuchtend ist.The X driver 213 comes into action to supply the lighting voltage when the pixel formed by the corresponding one of the signal electrodes X1 to X6 on the selected scanning electrode Y4 is lighting, and to supply the non-lighting voltage when it is non-lighting.

Die an die Abtastelektroden Y1 bis Y6 und die Signalelektroden X1 bis X6 der Flüssigkristalltafel 201 dann angelegte Spannungswelle, wenn das Anzeigemuster so aussieht wie in Fig. 6, sind in den Fig. 7(a) bis (g) gezeigt, um die Arbeitsweise mehr im einzelnen zu erläutern. In Fig. 7(a) zeigt die durchgezogene Linie die Spannungswelle an den Signalelektroden X3 und X5 in den Positionen der Pixel D31 und D51 in Fig. 6. Die unterbrochene Linie zeigt die Spannungswelle an den Signalelektroden X2 und X4 in den Positionen der Pixel D21 und D41. In Fig. 7(b) zeigt die durchgezogene Linie die an die Abtastelektrode Y1 angelegte Spannungswelle, und die unterbrochene Linie zeigt die Störung, die an der Abtastelektrode Y1 in der Position des Pixel D31 auftritt. Ähnlich zeigt die Fig. 7(c) die an die Abtastelektrode Y2 angelegte Spannungswelle und die an dieser Abtastelektrode in der Position des Pixel D32 auftretende Störung. Die Fig. 7(d) bis (g) zeigen die entsprechenden Spannungswellen an den Abtastelektroden Y3 bis Y6 und die an diesen Abtastelektroden in der Position der Pixel D33 bis D36 auftretenden Störungen. Wie aus den Fig. 7(a) bis (g) zu entnehmen ist, werden von den Änderungen der mit der durchgezogenen Linie in Fig. 7(a) gezeigten Spannungswelle Störungen in den Abtastelektroden Y1, Y2 und Y3 induziert, die sich an der oberen Seite der Flüssigkristalltafel gemäß Fig. 6 befinden, wobei diese Störungen in der Abtastelektrode Y1 am stärksten sind und der Reihe nach von Y1, Y2 nach Y3 abnehmen. Ähnlich werden von den Änderungen der Spannungswelle an den unteren angesteuerten Signalelektroden X2 und X4 Störungen in den Abtastelektroden Y6, Y5 und Y4 induziert, die sich an der unteren Seite der Flüssigkristalltafel befinden, wobei diese Störungen in der Abtastelektrode Y6 am stärksten sind und sich der Reihe nach von Y6, Y5 nach Y4 verringern. Wie die durchgezogene Linie in den Fig. 7(b) bis (g) zeigt, werden diese Störungen oder Wellenturbulenzen, die an den Abtastelektroden Y1 bis Y6 auftreten, durch den Y-Treiber 205 kompensiert, der statt der Nichtwählspannung die Korrekturspannung (U) oder (L) in Richtung entgegengesetzt zu der der Störung ausgibt. Die Dauer, während der die Nichtwählspannung durch die Korrekturspannung ersetzt ist, wird je nach dem Grad der entsprechenden Störung in jeder der Abtastelektroden Y1 bis Y6 verlängert oder abgekürzt. Das bedeutet, daß die Korrekturspannung während einer langen Zeit geliefert wird, wenn die Störung oder Turbulenz groß ist, und nur kurze Zeit, wenn die Störung oder Turbulenz gering ist. Danach wird die Nichtwählspannung angelegt. Deshalb können die in jeder Abtastelektrode Y1 bis Y6 erzeugten Störungen wesentlich vermindert werden. Hierdurch kann der Unterschied in der an jedem Pixel der Flüssigkristalltafel anliegenden Effektivspannung reduziert und das Problem einer ungleichmäßigen Anzeige gelöst werden.The voltage wave applied to the scanning electrodes Y1 to Y6 and the signal electrodes X1 to X6 of the liquid crystal panel 201 when the display pattern is as shown in Fig. 6 are shown in Figs. 7(a) to (g) to explain the operation in more detail. In Fig. 7(a), the solid line shows the voltage wave at the signal electrodes X3 and X5 at the positions of the pixels D31 and D51 in Fig. 6. The broken line shows the voltage wave at the signal electrodes X2 and X4 at the positions of the pixels D21 and D41. In Fig. 7(b), the solid line shows the voltage wave applied to the scanning electrode Y1, and the broken line shows the disturbance occurring at the scanning electrode Y1 at the position of the pixel D31. Similarly, Fig. 7(c) shows the voltage wave applied to the scanning electrode Y2 and the noise occurring at this scanning electrode at the position of the pixel D32. Figs. 7(d) to (g) show the corresponding voltage waves at the scanning electrodes Y3 to Y6 and the noise occurring at these scanning electrodes at the position of the pixels D33 to D36. As can be seen from Figs. 7(a) to (g), the changes in the voltage wave shown by the solid line in Fig. 7(a) induce noises in the scanning electrodes Y1, Y2 and Y3 located on the upper side of the liquid crystal panel shown in Fig. 6, and these noises are strongest in the scanning electrode Y1 and decrease in sequence from Y1, Y2 to Y3. Similarly, the changes in the voltage wave at the lower driven signal electrodes X2 and X4 induce disturbances in the scanning electrodes Y6, Y5 and Y4 located at the lower side of the liquid crystal panel, and these disturbances are greatest in the scanning electrode Y6 and decrease in sequence from Y6, Y5 to Y4. As shown by the solid line in Figs. 7(b) to (g), these disturbances or wave turbulences occurring at the scanning electrodes Y1 to Y6 are compensated by the Y driver 205, which outputs the correction voltage (U) or (L) in the direction opposite to that of the disturbance instead of the non-select voltage. The period during which the non-select voltage is replaced by the correction voltage is lengthened or shortened depending on the degree of the corresponding disturbance in each of the scanning electrodes Y1 to Y6. This means that the correction voltage is supplied for a long time when the noise or turbulence is large, and for a short time when the noise or turbulence is small. After that, the non-select voltage is applied. Therefore, the noise generated in each scanning electrode Y1 to Y6 can be significantly reduced. This can reduce the difference in the effective voltage applied to each pixel of the liquid crystal panel and solve the problem of uneven display.

Die obige Beschreibung des ersten Ausführungsbeispiels der Erfindung ist im Zusammenhang mit einer Flüssigkristalltafel gemacht worden, bei der die Signalelektroden X1 bis X6 alternierend oben und unten angesteuert werden, das heißt die Signalelektroden mit ungerader Zahl werden oben und die mit gerader Zahl unten angesteuert. Eine mögliche Abwandlung dieses ersten Ausführungsbeispiels der Erfindung besteht darin, alle Signalelektroden entweder oben oder unten anzusteuern. Wenn als Beispiel der Fall ausschließlich oben angesteuerter Signalelektroden angenommen wird, könnte das erläuterte erste Ausführungsbeispiel der Erfindung ohne weiteres an einen solchen Fall angepaßt werden, indem den Gatterschaltungen 402U und 402L in Fig. 4 ein Signal geliefert wird, welches konstant "1" ist, statt der Ausgabe der T- F/F 401. Tatsächlich sind in einem solchen Fall die Schaltungen 402L und 406L bis 410L überflüssig und könnten entweder außer Betrieb gesetzt oder weggelassen werden. Auch die Schaltung 405L wäre in diesem Fall nicht nötig, und selbst die Schaltung 412 könnte weggelassen werden, da die Ausgabe der Schaltung 411 L immer "O" wäre. Somit wäre der numerische Wert l, den die Spannungskorrekturschaltung 104 ausgibt,The above description of the first embodiment of the invention has been made in connection with a liquid crystal panel in which the signal electrodes X1 to X6 are driven alternately at the top and bottom, that is, the signal electrodes with an odd number are driven at the top and those with an even number at the bottom. A possible modification of this The first embodiment of the invention is to drive all the signal electrodes either up or down. Taking as an example the case of only top driven signal electrodes, the first embodiment of the invention explained could easily be adapted to such a case by supplying a signal which is constantly "1" to the gate circuits 402U and 402L in Fig. 4 instead of the output of the T-F/F 401. In fact, in such a case, the circuits 402L and 406L to 410L are superfluous and could either be disabled or omitted. The circuit 405L would also not be necessary in this case, and even the circuit 412 could be omitted since the output of the circuit 411L would always be "0". Thus, the numerical value l output by the voltage correction circuit 104 would be

I = (I1 + I2) * f(k).I = (I1 + I2) * f(k).

Der übrige Aufbau und die Arbeitsweise dieser Abwandlung wäre ebenso wie beim ersten Ausführungsbeispiel.The remaining structure and operation of this modification would be the same as in the first embodiment.

Statt entweder alternierend angeordnete obere und untere, angesteuerte Signalelektroden gemäß dem ersten Ausführungsbeispiel der Erfindung oder ausschließlich oben oder unten angesteuerte Signalelektroden wie bei der obigen ersten Abwandlung des ersten Ausführungsbeispiels zu benutzen, könnte die Signalspannungswelle gemäß einer zweiten Abwandlung des ersten Ausführungsbeispiels der vorliegenden Erfindung beiden Enden jeder Signalelektrode zugeführt werden. Um in diesem Fall den Wert I zu berechnen, kann die Funktion f(k) des ersten Ausführungsbeispiels durch eine Funktion g( k-L/2 ) substituiert werden. Die Funktion g(x) ist eine Funktion, die zunimmt, wenn die Variable x (x k-L/2 ) zunimmt. Wenn der Wert l auf diese Weise erhalten wurde, ist die übrige Arbeitsweise der zweiten Abwandlung die gleiche wie beim ersten Ausführungsbeispiel.Instead of using either alternately arranged upper and lower driven signal electrodes according to the first embodiment of the invention or exclusively upper or lower driven signal electrodes as in the above first modification of the first embodiment, the signal voltage wave could be supplied to both ends of each signal electrode according to a second modification of the first embodiment of the present invention. In this case, to calculate the value I, the function f(k) of the first embodiment can be substituted by a function g( k-L/2 ). The function g(x) is a function that increases as the variable x (x k-L/2 ) increases. When the value l is obtained in this way, the remaining operation of the second modification is the same as in the first embodiment.

Beim ersten Ausführungsbeispiel erfolgt ein Ausgleich für die Störung oder eine Ausschaltung derselben durch Anwendung eines Verfahrens zum Einstellen des Korrektionsbetrages, bei dem die Differenz zwischen der Korrekturspannung und der Nichtwählspannung konstant ist und die Zeitspanne, während der die Korrekturspannung angelegt wird, je nach der Stärke der Störung verlängert oder verkürzt wird. Diese Korrektur wird als "Zeitachsenkorrektur" bezeichnet. Statt einer solchen Zeitachsenkorrektur könnte eine "Spannungsachsenkorrektur" angewandt werden, indem die Zeitspanne, während der die Korrekturspannung angelegt wird, konstantgehalten und die Differenz zwischen der Korrekturspannung und der Nichtwählspannung entsprechend der Stärke der Störung variiert wird. Es ist auch möglich, beides zu variieren, die Dauer des Anlegens der Korrekturspannung und die Spannung selbst, wobei es sich dann um eine "Zeit/Spannungsachsenkorrektur" handeln würde. Es ist gleichfalls möglich, als Korrekturspannung eine Wellenform zu benutzen, die einer exponentiellen Funktion folgt, und die Wellenhöhe entsprechend dem erforderlichen Korrekturausmaß zu variieren, und die Wellenform eines Dreiecks (dies wird als "Funktionswellenformkorrektur" definiert).In the first embodiment, the disturbance is compensated for or eliminated by using a method of adjusting the amount of correction in which the difference between the correction voltage and the non-select voltage is constant and the time period during which the correction voltage is applied is lengthened or shortened depending on the magnitude of the disturbance. This correction is called "time axis correction". Instead of such a time axis correction, a "voltage axis correction" could be used by keeping the time period during which the correction voltage is applied constant and varying the difference between the correction voltage and the non-select voltage according to the magnitude of the disturbance. It is also possible to vary both the duration of the application of the correction voltage and the voltage itself, which would then be a "time/voltage axis correction". It is also possible to use as the correction voltage a waveform that follows an exponential function and vary the wave height according to the required amount of correction, and the waveform of a triangle (this is defined as "function waveform correction").

Unter Hinweis auf die Fig. 8 bis 13 wird als nächstes ein zweites Ausführungsbeispiel der Erfindung erläutert, um zu zeigen, wie die durch das Schußziehen verursachte Ungleichmäßigkeit der Anzeige vermieden werden kann.Next, referring to Figs. 8 to 13, a second embodiment of the invention will be explained to show how the unevenness of the display caused by the weft pulling can be avoided.

Wie oben beschrieben, entspricht der durch das Schußziehen verursachte Grad an Ungleichmäßigkeit der Anzeige auf einer Abtastlinie Yn dem Wert Z'(Yn), definiert durch die folgende Formel: As described above, the degree of unevenness of the display on a scanning line Yn caused by the weft pulling corresponds to the value Z'(Yn), defined by the following formula:

(worin i die Position des von der Abtastelektrode Yn und der Signalelektrode Xi (i = 1,2..., p) gebildete Pixel bezeichnet und Yn die ausgewählte Abtastelektrode unter den Abtastelektroden Y1 bis Ys ist). Mit anderen Worten, die an ein Pixel auf der Abtastelektrode angelegte Effektivspannung ist um einen Wert entsprechend Z' geringer als ein gewünschter Wert. Deshalb kann eine Korrektur durchgeführt werden, indem man den Wert Z' für jede der Abtastelektroden Y1 bis Ys errechnet und die angelegte Spannung in Übereinstimmung mit dem errechneten Z'-Wert korrigiert, wenn die Flüssigkristallanzeigevorrichtung betrieben wird.(wherein i denotes the position of the pixel formed by the scanning electrode Yn and the signal electrode Xi (i = 1,2..., p) and Yn is the selected scanning electrode among the scanning electrodes Y1 to Ys). In other words, the effective voltage applied to a pixel on the scanning electrode is lower than a desired value by a value corresponding to Z'. Therefore, correction can be made by calculating the value Z' for each of the scanning electrodes Y1 to Ys and correcting the applied voltage in accordance with the calculated Z' value when the liquid crystal display device is operated.

Fig. 8 ist ein Blockschaltbild eines zweiten Ausführungsbeispiels der vorliegenden Erfindung, welches auf diesem Grundsatz beruht. Die Bezugsziffern 102 und 103 in Fig. 8 bezeichnen das Steuersignal und das Datensignal, die denen des ersten Ausführungsbeispiels entsprechen, so daß auf jede weitere Erläuterung hier verzichtet wird. Bezugsziffer 801 bezeichnet die Flüssigkristalleinheit, Bezugsziffer 804 ist eine Spannungskorrekturschaltung, die den Wert Z' errechnet und ein Korrektursignal 809 erzeugt, welches während einer dem errechneten Wert Z' entsprechenden Zeitspanne aktiv wird. Bezugszeichen 805 ist die Spannungsquellenschaltung. Sie liefert der Flüssigkristalleinheit 801 Y-Spannungen 806 und X-Spannungen 107.Fig. 8 is a block diagram of a second embodiment of the present invention based on this principle. Reference numerals 102 and 103 in Fig. 8 denote the control signal and the data signal, which are the same as those of the first embodiment, so that any further explanation is omitted here. Reference numeral 801 denotes the liquid crystal unit, reference numeral 804 is a voltage correction circuit which calculates the value Z' and generates a correction signal 809 which becomes active during a period corresponding to the calculated value Z'. Reference numeral 805 is the voltage source circuit. It supplies Y voltages 806 and X voltages 107 to the liquid crystal unit 801.

Ein Beispiel eines konkreten Aufbaus der Flüssigkristalleinheit 801 ist in Fig. 9 gezeigt. Hierin bezeichnet 201 die Flüssigkristalltafel, bei der es sich um die gleiche wie beim ersten Ausführungsbeispiel handelt. 805 ist die Treiberschaltung für die Abtastelektrode (nachfolgend als "Y- Treiber" bezeichnet), die die Schieberegisterschaltung 206, eine Verknüpfungsschaltung 911 und eine Pegelumsetzerschaltung 91 2 aufweist. Die Ausgangsanschlüsse der einzelnen Stufen der Pegelumsetzerschaltung 91 2 sind mit den jeweiligen Abtastelektroden Y1 bis Y6 der Flüssigkristalltafel 201 verbunden. Die Schieberegisterschaltung 206 ist die gleiche wie beim ersten Ausführungsbeispiel, und deshalb ist deren Erläuterung weggelassen. Die Verknüpfungsschaltung 911 wählt gemäß dem Feldsignal FR eine der beiden Spannungsgruppen, welche die Y- Spannungen 806 bilden.An example of a concrete structure of the liquid crystal unit 801 is shown in Fig. 9. Herein, 201 denotes the liquid crystal panel, which is the same as in the first embodiment. 805 is the scanning electrode driving circuit (hereinafter referred to as "Y driver"), which includes the shift register circuit 206, a switching circuit 911, and a level shift circuit 912. The output terminals of the individual stages of the level shift circuit 912 are connected to the respective scanning electrodes Y1 to Y6 of the liquid crystal panel 201. The shift register circuit 206 is the same as in the first embodiment, and therefore its explanation is omitted. The switching circuit 911 selects one of the two voltage groups constituting the Y voltages 806 in accordance with the field signal FR.

Zu den Y-Spannungen gehören die Spannungen V0', V1, V4 und V5', von denen V0' und V4 die erste Spannungsgruppe und V5' und V1 die zweite Spannungsgruppe bilden. V0' und V4 sind die Wählspannung bzw. die Nichtwählspannung der ersten Spannungsgruppe. Ähnlich sind V5' und V1 die Wählspannung bzw. die Nichtwählspannung der zweiten Spannungsgruppe. Die Spannungen der ausgewählten Gruppe werden mittels der Verknüpfungsschaltung 911 der Pegelumsetzerschaltung 912 zugeführt.The Y voltages include the voltages V0', V1, V4 and V5', of which V0' and V4 form the first voltage group and V5' and V1 form the second voltage group. V0' and V4 are the selection voltage and the non-selection voltage of the first voltage group, respectively. Similarly, V5' and V1 are the selection voltage and the non-selection voltage of the second voltage group, respectively. The Voltages of the selected group are fed to the level converter circuit 912 via the combination circuit 911.

Die Pegelumsetzerschaltung 912 weist eine Anzahl Schalter entsprechend der Anzahl Abtastelektroden auf, wobei jeder Schalter zwei Eingangsanschlüsse und einen Ausgangsanschluß hat. Welcher der Eingangsanschlüsse mit dem Ausgangsanschluß verbunden wird, hängt vom Zustand des vom Schieberegister 206 an den jeweiligen Schalter angelegten Steuersignals ab. Ist der Zustand "1", wählt jeder Schalter die Wählspannung, um sie an die entsprechende der Abtastelektroden Y1 bis Y6 anzulegen. Ist der Zustand "0", wählt der Schalter die Nichtwählspannung und legt diese an die entsprechende Abtastelektrode an.The level shift circuit 912 has a number of switches corresponding to the number of scanning electrodes, each switch having two input terminals and one output terminal. Which of the input terminals is connected to the output terminal depends on the state of the control signal applied from the shift register 206 to the respective switch. When the state is "1", each switch selects the selection voltage to apply to the corresponding one of the scanning electrodes Y1 to Y6. When the state is "0", the switch selects the non-selection voltage and applies it to the corresponding scanning electrode.

Nach der Beschreibung des Aufbaus des Y-Treibers soll als nächstes sein Betrieb erläutert werden.After describing the structure of the Y driver, its operation will be explained next.

Das DIN-Signal wird synchron mit dem LP-Signal in das Schieberegister 206 hereingenommen und dann durch die nachfolgenden LP-Signale in jede Stufe des Schieberegisters verschoben. In Abhängigkeit davon werden die Schalter der Pegelumsetzerschaltung 91 2 der Reihe nach ausgewählt, um die Wählspannung auszugeben, während die nichtgewählten Schalter die Nichtwähispannung ausgeben.The DIN signal is taken in synchronously with the LP signal into the shift register 206, and then shifted by the subsequent LP signals into each stage of the shift register. In response, the switches of the level shifter circuit 91 2 are sequentially selected to output the selection voltage, while the non-selected switches output the non-select voltage.

Die Signalelektrodentreiberschaltung 213 (nachfolgend als "X-Treiber" bezeichnet) ist die gleiche wie die des ersten Ausführungsbeispiels, und daher wird ihre Beschreibung weggelassen.The signal electrode driving circuit 213 (hereinafter referred to as "X driver") is the same as that of the first embodiment, and therefore its description is omitted.

Die Flüssigkristalleinheit 801 ist mit den Signalen DIN und LP synchronisiert, und den Abtastelektroden Y1 bis Y6 wird der Reihe nach die Wählspannung zugeführt, während die Leuchtoder Nichtleuchtspannung entsprechend dem Anzeigemuster an die Signalelektroden X1 bis X6 synchronisiert mit der Auswahl der Abtastelektroden angelegt wird, um das Anzeigemuster auf der Flüssigkristalltafel 201 anzuzeigen.The liquid crystal unit 801 is synchronized with the signals DIN and LP, and the selection voltage is supplied to the scanning electrodes Y1 to Y6 in sequence, while the luminous or non-luminous voltage corresponding to the display pattern is applied to the signal electrodes X1 to X6 in synchronization with the selection of the scanning electrodes to display the display pattern on the liquid crystal panel 201.

Die Spannungskorrekturschaltung 804 berechnet die folgende Formel für jede der Abtastelektroden Y1 bis Y6: The voltage correction circuit 804 calculates the following formula for each of the scanning electrodes Y1 to Y6:

worin i die Position des Pixels bezeichnet, welches zwischen der Abtastelektrode, für die Z' berechnet wird, und der Signalelektrode Xi (i = 1, 2 6) gebildet ist. Während der Zeitspanne, während der die Abtastelektrode Yn gewählt ist, wird Z' für die nächste zu wählende Abtastelektrode Yn + 1 berechnet. Die Spannungskorrekturschaltung 804 gibt während einer Dauer entsprechend dem Z' -Wert ein aktives Korrektursignal 809 synchron mit dem LP-Signal ab, wenn die Abtastelektrode Yn + 1 gewählt ist.where i denotes the position of the pixel formed between the scanning electrode for which Z' is calculated and the signal electrode Xi (i = 1, 2 6). During the period during which the scanning electrode Yn is selected, Z' is calculated for the next scanning electrode Yn + 1 to be selected. The voltage correction circuit 804 outputs an active correction signal 809 in synchronism with the LP signal for a duration corresponding to the Z' value when the scanning electrode Yn + 1 is selected.

Ein konkretes Beispiel der Spannungskorrekturschaltung 804 ist in Fig. 10 gezeigt. Hierin bezeichnet Bezugsziffer 1001 einen Zähler, Bezugsziffer 1002 eine Funktionsgeneratorschaltung, Bezugsziffer 1003 eine Gatterschaltung, Bezugsziffer 1004 eine Arithmetikschaltung, Bezugsziffer 1005 eine erste Latchschaltung, Bezugsziffer 1006 eine zweite Latchschaltung und Bezugsziffer 1007 eine Korrektursignalgeneratorschaltung.A concrete example of the voltage correction circuit 804 is shown in Fig. 10. Herein, reference numeral 1001 denotes a counter, reference numeral 1002 a function generator circuit, reference numeral 1003 a gate circuit, reference numeral 1004 an arithmetic circuit, reference numeral 1005 a first latch circuit, reference numeral 1006 a second latch circuit, and reference numeral 1007 a correction signal generator circuit.

Der Zähler 1001 wird vom LP-Signal auf 0 zurückgesetzt und vom XSCL-Signal aufwärtsgezählt. Die Ausgabe des Zählers 1001 wird der Funktionsgeneratorschaltung 1002 als Adresse oder als Variable zugeführt.The counter 1001 is reset to 0 by the LP signal and counted up by the XSCL signal. The output of the counter 1001 is supplied to the function generator circuit 1002 as an address or as a variable.

Die Funktionsgeneratorschaltung 1002 ist mit einem ROM und einer Diodenmatrix versehen und gibt vorherbestimmte Werte in Abhängigkeit vom Zählwert des Zählers 1001 aus. Der von der Funktionsgeneratorschaltung 1002 ausgegebene Wert entspricht der Funktion q(i) in der Formel (1), das heißt der Gewichtungsfunktion. Die Ausgabe des Funktionsgenerators 1002 nimmt mit zunehmendem Zählwert des Zählers 1001 zu. Es sei angemerkt, daß i dem Zählwert des Zählers 1001 plus 1 entspricht.The function generator circuit 1002 is provided with a ROM and a diode matrix and outputs predetermined values depending on the count value of the counter 1001. The value output from the function generator circuit 1002 corresponds to the function q(i) in the formula (1), that is, the weighting function. The output of the function generator 1002 increases as the count value of the counter 1001 increases. Note that i corresponds to the count value of the counter 1001 plus 1.

Die vom Funktionsgenerator 1002 zurückgegebenen Werte können aus einem Versuch erhalten werden und sind im vorliegenden Beispiel einfach wie folgt bestimmt:The values returned by the function generator 1002 can be obtained from an experiment and in the present example are simply determined as follows:

i = 1, g(1) = 1i = 1, g(1) = 1

i = 2, g(2) = 1,1i = 2, g(2) = 1.1

i = 3, g(3) = 1,2i = 3, g(3) = 1.2

i = 4, g(4) = 1,3i = 4, g(4) = 1.3

i = 5, g(5) = 1,4i = 5, g(5) = 1.4

i = 6, g(6) = 1,5i = 6, g(6) = 1.5

Die Gatterschaltung 1003 erzeugt das logische Produkt des von der Funktionsgeneratorschaltung 1002 ausgegebenen Wertes und des Datensignals 1003. Sie gibt nämlich den Wert der Funktionsgeneratorschaltung 1002 aus, wenn das Datensignal "1" ist, und gibt "0" aus, wenn das Datensignal "0" ist. So erzeugt die Gatterschaltung 1003 das Produkt q(i) * δ(i) der Formel (1). Hierin ist i die Anzahl nachlaufender Kanten, die im XSCL-Signal nach einer nachlaufenden Kante des LP-Signals auftreten und entspricht dem Zählwert des Zählers 1001 plus 1.The gate circuit 1003 generates the logical product of the value output from the function generator circuit 1002 and the data signal 1003. Namely, it outputs the value of the function generator circuit 1002 when the data signal is "1" and outputs "0" when the data signal is "0". Thus, the gate circuit 1003 generates the product q(i) * δ(i) of the formula (1). Here, i is the number of trailing edges that appear in the XSCL signal after a trailing edge of the LP signal and is equal to the count value of the counter 1001 plus 1.

Die Arithmetikschaltung 1004 addiert synchron mit dem XSCL-Signal den von der Gatterschaltung 1003 ausgegebenen Wert zu dem in der ersten Latchschaltung 1005 zwischengespeicherten Wert und gibt das Ergebnis in die erste Latchschaltung 1005 zurück.The arithmetic circuit 1004 adds the value output from the gate circuit 1003 to the value latched in the first latch circuit 1005 in synchronism with the XSCL signal and returns the result to the first latch circuit 1005.

Die erste Latchschaltung 1005 hält das Ergebnis von der Arithmetikschaltung 1004 fest. Die erste Latchschaltung 1005 wird vom LP-Signal auf 0 zurückgesetzt. Unmittelbar vor dem Zurücksetzen entspricht der Inhalt der Latchschaltung 1005 dem Wert Z' der obigen Formel (1), nämlich der Zahl leuchtender Pixel auf der als nächstes zu wählenden Abtastelektrode, wobei jedes leuchtende Pixel entsprechend seiner Position auf der Abtastelektrode gewichtet ist.The first latch circuit 1005 holds the result from the arithmetic circuit 1004. The first latch circuit 1005 is reset to 0 by the LP signal. Immediately before the reset, the content of the latch circuit 1005 corresponds to the value Z' of the above formula (1), namely, the number of lit pixels on the scanning electrode to be selected next, where each lit pixel is weighted according to its position on the scanning electrode.

Unmittelbar vor dem Rückstellen der ersten Latchschaltung an der nachlaufenden Kante des LP- Signals wird ihr Inhalt in die zweite Latchschaltung 1006 hereingenommen. Da die folgende Abtastelektrode an der nachlaufenden Kante des LP-Signals gewählt wird, entspricht der in der zweiten Latchschaltung 1006 zwischengespeicherte Wert der gewichteten Zahl leuchtender pixel auf der gegenwärtig gewählten Abtastelektrode.Immediately before the first latch is reset at the trailing edge of the LP signal, its contents are fed into the second latch 1006. Since the next scanning electrode is selected at the trailing edge of the LP signal, the value latched in the second latch 1006 corresponds to the weighted number of lit pixels on the currently selected scanning electrode.

Während einer Zeitspanne, die dem von der zweiten Latchschaltung 1006 festgehaltenen Wert entspricht, gibt die Korrektursignalgeneratorschaltung 1007 synchron mit dem LP-Signal ein Korrektursignal 809 als aktiv "1" aus.During a period of time corresponding to the value held by the second latch circuit 1006, the correction signal generator circuit 1007 outputs a correction signal 809 as active "1" in synchronization with the LP signal.

Um eine solche Funktion zu erzielen, weist der Schaltkreis 1007 zum Beispiel einen Zähler 1008 auf, der zum Generieren eines Korrektionstaktsignals benutzt wird, bei dem es sich entweder um das XSCL-Signal, ein durch Dividieren oder Verdoppeln des XSCL-Signals erhaltenes Signal oder ein anderes Taktsignal handeln kann. Ein Zähler 1009 wird vom LP-Signal auf 0 zurückgesetzt und zählt dann den Korrektionstakt. Eine Koinzidenzdetektorschaltung 1010 erzeugt das aktiv "1" Korrektursignal 809, bis der Zählwert des Zählers 1009 mit dem von der zweiten Latchschaltung 1006 festgehaltenen Wert zusammenfällt. Es sei darauf hingewiesen, daß das Intervall des Zyklus des Korrektionstaktes nicht konstant sein muß und zum Beispiel durch einen Versuch bestimmt werden kann.To achieve such a function, the circuit 1007 includes, for example, a counter 1008 used to generate a correction clock signal, which may be either the XSCL signal, a signal obtained by dividing or doubling the XSCL signal, or another clock signal. A counter 1009 is reset to 0 by the LP signal and then counts the correction clock. A coincidence detector circuit 1010 generates the active "1" correction signal 809 until the count value of the counter 1009 coincides with the value held by the second latch circuit 1006. It should be noted that the interval of the cycle of the correction clock need not be constant and can be determined, for example, by experiment.

Bei dem oben beschriebenen Aufbau der Spannungskorrekturschaltung wird die Anzahl leuchtender Bildelemente auf der als nächstes zu wählenden Abtastelektrode gezählt, wobei jedes Ieuchtende Pixel in der oben erIäuterten Weise gewichtet wird, und das Korrektursignal nimmt den aktiven Zustand "1" während einer dem Z' -Wert entsprechenden Dauer, synchronisiert mit dem LP-Signal an, durch welches die nächste Abtastelektrode gewählt wird.In the above-described construction of the voltage correction circuit, the number of lighted picture elements on the scanning electrode to be selected next is counted, each lighted pixel being weighted in the manner explained above, and the correction signal assumes the active state "1" for a duration corresponding to the Z' value, synchronized with the LP signal by which the next scanning electrode is selected.

Fig. 11 zeigt ein Beispiel des konkreten Aufbaus der Spannungsquellenschaltung 805 aus Fig. 8. Mit 1101 bis 1107 sind Widerstände bezeichnet, die zur Schaffung eines Spannungstei- lerschaltkreises in Reihe geschaltet sind. Spannungen V0U und V5L werden an die beiden Enden dieser Reihenschaltung angelegt. Spannungen V0, V1, V2, V3, V4 und V5 werden von den Abgriffen der Spannungsteilerschaltung abgeleitet. Die Widerstandswerte der Widerstände 1101 bis 1107 sind so gewählt, daß sie die folgenden Bedingungen erfüllen:Fig. 11 shows an example of the concrete structure of the voltage source circuit 805 of Fig. 8. 1101 to 1107 denote resistors which are connected in series to form a voltage divider circuit. Voltages V0U and V5L are applied to the two ends of this series circuit. Voltages V0, V1, V2, V3, V4 and V5 are derived from the taps of the voltage divider circuit. The resistance values of the resistors 1101 to 1107 are selected so that they satisfy the following conditions:

V = V0 -V1V = V0 -V1

= V1 - V2= V1 - V2

= V2 - V3= V2 - V3

= V4 - V5= V4 - V5

V0U - V0 = V5 - V5LV0U - V0 = V5 - V5L

worin V2 - C3 = a * V, a ist ein konstanter Wert im Bereich von 1 bis 50.where V2 - C3 = a * V, a is a constant value in the range 1 to 50.

Mit 510 sind in Fig. 11 Spannungsstabilisierschaltungen bezeichnet, die die gleichen sind wie beim ersten Ausführungsbeispiel und deshalb nicht näher erläutert werden.In Fig. 11, 510 denotes voltage stabilizing circuits which are the same as in the first embodiment and are therefore not explained in more detail.

Bezugsziffern 1108 und 1109 sind Verknüpfungsschaltungen, von denen die Verknüpfungsschaltung 1008 die Spannung VOU auswählt, wenn das Korrektursignal 809 "1" ist und die Spannung V0, wenn es "0" ist, und die gewählte Spannung als Spannung V0' ausgibt. Ähnlich wählt der Schalter 1009 die Spannung V5L, wenn das Korrektursignal 809 "1" ist, und wählt die Spannung V5, wenn es "0" ist, und gibt die gewählte Spannung als Spannung V5' aus. Die Spannungen V0U und V5L sind die Korrekturspannungen. Die Spannungen V0', V4, V5' und V1 werden der Flüssigkristalleinheit 801 als die Y-Spannungen 806 zur Verfügung gestellt, und die Spannungen V0, V2, V3 und V5 werden der Flüssigkristalleinheit als die X-Spannungen 107 geliefert.Reference numerals 1108 and 1109 are switching circuits, of which the switching circuit 1008 selects the voltage VOU when the correction signal 809 is "1" and the voltage V0 when it is "0" and outputs the selected voltage as the voltage V0'. Similarly, the switch 1009 selects the voltage V5L when the correction signal 809 is "1" and selects the voltage V5 when it is "0" and outputs the selected voltage as the voltage V5'. The voltages V0U and V5L are the correction voltages. The voltages V0', V4, V5' and V1 are provided to the liquid crystal unit 801 as the Y voltages 806, and the voltages V0, V2, V3 and V5 are provided to the liquid crystal unit 801 as the X voltages 807.

Die Arbeitsweise des zweiten Ausführungsbeispiels der vorliegenden Erfindung soll nun unter Hinweis auf die speziellen in Fig. 12 und 13 als Beispiel gezeigten Anzeigemuster erläutert werden. Die Fig. 12 und 13 zeigen die ein Viereck darstellende Flüssigkristalltafel 201 der Fig. 9. In Fig. 12 und 13 sind die leuchtenden Pixel schraffiert, während die nichtleuchtenden Pixel nicht schraffiert sind. In Fig. 12 ist das Viereck auf der linken Seite und in Fig. 13 auf der rechten Seite angezeigt.The operation of the second embodiment of the present invention will now be explained with reference to the specific display patterns shown in Figs. 12 and 13 as examples. Figs. 12 and 13 show the liquid crystal panel 201 of Fig. 9 which is a square. In Figs. 12 and 13, the luminous pixels are hatched, while the non-luminous pixels are not hatched. In Fig. 12, the square is shown on the left side and in Fig. 13 on the right side.

Wenn das Anzeigemuster der Fig. 12 oder 13 angezeigt wird, zählt die Spannungskorrekturschaltung 804 in Fig. 8 die Anzahl leuchtender Pixel auf jeder der Abtastelektroden Y1 bis Y6, wobei jedes leuchtende Pixel entsprechend seiner Position gewichtet ist, um zu dem Wert Z' zu gelangen. Die folgenden Z'-Werte werden erhalten (nachfolgend bezieht sich Z'(Yn) auf den Wert Z' für die Abtastelektrode Yn, wobei n = 1, 2,... 6).When the display pattern of Fig. 12 or 13 is displayed, the voltage correction circuit 804 in Fig. 8 counts the number of lit pixels on each of the scanning electrodes Y1 to Y6, with each lit pixel weighted according to its position, to arrive at the value Z'. The following Z' values are obtained (hereinafter, Z'(Yn) refers to the value Z' for the scanning electrode Yn, where n = 1, 2,... 6).

Fig. 12:Fig. 12:

Z' (Y1) = 0 + 0 + 0 + 0 + 0 + 0 = 0Z' (Y1) = 0 + 0 + 0 + 0 + 0 + 0 = 0

Z' (Y2) = 1,0 * 1 + 1,1 * 1 + 0 + 0 + 0 + 0 = 2,1Z' (Y2) = 1.0 * 1 + 1.1 * 1 + 0 + 0 + 0 + 0 = 2.1

Z' (Y3) = 1,0 * 1 + 1,1 * 1 + 0 + 0 + 0 + 0 = 2,1Z' (Y3) = 1.0 * 1 + 1.1 * 1 + 0 + 0 + 0 + 0 = 2.1

Z' (Y4) = 1,0 * 1 + 1,1 * 1 + 0 + 0 + 0 + 0 = 2,1Z' (Y4) = 1.0 * 1 + 1.1 * 1 + 0 + 0 + 0 + 0 = 2.1

Z' (Y5) = 1,0 * 1 + 1,1 * 1 + 0 + 0 + 0 + 0 = 2,1Z' (Y5) = 1.0 * 1 + 1.1 * 1 + 0 + 0 + 0 + 0 = 2.1

Z' (Y6) = 0 + 0 + 0 + 0 + 0 + 0 = 0Z' (Y6) = 0 + 0 + 0 + 0 + 0 + 0 = 0

Fig. 13:Fig. 13:

Z' (Y1) = 0 + 0 + 0 + 0 + 0 + 0 = 0Z' (Y1) = 0 + 0 + 0 + 0 + 0 + 0 = 0

Z' (Y2) = 0 + 0 + 0 + 0 + 1,4 * 1 + 1,5 * 1 = 2,9Z' (Y2) = 0 + 0 + 0 + 0 + 1.4 * 1 + 1.5 * 1 = 2.9

Z' (Y3) = 0 + 0 + 0 + O + 1,4 * 1 + 1,5 * 1 = 2,9Z' (Y3) = 0 + 0 + 0 + O + 1.4 * 1 + 1.5 * 1 = 2.9

Z' (Y4) = 0 + 0 + 0 + 0 + 1,4 * 1 + 1,5 * 1 = 2,9Z' (Y4) = 0 + 0 + 0 + 0 + 1.4 * 1 + 1.5 * 1 = 2.9

Z' (Y5) = 0 + 0 + 0 + 0 + 1,4 * 1 + 1,5 * 1 = 2,9Z' (Y5) = 0 + 0 + 0 + 0 + 1.4 * 1 + 1.5 * 1 = 2.9

Z' (Y6) = 0 + 0 + 0 + 0 + 0 + 0 = 0 Während einer Zeitspanne, die dem entsprechenden Z' -Wert entspricht, das heißt solange das Korrektursignal 801 "1" ist, empfängt jede Abtastelektrode als Wählspannung Korrekturspannung V0U und V5L statt der Spannungen V0 bzw. V5.Z'(Y6) = 0 + 0 + 0 + 0 + 0 + 0 = 0 During a period of time corresponding to the corresponding Z' value, that is, as long as the correction signal 801 is "1", each scanning electrode receives correction voltages V0U and V5L as selection voltages instead of the voltages V0 and V5, respectively.

Der Z'-Wert für die Abtastelektroden Y2 bis Y5 ist im Fall der Anzeige der Fig. 12 kleiner als im Fall der Anzeige gemäß Fig. 13. Deshalb wird unter der Anzeige in Fig. 12 die Zeitspanne, während der die Korrekturspannungen VOU und V5L als Wählspannung angelegt werden, kürzer als die im Fall der Anzeige der Fig. 13, wenn die Abtastelektroden Y2 bis Y5 gewählt sind. Der Y-Treiber 905 legt die Wählspannung der Abtastelektroden Y1 bis Y6 sequentiell an, während der X-Treiber 213 entsprechend dem Anzeigemuster die Leucht- oder Nichtleuchtspannung an die Signalelektroden anlegt.The Z' value for the scanning electrodes Y2 to Y5 is smaller in the case of the display of Fig. 12 than in the case of the display of Fig. 13. Therefore, under the display of Fig. 12, the period of time during which the correction voltages VOU and V5L are applied as the selection voltage becomes shorter than that in the case of the display of Fig. 13 when the scanning electrodes Y2 to Y5 are selected. The Y driver 905 applies the selection voltage to the scanning electrodes Y1 to Y6 sequentially, while the X driver 213 applies the lighting or non-lighting voltage to the signal electrodes according to the display pattern.

Bei dem zweiten Ausführungsbeispiei der vorliegenden Erfindung wird zur Anzeige eines Anzeigemusters, wie es in Fig. 12 gezeigt ist, der gewählten Abtastelektrode eine ein kleineres Ausmaß an Korrektur aufweisende Wählspannung entsprechend der Tatsache zugeführt, daß das Runden der Spannungswelle an der Abtastelektrode nicht so stark ist, wenn sich die leuchtenden Pixel in der Nähe des Ansteuerendes der Abtastelektrode befinden, wie das bei den Abtastelektroden Y2 bis Y5 in Fig. 12 der Fall ist. Das bedeutet, daß nur für verhältnismäßig kurze Zeit die Korrekturspannungen V0U und V5L statt der Spannungen V0 und V5 geliefert werden. Im Gegensatz dazu wird bei dem Beispiel gemäß Fig. 13 eine Wählspannung an die ausgewählte Abtastelektrode geliefert, die ein stärkeres Ausmaß an Korrektur hat, da in diesem Fall das Runden der Spannungswelle an der Abtastelektrode stärker ist, weil sich die leuchtenden Pixel im Fall der Abtastelektroden Y2 bis Y5 weiter weg vom Ansteuerende der Abtastelektrode befinden. In diesem Fall werden also die Korrekturspannungen V0U und V5L statt der Spannungen V0 bzw. V5 für eine längere Zeit geliefert. So kann die Position leuchtender Pixel berücksichtigt und kompensiert werden, um eine Anzeige ohne Ungleichmäßigkeit zu erhalten.In the second embodiment of the present invention, in order to display a display pattern as shown in Fig. 12, a selection voltage having a smaller amount of correction is supplied to the selected scanning electrode in accordance with the fact that the rounding of the voltage wave at the scanning electrode is not so strong when the luminous pixels are located near the driving end of the scanning electrode as is the case with the scanning electrodes Y2 to Y5 in Fig. 12. This means that the correction voltages V0U and V5L are supplied instead of the voltages V0 and V5 for only a relatively short time. In contrast, in the example of Fig. 13, a selection voltage having a larger amount of correction is supplied to the selected scanning electrode because in this case the rounding of the voltage wave at the scanning electrode is stronger because the luminous pixels are located farther away from the driving end of the scanning electrode in the case of the scanning electrodes Y2 to Y5. In this case, the correction voltages V0U and V5L are supplied for a longer time instead of the voltages V0 and V5, respectively. In this way, the position of lit pixels can be taken into account and compensated to obtain a display without unevenness.

Das zweite Ausführungsbeispiel der Erfindung ist im Zusammenhang mit einer Flüssigkristalltafel beschrieben worden, bei der die Abtastspannungswelle einem Ende jeder Abtastelektrode zugeführt wird. Als Abwandlung des zweiten Ausführungsbeispiels kann die Abtastspannung an beide Enden jeder Abtastelektrode angelegt werden. In einem solchen Fall muß die Funktion q(i) durch die Funktion p( i-S/2 ) ersetzt werden, um den Wert Z' zu berechnen. Die Funktion p(x) ist eine Gewichtungsfunktion, die abnimmt, wenn i (i i-S/2 ) zunimmt. In einer solchen Abwandlung des zweiten Ausführungsbeispiels der Erfindung werden ähnliche Wirkungen erhalten.The second embodiment of the invention has been described in connection with a liquid crystal panel in which the scanning voltage wave is applied to one end of each scanning electrode. As a modification of the second embodiment, the scanning voltage may be applied to both ends of each scanning electrode. In such a case, the function q(i) must be replaced by the function p( i-S/2 ) to calculate the value Z'. The function p(x) is a weighting function which decreases as i (i i-S/2 ) increases. In such a modification of the second embodiment of the invention, similar effects are obtained.

Als Methode zum Einstellen des Korrekturausmaßes ist beim zweiten Ausführungsbeispiel der Erfindung beschrieben worden, die Zeitspanne, während der die normale Wählspannung durch eine vorherbestimmte Korrekturspannung ersetzt wird, zu verlängern oder zu verkürzen, das heißt es ist eine Zeitachsenkorrektur beschrieben worden. Es sei erwähnt, daß statt einer solchen Zeitachsenkorrektur eine Spannungsachsenkorrektur, eine Zeit/Spannungsachsenkorrektur oder eine Funktionswellenformkorrektur herangezogen werden könnte.As a method for setting the correction amount, in the second embodiment of the invention, it has been described to lengthen or shorten the period during which the normal selection voltage is replaced by a predetermined correction voltage, that is, time axis correction has been described. It should be noted that instead of such time axis correction, voltage axis correction, time/voltage axis correction or function waveform correction may be used.

Gemäß dem ersten Ausführungsbeispiel der Erfindung und seinen Abwandlungen wird die Nichtwählspannung variiert, während gemäß dem zweiten Ausführungsbeispiel und seinen Abwandlungen die Wählspannung variiert wird. Um optimale Ergebnisse für unterschiedliche Anzeigemuster zu erhalten, können deshalb die beiden Ausführungsbeispiele zusammen benutzt werden.According to the first embodiment of the invention and its modifications, the non-select voltage is varied, while according to the second embodiment and its modifications, the select voltage is varied. Therefore, in order to obtain optimum results for different display patterns, the two embodiments can be used together.

Claims

1. A liquid crystal display device comprising: a liquid crystal panel (201; 801) provided with two substrates (202, 203) sandwiching a liquid crystal layer therebetween, a scanning electrode group (Y1-Y6) on one of the substrates, a signal electrode group (X1-X6) on the other of the substrates, a pixel being formed at each crossing point between a scanning electrode and a signal electrode, and

means (205, 213; 905, 213) for applying a scanning voltage wave to at least one end of the scanning electrode group and for applying a signal voltage wave to at least one end of the signal electrode group for the purpose of displaying a display pattern and for superimposing a correction voltage on the scanning voltage wave and/or the signal voltage wave in accordance with the display pattern,

marked by

means (104; 804) for changing the value and/or the time of application of the correction voltage in accordance with the pixel positions of the at least one end of the scanning electrode group and/or in accordance with the pixel positions of the at least one end of the signal electrode group.

2. A liquid crystal display device according to claim 1, wherein the value and/or the application time of the correction voltage is selectively varied for each electrode of the scanning electrode group and/or for each electrode of the signal electrode group.

3. A liquid crystal display device according to claim 2, wherein a selection voltage is sequentially applied periodically to each electrode of the scanning electrode group (Y1-Y6) while a non-selection voltage is applied to the other electrodes of the scanning electrode group and wherein the correction voltage is superimposed on the non-selection voltage, wherein the voltage-time area of the correction voltage is controlled separately for each scanning electrode (Y1-Y6) depending on the display pattern and the distance between the respective scanning electrode and the at least one drive end of the signal electrode group (X1-X6).

4. A liquid crystal display device according to claim 2 or 3, wherein a select voltage is sequentially and periodically applied to each scanning electrode (Y1-Y6), the correction voltage is superimposed on the select voltage, and the voltage-time area of the correction voltage is controlled individually for each scanning electrode depending on the lighting or non-lighting state of the pixels on a respective scanning electrode and the distance between each of the pixels and the at least one driving end of the scanning electrode group.