DE69017772T2

DE69017772T2 - Oscillator circuit.

Info

Publication number: DE69017772T2
Application number: DE69017772T
Authority: DE
Inventors: Bruno Jean-Pierre Motte
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1989-07-04
Filing date: 1990-06-28
Publication date: 1995-10-12
Anticipated expiration: 2010-06-29
Also published as: NL8901698A; KR910003924A; JPH0357307A; KR100201670B1; US5039955A; DE69017772D1; EP0406949B1; EP0406949A1

Description

Die Erfindung bezieht sich auf eine Oszillatorschaltung, wie im einleitenden Teil des Anspruchs 1 definiert. Die Erfindung bezieht sich ebenfalls auf eine Synchronschaltung und auf eine Bildwiedergabeanordnung.The invention relates to an oscillator circuit as defined in the introductory part of claim 1. The invention also relates to a synchronizing circuit and to a picture display device.

Eine derartige Schaltungsanordnung ist aus der französichen Patentanmeldung FR-A-2.487.607 bekannt, und zwar zum Gebrauch in einer Horizontal-Synchronschaltung eines Fernsehempfängers. Bei dieser bekannten Schaltungsanordnung wird ein Hauptoszillator durch ein Steuersignal aus einer Steuerschaltung in Form einer phasenverriegelten Schleife in der Frequenz gesteuert. Die Phasenverriegelungsschleife weist einen Hilfsoszillator auf, ähnlich wie der Hauptoszillator; die beiden weisen einen frequenzbestimmenden Kondensator auf, der in demselben Halbleiterkörper integriert ist. Die Phasenverriegelungsschleife synchronisiert den Hilfsoszillator mit einem Bezugsfrequenztaktsignal mittels eines dem Hilfsoszillator zugeführten Steuersignals. Dieses Steuersignal ist das Ergebnis eines Phasenvergleichs zwischen dem taktsignal und einem von dem Hilfsoszillator abgeleiteten Signal. Eine entsprechender Teil des Steuersignals wird ebenfalls dem Hauptoszillator zugeführt. Dadurch steht die Hauptoszillatorfrequenz in einer ziemlich festen Beziehung zu der Taktsignalfrequenz. Das Taktsignal wird von einem Farbträgeroszillator in einem Fernsehempfanger abgeleitet; in vielen Fällen von einem Kristalloszillator hoher Frequenzgenauigkeit. Dadurch wird die Hauptoszillatorfrequenz ziemlich gut definiert, sogar wenn die Genauigkeit der frequenzbestimmenden Kapazität ziemlich gering ist. Aber aus dem obenstehenden dürfte es einleuchten, daß die bekannte Schaltungsanordnung ziemlich aufwendig ist.Such a circuit arrangement is known from French patent application FR-A-2,487,607, for use in a horizontal synchronizing circuit of a television receiver. In this known circuit arrangement, a main oscillator is frequency-controlled by a control signal from a control circuit in the form of a phase-locked loop. The phase-locked loop has an auxiliary oscillator, similar to the main oscillator; the two have a frequency-determining capacitor integrated in the same semiconductor body. The phase-locked loop synchronizes the auxiliary oscillator with a reference frequency clock signal by means of a control signal supplied to the auxiliary oscillator. This control signal is the result of a phase comparison between the clock signal and a signal derived from the auxiliary oscillator. A corresponding part of the control signal is also supplied to the main oscillator. This gives the main oscillator frequency a fairly fixed relationship to the clock signal frequency. The clock signal is derived from a color carrier oscillator in a television receiver; in many cases from a crystal oscillator of high frequency accuracy. This gives the main oscillator frequency a fairly good definition, even if the accuracy of the frequency-determining capacitance is fairly low. But from the above it should be clear that the known circuit arrangement is quite complex.

Die Erfindung hat u.a. zur Aufgabe, eine Oszillatorschaltung der obengenannten Art zu schaffen, die eine einfachere Struktur aufweist als die bekannte Schaltungsanordnung. Dazu schafft ein erster und wesentlicher Aspekt der Erfindung eine Oszillatorschaltung, wie in Anspruch 1 definiert. Ein zweiter Aspekt der Erfindung schafft eine Synchronschaltung, wie diese in Anspruch 5 definiert ist. Ein dritter Aspekt der Erfindung schafft eine Bildwiedergabeanordnung, wie in Anspruch 6 definiert. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen definiert.The invention has, inter alia, for its object to provide an oscillator circuit of the above-mentioned type which has a simpler structure than the known circuit arrangement. To this end, a first and essential aspect of the invention provides an oscillator circuit as defined in claim 1. A second aspect of the invention provides a synchronous circuit as defined in claim 5. A third aspect of the invention provides a picture display device as defined in claim 6. Advantageous embodiments are defined in the dependent claims.

Die erfindungsgemäße Osziliatorschaltung läßt sich auf einfache Weise verwirklichen und weist Schaltungselemente auf, die nicht sehr kritisch sind. Auf einfache Weise läßt sich die Oszillatorschaltung derart auslegen, daß Variationen durch Streuung und Alterung der Elemente und Temperatureinflüsse zwischen den Elementen der Steuerschaltung und des Oszillators ausgeglichen werden.The oscillator circuit according to the invention can be implemented in a simple manner and has circuit elements that are not very critical. The oscillator circuit can be designed in a simple manner in such a way that variations due to scattering and aging of the elements and temperature influences between the elements of the control circuit and the oscillator are compensated.

Es sei bemerkt, daß in GB-A-1.116.263 ein Frequenzdiskriminator beschrieben wird zur Frequenz-Spannung-Umwandlung über eine breiten Bereich. Der Frequenzdiskriminator weist eine Mischeroszillatorkombination auf zur Frequenzumwandlung einer zu demodulierenden Eingangsfrequenz. Eine Schaltungsanordnung ist mit dem Ausgang der Mischeroszillatorkombination gekoppelt zum Schaffen eines ersten Gleichstromsignals, das im wesentlichen ein analoger Wert der Änderung in der Frequenz zwischen der Eingangsfrequenz und der Oszillatorfrequenz ist. Das erste Gleichstromsignal wird zur Steuerung der Amplitude einer Bezugsfrequenz benutzt, die einer Gleichrichterfilterkombination zugeführt wird. Auf gleiche Weise wird ein zweites Gleichstromsignal entsprechend der Differenz zwischen der Eingangsfrequenz und der Oszillatorfrequenz erhalten. Dieses zweite Gleichstromsignal wird als Steuerspannung dem Oszillator zugeführt.It should be noted that in GB-A-1,116,263 a frequency discriminator is described for frequency-to-voltage conversion over a wide range. The frequency discriminator comprises a mixer-oscillator combination for frequency converting an input frequency to be demodulated. Circuitry is coupled to the output of the mixer-oscillator combination for providing a first DC signal which is essentially an analog value of the change in frequency between the input frequency and the oscillator frequency. The first DC signal is used to control the amplitude of a reference frequency which is applied to a rectifier-filter combination. In a similar manner a second DC signal is obtained corresponding to the difference between the input frequency and the oscillator frequency. This second DC signal is applied as a control voltage to the oscillator.

In der GB-A-1.116.263 wird ein besonderer Frequenzdemodulatortyp beschrieben mit einer Art von AFR-Schleife, die vom Vorhandensein einer Eingangsfrequenz abhängig ist, nebst der Bezugsfrequenz und der Oszillatorfrequenz. Es dürfte einleuchten, daß die Struktur und der Basiskonzept dieses Demodulators wesentlich abweicht von der erfindungsgemäßen Oszillatorschaltung, die nicht vom Vorhandensein einer Eingangsfrequenz abhängig ist, sondern von der Gleichheit zwischen den frequenzbestimmenden Elementen.GB-A-1.116.263 describes a special type of frequency demodulator with a type of AFR loop which is dependent on the presence of an input frequency, together with the reference frequency and the oscillator frequency. It will be clear that the structure and basic concept of this demodulator differs significantly from the oscillator circuit according to the invention, which is not dependent on the presence of an input frequency, but on the equality between the frequency-determining elements.

Es sei ebenfalls bemerkt, daß in der US-A-4.634.939 eine Schaltungsanordnung zum Einstellen der Oszillatorfrequenz in einer Phasenverriegelungsschleife beschrieben wird, mittels Zuführung eines Steuersignals zu der Phasenverriegelungsschleife. Dieses Steuersignal wird durch Frequenzdetektion bei einem Synchronsignal erhalten, auf dem der Oszillator verriegeit ist. Das Steuersignal wird also in einer Vorwärtsstruktur erzeugt, eher als in einer Rückwärtsstruktur, die ein frequenzbestimmendes Element aufweist ähnlich wie das im Oszillator, wie bei der Erfindung.It should also be noted that US-A-4,634,939 describes a circuit arrangement for setting the oscillator frequency in a phase-locked loop by supplying a control signal to the phase-locked loop. This control signal is obtained by frequency detection on a synchronous signal to which the oscillator is locked. The control signal is thus generated in a forward structure rather than in a backward structure which is a frequency-determining Element similar to that in the oscillator, as in the invention.

Es sei auch bemerkt, daß in JP-A-59.004.331 eine Oszillatorschaltung beschrieben wird, in der das Ausgangssignal eines Oszillators einer Steuersehaltung zugeführt wird. Diese Steuerschaltung schafft ein Steuersignal als Ergebnis eine Frequenz-Spannungs-Umwandlung, zur Einstellung der Frequenz des Oszillators. Es wird keine externe Bezugsfrequenz benutzt; die Oszillatorfrequenzgenauigkeit ist von der Genauigkeit der die Frequenz-Spannungsumwandlungskennlinie bestimmenden Elemente der Steuerschaltung abhängig. Im Gegensatz dazu benutzt die Erfindung die Genauigkeit einer Taktsignalfrequenz zur Erzeugung eines Steuersignals zur Einstellung der Oszillatorfrequenz auf einen vorbestimmten Wert.It should also be noted that JP-A-59.004.331 describes an oscillator circuit in which the output signal of an oscillator is fed to a control circuit. This control circuit provides a control signal as a result of a frequency-voltage conversion for setting the frequency of the oscillator. No external reference frequency is used; the oscillator frequency accuracy depends on the accuracy of the elements of the control circuit determining the frequency-voltage conversion characteristic. In contrast, the invention uses the accuracy of a clock signal frequency to generate a control signal for setting the oscillator frequency to a predetermined value.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:Embodiments of the invention are shown in the drawing and are described in more detail below. They show:

Fig. 1 einen vereinfachten Schaltplan einer erfindungsgemäßen Schaltungsanordnung,Fig. 1 shows a simplified circuit diagram of a circuit arrangement according to the invention,

Fig. 2 einen Schaltplan einer bevorzugten Ausführungsform einer Steuerschaltung, die einen teil der erfindungsgemäßen Schaltungsanordnung bildet.Fig. 2 is a circuit diagram of a preferred embodiment of a control circuit which forms part of the circuit arrangement according to the invention.

Fig. 1 zeigt einen Schaltplan einer erfindungsgemäßen Schaltungsanordnung. Eine Phasenvergleichsstufe 1 erhält an einem ersten Eingang ein eintreffendes Synchronsignal Sy und an einem zweiten Eingang ein von einem Oszillator 3 herrührendes Signal. Zwischen dem Ausgang des Oszillators 3 und dem zweiten Eingang dr Phasenvergleichsstufe können nicht-dargestellte Stufe vorgesehen sein, beispielsweise einen Frequenzteiler, wenn die Oszillatorfrequenz höher ist als die Frequenz des Synchronsignals. An einem Ausgang liefert die Phasenvergleichsstufe 1 ein Signal, das von der Phasendifferenz zwischen den Eingangssignalen der Stufe 1 abhängig ist und das nach Glättung durch ein Schleifenfilter 2 als erstes Regelsignal dem Oszillator 3 zur Regelung der Frequenz und/oder der Phase des Oszillatorsignals zugeführt wird. In der Ruhelage der durch die Elemente 1, 2 und 3 gebildeten Phasenregelschleife haben die Eingangssignal der Stufe 1 dieselbe Frequenz und nahezu dieselbe Phase.Fig. 1 shows a circuit diagram of a circuit arrangement according to the invention. A phase comparison stage 1 receives an incoming synchronous signal Sy at a first input and a signal originating from an oscillator 3 at a second input. Between the output of the oscillator 3 and the second input of the phase comparison stage, a stage not shown can be provided, for example a frequency divider if the oscillator frequency is higher than the frequency of the synchronous signal. At one output, the phase comparison stage 1 delivers a signal which is dependent on the phase difference between the input signals of stage 1 and which, after smoothing by a loop filter 2, is fed as a first control signal to the oscillator 3 for controlling the frequency and/or the phase of the oscillator signal. In the rest position of the phase-locked loop formed by elements 1, 2 and 3, the input signals of stage 1 have the same frequency and almost the same phase.

Ein Taktgenerator 4 erzeugt ein Taktsignal mit einer konstanten Frequenz und liefert dieses Taktsignal zu einer Steuerschaltung 5. Diese liefert ein Signal, das als zweites Regelsignal dem Oszillator 3 zugeführt wird. Die Phasenregelschleife erzeugt das erste Regelsignal für den Oszillator beim Vorhandensein des Synchronsignals. Wenn das zweite Regelsignal nun richtig gewählt wird, wird die Oszillatorfrequenz sich etwa in der Mittel des Haltebereiches befinden, d.h. der Nennzustand.A clock generator 4 generates a clock signal with a constant frequency and supplies this clock signal to a control circuit 5. This provides a signal that is fed to the oscillator 3 as a second control signal. The phase-locked loop generates the first control signal for the oscillator in the presence of the synchronization signal. If the second control signal is now selected correctly, the oscillator frequency will be approximately in the middle of the hold range, ie the nominal state.

Fig. 2 zeigt einen breiteren Schaltplan der Steuerschaltung 5 aus Fig. 1. Am Eingang I erhält die Steuerschaltung das Taktsignal vom Taktgenerator 4 aus Fig. 1. Die Steuerschaltung erzeugt ein Ausgangssignal an einem Ausgang 0, das als zweites Regelsignal dem Oszillator 3 aus Fig. 1 zugeführt wird. Die vorliegende Synchronschaltung bildet beispielsweise einen teil einer Bildwiedergabeanordnung, wobei der Oszillator 3 ein Horizontal-Oszillator ist zur Horizontal-Ablenkung mit einer Nennfrequenz von 15,75 kHz (US-Fernsehnorm). Der Oszillator 3 kann die Horizontal- Frequenz oder ein Vielfaches davon haben. Es kann so sein, daß das dem zweiten Eingang der Stufe 1 zugeführte örtliche Signal von einer Horizontal-Ablenkschaltung herrührt, die ein von dem Oszillator herrührendes Horizontal-Signal zugeführt bekommt. Das Taktsignal ist von einem Hilfsträgersignal mit einer Nennfrequenz von etwa 3,58 MHz abgeleitet. Der Taktgenerator 4 ist beispielsweise ein Frequenzteiler, der ein Signal erhält, das von einem Hilfsträgeroszillator herrührt und die Frequenz dieses Signals durch 14 teilt, woraus das Taktsignal mit einer Frequenz von etwa 255 kHz erhalten wird.Fig. 2 shows a broader circuit diagram of the control circuit 5 from Fig. 1. At input I, the control circuit receives the clock signal from the clock generator 4 from Fig. 1. The control circuit generates an output signal at an output 0, which is fed as a second control signal to the oscillator 3 from Fig. 1. The present synchronization circuit forms, for example, part of a picture display device, the oscillator 3 being a horizontal oscillator for horizontal deflection with a nominal frequency of 15.75 kHz (US television standard). The oscillator 3 can have the horizontal frequency or a multiple thereof. It can be that the local signal fed to the second input of stage 1 comes from a horizontal deflection circuit which receives a horizontal signal from the oscillator. The clock signal is derived from a subcarrier signal with a nominal frequency of approximately 3.58 MHz. The clock generator 4 is, for example, a frequency divider which receives a signal originating from a subcarrier oscillator and divides the frequency of this signal by 14, from which the clock signal with a frequency of approximately 255 kHz is obtained.

Das Taktsignal ist blockförmig und steuert steuerbare Schalter SW1, SW2 und SW3 an. Der Schalter SW1 ist einerseits mit einer ersten Bezugsspannungsquelle Vref1 verbunden und andererseits mit einem invertierenden Eingang eines Differenzverstärkers AMP. An diesen invertierenden Eingang ist weiterhin ein Kondensator C1 und eine steuerbare Stromquelle 51 über einen Schalter SW2 angeschlossen. Der Kondensator und die Stromquelle 51 liegen andererseits an Masse. Der Verbindungspunkt zwischen dem Schalter SW2 und der Stromquelle liegt über den Schalter SW3 an Masse. Der nicht-invertierende Eingang des Differenzverstärkers AMP ist mit einer zweiten Bezugsspannungsquelle Vref2 verbunden. Der Ausgang des Verstärkers AMP ist über einen Gleichrichter D mit einem Eingang eines verstärkers A verbunden. An diesen Eingang ist auch ein Speicherelement in Form eines Kondensators C2 angeschlossen, der andererseits mit Masse verbunden ist. Der Ausgang des Verstärkers A ist zu einem Steuereingang der Stromquelle S1 zurückgekoppelt. Der Ausgang des Verstärkers A ist zugleich der Ausgang 0 der Steuersehaltung 5.The clock signal is block-shaped and controls controllable switches SW1, SW2 and SW3. The switch SW1 is connected on the one hand to a first reference voltage source Vref1 and on the other hand to an inverting input of a differential amplifier AMP. A capacitor C1 and a controllable current source 51 are also connected to this inverting input via a switch SW2. The capacitor and the current source 51 are also connected to ground. The connection point between the switch SW2 and the current source is connected to ground via the switch SW3. The non-inverting input of the differential amplifier AMP is connected to a second reference voltage source Vref2. The output of the amplifier AMP is connected to an input of an amplifier A via a rectifier D. A storage element in the form of a capacitor C2 is also connected to this input, which is also connected to ground. The output of the amplifier A is fed back to a control input of the current source S1. The output of the Amplifier A is also output 0 of control unit 5.

Wenn das blockförmige Signal hoch wird, werden die Schalter SW1 und SW3 leitend und der Schalter SW2 wird gesperrt, und wenn das Taktsignal niedrig wird, werden die Schalter SW1 und SW3 gesperrt und der Schalter SW2 wird leitend. Wenn der Schalter SW1 leitend ist, ist an dem Kondensator C1 die erste Bezugsspannung Vref1 vorhanden. Die erste Bezugsspannung Vref1 ist höher als die zweite Bezugsspannung Vref2, wodurch der Verstärker AMP eine negative Ausgangsspannung liefert. Wegen dieser negativen Spannung wird der Gleichrichter D nicht leitend sein. Wenn die Schalter SW1 und SW3 nicht-leitend werden, nimmt die Spannung am Kondensator C1 linear dadurch ab, daß der Schalter SW2 leitend ist und die Stromquelle S1 dem Kondensator C1 einen konstanten Strom entnimmt. Wenn die Spannung am Kondensator C1 die Spannung Vfre2 unterschreitet, liefert der Verstärker AMP eine positive Spannung und der Gleichrichter D wird leitend sein. Zum Kondensator C2 fließt ein Strom, der den Kondensator nachladet, wodurch die Spannung am Kondensator und daher die Ausgangsspannung des Verstärkers A zunimmt. Die Stromquelle S1 wird derart geregelt, daß der Strom derselben einen niedrigeren Wert erhält, wodurch das sägezahnförmige Signal am Kondensator C1 den Wert Vref2 zu einem späteren Zeitpunkt erreicht als es der Fall wäre, wenn die Stromquelle S1 nicht nachgeregelt würde. Dadurch hat der Stromimpuls durch den Gleichrichter D eine kürzere Dauer. Daraus geht hervor, daß in dem Ruhezustand der durch die Elemente C1, S1, AMP, D, C2 und A gebildeten Regelschleife die Flanke der sägezahnförmigen Spannung, die in der Sperrzeit des Schalters SW1 entsteht, den Wert Vfer2 erreicht zu dem Zeitpunkt, wo der Schalter wieder leitend wird. Zu dem Zeitpunkt ist der Gleichrichter D während einer kurzen Zeit leitend zum Ausgleichen von Entladeströmen, in Fig. 2 mit einer Stromquelle 52 dargestellt. Die sägezahnförmige Spannung am Kondensator C1, die eine konstante Frequenz hat, wenn die Frequenz des Taktsignals des Generators 4 konstant ist, hat also einen nahezu konstanten Verlauf als Funktion der Zeit (siehe Fig. 2), so daß der Wert der Gleichspannung am Ausgang 0 nur von den Werten der Elemente der Schaltungsanordnung nach Fig. 2 abhängig ist. Sind diese Werte konstant, so ist auch die genannte Spannung konstant. Die Elemente der Schaltungsanordnung können derart gewählt werden, daß die genannte Spannung einen derartigen Wert hat, daß der Oszillator 3 ein Signal mit der Nennfrequenz liefert.When the block signal goes high, switches SW1 and SW3 become conductive and switch SW2 is blocked, and when the clock signal goes low, switches SW1 and SW3 become blocked and switch SW2 becomes conductive. When switch SW1 is conductive, the first reference voltage Vref1 is present across capacitor C1. The first reference voltage Vref1 is higher than the second reference voltage Vref2, causing amplifier AMP to provide a negative output voltage. Because of this negative voltage, rectifier D will not be conductive. When switches SW1 and SW3 become non-conductive, the voltage across capacitor C1 decreases linearly due to switch SW2 being conductive and current source S1 drawing a constant current from capacitor C1. When the voltage across capacitor C1 falls below voltage Vfre2, amplifier AMP provides a positive voltage and rectifier D will be conductive. A current flows to the capacitor C2, which recharges the capacitor, whereby the voltage across the capacitor and hence the output voltage of the amplifier A increases. The current source S1 is regulated in such a way that its current has a lower value, whereby the sawtooth-shaped signal at the capacitor C1 reaches the value Vref2 at a later time than would be the case if the current source S1 were not regulated. As a result, the current pulse through the rectifier D has a shorter duration. It can be seen from this that in the rest state of the control loop formed by the elements C1, S1, AMP, D, C2 and A, the edge of the sawtooth-shaped voltage which arises during the blocking time of the switch SW1 reaches the value Vfer2 at the time when the switch becomes conductive again. At this time, the rectifier D is conductive for a short time to compensate for discharge currents, shown in Fig. 2 with a current source 52. The sawtooth-shaped voltage at the capacitor C1, which has a constant frequency when the frequency of the clock signal of the generator 4 is constant, therefore has an almost constant course as a function of time (see Fig. 2), so that the value of the direct voltage at the output 0 depends only on the values of the elements of the circuit arrangement according to Fig. 2. If these values are constant, the voltage mentioned is also constant. The elements of the circuit arrangement can be selected in such a way that the voltage mentioned has a such a value that the oscillator 3 delivers a signal with the nominal frequency.

Es sei bemerkt, daß die Schaltungsanordnung nach Fig. 2 auf andere Weise ausgebildet werden kann für dasselbe Ergebnis. So kann die Spannung der Quelle Vfer2 statt des Wertes des Stromes der Quelle 51 geregelt werden. Die Regelung zum Konstanthalten der Spannung am Kondensator C2 kann auch erfolgen unter dem Einfluß eines Fehlersignals, das von der Differenz zwischen dieser Spannung und einer dritten Bezugsspannung abhängig ist. Es ist auch möglich, die genannten Elemente durch ihre digitalen Werte zu ersetzen, so kann beispielsweise der Kondensator in digitaler Ausführung durch einen Speicher ersetzt werden. Auch kann bemerkt werden, daß obenstehend Toleranzen der Elemente der Schaltungsanordnung und Änderungen, die durch Temperaturschwankungen, Alterung und dgl. verursacht werden, nicht berücksichtigt worden sind. Die Schaltungsanordnung kann jedoch wie folgt entworfen werden für einen Ausgleich gegen die genannten Effekte zum Konstanthalten der Nennfrequenz des Oszillators 3.It should be noted that the circuit arrangement according to Fig. 2 can be designed in a different way to achieve the same result. Thus, the voltage of the source Vfer2 can be controlled instead of the value of the current of the source 51. The control for keeping the voltage on the capacitor C2 constant can also be carried out under the influence of an error signal which depends on the difference between this voltage and a third reference voltage. It is also possible to replace the above-mentioned elements with their digital values, for example the capacitor in digital form can be replaced by a memory. It can also be noted that tolerances of the elements of the circuit arrangement and changes caused by temperature fluctuations, aging and the like have not been taken into account above. The circuit arrangement can, however, be designed as follows to compensate for the above-mentioned effects for keeping the nominal frequency of the oscillator 3 constant.

Für den Kondensator C1, der mit Hilfe einer Stromquelle entladen wird, gilt, daß das Produkt aus dem Strom il der Quelle mit der Zeit der Entladung Δt dem Produkt aus der Kapazität C1 und der Spannungsdifferenz ΔW1 = Vref1 - Vref2 am Kondensator:For the capacitor C1, which is discharged using a current source, the product of the current il of the source with the discharge time Δt is equal to the product of the capacitance C1 and the voltage difference ΔW1 = Vref1 - Vref2 on the capacitor:

il*Δt = Cl*ΔWl (1)il*Δt = Cl*ΔWl (1)

Die Zeit Δt ist ein bestimmter Teil der Periode des Taktsignal, beispielsweise die Hälfe davon, also die Taktfrequenz f = 1/(2*Δt).The time Δt is a certain part of the period of the clock signal, for example half of it, i.e. the clock frequency f = 1/(2*Δt).

Die Gleichung (1) läßt sich wie folgt umschreiben:Equation (1) can be rewritten as follows:

il = Cl*ΔWl*2f (2)il = Cl*ΔWl*2f (2)

Der Oszillator 3 ider derart ausgebildet, daß das dadurch erzeugte Signal einen gleichförmigen Verlauf hat als Funktion der Zeit wie das Signal am invertierenden Eingang des verstärkers AMP. Der Oszillator 3 ist also ein Sägezahngenerator mit einer anderen Frequenz als der Generator mit C1 und S1 und weist einen Kondensator C3 auf, der zwischen zwei Bezugsspannungspegeln Vref1' und Vref2' ge- bzw. entladen wird. Für den Lade- bzw. Entladestrom i2 des Kondensators C3 wird ein Wert gewählt, der dem Wert k*i1 mit beispielsweise k = 1 entspricht. Für den Kondensator C3 gilt eine ähnliche Gleichung wie für den Kondensator C1:The oscillator 3 is designed in such a way that the signal generated thereby has a uniform course as a function of time like the signal at the inverting input of the amplifier AMP. The oscillator 3 is therefore a sawtooth generator with a different frequency than the generator with C1 and S1 and has a capacitor C3 which is charged or discharged between two reference voltage levels Vref1' and Vref2'. A value is chosen for the charging or discharging current i2 of the capacitor C3 that corresponds to the value k*i1 with, for example, k = 1. A similar equation applies to the capacitor C3 as to the capacitor C1:

12*Δtesc = C3*ΔWosc (3)12*Δtesc = C3*ΔWosc (3)

wobei: ΔWosc = Vref1' - Vref2'where: ΔWosc = Vref1' - Vref2'

und wobei Δtosc die Lade- bzw. Entladezeit des Kondensators C3 ist. Die Gleichung (3) läßt sich wie folgt neu schreiben:and where Δtosc is the charging or discharging time of the capacitor C3. Equation (3) can be rewritten as follows:

Δtosc = C3*Δosc/i2 (4)Δtosc = C3*Δosc/i2 (4)

In diesem Beispiel ist i2 = i1; in der Gleichung (4) eingefügt bedeutet dies:In this example, i2 = i1; inserted into equation (4) this means:

Δtosc = (C3*Δosc)/(Cl*ΔW1*2f)Δtosc = (C3*Δosc)/(Cl*ΔW1*2f)

(C3/C1)*(Δosc/ΔW1)*(1/(2f)) (5)(C3/C1)*(Δosc/ΔW1)*(1/(2f)) (5)

Das Verhältnis C3/C1 ist konstant. Werden außerdem die Kondensatoren C1 und C3 in derselben integrierten Schaltung integriert, so hat dieses Verhältnis eine viel engere Toleranz als die Kapazitäten C1 und C3 selbst. Die Bezugsspannungen Vref1 und Vref2 und die Bezugsspannungen Vref1' und Vref2' werden derart gewählt, daß das Verhältnis von Δosc/ΔW1, d.h. (Vref1 - Vref 2)/(Vref1' - Vref2'), konstant ist, unabhängig von den Schwankungen der einzelnen Bezugsspannungen. Weil die Frequenz f des Taktgenerators auch konstant ist, folgt hieraus, daß die Zeit Δtosc und folglich die Nennfrequenz des Oszillators 3 völlig bestimmt ist und nahezu unabhängig von den Streuungen in den Elementen, Temperaturschwankungen oder Alterung. Es sei bemerkt, daß die kapazität des Kondensators C2 oben stehend nicht von Bedeutung ist. Die Kondensatoren C1, C2 und C3 müssen groß genug gewählt werden um das zugeführte Signal zu glätten, aber gleichzeitig klein genug um nicht zu träge auf bleibende Änderungen zu reagieren. Dadurch, daß für diese Kondensatoren Werte gewählt werden in der Größenordnung von 50 pF, werden diese Anforderungen erfüllt und können die Kondensatoren zugleich in der integrierten Schaltung integriert werden.The ratio C3/C1 is constant. Moreover, if the capacitors C1 and C3 are integrated in the same integrated circuit, this ratio has a much tighter tolerance than the capacitances C1 and C3 themselves. The reference voltages Vref1 and Vref2 and the reference voltages Vref1' and Vref2' are chosen so that the ratio of Δosc/ΔW1, ie (Vref1 - Vref 2)/(Vref1' - Vref2'), is constant, regardless of the variations in the individual reference voltages. Since the frequency f of the clock generator is also constant, it follows that the time Δtosc and hence the nominal frequency of the oscillator 3 is completely determined and almost independent of the dispersions in the elements, temperature variations or aging. It should be noted that the capacitance of the capacitor C2 is not important above. The capacitors C1, C2 and C3 must be chosen large enough to smooth the supplied signal, but at the same time small enough not to react too slowly to to react to permanent changes. By choosing values of the order of 50 pF for these capacitors, these requirements are met and the capacitors can be integrated into the integrated circuit at the same time.

Das Regelsignal am Ausgang 0 kann auch in anderen Teilen der Bildwiedergabeanordnung verwendet werden, beispielsweise für eine Schaltungsanordnung um anzugeben, daß es ein Horizontal- oder Vertikal-Synchronsignal gibt. Eine derartige Schaltungsanordnung 6 dient für Signalerkennung. Bekommt die Schaltungsanordnung 6 in Fig. 2 beispielsweise das Horizontal-Synchronsignal Sy zugeführt, so wird ein Signal erzeugt mit der Horizontal-Frequenz. Streuungen in diesem Signal werden durch das 10 Sigbnal am Ausgang 0 auf ähnliche Weise wie die Streuungen in dem des Oszillators 3 ausgeglichen.The control signal at output 0 can also be used in other parts of the picture display device, for example for a circuit arrangement to indicate that there is a horizontal or vertical synchronizing signal. Such a circuit arrangement 6 is used for signal detection. If the circuit arrangement 6 in Fig. 2 is supplied with the horizontal synchronizing signal Sy, for example, a signal is generated with the horizontal frequency. Scattering in this signal is compensated by the signal at output 0 in a similar way to the scattering in that of the oscillator 3.

Claims

1. Oscillator circuit (3,5) with an oscillator (3) with a frequency-determining element (C3) and a control circuit (5) with a similar auxiliary frequency-determining element (C1), with an input (I) for receiving a clock signal and with a control loop (S1, SW2, AMP, D, C2, A) which responds to a signal at said auxiliary frequency-determining element (C1) and to the clock signal, for setting the oscillator frequency of said oscillator (3) by means of a control signal in said control loop (S1, SW2, AMP, D, C2, A), characterized in that the control loop has a controllable DC source (S1) which is coupled to said auxiliary frequency-determining element (C1) via a switch (SW2) which responds to said clock signal and means (AMP, D, C2, A) for controlling the adjustable DC source in response to the magnitude of said signal at said auxiliary frequency determining element (C1).

2. Oscillator circuit (3,5) according to claim 1, characterized in that the oscillator (3) is a relaxation oscillator in which said frequency-determining element is a first capacitor (C3) coupled to a first current source for charging and discharging the first capacitor (C3), and that the auxiliary frequency-determining element (C1) is a second capacitor (C1), the controllable DC source being a second current source (S1).

3. Oscillator circuit according to claim 2, characterized in that the first capacitor (C3) and the second capacitor (C1) are integrated in the same integrated circuit.

4. Oscillator circuit according to claim 2 or 3, characterized in that parallel to said auxiliary frequency determining element (C1) there is provided a series circuit comprising a first reference voltage source (Vref1) and an auxiliary switch (SW1) which reacts inversely to said clock signal compared to said switch (SW2), and in that said means comprise a rectifier circuit (AMP, D, C2) with a first input (-) which is connected to the auxiliary frequency determining element (C1). element (C1) and a second input (+) coupled to a second reference voltage source (Vref2).

5. Synchronous circuit (1,2,3,5), characterized in that this circuit arrangement comprises a phase detector (I), a loop filter (2) and an oscillator circuit (3,5) according to one of the preceding claims.

6. Picture display device, characterized in that it comprises an oscillator circuit according to one of the preceding claims and a clock generator (4) for supplying the clock signal to the input (I) of the control circuit (5).

7. Picture display device according to claim 6, characterized in that the clock generator (4) has a frequency divider coupled to a subcarrier oscillator.

8. Picture display device according to claim 6 or 7, characterized in that the oscillator (3) is a horizontal oscillator for horizontal deflection.

9. A picture display device according to claim 6, 7 or 8, characterized in that it comprises a signal detection circuit with an input for receiving said control signal from said control circuit (5).