DE68904896T2

DE68904896T2 - ARRANGEMENT FOR WIRELESS TRANSMISSION OF RECEIVED SIGNALS VIA A SERIAL DATA BUS WITH TWO-WIRE.

Info

Publication number: DE68904896T2
Application number: DE1989604896
Authority: DE
Inventors: Bengt Henoch
Original assignee: Individual
Current assignee: Individual
Priority date: 1988-06-14
Filing date: 1989-06-14
Publication date: 1993-08-26
Anticipated expiration: 2009-06-15
Also published as: DE68904896D1

Description

Die Erfindung bezieht sich auf eine Anordnung für die drahtlose oder nicht-physische Übertragung von Signalen, die über einen seriellen Datenbus mit zwei Leitern empfangen werden.The invention relates to an arrangement for the wireless or non-physical transmission of signals received via a two-conductor serial data bus.

Verschiedene Arten von seriellen Datenbussen sind in Fachkreisen bekannt. Derartige Busse werden verwendet, um Daten und Datenbefehle zwischen den verschiedenen Einheiten eines Computer-Systems zu übertragen. Ein serieller Datenbus hat gewisse Vorteile in bezug auf einen parallelen Datenbus, wie z.B. einfachere Leiterbahnenanordnungen, kleinere Gehäuse mit weniger Beinen für verschiedene Einheiten, usw.Various types of serial data buses are known in the art. Such buses are used to transfer data and data commands between the various units of a computer system. A serial data bus has certain advantages over a parallel data bus, such as simpler circuit layouts, smaller packages with fewer legs for different units, etc.

US 4 398 178 zeigt ein System zur Übertragung von Information auf einer Wechselstromleitung. Die Information wird auf einem der Phasenleiter der Leitung in der Form von Serien von impulsartigen Amplituden-Verringerungen kurzer Dauer übertragen, die in einer Empfängereinheit erfaßt werden. Die Wechselstromleitung ist eine Energieübertragungsleitung.US 4,398,178 shows a system for transmitting information on an alternating current line. The information is transmitted on one of the phase conductors of the line in the form of series of short-duration pulse-like amplitude reductions which are detected in a receiver unit. The alternating current line is an energy transmission line.

US 4 613 974 zeigt ein Verfahren zur Modulation eines Trägersignals, wobei das Auftreten der Spitzen in dem modulierten Trägersignal eine Taktinformation befördert, und wobei jede Umwandlung eines modulierten Trägersignals zwei Mittelbereich-Eigenschaften aufweist, deren Verhältnis Daten repräsentiert, die von dieser Übertragung getragen werden.US 4 613 974 shows a method of modulating a carrier signal, wherein the occurrence of peaks in the modulated carrier signal conveys timing information, and wherein each conversion of a modulated carrier signal has two midrange characteristics, the ratio of which represents data carried by that conversion.

Die genannten zwei US-Patente beziehen sich jedoch nicht auf die Übertragung von Signalen über einen seriellen Datenbus mit zwei Leitern.However, the two US patents mentioned do not relate to the transmission of signals over a serial data bus with two conductors.

Ein serieller Datenbus ist normalerweise um zwei Leiter oder Leiterpaare herum konstruiert, von denen eines für Daten und das andere für ein Taktsignal vorgesehen ist.A serial data bus is typically constructed around two conductors or pairs of conductors, one for data and the other for a clock signal.

Das Taktsignal auf dem Taktleiter bildet einen Systemtakt, der allen Einheiten gemeinsam ist, die an den seriellen Bus angeschlossen sind, und es wird von der Einheit, die die Haupteinheit ("master" unit) des seriellen Busses zu diesem Zeitpunkt ist, übertragen, wobei alle anderen Einheiten zu der Zeit Nebeneinheiten ("slaves") sind.The clock signal on the clock conductor forms a system clock that is common to all units connected to the serial bus, and it is transmitted by the unit that is the "master" unit of the serial bus at that time, with all other units at that time being "slaves".

Die Daten und der Takt sind synchronisiert, so daß der Datenleiter beispielsweise einen Wert nur verschiebt, wenn der Takt "low" ist. Darüber hinaus kann die Abfolge, in der die Daten- und Taktleiter von einem Ruhezustand aktiviert werden, z.B. einem "high"-Zustand, verwendet verwenden, um den Beginn und das Ende einer Datennachricht zu kennzeichnen.The data and clock are synchronized so that, for example, the data conductor shifts a value only when the clock is "low." In addition, the sequence in which the data and clock conductors are activated from a resting state, such as a "high" state, can be used to mark the beginning and end of a data message.

Die Einheit, die der "Master" des Datenbus ist, steuert untergeordnete "Slaves", indem auf dem Datenleiter Anfragen gesendet und Antworten aufgenommen werden, z.B. indem von einer Speichereinrichtung, die an den Bus angeschlossen ist, gelesen und in diese hineingeschrieben wird.The unit that is the "master" of the data bus controls subordinate "slaves" by sending requests and receiving responses on the data conductor, e.g. by reading from and writing to a storage device connected to the bus.

In dem Fall bestimmter Anwendungen besteht ein Bedürfnis für eine drahtiose Verbindung zwischen einer "Slave"-Einheit und dem seriellen Bus.In the case of certain applications there is a need for a wireless connection between a "slave" unit and the serial bus.

Dieses Bedürfnis kann darauf begründet sein, die Verwendung unzuverlässiger mechanischer Kontakte zu vermeiden, oder daß die "Slave"-Einheit unter bestimmten Gegebenheiten nur in dichter Nähe einer Buskontakteinrichtung sein soll, oder daß es erwünscht ist, einen gegebenen Luftspalt zwischen den jeweiligen elektrischen Kontakteinrichtungen der "Slave"-Einheit und des Busses zu erhalten.This need may be due to avoiding the use of unreliable mechanical contacts, or that the "slave" unit may only be in close proximity to a bus contact device under certain circumstances, or that it is desirable to maintain a given air gap between the respective electrical contact devices of the "slave" unit and the bus.

Beispiele derartiger Anwendungen umfassen elektronische Geldausgabegeräte, Bankautomaten, Kreditkartenmaschinen, elektronische Schlüssel, die Kennzeichnung und Etikettierung von Werkzeugen und kleinen Bauteilen oder Einzelteilen, sowie den externen Kontakt mit einem in einem Fahrzeug angebrachten Reisecomputer.Examples of such applications include electronic cash dispensers, automated teller machines, credit card machines, electronic keys, marking and labelling of tools and small components or parts, and external contact with a trip computer mounted in a vehicle.

Ein Problem, das bei der drahtlosen Übertragung von Signalen auftritt, die über einen seriellen Datenbus mit zwei Leitern gemäß bekannter Techniken empfangen werden, besteht darin, daß zwei Übertragungseinrichtungen benötigt werden, eine für jeden Leiter. Ein anderes Problem besteht darin, daß eine Übertragungseinrichtung geschaffen werden soll, die klein, einfach konstruiert und billig ist.One problem encountered in wirelessly transmitting signals received over a two-wire serial data bus according to known techniques is that two transmitters are required, one for each wire. Another problem is that a transmitter is required that is small, simple in construction and inexpensive.

Die Erfindung löst diese Probleme und schafft eine Anordnung, die sehr kleine Abmessungen erhalten kann und die sowohl einfach als auch billig ist.The invention solves these problems and provides an arrangement which can obtain very small dimensions and which is both simple and inexpensive.

Eine wesentliche Eigenschaft der erfindungsgemäßen Anordnung ist es, daß sie nur eine drahtlose oder nicht-physische Übertragungseinrichtung verwendet, z.B. eine induktive Schaltung, um sowohl Taktsignale als auch Datensignale zu übertragen.An essential feature of the arrangement according to the invention is that it uses only one wireless or non-physical transmission device, e.g. an inductive circuit, to transmit both clock signals and data signals.

Darüber hinaus ermöglicht es die Erfindung, daß Signale über den seriellen Datenbus in einem nicht verzerrten Zustand übertragen werden, und daß somit keine zusätzliche Schnittstelle benötigt wird, um synchrone Beziehungen zwischen Daten- und Taktsignalen zu erzeugen.Furthermore, the invention enables signals to be transmitted over the serial data bus in an undistorted state and thus no additional interface is required to create synchronous relationships between data and clock signals.

Die Erfindung bezieht sich somit auf eine Anordnung für die drahtlose Übertragung von Signalen über einen seriellen Datenbus mit zwei Leitern, wobei Datensignale eine positive und eine negative Flanke oder umgekehrt aufweisen, die nicht mit einer positiven oder einer negativen Flanke der Taktsignale zusammenfallen, wobei der Datenbus an einen Übertrager angeschlossen einen Taktsignalleiter und einen Datenleiter aufweist, sowie einen Empfänger und einen Demodulator, wobei der Übertrager einen Oszillator aufweist, und wobei weiterhin ein Modulator vorgesehen ist, der derart wirkt, daß er das von dem Oszillator erzeugte Signal in Abhängigkeit von dem Signal auf dem Taktsignalleiter und dem Datenleiter moduliert. Die Anordnung ist dadurch gekennzeichnet, daß auf dem oszillator-erzeugten Signal von dem Modulator zwei signifikante, getrennte Modulationsschritte ausgeführt werden, die zeitlich nicht zusammenfallen, wodurch zwei voneinander unabhängige Signalkanäle gebildet werden, von denen ein erster Kanal für Daten und ein zweiter Kanal für das Taktsignal vorgesehen ist, und daß eine Demodulation des einen derart modulierten Signals, das von dem Empfänger empfangen wird, von dem Demodulator ausgeführt wird, wodurch die zwei Signale neu gestaltet werden, und daß der Demodulator mit einem Taktsignalleiterausgang und einem Datenleiterausgang versehen ist.The invention thus relates to an arrangement for the wireless transmission of signals via a serial data bus with two conductors, wherein data signals have a positive and a negative edge or vice versa, which do not coincide with a positive or a negative edge of the clock signals, wherein the data bus connected to a transmitter has a clock signal conductor and a data conductor, as well as a receiver and a demodulator, wherein the transmitter has an oscillator, and wherein furthermore a modulator is provided which acts in such a way that it modulates the signal generated by the oscillator depending on the signal on the clock signal conductor and the data conductor. The arrangement is characterized in that on the oscillator-generated signal two significant, separate modulation steps are carried out by the modulator, which do not coincide in time, thereby forming two mutually independent signal channels, of which a first channel is provided for data and a second channel for the clock signal, and that a demodulation of the one thus modulated signal received by the receiver is carried out by the demodulator, whereby the two signals are reshaped, and that the demodulator is provided with a clock signal conductor output and a data conductor output.

Die Erfindung wird jetzt detaillierter unter Bezugnahme auf beispielhafte Ausführungsformen von ihr beschrieben, die in den beigefügten Zeichnungen dargestellt sind.The invention will now be described in more detail with reference to exemplary embodiments of it, which are illustrated in the accompanying drawings.

Fig. 1 ist ein Blockschema, das die Konstruktionsprinzipien der erfindungsgemäßen Anordnung darstellt, und sie zeigt außerdem Signale, die in einem seriellen Datenbus auftreten;Fig. 1 is a block diagram illustrating the construction principles of the arrangement according to the invention and also shows signals appearing in a serial data bus;

Fig. 2 ist eine detailliertere Darstellung eines ersten Teils eines ersten Ausführungsbeispiels der erfindungsgemäßen Anordnung;Fig. 2 is a more detailed representation of a first part of a first embodiment of the arrangement according to the invention;

Fig. 3a bis 3h zeigen Signale an verschiedenen Punkten in der in Fig. 2 dargestellten Schaltung;Fig. 3a to 3h show signals at different points in the circuit shown in Fig. 2;

Fig. 4a bis 4d zeigen Signale an verschiedenen Punkten in der in Fig. 2 dargestellten Schaltung in dem Fall eines ersten Modulationsverfahrens;Fig. 4a to 4d show signals at different points in the circuit shown in Fig. 2 in the case of a first modulation method;

Fig. 5a bis 5d zeigen Signale an verschiedenen Punkten in der in Fig. 2 dargestellten Schaltung in dem Fall eines zweiten Modulationsverfahrens;Fig. 5a to 5d show signals at different points in the circuit shown in Fig. 2 in the case of a second modulation method;

Fig. 6a zeigt Signale an verschiedenen Punkten in der in Fig. 2 dargestellten Schaltung in dem Fall von drei Modulationsverfahren alternativ zu dem ersten Modulationsverfahren;Fig. 6a shows signals at different points in the circuit shown in Fig. 2 in the case of three modulation schemes alternative to the first modulation scheme;

Fig. 6b zeigt Signale an verschiedenen Punkten in der in Fig. 2 dargestellten Schaltung in dem Fall von drei Modulationsverfahren alternativ zu dem zweiten Modulationsverfahren;Fig. 6b shows signals at different points in the circuit shown in Fig. 2 in the case of three modulation schemes alternative to the second modulation scheme;

Fig. 7 ist ein Blockschema eines zweiten Teils der erfindungsgemäßen Anordnung gemäß dem ersten Ausführungsbeispiel;Fig. 7 is a block diagram of a second part of the arrangement according to the invention according to the first embodiment;

Fig. 8 und 9 zeigen Signale an verschiedenen Punkten in der in Fig. 7 dargestellten Schaltung;Fig. 8 and 9 show signals at different points in the circuit shown in Fig. 7;

Fig. 10 zeigt einen dritten Teil der erfindungsgemäßen Anordnung gemäß dem ersten Ausführungsbeispiel;Fig. 10 shows a third part of the arrangement according to the invention according to the first embodiment;

Fig. 11 und 12 zeigen Signale an verschiedenen Punkten in der in Fig. 10 dargestellten Schaltung;Fig. 11 and 12 show signals at various points in the circuit shown in Fig. 10;

Fig. 13 zeigt einen vierten Teil der erfindungsgemäßen Anordnung gemäß dem ersten Ausführungsbeispiel;Fig. 13 shows a fourth part of the arrangement according to the invention according to the first embodiment;

Fig. 14 zeigt Signale an verschiedenen Punkten in der in Fig. 13 dargestellten Schaltung;Fig. 14 shows signals at various points in the circuit shown in Fig. 13;

Fig. 15 zeigt schematisch eine Schaltung zur Übertragung von Daten in einer Richtung entgegengesetzt zu der mit Bezug auf die Fig. 1 bis 14 beschriebenen Richtung;Fig. 15 shows schematically a circuit for transmitting data in a direction opposite to the direction described with reference to Figs. 1 to 14;

Fig. 16 zeigt eine Code-Schlüssel-Schaltung;Fig. 16 shows a code key circuit;

Fig. 17 zeigt einen Teil eines Empfängers und eines Demodulators gemäß einem zweiten Ausführungsbeispiel der Erfindung;Fig. 17 shows a part of a receiver and a demodulator according to a second embodiment of the invention;

Fig. 18 und 19 zeigen Signale von der in Fig. 17 dargestellten Schaltung;Fig. 18 and 19 show signals from the circuit shown in Fig. 17;

Fig. 20 zeigt einen weiteren Teil eines Demodulators gemäß dem zweiten Ausführungsbeispiel der Erfindung;Fig. 20 shows another part of a demodulator according to the second embodiment of the invention;

Fig. 21 und 22 zeigen Signale von der in Fig. 20 dargestellten Schaltung;Fig. 21 and 22 show signals from the circuit shown in Fig. 20;

Fig. 23 zeigt ein alternatives Ausführungsbeispiel eines Empfängers; undFig. 23 shows an alternative embodiment of a receiver; and

Fig. 24 zeigt verschiedene Signale, die in dem in Fig. 23 dargestellten Empfänger auftreten.Fig. 24 shows various signals occurring in the receiver shown in Fig. 23.

Fig. 1 ist ein Blockschema, das einen seriellen Datenbus mit zwei Leitern darstellt, auf dessen Hauptseite ("master"-side) ein Übertrager angeordnet ist, der einen Oszillator 1 aufweist und der dafür vorgesehen ist, eine drahtlose oder nicht-physische Übertragung eines Signals an einen Empfänger 2 auf der Nebenseite ("slave"-side) zu bewirken. Der Übertrager weist einen Modulator 3 auf, an den ein Taktsignalleiter 4 und ein Datenleiter 5 angeschlossen sind, die zu dem seriellen Bus gehören.Fig. 1 is a block diagram illustrating a two-conductor serial data bus, on the master side of which is arranged a transmitter comprising an oscillator 1 and intended to effect a wireless or non-physical transmission of a signal to a receiver 2 on the slave side. The transmitter comprises a modulator 3 to which are connected a clock signal conductor 4 and a data conductor 5 belonging to the serial bus.

Der Modulator ist so ausgebildet, daß er das von dem Oszillator erzeugte Signal moduliert, wobei das modulierte Signal übertragen wird.The modulator is designed to modulate the signal generated by the oscillator, whereby the modulated signal is transmitted.

Der Empfänger 2 ist so ausgebildet, daß er das empfangene Signal an einen Demodulator 6 anlegt, der einen Ausgang 7 für den Bus-Taktsignalleiter 8 und einen Ausgang 9 für den Bus-Datenleiter 10 hat. Der Demodulator 6 ist so ausgebildet, daß er den Inhalt der Signale auf dem Taktsignalleiter 4 und dem Datenleiter 5 neu gestaltet oder wiederherstellt.The receiver 2 is designed to apply the received signal to a demodulator 6 which has an output 7 for the bus clock signal conductor 8 and an output 9 for the bus data conductor 10. The demodulator 6 is designed to reshape or restore the content of the signals on the clock signal conductor 4 and the data conductor 5.

Fig. 1 zeigt zwei Signale, von denen das obere Signal 40 das Taktsignal ist, d.h. das auf dem Leiter 4 vorhandene Signal. Das untere Signal 41 ist das Datensignal, d.h. das auf dem Leiter 5 vorhandene Signal. Eine charakteristische Eigenschaft eines seriellen Datenbus ist es, daß die Datensignale 42, die mit einem Kreuz in der Signalkurve 41 dargestellt sind, eine positive und eine negative Flanke oder umgekehrt aufweisen, die nicht mit einer positiven oder einer negativen Flanke des Taktsignals zusammenfallen.Fig. 1 shows two signals, of which the upper signal 40 is the clock signal, i.e. the signal present on conductor 4. The lower signal 41 is the data signal, i.e. the signal present on conductor 5. A characteristic property of a serial data bus is that the data signals 42, which are shown with a cross in the signal curve 41, have a positive and a negative edge or vice versa, which do not coincide with a positive or a negative edge of the clock signal.

Somit sind in dem Fall eines seriellen Datenbus der hier zugrunde gelegten Art das Taktsignal und das Datensignal gegenseitig in der Zeit synchronisiert.Thus, in the case of a serial data bus of the type used here, the clock signal and the data signal are mutually synchronized in time.

Gemäß der Erfindung ist der Modulator 3 so ausgebildet, daß er auf dem von dem Oszillator erzeugten Signal zwei signifikante, getrennte Modulationsschritte ausführt, die zeitlich nicht zusammenfallen, um dadurch zwei voneinander unabhängige Signalkanäle zu bilden, von denen ein erster Kanal 4, 8 für Daten und der andere Kanal 5, 10 für ein Taktsignal vorgesehen ist. Der Demodulator 6 ist so ausgebildet, daß er ein von dem Empfänger 2 empfangenes moduliertes Signal demoduliert und die zwei Modulator-Eingangssignale 4, 5 neu gestaltet.According to the invention, the modulator 3 is designed to carry out two significant, separate modulation steps on the signal generated by the oscillator, which do not coincide in time, in order to thereby form two independent signal channels, of which a first channel 4, 8 is provided for data and the other channel 5, 10 for a clock signal. The demodulator 6 is designed to demodulate a modulated signal received by the receiver 2 and to reshape the two modulator input signals 4, 5.

Wie sich aus dem folgenden ergibt, ermöglicht es die Erfindung, daß Signale auf zwei voneinander unabhängigen Kanälen übertragen werden, nämlich einem für Daten und einem für das Taktsignal, mit Hilfe von nur einer einzigen Einrichtung zur drahtlosen oder nicht- physischen Übertragung.As will be apparent from the following, the invention enables signals to be transmitted on two independent channels, one for data and one for the clock signal, by means of only a single wireless or non-physical transmission device.

Gemäß einem ersten bevorzugten Ausführungsbeispiel kann die in dem Oszillator 1 erzeugte Frequenz mit der angelegten Datengeschwindigkeit verglichen werden, und sie ist daher in der Größenordnung von kHz.According to a first preferred embodiment, the frequency generated in the oscillator 1 can be compared with the applied data rate and is therefore in the order of kHz.

Gemäß einem bevorzugten Ausführungsbeispiel wird die oben genannte drahtlose Übertragung mit Hilfe einer induktiven Übertragungseinrichtung bewirkt, in der sowohl der Übertrager als auch der Empfänger eine Spule 11, 12 aufweisen, vgl. Fig. 2.According to a preferred embodiment, the above-mentioned wireless transmission is effected by means of an inductive transmission device in which both the transmitter and the receiver have a coil 11, 12, see Fig. 2.

Fig. 2 zeigt schematisch ein erstes Ausführungsbeispiel einer erfindungsgemäßen Anordnung, in der der Oszillator 1 einen Wechselstrom I durch die Übertragerspule 11 leitet, vgl. Fig. 3a, wobei der Wechselstrom beispielsweise Sinusform hat. Eine Wechselspannung VIN wird induktiv in der Empfängerspule 12 erzeugt, vgl. Fig. 3b. Der Empfänger 2 weist eine Gleichrichterbrücke 20 und einen Glättungskondensator 21 auf, wodurch eine Gleichspannung V0' zwischen den Polen 22, 23 auftritt, vgl Fig. 3d.Fig. 2 shows schematically a first embodiment of an arrangement according to the invention, in which the oscillator 1 conducts an alternating current I through the transmitter coil 11, see Fig. 3a, the alternating current having, for example, a sinusoidal shape. An alternating voltage VIN is generated inductively in the receiver coil 12, see Fig. 3b. The receiver 2 has a rectifier bridge 20 and a smoothing capacitor 21, whereby a direct voltage V0' occurs between the poles 22, 23, see Fig. 3d.

Fig. 3c zeigt die Spannung an dem Punkt V0 in bezug zu Masse, wobei die zuvor negativen Halbzyklen aus Gründen der Klarheit in gestrichelten Linien dargestellt sind.Fig. 3c shows the voltage at point V0 with respect to ground, with the previously negative half-cycles shown in dashed lines for clarity.

Der Demodulator 6 weist zwei Logikschaltungen 30, 31 auf, von denen eine erste Schaltung 30 über eine Diode 32 in der Gleichrichterbrücke 20 derart angeschlossen ist, daß die positiven Halbzyklen des empfangenen Signals herausgenommen werden, vgl. Fig. 3e, und von denen die andere Schaltung 31 über eine Diode 33 in der Gleichrichterbrücke derart angeschlossen ist, daß die negativen Halbzyklen herausgenommen werden, vgl. Fig. 3f. Die Logikschaltungen 30, 31 sind so konstruiert, daß sie an ihren entsprechenden Ausgängen 34, 35 eine Pulsfolge erzeugen, die den positiven und negativen Halbzyklen entspricht, vgl. Figuren 3g bzw. 3h. Die Logikschaltungen 30, 31 sind vorzugsweise Operationsverstärker, die eine ausreichende Geschwindigkeit haben, um ein Sinussignal der Oszillatorfrequenz f in eine Pulsfolge der Wiederholfrequenz f umzuwandeln.The demodulator 6 comprises two logic circuits 30, 31, of which a first circuit 30 is connected via a diode 32 in the rectifier bridge 20 in such a way that the positive half-cycles of the received signal are taken out, see Fig. 3e, and of which the other circuit 31 is connected via a diode 33 in the rectifier bridge in such a way that the negative half-cycles are taken out, see Fig. 3f. The logic circuits 30, 31 are designed to produce at their respective outputs 34, 35 a pulse train corresponding to the positive and negative half-cycles, see Figs. 3g and 3h respectively. The logic circuits 30, 31 are preferably operational amplifiers having sufficient speed to convert a sinusoidal signal of oscillator frequency f into a pulse train of repetition frequency f.

Zusätzlich zu der direkten Spannung V0' schafft die zuvor beschriebene Anordnung somit einen ersten Kanal 34 für positive Halbzyklen und einen zweiten Kanal 35 für negative Halbzyklen.In addition to the direct voltage V0', the arrangement described above thus creates a first channel 34 for positive half-cycles and a second channel 35 for negative half-cycles.

Gemäß der Erfindung werden diese zwei Kanäle dazu verwendet, zwei voneinander unabhängige Signalkanäle zu bilden, einen für Daten und einen für das Taktsignal. Wie zuvor beschrieben wurde, ist der Modulator 3 so ausgebildet, daß er zwei signifikante, getrennte Modulationsschritte ausführt. In dieser Hinsicht ist der Modulator 3 derart konstruiert, daß er die zwei entsprechenden Modulationsschritte auf zwei signifikanten, unterschiedlichen entsprechenden Teilen des von dem Oszillator erzeugten Signals bewirkt.According to the invention, these two channels are used to form two independent signal channels, one for data and one for the clock signal. As previously described, the modulator 3 is designed to perform two significant, separate modulation steps. In this regard, the modulator 3 is designed to effect the two corresponding modulation steps on two significant, different corresponding parts of the signal generated by the oscillator.

Insbesondere ist der Modulator 3 so konstruiert, daß er den ersten Kanal 4, 8; 34 erzeugt, indem ein Modulationsschritt ausgeführt wird, in dem nur die positiven Halbzyklen der von dem Oszillator erzeugten Wechselstromspannung moduliert werden, und daß er den zweiten Kanal 5, 10; 35 erzeugt, indem ein Modulationsschritt ausgeführt wird, in dem nur die negativen Halbzyklen des von dem Oszillator erzeugten Wechselstromsignals moduliert werden.In particular, the modulator 3 is designed to generate the first channel 4, 8; 34 by performing a modulation step in which only the positive half-cycles of the alternating current voltage generated by the oscillator are modulated, and to generate the second channel 5, 10; 35 by performing a modulation step in which only the negative half-cycles of the alternating current signal generated by the oscillator are modulated.

Die Fig. 4a bis 4d und die Fig. 5a bis 5d zeigen prinzipielle Signale I, VIN, V1' und V2', entsprechend Fig. 2. Die Fig. 4a bis 4d beziehen sich auf die Modulation positiver Halbzyklen des Oszillatorsignals I (MOD.POS.), und die Fig. 5a bis 5d beziehen sich auf die Modulation negativer Halbzyklen (MOD.NEG.).Fig. 4a to 4d and Fig. 5a to 5d show principle signals I, VIN, V1' and V2', corresponding to Fig. 2. Fig. 4a to 4d refer to the modulation of positive half-cycles of the oscillator signal I (MOD.POS.), and Fig. 5a to 5d refer to the modulation of negative half-cycles (MOD.NEG.).

Wie sich aus den Fig. 4a und 5a ergibt, hat der Modulator 3 das sinusförmige Oszillatorsignal I so moduliert, daß der Strom I konstant ist, wo ein mittlerer Halbzyklus in den Fig. 4a, 5a variiert werden sollte.As can be seen from Fig. 4a and 5a, the modulator 3 has modulated the sinusoidal oscillator signal I so that the current I is constant, where a middle half cycle in Fig. 4a, 5a should be varied.

Diese Modulationen bewirken eine Spannung VIN über die Empfängerspule 12, wie es in den Fig. 4b bzw. 5b dargestellt ist. Die Fig. 4c und 5c bzw. die Fig. 4d und 5d zeigen die Pulsfolge, die man an den Punkten 34 bzw. 35 erhält, d.h. V1' bzw. V2'.These modulations cause a voltage VIN across the receiver coil 12 as shown in Figs. 4b and 5b respectively. Figs. 4c and 5c and Figs. 4d and 5d show the pulse sequence obtained at points 34 and 35 respectively, i.e. V1' and V2' respectively.

Die Fig. 4a und 5a zeigen einen Modulationsschritt, bei dem ein voller Halbzyklus sozusagen durch ein konstantes Niveau der Stromstärke ersetzt ist.Fig. 4a and 5a show a modulation step in which a full half-cycle is replaced by a constant level of current.

Von oben nach unten gesehen zeigt jede der Fig. 6a und 6b drei verschiedene Modulationsformen von I und den Spannungen VIN, V1' und V2', die aus diesen Modulationen resultieren. Fig. 6a zeigt darüber hinaus die Modulation positiver Halbzyklen. In entsprechender Weise zeigt Fig. 6b drei verschiedene Modulationsformen negativer Halbzyklen und die Spannungen VIN, V1' und V2', die aus diesen Modulationen resultieren.Viewed from top to bottom, each of Fig. 6a and 6b shows three different modulation forms of I and the voltages VIN, V1' and V2' resulting from these modulations. Fig. 6a also shows the modulation of positive half cycles. Similarly, Fig. 6b shows three different modulation forms of negative half cycles and the voltages VIN, V1' and V2' resulting from these modulations.

Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist der Modulator 3 dazu ausgelegt, die Halbzyklen so zu modulieren, daß die Amplitude eines modulierten Halbzyklus in dem von dem Übertrager übertragenen Signal während eines Teils des Halbzyklus oder während des gesamten Halbzyklus konstant ist, wie es in den Fig. 4, 5 und 6 dargestellt ist.According to a preferred embodiment of the invention, the modulator 3 is designed to modulate the half-cycles so that the amplitude of a modulated half-cycle in the signal transmitted by the transmitter is constant during a part of the half-cycle or during the entire half-cycle, as shown in Figs. 4, 5 and 6.

Fig. 2 zeigt nur einen Teil dessen, was als Demodulator 6 bezeichnet werden kann. Der Demodulator 6 weist nämlich außerdem Schaltungen zur Trennung modulierter positiver Halbzyklen bzw. modulierter negativer Halbzyklen auf.Fig. 2 shows only a part of what can be referred to as demodulator 6. The demodulator 6 also has circuits for separating modulated positive half-cycles or modulated negative half-cycles.

Aus den in den Fig. 4, 5 und 6 dargestellten Beispielen ergibt sich, daß die verschiedenen Modulationsformen Pulsfolgen in den Kanälen 34 (V1') und 35 (V2') hervorrufen, die bezüglich der Pulsposition und der Pulsbreite charakteristisch sind.From the examples shown in Figs. 4, 5 and 6 it can be seen that the different modulation forms produce pulse sequences in channels 34 (V1') and 35 (V2') which are characteristic in terms of pulse position and pulse width.

Im folgenden wird die in den Fig. 4a bis 4d und 5a bis 5d dargestellte Modulationsform als Beispiel verwendet, um zu beschreiben, daß zwei voneinander unabhängige Signalkanäle gebildet werden, nämlich ein Kanal für Daten und ein Kanal für das Taktsignal.In the following, the modulation form shown in Figs. 4a to 4d and 5a to 5d is used as an example to describe that two independent signal channels are formed, namely a channel for data and a channel for the clock signal.

Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung sind die entsprechenden Ausgänge 34, 35 der Logikschaltungen 30, 31 an zwei sogenannte Einzelschrittzähler 50, 51, vgl. Fig. 7, oder entsprechende bekannte Schaltungen in einer derartigen Weise angeschlossen, daß ein charakteristisches Signal an dem Ausgang 52 des ersten Zählers 50 erhalten wird, wenn ein positiver Halbzyklus des Stroms I mittels des Modulators moduliert worden ist, und daß ein charakteristisches Signal an dem Ausgang 53 des zweiten Zählers 51 erhalten wird, wenn ein negativer Halbzyklus moduliert worden ist.According to a preferred embodiment of the invention, the corresponding outputs 34, 35 of the logic circuits 30, 31 are connected to two so-called single-step counters 50, 51, cf. Fig. 7, or corresponding known circuits in such a way that a characteristic signal is obtained at the output 52 of the first counter 50 when a positive half-cycle of the current I has been modulated by means of the modulator, and that a characteristic signal is obtained at the output 53 of the second counter 51 when a negative half-cycle has been modulated.

Wie in Fig. 7 dargestellt ist, werden die Punkte 34 und 35 an die zwei Zähler angelegt, wobei der eine Kanal ein sogenanntes Rücksetzsignal (R) liefert.As shown in Fig. 7, points 34 and 35 are applied to the two counters, with one channel providing a so-called reset signal (R).

Sogenannte Latch-Schaltungen, wie beispielsweise RS-Latch 4013 mit komplementären Ausgängen, können anstelle der Einzelschrittzähler verwendet werden.So-called latch circuits, such as RS-Latch 4013 with complementary outputs, can be used instead of the single step counters.

Wie in den Fig. 8 und 9 dargestellt ist, erzeugt der Ausgang 52 ein Signal V1" (über die Kurve auf der linken Seite) mit einem langen Impuls 54, wenn ein positiver Halbzyklus moduliert wird, wohingegen der Ausgang 53 ein Signal V2" erzeugt (Kurve unten rechts), das einen langen Impuls 55 für eine Modulation eines negativen Halbzyklus aufweist.As shown in Figures 8 and 9, the output 52 produces a signal V1" (via the curve on the left) having a long pulse 54 when a positive half cycle is modulated, whereas the output 53 produces a signal V2" (lower right curve) having a long pulse 55 for a negative half cycle modulation.

Die entsprechenden Ausgänge der Logikschaltungen 30, 31 sind an eine Triggerschaltung angeschlossen, die ein OR-Gatter 56, vgl. Fig. 10, einen Tiefpaßfilter 57 und eine invertierende Schaltung 58 aufweist. Der Ausgang 59 der Triggerschaltung ist an zwei sogenannte Latch-Schaltungen 60, 61 angeschlossen, vgl. Fig. 13, wobei der Eingang 62 der ersten Latch-Schaltung 60 an dem Ausgang 52 von dem ersten Einzelschrittzähler 50 angeschlossen ist, und wobei der Eingang 63 der zweiten Latch-Schaltung 61 an dem Ausgang 53 von dem anderen Einzelschrittzähler 51 angeschlossen ist.The corresponding outputs of the logic circuits 30, 31 are connected to a trigger circuit which has an OR gate 56, see Fig. 10, a low-pass filter 57 and an inverting circuit 58. The output 59 of the trigger circuit is connected to two so-called latch circuits 60, 61, see Fig. 13, wherein the input 62 of the first latch circuit 60 is connected to the output 52 of the first single-step counter 50, and wherein the input 63 of the second latch circuit 61 is connected to the output 53 of the other single-step counter 51.

Der Ausgang 65 von dem OR-Gatter 56 hat in dem Fall der Modulation eines positiven oder negativen Halbzyklus das in Fig. 11 dargestellte Signal. Nach der Durchleitung durch den Tiefpaßfilter und der Invertierung hat das Signal V3 an dem Ausgang 59 die in Fig. 12 dargestellte Erscheinungsform, d.h. einen langen Impuls. Die positive Impulsflanke wird dazu verwendet, eine Datenansammlung von den Eingängen 62 und 63 zu führen, vgl. Fig. 13.The output 65 of the OR gate 56, in the case of modulation of a positive or negative half cycle, has the signal shown in Fig. 11. After passing through the low-pass filter and inverting, the signal V3 at the output 59 has the appearance shown in Fig. 12, i.e. a long pulse. The positive pulse edge is used to carry a data collection from the inputs 62 and 63, see Fig. 13.

Die Latch-Schaltungen 60, 61, die mit dem Signal V3 getriggert werden, sind so konstruiert, daß ihre jeweiligen Ausgänge 66, 67 die Werte verschieben, wenn sowohl die entsprechenden Eingänge 62, 63 auf "high" sind als auch eine positive Flanke des Triggerimpulses V3 (vgl. Fig. 12) von der Triggerschaltung vorliegt.The latch circuits 60, 61, which are triggered by the signal V3, are designed so that their respective outputs 66, 67 shift the values when both the corresponding inputs 62, 63 are "high" and a positive edge of the trigger pulse V3 (see Fig. 12) from the trigger circuit is present.

Die Ausgänge 66, 67 bilden zwei voneinander unabhängige Signalkanäle, die in Fig. 14 dargestellt sind, nämlich einen Kanal 66 für Daten und einen Kanal 67 für das Taktsignal. Diese Ausgänge 66, 67 können an einen seriellen Datenbus mit zwei Leitern oder an eine daran angeschlossene Komponente angeschlossen werden.The outputs 66, 67 form two independent signal channels, which are shown in Fig. 14, namely a channel 66 for data and a channel 67 for the clock signal. These outputs 66, 67 can be connected to a serial data bus with two conductors or to a component connected to it.

Es ist somit klar, daß das Datensignal 4 an dem Ausgang 66 neu gestaltet worden ist, der dem Ausgang 7 des Ausführungsbeispiels der Fig. 1 entspricht, und daß das Taktsignal an dem Ausgang 67 neu gestaltet worden ist, der dem Ausgang 9 des Ausführungsbeispiels der Fig. 1 entspricht. Somit sind die Signale V1''' und V2''' in zwei voneinander unabhängigen Signalkanälen vorhanden.It is thus clear that the data signal 4 has been reconfigured at the output 66, which corresponds to the output 7 of the embodiment of Fig. 1, and that the clock signal has been reconfigured at the output 67, which corresponds to the output 9 of the embodiment of Fig. 1. Thus, the signals V1''' and V2''' are present in two independent signal channels.

Der für Daten vorgesehene Signalkanal 4, 8 soll es außerdem ermöglichen, daß Daten von der "Slave"-Seite zurück an die "Master"-Seite übertragen werden.The signal channel 4, 8 intended for data should also enable data to be transferred from the "slave" side back to the "master" side.

Dies wird gemäß einem bevorzugten Ausführungsbeispiel der Erfindung dadurch erreicht, daß eine Schaltung 70 an den Ausgang 66 angeschlossen wird, wie es in Fig. 15 dargestellt ist. Der Ausgang 66 ist an den Eingang 71 angeschlossen. Die Schaltung 70 weist zwei in Serie geschaltete Inverter 72, 73 sowie einen Ausgang 74 auf. Parallel zu den Invertern 72, 73 ist ein Exklusive-OR-Gatter 75 geschaltet, das einen Ausgang 76 hat.This is achieved according to a preferred embodiment of the invention by connecting a circuit 70 to the output 66, as shown in Fig. 15. The output 66 is connected to the input 71. The circuit 70 has two inverters 72, 73 connected in series and an output 74. Connected in parallel to the inverters 72, 73 is an exclusive OR gate 75 which has an output 76.

Wenn Daten von der "Master"-Seite 1, 3 an die "Slave"-Seite 2, 6 übertragen werden, ist V4 abhängig von V1''' und damit gleich, und somit ist der Ausgang 76 von dem Exklusive-OR- Gatter 75 konstant Null.When data is transferred from the "master" side 1, 3 to the "slave" side 2, 6, V4 is dependent of and equal to V1''', and thus the output 76 from the exclusive-OR gate 75 is constantly zero.

Wenn Daten von der "Slave"-Seite an die "Master"-Seite übertragen werden sollen, wird ein Signal V4 an den Ausgang 74 angelegt. In diesem Fall werden keine Daten von der "Master"-Seite übertragen, und damit liegt V1''' beispielsweise konstant auf Eins. Der Ausgang 76 an dem Gatter 75 variiert dann mit dem angelegten V4, und dieses Signal wird dazu verwendet, den Empfänger 2 gemäß einem geeigneten bekannten Verfahren zu steuern, um eine Übertragung an die "Master"-Seite zu bewirken.When data is to be transferred from the "slave" side to the "master" side, a signal V4 is applied to the output 74. In this case, no data is transferred from the "master" side and thus V1''' is, for example, constantly at one. The output 76 at the gate 75 then varies with the applied V4 and this signal is used to control the receiver 2 according to a suitable known method to effect a transfer to the "master" side.

Das Signal an dem Ausgang 76 kann beispielsweise dazu verwendet werden, die Impedanz der Empfängerspule 12 zu verändern, indem die Empfängerspule 12 kurzgeschlossen oder eine angeschlossene Impedanz aktiviert und deaktiviert wird. Eine derartige Impedanzveränderung kann als Veränderungen in der Stromstärke in der Übertragerspule 12 mit Hilfe geeigneter bekannter Schaltungen erfaßt werden und zu einem Datensignal in dem Datenkanal 4 herausgefiltert werden.The signal at the output 76 can be used, for example, to change the impedance of the receiver coil 12 by short-circuiting the receiver coil 12 or by activating and deactivating a connected impedance. Such an impedance change can be detected as changes in the current intensity in the transmitter coil 12 using suitable known circuits and filtered out to form a data signal in the data channel 4.

Obwohl es nicht dargestellt ist, kann das Signal an dem Ausgang 76 alternativ dazu verwendet werden, Einrichtungen zur Weiterübertragung eines Signals zu steuern, das eine harmonische oder subharmonische Schwingung der Frequenz ist, die von dem Oszillator 1 erzeugt wird, oder es kann dazu verwendet werden, einen getrennten Oszillator zu steuern, der über die Spule 12 angeschlossen ist.Although not shown, the signal at the output 76 may alternatively be used to control means for retransmitting a signal which is a harmonic or subharmonic of the frequency produced by the oscillator 1, or it may be used to control a separate oscillator connected across the coil 12.

Ein Oberton oder eine harmonische Schwingung kann erzeugt werden, indem das Gleichgewicht in der Gleichrichterbrücke gestört wird.An overtone or harmonic oscillation can be created by disturbing the equilibrium in the rectifier bridge.

Wenn Daten von der "Slave"-Seite weiterübertragen werden, wird eine Unterbrechung in der Übertragung durch den Datenleiter auf der "Master"-Seite verwendet, was in einer Zeitlücke resultiert, in der die "Slave"-Seite ein Datenbit senden kann.When data is transmitted from the "slave" side, an interruption in the transmission through the data conductor on the "master" side is used, resulting in a time gap in which the "slave" side can send a data bit.

Das Modulationsprinzip, das für das erste Ausführungsbeispiel der Erfindung charakteristisch ist, nämlich die Modulation von positiven und negativen Halbzyklen in einem übertragenen Signal, beinhaltet, daß in dem Fall bestimmter drahtloser oder nicht-physischer Übertragungseinrichtungen eine Rotation der Übertragungseinrichtung um 180º in einer Umkehrung der Signalkanäle resultiert. Dieses kann behoben werden, indem eine vorgegebene Anzahl von Modulationszyklen in einem bestimmten der genannten Kanäle übertragen wird, wenn eine Verbindung hergestellt wird, wobei der entsprechende Signalkanal auf der "Slave"- Seite, der die Modulationszyklen über eine Schaltung geeigneter bekannter Art erfaßt, an den richtigen Datenbusleiter angeschlossen wird.The modulation principle characteristic of the first embodiment of the invention, namely the modulation of positive and negative half-cycles in a transmitted signal, involves that in the case of certain wireless or non-physical transmission devices, a rotation of the transmission device by 180º results in a reversal of the signal channels. This can be remedied by transmitting a predetermined number of modulation cycles in a certain one of said channels when a connection is made, the corresponding signal channel on the "slave" side, which detects the modulation cycles via a suitable circuit of known type, being connected to the correct data bus conductor.

In dem Fall des ersten Ausführungsbeispiels werden Modulationen verwendet, die zeitlich nicht zusammenfallen.In the case of the first embodiment, modulations are used that do not coincide in time.

Die Tatsache, daß die Modulationen zeitlich nicht zusammenfallen, sondern zu unterschiedlichen Zeiten auftreten, stellt keine Begrenzung für einen seriellen Datenbus mit zwei Leitern dar, da in dem Fall eines Datenbus dieser Art das Datensignal und das Taktsignal gegenseitig synchronisiert sind, so daß ein Umschalten von einem "low"- auf ein "high"-Signal und umgekehrt in dem einen Kanal niemals zu der gleichen Zeit auftritt wie ein Umschalten in dem anderen Kanal.The fact that the modulations do not coincide in time but occur at different times does not represent a limitation for a serial data bus with two conductors, since in the case of a data bus of this type the data signal and the clock signal are mutually synchronized, so that a switch from a "low" to a "high" signal and vice versa in one channel never occurs at the same time as a switch in the other channel.

Diese Tatsache wird auch in einem zweiten Ausführungsbeispiel der Erfindung verwendet, das unten beschrieben wird.This fact is also used in a second embodiment of the invention, which is described below.

Gemäß diesem zweiten Ausführungsbeispiel wird eine Trägerwelle verwendet, die moduliert wird. Die Frequenz der Trägerwelle kann groß oder sehr groß in bezug auf die Datengeschwindigkeit sein, und die Trägerwelle kann mittels einer Antenne auf der "Master"-Seite bzw. der "Slave"-Seite übertragen werden.According to this second embodiment, a carrier wave is used which is modulated. The frequency of the carrier wave can be high or very high with respect to the data speed, and the carrier wave can be transmitted by means of an antenna on the "master" side or the "slave" side.

Unter einer großen Trägerwellenfrequenz wird eine Frequenz verstanden, die so groß ist, daß die Trägerwelle selbst in dem Fall des kürzesten Modulationsimpulses viele Zyklen durchläuft, so daß die Anstiegs- und Abfallszeiten des Impulses durch die Frequenz der Trägerwelle nicht wesentlich beeinflußt werden.A large carrier wave frequency is understood to mean a frequency that is so large that even in the case of the shortest modulation pulse, the carrier wave goes through many cycles, so that the rise and fall times of the pulse are not significantly influenced by the frequency of the carrier wave.

Unter Bezugnahme auf Fig. 1 ist der Modulator 3 des zweiten Ausführungsbeispiels so konstruiert, daß er eine von dem Oszillator 1 erzeugte Trägerwelle moduliert und zwei entsprechende Modulationsschritte darauf ausführt.Referring to Fig. 1, the modulator 3 of the second embodiment is designed to modulate a carrier wave generated by the oscillator 1 and perform two corresponding modulation steps thereon.

Gemäß dem zweiten Ausführungsbeispiel ist der Modulator 3 konstruiert, um die zwei entsprechenden Modulationsschritte derart auszuführen, daß in einem ersten Modulationsschritt die Trägerwelle über eine vorgegebene kurze Zeitdauer übertragen wird, und daß in dem zweiten Modulationsschritt die Trägerwelle über eine vorgegebene lange Zeitdauer übertragen wird, wobei die kurze Zeitdauer erheblich länger als eine gegebene, vorbestimmte Referenzzeitdauer ist, und wobei die lange Zeitdauer erheblich kürzer als die Referenzzeitdauer ist.According to the second embodiment, the modulator 3 is designed to carry out the two corresponding modulation steps such that in a first modulation step the carrier wave is transmitted over a predetermined short period of time, and that in the second modulation step the carrier wave is transmitted over a predetermined long period of time, wherein the short period of time is considerably longer than a given, predetermined reference period of time, and wherein the long period of time is considerably shorter than the reference period of time.

In dieser Hinsicht ist der Modulator so konstruiert, daß er die Trägerwelle über die kürzere Zeitdauer überträgt, wenn der Datenleiter 4 von einem "high"- auf ein "low"-Signal und umgekehrt umschaltet, oder wenn das Signalniveau markiert wird. Er ist so konstruiert, daß er eine Modulation während der längeren Zeitdauer bewirkt, wenn ein Umschalten oder Markieren in dem Taktsignalleiter 5 auftritt.In this regard, the modulator is designed to transmit the carrier wave over the shorter period of time when the data conductor 4 switches from a "high" to a "low" signal and vice versa, or when the signal level is marked. It is designed to effect modulation over the longer period of time when a switch or marking occurs in the clock signal conductor 5.

Fig. 17 zeigt schematisch einen Empfänger 100, der eine Antenne 101 und einen Gleichrichter 102 aufweist, der eine Detektordiode aufweist, wobei der Gleichrichter dafür vorgesehen ist, die empfangene Trägerwelle gleichzurichten und damit das Modulationssignal für den Modulator 3 zu reproduzieren.Fig. 17 shows schematically a receiver 100 comprising an antenna 101 and a rectifier 102 comprising a detector diode, the rectifier being intended to rectify the received carrier wave and thus reproduce the modulation signal for the modulator 3.

Der Demodulator weist eine Zeitvergleichschaltung 103, 104 auf, die positive Flanken in dem empfangenen Signal triggert und eine sogenannte Haltezeit hat, die in bezug auf kurze Datenimpulse erheblich lang ist und in bezug auf lange Datenimpulse erheblich kurz ist. Eine Haltezeit ist somit die Referenzzeit.The demodulator has a time comparison circuit 103, 104 which triggers positive edges in the received signal and has a so-called hold time which is considerably long with respect to short data pulses and considerably short with respect to long data pulses. A hold time is thus the reference time.

In dem Fall eines Ausführungsbeispiels der Erfindung weist die Zeitvergleichschaltung einen monostabilen Mulitvibrator auf, der in einem Nicht-Rückkopplungsmodus angeschlossen ist, d. h. die Haltezeit wird durch eine RC-Schaltung 104 bestimmt, die an dem Multivibrator angeschlossen ist und eine Referenzzeit festlegt. Der Multivibrator kann beispielsweise ein HCC/HCF 4538 sein. Wenn eine Pulsfolge an den Eingang angelegt wird, ist der monostabile Multivibrator 103 zusammen mit der RC-Schaltung wirksam, indem an jede positive Flanke an dem Ausgang ein Impuls abgegeben wird, der eine Dauer hat, die gleich der Haltezeit oder der Referenzzeit ist, wie es in Fig. 18 dargestellt ist.In the case of an embodiment of the invention, the time comparison circuit comprises a monostable multivibrator connected in a non-feedback mode, i.e. the hold time is determined by an RC circuit 104 connected to the multivibrator and setting a reference time. The multivibrator may be, for example, an HCC/HCF 4538. When a pulse train is applied to the input, the monostable multivibrator 103 operates together with the RC circuit by delivering a pulse having a duration equal to the hold time or the reference time on each positive edge at the output, as shown in Fig. 18.

Die an den zwei Ausgängen 105, 106 auf diese Weise erhaltenen Signale, eines von dem Multivibrator und eines direkt von der Detektordiode, sind beispielhaft in den Fig. 18 und 19 als V5 bzw. V6 dargestellt.The signals obtained in this way at the two outputs 105, 106, one from the multivibrator and one directly from the detector diode, are shown by way of example in Figs. 18 and 19 as V5 and V6, respectively.

Wie in Fig. 20 dargestellt ist, sind die Ausgänge 105 und 106 an zwei Flip-Flop-Schaltungen 109, 110 des D-Typs, wie beispielsweise MC 14013 B, an dem Dateneingang D der entsprechenden Schaltungen 109, 110 angeschlossen. Die Ausgänge 105,106 sind außerdem an den Taktsignaleingang C der entsprechenden Flip-Flop-Schaltungen über eine entsprechende invertierende Schaltung 107, 108 angelegt. Der Taktsignaleingang C der entsprechenden Schaltungen 109, 110 triggert auf die negativen Flanken in dem empfangenen ursprünglichen Signal.As shown in Fig. 20, the outputs 105 and 106 are connected to two D-type flip-flop circuits 109, 110, such as MC 14013 B, at the data input D of the respective circuits 109, 110. The outputs 105,106 are also connected to the clock signal input C of the respective flip-flop circuits via a respective inverting circuit 107, 108. The clock signal input C of the respective circuits 109, 110 triggers on the negative edges in the received original signal.

Weiterhin ist ein geeigneter, bekannter Detektor 111 vorgesehen, der positive Flanken in dem von dem Ausgang 105 oder 106 erhaltenen Signal erfaßt. Die Erfassung positiver Flanken bewirkt, daß der Detektor 111 ein sogenanntes Rücksetzsignal an dem Rücksetzeingang R der zwei Flip-Flop-Schaltungen 109, 110 erzeugt.Furthermore, a suitable, known detector 111 is provided which detects positive edges in the signal received from the output 105 or 106. The detection of positive edges causes the detector 111 to generate a so-called reset signal at the reset input R of the two flip-flop circuits 109, 110.

Die Flip-Flop-Schaltungen wandeln die Pulsfolgen V5 und V6 an den Ausgängen 105 und 106 in zwei Signale um, nämlich ein Datensignal V7, das an dem Ausgang 112 der einen 109 der Flip-Flop-Schaltungen auftritt, sowie ein Taktsignal V8 an dem Ausgang 113 der anderen 110 der Flip-Flop-Schaltungen, wobei die Signale V7, V8 in den Fig. 21 und 22 dargestellt sind.The flip-flop circuits convert the pulse sequences V5 and V6 at the outputs 105 and 106 into two signals, namely a data signal V7, which appears at the output 112 of one 109 of the flip-flop circuits, and a clock signal V8 at the output 113 of the other 110 of the flip-flop circuits, the signals V7, V8 being shown in Figs. 21 and 22.

Die Flip-Flop-Schaltungen arbeiten derart, daß in dem Fall einer negativen Flanke in dem Signal V6 der Ausgang 112 der Schaltung 109 das Signal V5 liefert, welches das Signal V7 in Fig. 22 ist, wohingegen in dem Fall einer negativen Flanke in dem Signal V5 das Signal V6 an dem Ausgang 113 der Schaltung 110 anliegt, wobei dieses Signal das Signal V8 in Fig. 21 ist.The flip-flop circuits operate in such a way that in the case of a negative edge in the signal V6, the output 112 of the circuit 109 provides the signal V5, which is the signal V7 in Fig. 22, whereas in the case of a negative edge in the signal V5, the signal V6 is present at the output 113 of the circuit 110, this signal being the signal V8 in Fig. 21.

Die über die Leiter 4, 5 an den Modulator 3 angelegten Modulationsschritte sind hierdurch neu gestaltet und getrennt worden, um voneinander unabhängige Daten- und Taktsignalleiter auf der "Slave"-Seite zu bilden.The modulation steps applied to the modulator 3 via conductors 4, 5 have been redesigned and separated to form independent data and clock signal conductors on the "slave" side.

Diejenigen Flanken der Signale 18, 19, die bewirken, daß eine Signalveränderung in dem Taktsignalleiter V8 bzw. dem Datenleiter V7 über die Flip-Flop-Schaltungen 109, 110 stattfindet, sind durch unterbrochene Linien zwischen den Fig. 18, 19, 21, 22 gekennzeichnet.Those edges of the signals 18, 19 which cause a signal change to take place in the clock signal conductor V8 or the data conductor V7 via the flip-flop circuits 109, 110 are marked by broken lines between Figs. 18, 19, 21, 22.

Ein alternatives Verfahren zur Trennung der Daten- und Taktsignalleiter durch eine Übertragung der Trägerwelle über gekennzeichnete kurze und lange Zeitabschnitte wird im folgenden beschrieben.An alternative method for separating the data and clock signal conductors by transmitting the carrier wave over designated short and long time periods is described below.

Die Unterbrechungen der Übertragung werden jetzt als Informationsträger verwendet, wobei beispielsweise ein Umschalten oder Markieren von Niveaus in dem Taktsignalleiter 5 einen ersten Modulationsschritt oder eine Erscheinung bewirkt, die eine kurze Übertragungsunterbrechung darstellt, wohingegen eine Niveauumschaltung oder -markierung in dem Datenleiter 4 einen zweiten Modulationsschritt oder eine Erscheinung bewirkt, die zwei Unterbrechungen der Übertragung in schneller Abfolge darstellt.The interruptions in transmission are now used as information carriers, whereby, for example, a switching or marking of levels in the clock signal conductor 5 causes a first modulation step or phenomenon representing a short transmission interruption, whereas a level switching or marking in the data conductor 4 causes a second modulation step or phenomenon representing two interruptions in transmission in rapid succession.

Fig. 23 zeigt die Schaltungen, die dafür verwendet werden können, diese Modulationsschritte zu demodulieren und zu trennen.Fig. 23 shows the circuits that can be used to demodulate and separate these modulation steps.

Das in Fig. 23 dargestellte Ausführungsbeispiel weist einen Empfänger 110 auf, der eine Antenne 111, einen Detektor 112 sowie einen invertierenden Verstärker 113 hat. Der Empfänger ist an einen Zweischritt-Binärzähler 115 angeschlossen, an den eine Zeitverzögerungsschaltung 114 angeschlossen ist, die ähnlich dem Multivibrator 103 mit der RC-Schaltung 104 konstruiert ist, wie sie in Fig. 17 dargestellt sind. Die Zeitverzögerungsschaltung 114 entscheidet, wann die Niveaus an den Ausgängen des Zählers deaktiviert werden, und sie setzt den Zähler dann auf Null. Auf diese Weise zeigt der erste Schritt V13 des Zählers den Modulationsschritt mit einer einzigen Übertragungsunterbrechung, und der andere Schritt V14 zeigt einen Modulationsschritt mit einer doppelten Unterbrechung der Übertragung.The embodiment shown in Fig. 23 comprises a receiver 110 having an antenna 111, a detector 112 and an inverting amplifier 113. The receiver is connected to a two-step binary counter 115 to which is connected a time delay circuit 114 constructed similarly to the multivibrator 103 with the RC circuit 104 as shown in Fig. 17. The time delay circuit 114 decides when the levels at the outputs of the counter are deactivated and then it sets the counter to zero. In this way, the first step V13 of the counter shows the modulation step with a single transmission interruption and the other step V14 shows a modulation step with a double transmission interruption.

Für den Zweck der Übertragung von Daten von der "Slave"-Seite auf die "Master"-Seite wird eine Schaltung der zuvor in bezug auf Fig. 15 beschriebenen Art verwendet, wobei der Punkt 71 in Fig. 15 an den Punkt 112 in Fig. 20 angeschlossen ist.For the purpose of transferring data from the "slave" side to the "master" side, a circuit of the type previously described with reference to Fig. 15 is used, with the point 71 in Fig. 15 connected to the point 112 in Fig. 20.

In diesem Fall kann der Ausgang 76 an einen Modulator angeschlossen sein, der die zuvor genannte Detektordiode 102 sein kann, oder an einen Oszillator, der an die Detektordiode angeschlossen ist. Der Ausgang 76 kann damit die Impedanz der Detektordiode steuern, nämlich eine Trägerwelle, die von der Antenne zurückreflektiert wird.In this case, the output 76 can be connected to a modulator, which can be the previously mentioned detector diode 102, or to an oscillator connected to the detector diode. The output 76 can thus control the impedance of the detector diode, namely a carrier wave reflected back from the antenna.

Ein getrennter Oszillator kann auch für eine Signalrückübertragung verwendet werden. Diese Oszillatorfrequenz wird dann mittels eines Modulators moduliert, der durch das Signal an dem Ausgang 76 gesteuert wird.A separate oscillator can also be used for signal retransmission. This oscillator frequency is then modulated by a modulator which is controlled by the signal at the output 76.

Gemäß diesem weiteren Ausführungsbeispiel wird die Trägerwelle konstant mit kurzen Unterbrechungen der Übertragung übertragen. Während der Zeitdauer, die zwischen der Zeit vergeht, zu der der Ausgang der RC-Schaltung auf "low" ist, was das Ende der Referenzzeit markiert, bis zu der nächsten Flanke in dem Datenleiter 4 oder dem Taktsignalleiter 5, wird folglich eine unmodulierte Trägerwelle an den Modulator 3 von der "Master"-Seite an die "Slave"-Seite übertragen.According to this further embodiment, the carrier wave is transmitted constantly with short interruptions in transmission. During the period of time that elapses between the time at which the output of the RC circuit is "low", which marks the end of the reference time, until the next edge in the data conductor 4 or the clock signal conductor 5, an unmodulated carrier wave is thus transmitted to the modulator 3 from the "master" side to the "slave" side.

Diese Zeitdauer wird vorzugsweise dafür verwendet, Daten weiterzuübertragen, wie es zuvor beschrieben wurde.This time period is preferably used to transmit data further, as previously described.

Da die Trägerwelle konstant übertragen wird, mit der Ausnahme der Unterbrechungen in der Übertragung, kann das Gleichspannungssignal, das in dem Empfänger infolge der Gleichrichtung empfangen wird, als eine Energiequelle in dem Empfänger verwendet werden.Since the carrier wave is transmitted constantly, except for interruptions in the transmission, the DC signal received in the receiver as a result of the rectification can be used as a power source in the receiver.

In manchen Anwendungen ist es erwünscht, daß der Eingang zu dem seriellen Datenbus auf der "Slave"-Seite durch einen Code kontrolliert wird. Fig. 16 zeigt schematisch eine Code- Schlüssel-Anordnung 18, die einen festen Speicher 81 und ein Schieberegister 82 aufweist, sowie die notwendigen Logikschaltungen 91, 92 bekannter Art. Die Punkte 83 und 84 werden entlang des einen Leiters und die Punkte 85 und 86 entlang des anderen Leiters des seriellen Bus verbunden. An dem einen Leiter ist ein erster elektronischer Schalter 87 angeordnet, während ein zweiter elektronischer Schalter 88 an dem anderen Leiter angeordnet ist.In some applications it is desirable that the input to the serial data bus on the "slave" side be controlled by a code. Fig. 16 shows schematically a code key arrangement 18 comprising a fixed memory 81 and a shift register 82, as well as the necessary logic circuits 91, 92 of known type. The points 83 and 84 are connected along one conductor and the points 85 and 86 along the other conductor of the serial bus. A first electronic switch 87 is arranged on one conductor, while a second electronic switch 88 is arranged on the other conductor.

Ein Code ist in dem festen Speicher gespeichert.A code is stored in the fixed memory.

Wenn ein Zugriff zu dem seriellen Bus erwünscht wird, wird eine Pulsfolge vorgegebener Konfiguration in einem oder beiden der zwei Signalkanäle übertragen. Der Code wird in der Form von Pulsfolgen in dem Schieberegister durch die Leiter 89, 90 eingespeist, wonach der in dem Schieberegister 82 gespeicherte Code mit einem Code in dem festen Speicher 81 verglichen wird.When access to the serial bus is desired, a pulse train of predetermined configuration is transmitted in one or both of the two signal channels. The code is fed in the form of pulse trains into the shift register through conductors 89, 90, after which the code stored in the shift register 82 is compared with a code in the fixed memory 81.

Wenn die Codes zusammenfallen, schließen die Logikschaltungen 91, 92 die elektronischen Schalter 87, 88, so daß die entsprechenden Punkte 83, 84 und 85, 86 verbunden werden.When the codes coincide, the logic circuits 91, 92 close the electronic switches 87, 88 so that the corresponding points 83, 84 and 85, 86 are connected.

Aus dem zuvor Gesagten ergibt sich, daß in dem Fall der zwei beschriebenen Ausführungsbeispiele Signale über einen seriellen Datenbus mit zwei Leitern in einer drahtlosen oder nicht-physischen Weise mittels nur einer Übertragungseinrichtung übertragen werden, wobei ein getrennter Datenkanal und ein getrenntes Taktsignal nach der Übertragung wiederhergestellt werden.From the foregoing, it follows that in the case of the two described embodiments, signals are transmitted over a two-conductor serial data bus in a wireless or non-physical manner by means of only one transmission device, with a separate data channel and a separate clock signal being recovered after transmission.

Claims

1. Arrangement for the wireless transmission of signals received via a serial data bus with two conductors, wherein data signals have a positive and a negative edge or vice versa, which do not coincide with a positive or a negative edge of the clock signals, wherein the data bus, connected to a transmitter, has a clock signal conductor (4) and a data conductor (5), a receiver (2) and a demodulator (6), wherein the transmitter has an oscillator (1), and wherein a modulator (3) is also provided which acts in such a way that it modulates the signal generated by the oscillator in dependence on the signal on the clock signal conductor and the data conductor, characterized in that two significant, separate modulation steps are carried out on the oscillator-generated signal by the modulator (3), which do not coincide in time, whereby two mutually independent signal channels (4, 8; 5, 10) are formed, of which a first Channel (4, 8) for data and a second channel (5, 10) for the clock signal, and that a demodulation of the one thus modulated signal received by the receiver (2) is carried out by the demodulator, whereby the two signals are reshaped, and that the demodulator is provided with a clock signal conductor output (9; 67; 113) and a data conductor output (7; 66; 112).

2. Arrangement according to claim 1, characterized in that the modulator (3) acts in such a way that it carries out the two corresponding modulation steps on two significant, different parts of the signal generated by the oscillator (1).

3. Arrangement according to claim 1 or 2, characterized in that the modulator (3) acts in such a way that it generates the first channel (4, 8) by carrying out a modulation step in which only the positive half-cycles of the alternating signal generated by the oscillator (1) are modulated, and that the modulator (3) acts in such a way that it generates the second channel (5, 10) by carrying out a modulation step in which only the negative half-cycles of the alternating signal generated by the oscillator (1) are modulated.

4. Arrangement according to claim 1, 2 or 3, characterized in that the modulator (3) acts to modulate the half-cycles such that the amplitude of a modulated half-cycle in the transmitted signal (I) is constant during the entire half-cycle or during a part thereof.

5. Arrangement according to claim 1, 2, 3 or 4, characterized in that the wireless transmission is effected with the aid of an inductive transmission device, whereby both the transmitter (1) and the receiver (2) have a coil (11, 12).

6. Arrangement according to claim 3, 4 or 5, characterized in that the receiver (2) has a rectifier bridge (20), that the demodulator (6) has two logic circuits (30, 31), of which a first circuit (30) is connected via a diode (32) in the rectifier bridge in such a way that the positive half-cycles of the received signal are taken out, and of which a second circuit (31) is connected via a diode (33) in the rectifier bridge in such a way that the negative half-cycles of the received signal are taken out, that the logic circuits (30, 31) are arranged in such a way that they produce a pulse train (V1';V2') at their respective outputs (34, 35). corresponding to the positive and negative half cycles, and that the demodulator (6) has circuits (50, 51, 60, 61) for separating modulated positive half cycles from modulated negative half cycles.

7 Arrangement according to claim 6, characterized in that the outputs (34, 35) of the two logic circuits (30, 31) are connected to two so-called single-step counters (50, 51) or corresponding devices in such a way that a characteristic signal (V1") is obtained at the output (52) of the first single-step counter (50) when a positive half-cycle is modulated by means of the modulator (3), and that a characteristic signal (V2") is obtained at the output (53) of the other single-step counter (51) when a negative half-cycle is modulated.

8. Arrangement according to claim 6 or 7, characterized in that the outputs (34, 35) of the logic circuits (30, 31) are connected to a trigger circuit (56 to 58) which has an OR gate (56), a low-pass filter (57) and an inverting circuit (58), the output (59) of the trigger circuit being connected to two so-called latch circuits (60, 61), one input (62) of the latch circuit (60) also being connected to the output (52) of the first single-step counter (50), and the other input (63) of the latch circuits being connected to the output (53) of the other single-step counter (51).

9. Arrangement according to claim 1, characterized in that the modulator (3) acts in such a way that it modulates a carrier wave and that it carries out the two modulation steps in such a way that a first modulation step results in the transmission of the carrier wave over a predetermined short period of time and that the second modulation step results in a transmission of the carrier wave over a predetermined long period of time, the short period of time being considerably shorter than the duration of a given, predetermined reference time and the long period of time being considerably longer than the reference time.

10. Arrangement according to claim 9, characterized in that the first modulation step is used for the data conductor (4, 8) and the second modulation step is used for the clock signal conductor (5, 10).

11. Arrangement according to claim 9 or 10, characterized in that the carrier frequency is high in relation to the data speed.

12. Arrangement according to claim 9, 10 or 11, characterized in that the receiver (2; 100) has a rectifier (102) which acts in such a way that it rectifies the received carrier wave and thus redesigns the modulation signal for the modulator (3).

13. Arrangement according to claim 9, 10, 11 or 12, characterized in that the receiver (2; 100) acts in such a way that it redesigns the modulation signal for the modulator (3), that the demodulator (6) has a time comparison circuit (103, 104) which is designed in such a way that it compares the pulse length of the various received pulses with the reference time, and that the demodulator (6) is provided with two outputs (112, 113) and is designed in such a way that it generates a data line signal (V7) at a first output (112) and a clock line signal (V8) at the other output (113).

14. Arrangement according to claim 13, characterized in that the demodulator (6) has a detector diode in the rectifier, and that the time comparison circuit has a multivibrator (103) and an RC circuit (104).

15. Arrangement according to claim 14, characterized in that the output (105) of the multivibrator (103) and the output (106) of the detector diode are connected to the inputs of two flip-flop circuits (109, 110) which are to be triggered by a detector (111) for receiving edges in the signal from these two last-mentioned outputs (105, 106), and that the flip-flop circuits (109, 110) act to reshape signals delivered to the modulator (3), one circuit (109) of the flip-flop circuits acting to generate the data signal (V7) and the other circuit (110) acting to generate the clock signal (V8).

16. Arrangement according to claim 14 or 15, characterized in that the detector diode is a modulator which acts to re-transmit data when a signal is applied to the detector diode, the detector diode being arranged to change the impedance.

17. Arrangement according to one of claims 9 to 16, characterized in that the modulator acts in such a way that it modulates the carrier wave in such a way that the first modulation step results in only one short transmission interruption, and that the second modulation step results in two short transmission interruptions.