DE602004031719D1 - Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus - Google Patents

Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus

Info

Publication number
DE602004031719D1
DE602004031719D1 DE602004031719T DE602004031719T DE602004031719D1 DE 602004031719 D1 DE602004031719 D1 DE 602004031719D1 DE 602004031719 T DE602004031719 T DE 602004031719T DE 602004031719 T DE602004031719 T DE 602004031719T DE 602004031719 D1 DE602004031719 D1 DE 602004031719D1
Authority
DE
Germany
Prior art keywords
checking
execution
input sequence
mode input
safe mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004031719T
Other languages
English (en)
Inventor
Gregory R Conti
Jerome L Azema
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments France SAS
Texas Instruments Inc
Original Assignee
Texas Instruments France SAS
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments France SAS, Texas Instruments Inc filed Critical Texas Instruments France SAS
Publication of DE602004031719D1 publication Critical patent/DE602004031719D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
DE602004031719T 2004-07-01 2004-07-01 Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus Expired - Lifetime DE602004031719D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04291677A EP1612638B1 (de) 2004-07-01 2004-07-01 Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus

Publications (1)

Publication Number Publication Date
DE602004031719D1 true DE602004031719D1 (de) 2011-04-21

Family

ID=34931216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004031719T Expired - Lifetime DE602004031719D1 (de) 2004-07-01 2004-07-01 Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus

Country Status (3)

Country Link
US (3) US8966226B2 (de)
EP (1) EP1612638B1 (de)
DE (1) DE602004031719D1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1612638B1 (de) * 2004-07-01 2011-03-09 Texas Instruments Incorporated Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus
DE602004023378D1 (de) * 2004-07-01 2009-11-12 Texas Instruments Inc Vorrichtung und Verfahren zum sicheren Modus für Prozessoren und Speicher auf mehreren Halbleiterbauelementen in einem einzelnen Halbleitergehäuse
FR2888960B1 (fr) * 2005-07-19 2007-10-12 Gemplus Sa Detection d'une faute par perturbation longue
US20070226795A1 (en) * 2006-02-09 2007-09-27 Texas Instruments Incorporated Virtual cores and hardware-supported hypervisor integrated circuits, systems, methods and processes of manufacture
EP1843250B1 (de) 2006-04-05 2015-06-10 Texas Instruments France System und Verfahren zur Überprüfung der Integrität von Computerprogrammcodes
CN101438290B (zh) 2006-05-01 2011-10-05 联发科技股份有限公司 用于包括处理器和缓存虚拟存储器的系统中的安全语境切换的方法和装置
US20070300115A1 (en) * 2006-06-01 2007-12-27 Ramyanshu Datta Apparatus and method for accelerating test, debug and failure analysis of a multiprocessor device
EP2075696A3 (de) * 2007-05-10 2010-01-27 Texas Instruments Incorporated Unterbrechungsbedingte Schaltkreise, Systeme und Verfahren
DE102011108077A1 (de) * 2010-08-13 2012-03-22 Lfk-Lenkflugkörpersysteme Gmbh Verfahren zur Speicherplatzverwaltung in einem multitaskingfähigen Datenverarbeitungssystem
US20120254588A1 (en) * 2011-04-01 2012-10-04 Jesus Corbal San Adrian Systems, apparatuses, and methods for blending two source operands into a single destination using a writemask
US9571489B2 (en) * 2011-08-12 2017-02-14 Sony Corporation System and method for performing commands from a remote source
GB2497736A (en) * 2011-12-16 2013-06-26 St Microelectronics Ltd Hardware monitor with context selector for selecting from multiple contexts
US9110682B2 (en) * 2012-10-19 2015-08-18 Microsoft Technology Licensing Llc State machine control of a debugger
US9471793B2 (en) * 2013-01-07 2016-10-18 Infineon Technologies Ag System on chip with embedded security module
US9411542B2 (en) * 2014-02-21 2016-08-09 Analog Devices Global Interruptible store exclusive
KR102218202B1 (ko) * 2014-08-01 2021-02-23 삼성전자주식회사 반도체 장치
US10289604B2 (en) * 2014-08-07 2019-05-14 Wisconsin Alumni Research Foundation Memory processing core architecture
US9841972B2 (en) * 2014-12-17 2017-12-12 Cisco Technology, Inc. Securing secret information in source code verification and at runtime
US9805194B2 (en) 2015-03-27 2017-10-31 Intel Corporation Memory scanning methods and apparatus
GB2539657B (en) 2015-06-22 2018-03-07 Advanced Risc Mach Ltd Tracing Processing Activity
US20170185400A1 (en) 2015-12-23 2017-06-29 Intel Corporation Mode-specific endbranch for control flow termination
US9785800B2 (en) 2015-12-23 2017-10-10 Intel Corporation Non-tracked control transfers within control transfer enforcement
EP3279826A1 (de) * 2016-08-04 2018-02-07 Nagravision SA Sequenzverifikation
CN108108278B (zh) * 2017-12-26 2021-07-30 北京国睿中数科技股份有限公司 验证总线端口功能覆盖率的方法及系统
US10909046B2 (en) 2018-06-15 2021-02-02 Micron Technology, Inc. Memory access determination
US11797665B1 (en) * 2018-06-28 2023-10-24 Advanced Micro Devices, Inc. Protection against branch target buffer poisoning by a management layer
US11635965B2 (en) * 2018-10-31 2023-04-25 Intel Corporation Apparatuses and methods for speculative execution side channel mitigation
US11681533B2 (en) 2019-02-25 2023-06-20 Intel Corporation Restricted speculative execution mode to prevent observable side effects
US11029957B1 (en) 2020-03-27 2021-06-08 Intel Corporation Apparatuses, methods, and systems for instructions to compartmentalize code
CN113569244B (zh) * 2021-09-18 2021-12-03 成都数默科技有限公司 一种基于处理器跟踪的内存恶意代码检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228131A (en) * 1988-02-24 1993-07-13 Mitsubishi Denki Kabushiki Kaisha Data processor with selectively enabled and disabled branch prediction operation
US6094717A (en) * 1998-07-31 2000-07-25 Intel Corp. Computer processor with a replay system having a plurality of checkers
US7046658B1 (en) * 2000-06-23 2006-05-16 At & T Corp. Method and system for customer selected direct dialed voice-over-internet protocol (VOIP)
EP1331539B1 (de) * 2002-01-16 2016-09-28 Texas Instruments France Sicherer Modus für Prozessoren, die Speicherverwaltung und Unterbrechungen unterstützen
US7130951B1 (en) * 2002-04-18 2006-10-31 Advanced Micro Devices, Inc. Method for selectively disabling interrupts on a secure execution mode-capable processor
JP4423206B2 (ja) * 2002-11-18 2010-03-03 エイアールエム リミテッド 安全モードと非安全モードとを切り換えるプロセッサ
US20050015592A1 (en) * 2003-07-15 2005-01-20 Jeou-Kai Lin System and method for application and user-based class of security
EP1612638B1 (de) * 2004-07-01 2011-03-09 Texas Instruments Incorporated Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus
US9467308B2 (en) * 2008-08-01 2016-10-11 At&T Intellectual Property I, L.P. Methods and apparatus to control synchronization in voice over internet protocol networks after catastrophes

Also Published As

Publication number Publication date
US10902092B2 (en) 2021-01-26
EP1612638A1 (de) 2006-01-04
US8966226B2 (en) 2015-02-24
EP1612638B1 (de) 2011-03-09
US20060005072A1 (en) 2006-01-05
US20210141871A1 (en) 2021-05-13
US20150178513A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
DE602004031719D1 (de) Verfahren und System zur Überprüfung der Ausführung einer Eingabesequenz eines sicheren Modus
DE502005002767D1 (de) Abgasanlage sowie verfahren zum verbinden von komponenten einer abgasanlage
DE602006008551D1 (de) System und Verfahren zur Schädigungsvorhersage einer Vorrichtung
DE602005009102D1 (de) Verfahren und System zur Identifizierung einer Kulturgrenze
ATE528638T1 (de) Integratorsystem und verfahren zur raschen feststellung der wirksamkeit einer germizidbehandlung
DE602006017564D1 (de) Einrichtung und verfahren zur beurteilung einer verschlechterung der leistungsfähigkeit
ATE457955T1 (de) Riemenendverbindung zur befestigung eines endes eines tragriemens in einer aufzugsanlage und verfahren zur befestigung eines endes eines tragriemens in einer aufzugsanlage
ATE515905T1 (de) Verfahren und vorrichtung zur auswahl einer anforderungsgruppe für eine anforderungsbericht
AT9467U3 (de) Vorrichtung und verfahren zur simulation einer entwicklungsanlage
DE602005019242D1 (de) Vorrichtung und verfahren zur verringerung der verschmutzung einer bildübertragungsvorrichtung
DE602007006110D1 (de) Verfahren zur Erkennung und Quantifizierung von Anomalien bei einer Bohrung
DE602006020821D1 (de) Verfahren einer Vorrichtung zur Detektion von Hindernissen und Computerprogrammprodukt
DE502007003872D1 (de) Verfahren und vorrichtung zur vermeidung und/oder minderung der folgen von kollisionen
DE602006003274D1 (de) Vorrichtung und Verfahren zur Überprüfung von Gewinden
ATE362457T1 (de) Verfahren zur überprüfung einer aufzugsanlage und aufzugsanlage
DE502005007752D1 (de) Verfahren zur robotergestützten vermessung von messobjekten
DE102007036071A8 (de) Verfahren und System zur Fehlerbeseitigung in einer Grafikpipeline-Teileinheit
ATE537098T1 (de) System und verfahren zur erfassung der position einer aufzugskabine
DE602007005355D1 (de) Brennstoffzellensystem und verfahren zur schätzung der ausgabeeigenschaften einer brennstoffzelle
DE502006008545D1 (de) Verfahren zum Erfassen einer Konfiguration von mehreren Hubeinrichtungen in einem Hubsystem
DE602005021549D1 (de) Verfahren und einrichtung zum senden einer sequenz von übertragungs-bursts
DE502006000876D1 (de) Waffenstations- Testeinheit und Verfahren zum Testen der Einsatzbereitschaft einer Waffenstation eines Luftfahrzeugs
DE502006003941D1 (de) Verfahren und vorrichtung zum vollautomatischen abkuppeln und ankuppeln von sattelaufliegern
ATE494989T1 (de) Verfahren zur regeneration von fässern oder dergleichen und vorrichtung zu dessen durchführung
DE602005023542D1 (de) Einrichtung und verfahren zum ausführen einer dma-task