DE60132328T2

DE60132328T2 - Bestimmung des minimum- oder des maximumwertes in einem datensatz

Info

Publication number: DE60132328T2
Application number: DE60132328T
Authority: DE
Inventors: Brian Santa Rosa JOSEPH
Original assignee: Texas Instruments Inc; Texas Instruments Santa Rosa Inc
Current assignee: Texas Instruments Inc; Texas Instruments Santa Rosa Inc
Priority date: 2000-03-21
Filing date: 2001-03-21
Publication date: 2009-01-08
Anticipated expiration: 2021-03-22
Also published as: EP1290542B1; AU2001245894A1; DE60132328D1; WO2001071483A2; WO2001071483A3; TW550497B; US6931424B1; EP1290542A2

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf Datenverarbeitungstechniken für die Verwendung in Kommunikationssystemen und dergleichen und insbesondere auf die Optimierung von Binärbaum-Suchstrukturen, die in derartigen Systemen verwendet werden.
Die Bestimmung eines Minimal- oder Maximalwertes in einem Datensatz ist eine übliche Operation, die oft unter Verwendung spezialisierter Hardware ausgeführt wird. Als ein Beispiel verwenden viele Kommunikationssysteme den Viterbi-Algorithmus, der eine Bestimmung des wahrscheinlichsten Weges für jeden Zustand erfordert. Dieser muss geschätzt werden, indem der Weg, der die maximale Metrik (falls eine Korrelationsmetrik verwendet wird) oder die minimale Metrik (falls ein euklidischer Abstand verwendet wird) besitzt, unter anderen konkurrierenden Wegen gefunden wird. Es ist ein effizientes Mittel zum Bestimmen der maximalen oder minimalen Metrik erforderlich.
Ein Verfahren zum Finden des Minimums in einer Anordnung aus N Werten, das speichereffizient ist, besteht darin, den laufenden Schätzwert des Minimums und seinen Ort zu speichern und sie mit jedem der (N – 1) anderen Werte in der Anordnung zu vergleichen. Das Verfahren erfordert (N – 1) Vergleiche, die wenigstens (N – 1) Taktzyklen erfordern.
Für verzögerungsempfindliche Systeme oder für Systeme, die weniger als (N – 1) Taktzyklen haben, um die Vergleiche auszuführen, ist ein Standard-Ausweichzugang die Binärbaum-Suchstruktur. In einer Binärbaum-Suchstruktur enthält jede Schicht halb so viele Komparatoren und Speicherelemente wie die vorhergehende Schicht, wobei folglich die Latenzzeit auf log₂N Taktzyklen verringert ist und ein Pipeline-Betrieb erlaubt ist. Die Kehrseite einer derartigen Struktur ist die Ergänzung von (N – 1) Komparatoren und Speicherelementen.
Aus den vorhergehenden Gründen gibt es einen Bedarf an einem Verfahren und einer Vorrichtung, die die Latenzzeit begrenzen, die in Systemen inhärent ist, die einen laufenden Schätzwert verwenden, und die die Anzahl der in einer Standard-Binärbaum-Suchstruktur verwendeten Speicherelemente verringern.
Die Beschreibung US-A-5187675 offenbart eine Schaltung, wie sie im Oberbegriff des Anspruchs 1 spezifiziert ist.
Gemäß der vorliegenden Erfindung werden Verfahren und Vorrichtung geschaffen, wie sie in den Ansprüchen dargelegt sind.
In einer noch weiteren Ausführungsform schafft die vorliegende Erfindung in einer Anordnung aus N Datenwerten ein Verfahren zum Bestimmen einer Adresse für ein Ergebnis. Das Ergebnis ist die Ausgabe einer binären Operation, die in der Anordnung der Datenwerte definiert ist, wobei jeder Datenwert W Bits besitzt. Das Verfahren umfasst in jeder Berechnungsstufe i von log₂N Berechnungsstufen die Schritte des Ausführens von N/2ⁱ binären Operationen an den Datenwerten von N/2ⁱ Paaren von Eingangswerten. In dieser Weise erzeugt jede der binären Operationen eine binäre Entscheidung, die eine lokale Adresse eines ausgewählten Datenwertes innerhalb des Paares von Eingangswerten repräsentiert, wobei sie in jeder Berechnungsstufe jedes Paar von Eingangswerten multiplexiert, um eine durch die binäre Entscheidung bestimmte Ausgabe zu erzeugen.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Finden eines bestimmten Wertes in einer Anordnung von Datenwerten zu schaffen, wobei das Verfahren die Schritte des Gruppierens mehrerer Entscheidungseinheiten in mehreren Berechnungsstufen, wobei die Anzahl der Entscheidungseinheiten in einer Berechnungsstufe auf der Ebene i gleich N/2ⁱ ist, wobei N die Größe der Anordnung ist, und des Verarbeitens der Datenwerte in jeder Entscheidungseinheit umfasst. Eine Entscheidungseinheit in einer letzten Berechnungsstufe bestimmt den bestimmten Wert.
Die vorliegende Erfindung kann in jeder Anordnung verwendet werden, die einen transitiven binären Operator besitzt, der auf ihr definiert ist, wobei der binäre Operator jedes Paar auf die Boolesche Menge von {wahr, falsch} abbildet.
Diese und andere Merkmale und Aufgaben der Erfindung werden aus der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen genauer verstanden, die angesichts der beigefügten Zeichnung gelesen werden sollte.
KURZBESCHREIBUNG DER ZEICHNUNG
Die beigefügte Zeichnung, die in die Beschreibung aufgenommen ist und einen Teil der Beschreibung bildet, veranschaulicht die Ausführungsformen der vorliegenden Erfindung und dient zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären.
1 zeigt eine Logikschaltung zum Ausführen des Verfahrens der vorliegenden Erfindung;
2 zeigt das durch das Anwenden des Verfahrens der vorliegenden Erfindung erhaltene Ergebnis; und
3 zeigt die Speichereinsparungen, die in Bezug auf die vorhergehenden Techniken erhalten werden, wenn das vorliegende Verfahren und die vorliegende Vorrichtung verwendet werden.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Beim Beschreiben einer bevorzugten Ausführungsform der Erfindung, die in der Zeichnung veranschaulicht ist, wird um der Klarheit willen eine spezifische Terminologie verwendet. Es ist jedoch nicht vorgesehen, dass die Erfindung auf die auf diese Weise ausgewählten spezifischen Bezeichnungen eingeschränkt ist, wobei es selbstverständlich ist, dass jeder spezifische Begriff alle technischen Äquivalente umfasst, die in einer ähnlichen Weise arbeiten, um einen ähnlichen Zweck zu erreichen.
Unter Bezugnahme auf die Zeichnung im Allgemeinen und die 1 bis 3 im Besonderen wird die Vorrichtung der vorliegenden Erfindung offenbart.
1 zeigt eine Logikschaltung zum Ausführen des Verfahrens der vorliegenden Erfindung, wobei sie eine Schaltung zum Erhalten des Minimalwertes, der in einer Anordnung von Datenwerten enthalten ist, zusammen mit der Adresse seines Ortes veranschaulicht. In dieser Ausführungsform werden sechzehn Datenwerte X15, X14, ..., X0, die in einem Speicherbereich enthalten sind, durchsucht, um den Minimalwert zu finden. Es werden vier Berechnungsstufen, von denen jede wenigstens eine Entscheidungseinheit besitzt, verwendet, um das Minimum und seinen Ort zu bestimmen. Jede Berechnungsstufe kürzt die Anzahl der möglichen Werte um die Hälfte. In dieser Ausführungsform sind die möglichen Werte die verringerte Menge, die aus der Anordnung der Datenwerte erhalten wird, indem die Hälfte der Werte entfernt wird, die nicht die Minimalwerte sind. Die Anzahl der Entscheidungseinheiten in jeder Stufe ist gleich ein halb der Anzahl der Eingangswerte.
In dieser Ausführungsform nimmt jede Entscheidungseinheit in einer Berechnungsstufe als ihre Eingabe ein Paar von Datenwerten und eine Teiladresse jedes Datenwertes, speichert das Minimum der zwei Eingangswerte und fügt zu seiner Teiladresse ein höchstwertiges Bit hinzu, das angibt, welcher der zwei Datenwerte ausgewählt worden ist. Jede Berechnungsstufe fügt ein weiteres Bit der Adresse hinzu, bis die Adresse vollständig bekannt ist.
Wie in 1 veranschaulicht ist, umfasst eine Entscheidungseinheit einen binären Operator, der hier als ein Komparator 101 dargestellt ist, einen Multiplexer 103 und ein Speicherelement 105. Jeder Komparator 101 in der Berechnungsstufe 100 nimmt als seine Eingabe ein Paar von Datenwerten, wobei jeder acht Bit lang ist, und gibt eine binäre Entscheidung aus, die die lokale Adresse des minimalen Datenwertes innerhalb des Paares repräsentiert. Als ein Beispiel ergibt, falls X15 im Vergleich zu X14 das Minimum ist, die binäre Entscheidung eine binäre 1, weil "1" die lokale Adresse von X15 und "0" die lokale Adresse von X14 innerhalb des Paares ist.
Ein Multiplexer 103 in der ersten Berechnungsstufe 100 nimmt als seine Eingabe ein Paar von Werten aus der Anordnung der Datenwerte und gibt den durch die binäre Entscheidung ausgewählten Eingangswert aus. In dieser Ausführungsform bestimmt die binäre Entscheidung, welcher Eingangswert dem Booleschen "wahr" des binären Operators und folglich dem Minimum der zwei Eingangswerte entspricht. Ein Speicherelement 105 in der ersten Berechnungsstufe 100 speichert die Ausgabe seines zugeordneten Multiplexers 103.
In einer Ausführungsform speichert das Speicherelement 105 den ausgewählten Datenwert in einem Abschnitt des Speichers und fügt ein lokales Adressenbit, das durch die binäre Entscheidung dargestellt wird, als das höchstwertige Bit zur Teiladresse des ausgewählten Datenwerts hinzu. Alternativ kann die lokale Adresse als das niedrigstwertige Bit des Speicherelements 105 hinzugefügt werden, wobei der ausgewählte Datenwert die acht höchstwertigen Bits umfassen kann.
In dieser Ausführungsform sind in der ersten Berechnungsstufe 100 die Teiladressen der Datenwerte 0 Bit breit. In der ersten Berechnungsstufe 100 enthält jedes Speicherelement 105 einen ausgewählten Datenwert und ein Bit, das die Teiladresse des ausgewählten Datenwertes repräsentiert. Die Menge der Datenwerte, die in allen Speicherelementen der ersten Berechnungsstufe 100 enthalten ist, repräsentiert die verringerte Menge der Datenwerte, die wahrscheinlich das Minimum der Anordnung der Datenwerte enthält. Der Minimalwert der Anordnung der Datenwerte wird außerdem als ein bestimmter Wert entsprechend der über der Anordnung der Datenwerte definierten binären Operation bezeichnet.
In der zweiten Berechnungsstufe 110 nimmt jeder Multiplexer 113 als seine Eingabe die Inhalte eines Paares von Speicherelementen 105 der ersten Berechnungsstufe 100. Als ein Beispiel sind die Eingaben des Multiplexers 113a die Inhalte der Speicherelemente 105a und 105b. In einer bevorzugten Ausführungsform sind die Eingaben in eine Entscheidungseinheit die Inhalte von zwei aufeinanderfolgenden Speicherelementen der vorhergehenden Berechnungsstufe. Die Eingänge des Multiplexers 113 sind neun Bits breit und repräsentieren einen acht Bit breiten ausgewählten Wert und ein Bit der Teiladresse. In einer bevorzugten Ausführungsform vergleicht der Komparator 111 nur die acht niedrigstwertigen Bits der Eingangswerte, um das Minimum zu bestimmen, wobei er eine binäre Entscheidung ausgibt. Das Speicherelement 115 speichert die durch die binäre Entscheidung ausgewählte Ausgabe des Multiplexers 113 und fügt die binäre Entscheidung als das höchstwertige Bit zur Teiladresse hinzu. In der zweiten Berechnungsstufe 110 sind die möglichen Werte auf eine Menge von vier Elementen verringert.
Die vorher in Übereinstimmung mit der ersten Berechnungsstufe 100 und der zweiten Berechnungsstufe 110 beschriebene Operation wird in jeder nachfolgenden Berechnungsstufe ausgeführt. In der dritten Berechnungsstufe 120 sind die Eingänge der Entscheidungseinheiten zehn Bits breit, während sie in der vierten Berechnungsstufe 130 elf Bits breit sind. Die letzte Stufe, die durch die vierte Berechnungsstufe 130 repräsentiert wird, enthält nur eine Entscheidungseinheit, wie in 1 veranschaulicht ist. Das Speicherelement 135 enthält vier Bits, die die ganze Adresse des bestimmten Wertes repräsentieren, der im Abschnitt der acht niedrigstwertigen Bits des Speicherelements 135 gespeichert ist.
2 veranschaulicht das durch das Anwenden des Verfahrens der vorliegenden Erfindung auf eine Anordnung von Werten erhaltene Ergebnis. In jeder Berechnungsstufe sind die Inhalte der Speicherelemente gezeigt. Die letzte Berechnungsstufe enthält den Minimalwert, der gleich eins ist, und seine ganze Adresse, die im binären Format 0101 ist.
Obwohl 1 eine Anordnung von Werten der Größe sechzehn zeigt, kann die vorliegende Erfindung auf jede Anordnung von Werten angewendet werden, die eine Größe N besitzt, wobei N eine Potenz von zwei ist und jeder Wert W Bits breit ist. Die Anzahl der Berechnungsstufen in diesem Fall ist gleich log₂N. Jede Berechnungsstufe auf der Ebene i mit 1 ≤ i ≤ log₂N enthält N/2ⁱ Entscheidungseinheiten, wobei jede Entscheidungseinheit zwei Eingaben nimmt, von denen jede (W + i – 1)-Bits breit ist.
Das Verfahren der vorliegenden Erfindung kann außerdem auf jede Menge angewendet werden, auf der eine binäre Operation definiert ist und bei der die binäre Operation eine transitive Eigenschaft besitzt. Insbesondere kann das Verfahren außerdem verwendet werden, um ein Maximum in einer Anordnung von Werten zu finden.
Die Kurve nach 3 zeigt die Anzahl der eingesparten Speicherelemente gegenüber dem Stand der Technik, wenn das Verfahren und die Vorrichtung der vorliegenden Erfindung verwendet werden. In der Binärbaum-Suchstruktur des Standes der Technik werden die Werte zusammen mit ihrer ganzen Adresse in jeder Stufe der Suche gespeichert, während beim vorliegenden Verfahren nur Teiladressen gespeichert werden. Die Anzahl der Bitspeicherelemente (NUM FLOPS), die im früheren System notwendig ist, wird durch die folgende Formel repräsentiert: W(N – 1) + log₂N(N – 1). Die Anzahl der Bitspeicherelemente, die für das vorliegende System notwendig ist, ist gleich W(N – 1) + 2N – log₂N – 2. Die Gesamtspeicher-Einsparungen können dann durch die Formel: N log₂N – 2N + 2 vorhergesagt werden, die durch die Kurve nach 3 repräsentiert wird.

Claims

System zum Lokalisieren eines bestimmten Wertes, der in einer Anordnung aus N Datenwerten (x1, ..., x15) enthalten ist, wobei der bestimmte Wert das Ergebnis einer binären Vergleichsoperation ist, die über die Anordnung von N Datenwerten ausgeführt wird, wobei jeder Datenwert eine Breite von mehreren Bits hat, wobei das System mehrere Entscheidungseinheiten umfasst, die in aufeinander folgenden Berechnungsstufen (100, 110, 120, 130) gruppiert sind, wobei jede Entscheidungseinheit einen Ausgabewert erzeugt, der einen ausgewählten Datenwert und eine Teiladresse des ausgewählten Datenwerts in der Anordnung repräsentiert, wobei das System dadurch gekennzeichnet ist, dass (a) jede Entscheidungseinheit ein Paar von Eingangswerten (von 105A, 105B) als parallele Daten empfängt; und (b) jede der mehreren Entscheidungseinheiten umfasst: (i) einen binären Operator (111A), der Datenwerte ([7:0]) des Paars von Eingangswerten parallel empfängt und eine binäre Entscheidung erzeugt, die eine lokale Adresse des ausgewählten Datenwertes repräsentiert, indem er die binäre Vergleichsoperation an den Datenwerten in den Eingangswerten (105A, 105B) ausführt, (ii) einen Multiplexer (103A), der durch den binären Operator (111A) in Reaktion auf die binäre Entscheidung gesteuert wird, um einen Eingangswert des Paars von Eingangswerten (von 105A, 105B) als eine Ausgabe zu wählen, und (iii) ein Speicherelement (115A), das mit dem binären Operator (111A) und mit dem Multiplexer (103A) gekoppelt ist, um die Ausgabe des Multiplexers (103A) und die binäre Entscheidung zu speichern und so die binäre Entscheidung mit der Teiladresse des ausgewählten Datenwerts, der durch die Entscheidungseinheit erzeugt wird und in einer vorhergehenden Berechnungsstufe (100) gespeichert ist, zu verknüpfen.
System nach Anspruch 1, bei dem der binäre Operator den Minimalwert des Paars von Datenwerten, die in dem Paar von Eingangswerten enthalten sind, auswählt.
System nach Anspruch 1, bei dem der binäre Operator den Maximalwert des Paars von Datenwerten, die in dem Paar von Eingangswerten enthalten sind, auswählt.
System nach Anspruch 1, Anspruch 2 oder Anspruch 3, bei dem die Teiladresse eines Eingangswerts bei der Berechnungsstufe i das (i – 1)-höchstwertige Bit des Speicherelements der Berechnungsstufe (i – 1) ist.
System nach Anspruch 1, Anspruch 2 oder Anspruch 3, bei dem die Teiladresse eines Eingangswertes bei der Berechnungsstufe i das (i – 1)-niedrigstwertige Bit des Speicherelements der Berechnungsstufe (i – 1) ist.
System nach einem vorhergehenden Anspruch, bei dem die Anzahl von Berechnungsstufen (K) mit der Größe N der Anordnung von Datenwerten über die Formel K = log 2N in Beziehung steht.
System nach Anspruch 6, bei dem die Anzahl von Entscheidungseinheiten bei der Berechnungsstufe i gleich N/2ⁱ ist, wobei 1 ≤ i ≤ K.
System nach Anspruch 6 oder Anspruch 7, bei dem die letzte Berechnungsstufe die Adresse des bestimmten Wertes in den K höchstwertigen Bits ihres zugeordneten Speicherelements enthält und der bestimmte Wert in den W niedrigstwertigen Bits des zugeordneten Speicherelements enthalten ist.
System nach Anspruch 6 oder Anspruch 7, bei dem die letzte Berechnungsstufe die Adresse des bestimmten Wertes in den K niedrigstwertigen Bits ihres zugeordneten Speicherelements enthält und der bestimmte Wert in den W höchstwertigen Bits des zugeordneten Speicherelements enthalten ist.
Verfahren zum Lokalisieren eines bestimmten Wertes, der in einer Anordnung aus N Datenwerten (x1, ..., x15) enthalten ist, wobei der bestimmte Wert das Ergebnis einer binären Vergleichsoperation ist, die über die Anordnung von N Datenwerten ausgeführt wird, wobei jeder Datenwert eine Breite von mehreren Bits hat, in einem System, das mehrere Entscheidungseinheiten umfasst, die in aufeinander folgenden Berechnungsstufen (100, 110, 120, 130) gruppiert sind, wobei jede Entscheidungseinheit einen Ausgabewert erzeugt, der einen ausgewählten Datenwert und eine Teiladresse des ausgewählten Datenwerts in der Anordnung repräsentiert, wobei das Verfahren gekennzeichnet ist durch die folgenden Schritte: (a) Empfangen eines Paars von Eingangswerten (von 105A, 105B) als parallele Daten bei jeder Entscheidungseinheit; und (b) Ausführen der folgenden Schritte in jeder der mehreren Entscheidungseinheiten: (i) Ausführen einer binären Operation (111A) an Datenwerten ([7:0]) des Paars von Eingangswerten, die parallel empfangen werden, und Erzeugen einer binären Entscheidung, die eine lokale Adresse des ausgewählten Datenwerts repräsentiert, durch Ausführen der binären Vergleichsoperation an den Datenwerten in den Eingangswerten (von 105A, 105B), (ii) Multiplexieren (103A) des Paars von Eingangswerten (von 105A, 105B) in Reaktion auf die binäre Entscheidung des binären Operators (111A), um einen Eingangswert des Paars von Eingangswerten (von 105A, 105B) als eine Ausgabe auszuwählen, und (iii) Speichern (115A) der Ausgabe des Multiplexierungsschrittes und der binären Entscheidung und somit Verknüpfen der binären Entscheidung mit der Teiladresse des ausgewählten Datenwertes, der von der Entscheidungseinheit erzeugt wird und in einer vorhergehenden Berechnungsstufe (100) gespeichert ist.
Verfahren nach Anspruch 10, bei dem die binäre Operation eine Operation zum Finden des Minimums ist.
Verfahren nach Anspruch 10, bei dem die binäre Operation eine Operation zum Finden des Maximums ist.