DE4332673A1 - Multiplizierschaltung - Google Patents

Multiplizierschaltung

Info

Publication number
DE4332673A1
DE4332673A1 DE19934332673 DE4332673A DE4332673A1 DE 4332673 A1 DE4332673 A1 DE 4332673A1 DE 19934332673 DE19934332673 DE 19934332673 DE 4332673 A DE4332673 A DE 4332673A DE 4332673 A1 DE4332673 A1 DE 4332673A1
Authority
DE
Germany
Prior art keywords
circuit
multiplication circuit
circuit according
negation
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19934332673
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19924210429 external-priority patent/DE4210429A1/de
Application filed by Individual filed Critical Individual
Priority to DE19934332673 priority Critical patent/DE4332673A1/de
Publication of DE4332673A1 publication Critical patent/DE4332673A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/492Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/496Multiplying; Dividing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/4916Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Nuclear Medicine (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)

Description

Gegenstand der Erfindung ist die Beseitigung eines Fehlers bei der Multiplizierschaltung nach P 43 10 918.7, welche in der Schaltung 12a eine Negierschaltung aufweist, welche nicht erforderlich ist (Negierschaltung 21).
In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2 ist die Tetraden-Addierschaltung 11 dargestellt, an deren Stelle auch eine sonstige Tetraden-Addierschaltung mit Übertrag-Verarbeitung verwendet werden kann. In Fig. 3 ist die Gesamt-Darstellung dargestellt. In Fig. 4 und 5 ist das Steuerwerk 12 dargestellt, welches aus den Teilschaltungen 12a und 12b besteht. In Fig. 6 ist die Ziffern-Eingabe- Schaltung 20 dargestellt. In Fig. 7 ist die Schaltung 13 dargestellt. In Fig. 8 ist die Schaltung 32 der Schaltung 16 dargestellt. In Fig. 9 ist die Schaltung 16 dargestellt. In Fig. 10a und 10b ist die Impuls-Schaltung 29 der Schaltung 16 dargestellt. In Fig. 11 ist der Impuls-Zähler 15 der Schaltung 13 dargestellt. In Fig. 12 ist die Anzei­ geschaltung 45 dargestellt. In Fig. 7b ist das Detail W der Ausführung B der Schaltung 20 dargestellt. In Fig. 7c ist die Verstärkerschaltung 27 dargestellt.
Die Beschreibung ist gleich, wie die der Multiplizierschalt­ ung 3; somit ist die vorliegende Multiplizierschaltung in P 43 10 918.7 beschrieben. Auch in bezug auf die Wirkungs­ weise ist die Beschreibung von P 43 10 918.7 gültig.
Bei der Ausführung B der Schaltung 12 (Steuerwerk 12) haben die Verzögerungs-Schaltungen 38 bis 40 Einschaltverzögerung und Ausschaltverzögerung.

Claims (1)

  1. Elektronische Multiplizierschaltung nach P 43 10 918.7 , dadurch gekennzeichnet, daß im Ausgangs-Bereich der Oder-Schaltung (24) der Schaltung (12a) keine Negier­ schaltung angeordnet ist.
DE19934332673 1992-03-30 1993-09-25 Multiplizierschaltung Ceased DE4332673A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19934332673 DE4332673A1 (de) 1992-03-30 1993-09-25 Multiplizierschaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19924210429 DE4210429A1 (de) 1992-03-30 1992-03-30 Multiplizierschaltung
DE19934332673 DE4332673A1 (de) 1992-03-30 1993-09-25 Multiplizierschaltung

Publications (1)

Publication Number Publication Date
DE4332673A1 true DE4332673A1 (de) 1995-03-30

Family

ID=25913392

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934332673 Ceased DE4332673A1 (de) 1992-03-30 1993-09-25 Multiplizierschaltung

Country Status (1)

Country Link
DE (1) DE4332673A1 (de)

Similar Documents

Publication Publication Date Title
DE4332673A1 (de) Multiplizierschaltung
EP0106000B1 (de) Digitalschaltung zur Unterdrückung von Änderungen eines Digitalsignals
DE7600991U1 (de) Gehäuse für eine einzelne Flachbaugruppe
DE3614792A1 (de) Tetraden-addierer im 5211-code
DE3704676A1 (de) Addierschaltung im 51111-code
DE3915036A1 (de) Multiplizierschaltung i
DE3614855A1 (de) Tetraden-addierer im 5211-code
DE3720538A1 (de) Addierschaltung im 5211-code
DE3621923A1 (de) Addierschaltung im 51111-code
DE3640809A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3844507A1 (de) Addierschaltung im 54321-code, auch als grund-addierschaltung fuer addierschaltungen im 1-aus-10-code verwendbar
DE3608904A1 (de) Tetraden-addierer im 5311-code
DE3727427A1 (de) Subtrahierschaltung im 54321-code
DE3614842A1 (de) Tetraden-addierer im 5311-code
DE3611995A1 (de) Tetraden-addierer im 5211-code
DE3403080A1 (de) Serielles elektronisches addier-subtrahierwerk im dezimal-code
DE3940662A1 (de) Stellen-multiplizierschaltung
DE3805319A1 (de) Addierschaltung im 51111-code
DE3910726A1 (de) Multiplizierschaltung
DE3702565A1 (de) Addierschaltung im 5211-code
DE3719664A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3700065A1 (de) Dualer voll-addierer
DE3732243A1 (de) Addierschaltung im 54321-code
DE3728132A1 (de) Subtrahierschaltung im 51111-code
DE4021137A1 (de) Uebertrag-addierschaltung

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 4210429

Format of ref document f/p: P

8131 Rejection