DE3719664A1 - Addierschaltung im dezimal-1-aus-10-code - Google Patents

Addierschaltung im dezimal-1-aus-10-code

Info

Publication number
DE3719664A1
DE3719664A1 DE19873719664 DE3719664A DE3719664A1 DE 3719664 A1 DE3719664 A1 DE 3719664A1 DE 19873719664 DE19873719664 DE 19873719664 DE 3719664 A DE3719664 A DE 3719664A DE 3719664 A1 DE3719664 A1 DE 3719664A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
adder
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873719664
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19873717504 external-priority patent/DE3717504A1/de
Application filed by Individual filed Critical Individual
Priority to DE19873719664 priority Critical patent/DE3719664A1/de
Publication of DE3719664A1 publication Critical patent/DE3719664A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description

Gegenstand der Erfindung ist eine elektronische Addierschalt­ ung im Dezimal-1-aus-10-Code, deren Eingangs-Schaltungen von allen Summanden, welche größer sind, als die Zahl 4, einen Teil-Summanden mit der Wertigkeit 5 abzweigen und deren Haupt-Schaltung die Wertigkeit 2 verarbeitet und welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist.
Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeich­ nung u-u. In Fig. 3 ist der duale Voll-Addierer 6 darge­ stellt. In Fig. 4 ist der duale Halb-Addierer 9 dargestellt, welcher bei der Addierschaltung Type A 2 erforderlich ist.
Die Addierschaltung Type A (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebeschalt­ ung 4 und der Schluß-Schaltung 5 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll- Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Ein­ gangs-Schaltung 1 a besteht aus 5 Oder-Schaltungen 11 bis 15 mit je 2 Eingängen und der Oder-Schaltung 16 mit 3 Eingängen und der Oder-Schaltung 17 mit 5 Eingängen und den Oder- Schaltungen 18 und 19 mit je 2 Eingängen und der Und-Schalt­ ung 20 mit 2 Eingängen. Die Eingangs-Schaltung 1 b besteht aus 5 Oder-Schaltungen 21 bis 25 mit je 2 Eingängen und der Oder-Schaltung 26 mit 3 Eingängen und der Oder-Schaltung 27 mit 5 Eingängen und der Oder-Schaltung 28 mit 2 Ein­ gängen und der Und-Schaltung 29 mit 2 Eingängen. Die Schalt­ ung 3 besteht aus 4 Negier-Schaltungen 47 und 3 Und-Schalt­ ungen 48 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebe­ schaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 10 Und-Schaltungen 30 bis 39 mit je 2 Eingängen und der Negier-Schaltung 60. Die Schluß-Schaltung 5 besteht aus 5 Oder-Schaltungen 40 bis 44 mit je 2 Eingängen und 10 Und-Schaltungen 50 bis 59 mit je 2 Eingängen und der Negier- Schaltung 70. An weiteren Teilen besteht diese Addierschalt­ ung aus der Oder-Schaltung 80 und den zugehörigen Leitungen.
Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schalt­ ungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2 Negier-Schaltungen 63. Die Eingänge dieses dualen Voll-Addierers 6 haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet die Wertigkeit 1.
Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.
Die Eingänge haben die Bezeichnungen A und B und die Ergeb­ nis-Ausgänge die Bezeichnung C. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet.
Die Wirkungsweise dieser Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt und am Über­ trag-Eingang x nur L-Potential anliegt, haben in der Ein­ gangs-Schaltung 1 a die Oder-Schaltungen 12 und 16 und 18 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltungen 24 und 26 und 28 und die Und-Schaltung 29 an ihrem Ausgang H-Potential. Damit haben am Ausgang der Haupt-Schaltung 2 die Leitungen a bis c H-Potential. Der duale Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 wird hierbei an keinem seiner Eingänge mit H-Potential ange­ steuert und hat somit an seinem Ausgang m und an seinem Über­ trag-Ausgang n nur L-Potential. Damit ist die Eins-Aufwärts- Verschiebeschaltung 4 auf Geradeaus-Weiterleitung vor-ange­ steuert und wird die Ergebniszahl der Haupt-Schaltung 1 nicht um die Ziffer 1 angehoben und hat die Oder-Schaltung 80 an ihrem Ausgang H-Potential und somit der duale Voll-Addierer 7 an seinem Eingang f und an seinem Ausgang i H-Potential. Damit haben in den Schaltungen 4 und 5 die Und-Schaltung 36 und die Oder-Schaltung 41 und die Und-Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag- Ausgang y nur L-Potential, weil diese Addition keinen Über­ trag hat.
Falls die Ziffer 7 zur Ziffer 9 addiert wird und die Ziffer 9 an den A-Eingängen zur Anlage kommt und die Ziffer 7 an den B-Eingängen zur Anlage kommt und am Übertrag-Eingang x nur L- Potential anliegt, haben in der Eingangs-Schaltung 1 a die Oder-Schaltungen 14 und 16 und 17 und 18 an ihrem Ausgang H- Potential und in der Eingangs-Schaltung 1 b die Oder-Schalt­ ungen 22 und 26 bis 28 und die Und-Schaltung 29 an ihrem Aus­ gang H-Potential. Damit hat die Haupt-Schaltung 2 auch an den Ausgängen a bis c H-Potential und der duale Voll-Addier­ er 6 an keinem Eingang H-Potential und der duale Voll- Addierer 7 an allen drei Eingängen (f und g und h) H-Poten­ tial und somit an seinem Ausgang i und an seinem Übertrag- Ausgang y H-Potential. Damit haben in den Schaltungen 4 und 5 die Und-Schaltung 36 und die Oder-Schaltung 41 und die Und- Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.
Falls bei einer Addition außerdem am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.
Die Addierschaltung Type A 2 weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 nur ein dualer Halb-Addierer 9 angeordnet ist und daß sie somit keinen Über­ trag-Eingang x aufweist.

Claims (10)

1. Elektronische Addierschaltung im Dezimal-1-aus-10-Code, deren Haupt-Schaltung (2) in einer Richtung Leitungen (p) aufweist, in denen keine Oder-Schaltung angeordnet ist und in der andern Richtung Leitungen aufweist, in denen pro Querzeile je eine Oder-Schaltung (10) mit 2 Eingängen angeordnet ist und deren Haupt-Schaltung (2) die Wertig­ keit 2 verarbeitet und bei welcher von allen Summanden, welche größer sind, als die Zahl 4, ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird, dadurch gekennzeich­ net, daß die Haupt-Schaltung (2) nur 4 Eingänge (e 1 bis e 4) aufweist.
2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß für die Vor-Verarbeitung der Wertig­ keit 1 ein dualer Voll-Addierer (6) oder eine ähnliche Schaltung angeordnet ist.
3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß auch für die Verarbeitung der Wertigkeit 5 ein dualer Voll-Addier­ er (7) oder eine ähnliche Schaltung angeordnet ist.
4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch ge­ kennzeichnet, daß sie eine Eins-Aufwärts-Verschiebe­ schaltung (4) aufweist, welche mit einer Geradeaus- Schaltung kombiniert ist.
5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie als Schluß-Schaltung eine Spezial-Umcodierschaltung (5) auf­ weist.
6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß auch von der Summenzahl der Haupt- Schaltung (2) ein Teil-Summand mit der Wertigkeit 5 ab­ gezweigt wird, wenn diese Summenzahl der Haupt-Schaltung (2) größer ist, als die Zahl 4.
7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Haupt- Schaltung (2) weniger als 8 Und-Schaltungen (9) auf­ weist und weniger als 8 Oder-Schaltungen (10) aufweist.
8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch ge­ kennzeichnet, daß die Haupt-Schaltung (2) nur 5 Und- Schaltungen (9) mit je 2 Eingängen und nur 5 Oder-Schalt­ ungen (10) mit je 2 Eingängen aufweist.
9. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch ge­ kennzeichnet, daß sie auch einen Übertrag-Eingang (x) aufweist und somit gleichzeitig auch einen Übertrag ver­ arbeiten kann.
10. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch ge­ kennzeichnet, daß sie keinen Übertrag-Eingang (x) auf­ weist und an Stelle des dualen Voll-Addierers (6) nur einen dualen Halb-Addierer (9) oder eine ähnliche Schalt­ ung aufweist.
DE19873719664 1987-05-23 1987-06-06 Addierschaltung im dezimal-1-aus-10-code Ceased DE3719664A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873719664 DE3719664A1 (de) 1987-05-23 1987-06-06 Addierschaltung im dezimal-1-aus-10-code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873717504 DE3717504A1 (de) 1987-05-23 1987-05-23 Addierschaltung im dezimal-1-aus-10-code
DE19873719664 DE3719664A1 (de) 1987-05-23 1987-06-06 Addierschaltung im dezimal-1-aus-10-code

Publications (1)

Publication Number Publication Date
DE3719664A1 true DE3719664A1 (de) 1989-03-09

Family

ID=25855978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873719664 Ceased DE3719664A1 (de) 1987-05-23 1987-06-06 Addierschaltung im dezimal-1-aus-10-code

Country Status (1)

Country Link
DE (1) DE3719664A1 (de)

Similar Documents

Publication Publication Date Title
DE3719664A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3721553A1 (de) Addierschaltung im 54321-code
DE3703178A1 (de) Addierschaltung im 5211-code
DE3717504A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3643346A1 (de) Addierschaltung im 5211-code
DE3721555A1 (de) Addierschaltung im 51111-code
DE3718291A1 (de) Addierschaltung im 51111-code
DE3642815A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3719663A1 (de) Addierschaltung im 5211-code
DE3702565A1 (de) Addierschaltung im 5211-code
DE3615957A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3719375A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3718032A1 (de) Addierschaltung im 54321-code
DE3728502A1 (de) Subtrahierschaltung im 5211-code
DE3720538A1 (de) Addierschaltung im 5211-code
DE3717755A1 (de) Addierschaltung im 5211-code
DE3627749A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3716551A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3627217A1 (de) Addierschaltung im 54321-code
DE3642011A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3720533A1 (de) Addierschaltung im 54321-code
DE3624902A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3626369A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3640809A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3628049A1 (de) Addierschaltung im dezimal-1-aus-10-code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3717504

Format of ref document f/p: P

8131 Rejection