DE4325077C1 - Arrangement for monitoring the pulse continuity - Google Patents
Arrangement for monitoring the pulse continuityInfo
- Publication number
- DE4325077C1 DE4325077C1 DE19934325077 DE4325077A DE4325077C1 DE 4325077 C1 DE4325077 C1 DE 4325077C1 DE 19934325077 DE19934325077 DE 19934325077 DE 4325077 A DE4325077 A DE 4325077A DE 4325077 C1 DE4325077 C1 DE 4325077C1
- Authority
- DE
- Germany
- Prior art keywords
- flop
- flip
- output
- counter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000876466 Varanus bengalensis Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
Die Erfindung betrifft eine Anordnung zur Überwachung der Impulskontinui tät verschiedener Impulsquellen in verschiedenen Kanälen unter Anwendung einer adressierbaren Multiplexstufe.The invention relates to an arrangement for monitoring the pulse continuity activity of different pulse sources in different channels an addressable multiplex stage.
Bei Geräten oder Systemen, deren Arbeitszustand durch eine Folge von an nähernd konstanten Impulsketten signalisiert wird, kann ein Ausfall der Impulse oder eine sich verringernde Frequenz (Überlastfall) ein Fehler signal bewirken. Bei bekannten Lösungen dieser Art werden die Geräte ein zeln abgefragt. Das gibt in bestimmten Fällen einen hohen schaltungstech nischen Aufwand.In the case of devices or systems whose working status is indicated by a sequence of Failure can be signaled to approximately constant pulse chains the pulses or a decreasing frequency (overload case) is an error effect signal. In known solutions of this type, the devices are one queried. In certain cases this gives a high level of circuit technology African effort.
Aufgabe der Erfindung ist es, eine Anzahl von "n" Geräten durch einen Rechner überwachen zu lassen, der nur eine begrenzte Anzahl von Schnittstellen, z. B. nur eine Schnittstelle, zur Verfügung stellt.The object of the invention is a number of "n" devices by a computer to monitor the only a limited number of interfaces, e.g. B. provides only one interface.
Diese Aufgabe wird für eine Anordnung der eingangs genannten Art gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausge staltungen sind den Unteransprüchen entnehmbar.This task is according to an arrangement of the type mentioned the characterizing features of claim 1 solved. Advantageous Ausge events can be found in the subclaims.
Durch die Erfindung ergibt sich eine Minimierung des Schnittstellenauf wandes, eine Verringerung der Zahl der Übertragungsleitungen und eine ver besserte EMV-Sicherheit.The invention minimizes the interfaces wall, a reduction in the number of transmission lines and a ver improved EMC security.
Anhand der schematischen Zeichnungsfiguren wird die Erfindung im nach stehenden näher erläutert.Based on the schematic drawing figures, the invention is in the standing explained in more detail.
Es zeigen:Show it:
Fig. 1 eine Prinzipschaltung Fig. 1 shows a basic circuit
Fig. 2 Impulsdiagramme. Fig. 2 pulse diagrams.
In Fig. 1 sind mit K1 bis K4 Kanäle von verschiedenen zu überwachenden Geräten oder Systemen bezeichnet (z. B. Förder-, Pumpen-, Lüfter-Systeme, Rollenstraßen). Die Geräte besitzen dabei separate Impulsausgänge oder Impulsquellen 5, die den jeweiligen (korrekten) Arbeitszustand im Kanal durch Abgabe von annähernd konstanten Impulsketten signalisieren. Direkt oder indirekt über galvanische Entkopplungsglieder 6 werden diese Impuls ketten einer gemeinsamen Multiplexstufe 7 zugeführt, die rechnergesteuert die Kanäle K1 bis K4 über eine Adressierstufe 8 einzeln abfragt bzw. auf einen Zähler 9 einer Auswerteschaltung I durchschaltet. Der Zähler 9 hat einen geringen Zählumfang von z. B. . . . < 16 und einen Übertra gungsausgang A, der mit dem Setzeingang S eines RS-Flip-Flops 10 verbunden ist. Der Ausgang Q₁ des RS-Flip-Flops 10 ist an den D-Eingang eines D-Flip- Flops 11 geschaltet, an-dessen Ausgang Q₂ ein Fehlerstatussignal abge nommen werden kann. Die Auswerteschaltung I benötigt eine Torimpulsfolge, die intern oder extern erzeugt werden kann. Hier ist der Torimpulsgeber mit 12 bezeichnet. Dieser ist mit dem Rücksetzeingang R des Zählers 9 und dem Clock-Eingang C des D-Flip-Flops 11 verbunden sowie über ein UND- Glied 13 mit dem Rücksetzeingang R des RS-Flip-Flops 10 verbunden, wobei UND-Glied 13 eine Verknüpfung mit dem Ausgang Q₁ des RS-Flip-Flops 10 durchführt.In Fig. 1, K1 to K4 denote channels from various devices or systems to be monitored (e.g. conveyor, pump, fan systems, roller conveyors). The devices have separate pulse outputs or pulse sources 5 , which signal the respective (correct) working state in the channel by emitting approximately constant pulse chains. Directly or indirectly via galvanic decoupling elements 6 , these pulse chains are fed to a common multiplexing stage 7 , which, under computer control, polls the channels K1 to K4 individually via an addressing stage 8 or switches through to a counter 9 of an evaluation circuit I. The counter 9 has a small count of z. B.. . . <16 and a transmission output A, which is connected to the set input S of an RS flip-flop 10 . The output Q₁ of the RS flip-flop 10 is connected to the D input of a D flip-flop 11 , at whose output Q₂ an error status signal can be accepted. The evaluation circuit I requires a gate pulse sequence that can be generated internally or externally. Here the gate pulse generator is designated by 12 . This is connected to the reset input R of the counter 9 and the clock input C of the D flip-flop 11 and is connected via an AND gate 13 to the reset input R of the RS flip-flop 10 , the AND gate 13 being a link performs with the output Q₁ of the RS flip-flop 10 .
Zur Funktion der Schaltung wird auf Fig. 2 verwiesen, dabei besteht die Bedingung, daß die Formimpulse kurz gegenüber den Torimpulsabständen sind. For the function of the circuit, reference is made to Fig. 2, there is the condition that the shape pulses are short compared to the gate pulse intervals.
Zu Anfang der Betrachtung sei Kanal K1 eingeschaltet. Die kontinuierliche Impulskette zeigt störungsfreien Betrieb. Sobald dann der nächste Torimpuls x₂ (Impulse ) kommt, erfolgt eine Umschaltung auf Kanal K2 ().At the beginning of the analysis, channel K1 is switched on. The continuous Pulse chain shows trouble-free operation. As soon as the next gate pulse x₂ (pulses) comes, there is a switchover on channel K2 ().
Mit der steigenden Flanke des Torimpulses x₂ übernimmt das D-Flip-Flop 11 zunächst den Pegel des Ausgangs Q₁ vom RS-Flip-Flop 9 () und gibt diesen Pegel als ok- bzw. Fehlerstatus aus. Wenn der Pegel am Ausgang Q₁=High war, wird anschließend das RS-Flip-Flop 10 über das UND-Glied 13 zurückgesetzt. Im anderen Fall ist ein Zurücksetzen nicht nötig. UND- Glied 13 sorgt für eine geringe Zeitverschiebung (Gatterlaufzeit), damit die Datenübernahmen durch das D-Flip-Flop 11 vor der Rücksetzung des RS- Flip-Flops 10 erfolgt. Mit dem Ende des Torimpulses x₂ ist auch der Zähler 9 zurückgesetzt und kann neu die Impulse des Kanals K2 zählen. Zweckmäßig wird eine Zähldauer von 2 Torimpulsperioden benutzt. Treffen bis zum nächstwirksamen Torimpuls x₃ mehr Zählimpulse ein, als der Zählumfang des Zählers 9 beträgt, gibt der Zähler 9 am Ausgang A einen Übertrag an das RS-Flip-Flop 10 aus und setzt es über den S-Eingang auf High. Der Fehlerstatusausgang Q₂ zeigte bisher noch den fehlerfreien Status des Kanals K1 an. Mit der ansteigenden Flanke des Torimpulses x₃ erfolgt etwa zur gleichen Zeit die Umschaltung auf Kanal K3 (). Das High-Signal an Q₁ wirkt wieder auf das D-Flip-Flop 11. Q₂ bleibt weiterhin High, was bedeutet, daß genügend viel Impulse im Kanal K2 aufgetreten sind und dort kein Fehler vorliegt.With the rising edge of the gate pulse x₂, the D flip-flop 11 initially takes on the level of the output Q₁ from the RS flip-flop 9 () and outputs this level as an ok or error status. If the level at the output Q 1 = High, the RS flip-flop 10 is then reset via the AND gate 13 . Otherwise, a reset is not necessary. AND gate 13 ensures a slight time shift (gate delay) so that the data takeover by the D flip-flop 11 takes place before the RS flip-flop 10 is reset. With the end of the gate pulse x₂, the counter 9 is reset and can now count the pulses of the channel K2. A counting period of 2 gate pulse periods is expediently used. Meet up to the next effective gate pulse x₃ more counts than the count of the counter 9 , the counter 9 at output A outputs a carry to the RS flip-flop 10 and sets it to high via the S input. The error status output Q₂ previously indicated the error-free status of channel K1. With the rising edge of the gate pulse x₃, switching to channel K3 () takes place at about the same time. The high signal at Q₁ acts again on the D flip-flop 11 . Q₂ remains high, which means that enough pulses have occurred in channel K2 and there is no error.
Das Rücksetzen von Zähler 9 und RS-Flip-Flop 10 erfolgt anschließend, wie schon beschrieben.The counter 9 and RS flip-flop 10 are then reset, as already described.
Wird mit Kanal K3, z. B. ein zu langsam laufender Lüfter überwacht, dann kommen zwischen den wirksamen Torimpulsen x₃ bis x₄ sowenig Zählimpulse an (), daß der Zähler 9 keinen Übertrag erreicht und das RS-Flip- Flop 10 nicht gesetzt wird (Q₁=Low ).Is with channel K3, z. B. monitors a fan running too slowly, then come between the effective gate pulses x₃ to x₄ as few counts () that the counter 9 reaches no carry and the RS flip-flop 10 is not set (Q₁ = low).
Beim nächsten wirksamen Torimpuls x₄ übernimmt dann das D-Flip-Flop 11 das Low-Potential und gibt es als Fehlerstatus des Kanals K3 am Ausgang Q₂ aus ().At the next effective gate pulse x₄, the D flip-flop 11 then takes over the low potential and outputs it as the error status of the channel K3 at the output Q₂ ().
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934325077 DE4325077C1 (en) | 1993-07-22 | 1993-07-22 | Arrangement for monitoring the pulse continuity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19934325077 DE4325077C1 (en) | 1993-07-22 | 1993-07-22 | Arrangement for monitoring the pulse continuity |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4325077C1 true DE4325077C1 (en) | 1995-02-23 |
Family
ID=6493755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19934325077 Expired - Fee Related DE4325077C1 (en) | 1993-07-22 | 1993-07-22 | Arrangement for monitoring the pulse continuity |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4325077C1 (en) |
-
1993
- 1993-07-22 DE DE19934325077 patent/DE4325077C1/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| JP 61-198814 A. In: Patents Abstr. of Japan, Sect. E. Vol. 11 (1987), Nr. 31(E-475) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2537937C2 (en) | Synchronization circuit which enables the reception of pulses contained in a disturbed input signal by determining a favorable sampling time | |
| DE3536634C2 (en) | ||
| DE3782321T2 (en) | INPUT MANAGEMENT CIRCUIT FOR PROGRAMMABLE CONTROL. | |
| DE4325077C1 (en) | Arrangement for monitoring the pulse continuity | |
| DE2125940C3 (en) | Circuit arrangement for the reliable amplification of a regular pulse train | |
| DE3346806C2 (en) | ||
| DE102009050692A1 (en) | Security communication system for signaling system states | |
| DE3103574A1 (en) | Circuit arrangement for establishing phase synchronism between clock pulses and sync bits of data envelopes | |
| DE2217665C3 (en) | Circuit arrangement for telecommunications, in particular telephone switching systems, with at least two computers for alternating control of switching processes | |
| DE2337290B2 (en) | Monitoring device for a thyristor valve | |
| DE1925917A1 (en) | Binary pulse frequency multiplier circuit | |
| DE3240891C2 (en) | Counting circuit for measuring time intervals | |
| DE1300977B (en) | Circuit arrangement for arranging the sequence of operations for the individual devices in a group of devices | |
| DE3023024A1 (en) | DEVICE FOR DETECTING AND PRE-TREATING INFORMATION FOR THE MONITORING OF COMPUTERS | |
| DE1513297B2 (en) | CIRCUIT ARRANGEMENT FOR DETECTION OF L OR O SIGNAL ERRORS FOR AT LEAST ONE TWO-CHANNEL CONTROL CIRCUIT | |
| DE3609430A1 (en) | Method of chronologically correct recording of information contents of multiple information sources | |
| DE2408143C3 (en) | Method and circuit arrangement for producing the synchronous operation of counters | |
| DE2404663C2 (en) | Device for determining errors in intermediate points provided with regenerators of a transmission system operating with pulse code modulation | |
| DE19707512C1 (en) | Clock pulse recovery or replacement method | |
| DE2406846C3 (en) | Circuit arrangement for searching for a digital word evenly distributed in a pulse | |
| DE2016408A1 (en) | Sampling filter designed as a feedback analog shift register | |
| DE3313629A1 (en) | Circuit arrangement for monitoring the phase sequence and the phase failure of a three-phase alternating current | |
| DE1499262C (en) | Device for selecting the correct one of two data processing systems operated in parallel | |
| AT247647B (en) | Counting chain from electronic switching units | |
| DE2725386C3 (en) | Method and arrangement for interference-free and intrinsically safe control of the signal sequences in road traffic systems via electronic counting chains |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLERCHRYSLER RAIL SYSTEMS GMBH, 13627 BERLIN, D |
|
| 8339 | Ceased/non-payment of the annual fee |