DE4314910A1 - Package for integrated circuit with pattern of coupling contacts - Google Patents

Package for integrated circuit with pattern of coupling contacts

Info

Publication number
DE4314910A1
DE4314910A1 DE19934314910 DE4314910A DE4314910A1 DE 4314910 A1 DE4314910 A1 DE 4314910A1 DE 19934314910 DE19934314910 DE 19934314910 DE 4314910 A DE4314910 A DE 4314910A DE 4314910 A1 DE4314910 A1 DE 4314910A1
Authority
DE
Germany
Prior art keywords
housing
grid
contacts
raster
edges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19934314910
Other languages
German (de)
Inventor
Ewald Dipl Ing Hoermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19934314910 priority Critical patent/DE4314910A1/en
Publication of DE4314910A1 publication Critical patent/DE4314910A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

At the edges of the package, coupling contacts are arranged in a preset raster pattern (R). The edges have recesses, releasing a number of raster points offset towards the centre for connection of coupling contacts.W.r.t. the recesses and their boundary line, the package edges have pref. a depth corresp. precisely to a raster spacing. Alternately the depth may correspond to two raster spacings. Adjacent coupling contacts may be arranged on a diagonal of two opposite raster points of a raster bounded by two raster lines.

Description

Die Erfindung bezieht sich auf ein Gehäuse zur Aufnahme einer integrierten Schaltung, das an seinen Rändern eine Vielzahl von in einem vorgegebenen Raster angeordneten Anschlußkontakten aufweist.The invention relates to a housing for receiving an integrated circuit that has a Variety of arranged in a predetermined grid Has connection contacts.

Der anhaltende Trend zu einer Höherintegration bei inte­ grierten Schaltungen macht eine ständige Erhöhung der An­ zahl von Anschlußkontakten des Gehäuses für eine inte­ grierte Schaltung, das allgemein auch als IC-Gehäuse bezeichnet wird, erforderlich. Dazu ist es von inte­ grierten Schaltungen mit sogenannten Land-Grid-Array- Gehäusen bekannt, Anschlußkontakte auf der der Leiter­ platte zugewandten Seite des Gehäuses in mehreren Rei­ hen anzuordnen. Bei der Kontaktierung eines solchen LGA-Bauteils ergeben sich Probleme bei der Prüfung der Kontaktstellen, da nicht sämtliche Kontaktstellen visu­ ell kontrollierbar sind. Bei Gehäusen wie z. B. Quad-Flat- Pack-Gehäusen mit an den Rändern angeordneten Anschluß­ kontakten ist eine visuelle Prüfbarkeit prinzipbedingt gegeben. Eine Möglichkeit zur Erhöhung der Anzahl von Anschlußkontakten bei einem Gehäuse mit an den Rändern angeordneten Anschlußkontakten unter Beibehaltung des Pinabstandes, d. h. unter Beibehaltung des kürzesten Ab­ standes der Zentrumslinien zweier benachbarter Anschluß­ kontakte, besteht in der Vergrößerung der Grundfläche des Gehäuses, wobei an den dadurch verlängerten Rändern des Gehäuses eine entsprechend erhöhte Anzahl von Anschluß­ kontakten angeordnet werden kann. Die Vergrößerung der Grundfläche eines Gehäuses steht jedoch dem allgemeinen Bestreben nach einem möglichst geringen Platzbedarf eines Gehäuses auf der Leiterplatte entgegen. Diese Problematik wird auch in der Zeitschrift "Elektronik", Heft 23, 1992, auf den Seiten 76. . .84 in einem Beitrag von Lothar Katz "Kühlen Kopf bewahren, Gehäuse-Weiterentwicklungen bei Logikschaltkreisen" angesprochen. Zur Erhöhung der Anzahl der an den Rändern eines Gehäuses mit vorgegebener Grund­ fläche angeordneten Anschlußkontakte wird in diesem Bei­ trag die Möglichkeit der Verringerung des Pinabstandes diskutiert. Einer weiteren Reduzierung des Pinabstandes stehen jedoch zunehmende Fertigungsprobleme entgegen, wie sie beispielsweise bei der Positionierung der Gehäuse oder durch die Gefahr der Lötbrückenbildung auftreten können. Darüber hinaus wird in diesem Beitrag im Zusammenhang mit IC-Gehäusen, die bei verringerten Abmessungen eine erhöhte Anzahl von Anschlußkontakten mit verringertem Pinabstand aufweisen, auf die Problematik einer ausreichenden Wärme­ abfuhr hingewiesen.The continuing trend towards higher integration at inte Integrated circuits makes a constant increase in the number of connection contacts of the housing for an inte grierte Circuit, which is also commonly known as an IC package is required. It is from inte circuit with so-called land grid array Housings known, connection contacts on the conductor plate facing side of the housing in several rows to arrange. When contacting one Problems arise when testing the LGA component Contact points, since not all contact points are visu are controllable. For housings such. B. Quad Flat Pack housings with a connection arranged at the edges contacts is a principle of visual verifiability given. One way to increase the number of Connection contacts for a housing with on the edges arranged contacts while maintaining the Pin spacing, d. H. while maintaining the shortest ab stood the center lines of two adjacent connection contacts, consists in increasing the footprint of the Housing, being on the thereby extended edges of the Housing a correspondingly increased number of connection contacts can be arranged. The enlargement of the However, the footprint of a housing is general Strive for the smallest possible space requirement Opposite housing on the circuit board. This problem  is also in the magazine "electronics", issue 23, 1992, on pages 76.. .84 in a contribution by Lothar Katz "Keep a cool head, housing developments Logic circuits ". To increase the number the one on the edges of a case with a given reason Surface-mounted contacts are used in this case bear the possibility of reducing the pin spacing discussed. A further reduction in the pin spacing however, there are increasing manufacturing problems, such as for example when positioning the housing or due to the risk of solder bridge formation. In addition, this post is related to IC packages, which are increased in size Number of contacts with reduced pin spacing exhibit the problem of sufficient heat removal pointed out.

Der Erfindung liegt das Problem zugrunde, ein IC-Gehäuse anzugeben, das im Zielkonflikt zwischen einer visuellen Kontrollierbarkeit der Kontaktierungen der Anschlußkon­ takte, einer Erhöhung der Anzahl der Anschlußkontakte, der Einhaltung von nicht zu überschreitenden Abmessungen des Gehäuses, der Einhaltung eines nicht zu unterschreitenden Pinabstandes und einer ausreichenden Wärmeabfuhr eine ver­ besserte Lösung bietet.The invention is based on the problem of an IC package specify that in the trade-off between a visual Controllability of the contacts of the connection con clocks, an increase in the number of contacts, the Compliance with dimensions of the not to be exceeded Housing, compliance with a not to be undercut Pin spacing and sufficient heat dissipation ver offers better solution.

Das Problem wird in Weiterbildung des eingangs umrissenen Gehäuses dadurch gelöst, daß die Ränder des Gehäuses Aus­ nehmungen aufweisen, die eine Anzahl von zur Mitte des Ge­ häuses versetzten Rasterpunkten zur Verbindung von An­ schlußkontakten mit der Leiterplatte freigeben.The problem is further developed in the beginning Housing solved in that the edges of the housing off have positions that are a number from the center of the Ge grid offset grid points to connect An Release the final contacts with the circuit board.

Der Erfindung liegt der allgemeine Lösungsgedanke zugrun­ de, daß durch das Einbringen von Ausnehmungen in den Rän­ dern des Gehäuses bei gleichbleibenden Außenabmessungen die Länge der Umrißlinie des Grundrisses des Gehäuses so­ wie die Oberfläche des Gehäuses vergrößert werden. Dabei bringen die verlängerte Umrißlinie eine entsprechende Er­ höhung der Anzahl von Anschlußkontakten mit gleichbleiben­ dem Pinabstand und die Vergrößerung der Oberfläche des Ge­ häuses eine verbesserte Wärmeabfuhr mit sich. Weiter bringt die Erfindung, insbesondere die Ausgestaltung nach Anspruch 4, eine wahlweise Austauschbarkeit zwischen einer Vergrößerung des Pinabstandes und einer - bei einer Ver­ ringerung des zugrunde liegenden Rastermaßes - Erhöhung der Anzahl der Anschlußkontakte mit sich.The invention is based on the general idea of a solution de that by making recesses in the rän the housing with the same external dimensions  the length of the outline of the floor plan of the housing so how to enlarge the surface of the case. Here bring the elongated outline a corresponding Er Increase the number of connection contacts with the same the pin spacing and the enlargement of the surface of the Ge improved heat dissipation. Continue brings the invention, in particular the design Claim 4, an optional interchangeability between one Enlargement of the pin spacing and one - with a ver reduction of the underlying grid dimension - increase the number of connection contacts with itself.

Die Erfindung wird nun als Ausführungsbeispiel in zum Verständnis erforderlichem Umfang anhand von Figuren näher beschrieben.The invention will now be used as an embodiment in Understand the necessary scope with reference to figures described.

Dabei zeigen:Show:

Fig. 1 die Anordnung der Anschlußkontakte bei einem her­ kömmlichen Gehäuse für eine integrierte Schal­ tung, Fig. 1 shows the arrangement of the terminal contacts in a processing ago conventional package for an integrated scarf,

Fig. 2 eine erste Variante der Erfindung, bei der die Anschlußkontakte einer Gehäuseseite auf Grund von Ausnehmungen mit Rasterpunkten verbindbar sind, die in zwei Rasterlinien angeordnet sind, Fig. 2 shows a first variant of the invention in which the connection contacts a side of the housing due to recesses with raster points can be connected, which are arranged in two raster lines,

Fig. 3 eine zweite Variante der Erfindung, bei der be­ nachbarte Anschlußkontakte einer Gehäuseseite an zueinander diagonal gegenüberliegenden Raster­ punkten eines von zwei Rasterlinien begrenzten Rasters angeordnet sind,3 shows a second variant of the invention in which neighboring be terminal contacts a side of the housing at mutually diagonally opposite halftone dots are arranged a limited by two grid lines raster.,

Fig. 4 eine dritte Variante der Erfindung, bei der die Anschlußkontakte einer Gehäuseseite auf Grund von Ausnehmungen mit Rasterpunkten verbindbar sind, die in drei Rasterlinien angeordnet sind. Fig. 4 shows a third variant of the invention, in which the connection contacts of a housing side can be connected on the basis of recesses with grid points which are arranged in three grid lines.

Fig. 1 zeigt die schematische Darstellung eines herkömm­ lichen Gehäuses zur Aufnahme einer integrierten Schaltung. Fig. 1 shows the schematic representation of a conven union housing for receiving an integrated circuit.

Dieses Gehäuse möge durch ein Quad-Flat-Pack-Gehäuse gege­ ben sein, bei dem die Anschlußkontakte an den Rändern des Gehäuses in einem vorgegebenen Raster R angeordnet sind. In der Darstellung ist das vorgegebene Raster durch Punkte gegeben, wobei die vollständig geschwärzten Punkte für die Anschlußkontakte des Gehäuses stehen. Der Umriß des Gehäu­ ses ist durch die Verbindungslinien zwischen den Anschluß­ kontakten gegeben. Das Gehäuse weist also einen quadrati­ schen Grundriß mit der Kantenlänge K auf.This case may be countered by a quad flat pack case ben be, in which the connection contacts at the edges of the Housing are arranged in a predetermined grid R. In the illustration, the specified grid is by points given, the fully blackened points for the Connection contacts of the housing are. The outline of the casing It is through the connecting lines between the connection given contacts. So the housing has a quadrati plan with edge length K.

In Fig. 2 ist eine erste Ausgestaltung gemäß der Erfindung eines Gehäuses für eine integrierte Schaltung dargestellt. Dieses Gehäuse weist, ebenso wie das Gehäuse aus Fig. 1, einen quadratischen Grundriß mit einer Kantenlänge K auf. Die Ränder des Gehäuses weisen Ausnehmungen auf, die um einen Rasterabstand zur Gehäusemitte hin verschobene Ra­ sterpunkte freigeben. Der Umriß des Gehäuses ist durch eine durchgehende Linie dargestellt. An den mit dem Umriß zusammenfallenden Rasterpunkten sind durch geschwärzte Punkte dargestellte Anschlußkontakte angeordnet. Die ge­ strichelten Linien deuten eine mögliche Führung von Lei­ terbahnen von den Anschlußkontakten des Gehäuses zu ande­ ren Rasterpunkten an.In FIG. 2, a first embodiment is shown of a housing for an integrated circuit according to the invention. This housing, like the housing from FIG. 1, has a square outline with an edge length K. The edges of the housing have recesses which release grid points shifted by a grid spacing towards the center of the housing. The outline of the housing is shown by a solid line. At the grid points coinciding with the outline, connection contacts represented by blackened points are arranged. The dashed lines indicate a possible routing of conductor tracks from the connection contacts of the housing to other grid points.

Fig. 3 zeigt eine zweite Ausgestaltung gemäß der Erfin­ dung, bei der die Folge von Anschlußkontakten einer Seite des Gehäuses in stetem Wechsel auf zwei benachbarten Ra­ sterlinien angeordnet ist, womit benachbarte Anschlußkon­ takte einer Gehäuseseite an zueinander diagonal gegenüber­ liegenden Rasterpunkten des von zwei Rasterlinien begrenz­ ten Rasters angeordnet sind. Die durchgehende Verbindungs­ linie stellt den Umriß des Gehäuses dar. Das Gehäuse wird durch ein Quadrat mit der Kantenlänge K umschlossen. Die gestrichelten Linien deuten wiederum eine mögliche Füh­ rung von Leiterbahnen von den Anschlußkontakten des Ge­ häuses zu anderen Rasterpunkten an. Fig. 3 shows a second embodiment according to the inven tion, in which the sequence of contacts on one side of the housing is arranged in constant alternation on two adjacent Ra sterlinien, with which neighboring Kontaktkon contacts one side of the housing to mutually diagonally opposed grid points of two grid lines ten grid are arranged. The continuous connection line represents the outline of the housing. The housing is enclosed by a square with the edge length K. The dashed lines in turn indicate a possible guidance of conductor tracks from the connection contacts of the housing to other grid points.

Fig. 4 zeigt eine dritte Ausgestaltung gemäß der Erfin­ dung eines Gehäuses für eine integrierte Schaltung. Dieses Gehäuse möge durch ein Quadrat mit der Kantenlänge K um­ schlossen werden. Das Gehäuse weist an seinen Seiten Aus­ nehmungen auf, die um zwei Rasterabstände zur Gehäusemitte hin verschobene Rasterpunkte freigeben. Die durchgehende Verbindungslinie stellt den Umriß des Gehäuses dar. An den mit dem Umriß des Gehäuses zusammenfallenden Rasterpunkten sind Anschlußkontakte angeordnet, die durch vollständig geschwärzte Punkte kenntlich gemacht sind. Die gestrichel­ ten Linien deuten wiederum eine mögliche Führung von Lei­ terbahnen von den Anschlußkontakten des Gehäuses zu ande­ ren Rasterpunkten an. Fig. 4 shows a third embodiment according to the inven tion of a housing for an integrated circuit. This housing may be closed by a square with the edge length K around. The housing has recesses on its sides that release grid points shifted towards the center of the housing by two grid spacings. The continuous connecting line represents the outline of the housing. At the grid points coinciding with the outline of the housing, there are connection contacts which are identified by completely blackened points. The dashed lines again indicate a possible routing of conductor tracks from the connection contacts of the housing to other grid points.

Tabelle 1 Table 1

Tabelle 2 Table 2

Auswirkungen der Erfindung werden durch Tabelle 1 anhand von Variablen und durch Tabelle 2 anhand von konkreten Zahlenbeispielen verdeutlicht. In der ersten Spalte der Tabellen sind jeweils durch die Figurenbezeichnung die betreffenden Ausführungsformen bezeichnet. In der zwei­ ten Spalte der Tabellen ist jeweils der Flächenbedarf für die einzelnen Ausführungsformen angegeben, wobei im Ausführungsbeispiel für alle Ausführungsformen von einem gleichen Flächenbedarf ausgegangen wird, der in Tabel­ le 1 der Kantenlänge K des Gehäuses zum Quadrat und in Tabelle 2 zehn Quadratzentimeter beträgt. In Spalte 4 der Tabellen ist der Lötpitchabstand für die einzel­ nen Ausführungsformen angegeben. Der Lötpitchabstand bezeichnet den kürzesten Abstand der Zentrumslinien zweier Anschlußkontakte. Der Lötpitchabstand entspricht in Tabelle 1 für die Ausführungsformen nach Fig. 1, 2 und 4 dem Rastermaß R und für die Ausführungsformen nach Fig. 3 dem mit der Quadratwurzel aus 2 multipli­ zierten Rastermaß R. Der Lötpitchabstand beträgt in Ta­ belle 2 für die Ausführungsformen nach Fig. 1, 2 und 4 0,635 mm und für die Ausführungsform nach Fig. 3, unter Berücksichtigung der in Tabelle 1 für die Ausführungsform nach Fig. 3 gegebenen Lehre, 0,898 mm. In Spalte 3 der Tabellen ist die mögliche Pinzahl, die gleichbedeutend mit der maximalen Anzahl von Anschlußkontakten je Gehäuse ist, für die einzelnen Ausführungsformen in Abhängigkeit von der Kantenlänge K und dem zugrunde liegenden Raster R an­ gegeben. Die Tabellen zeigen für die Ausführungsform nach Fig. 2 eine deutliche und für die Ausführungsform nach Fig. 4 eine erhebliche Erhöhung der möglichen Pinzahl ge­ genüber der herkömmlichen Ausführungsform nach Fig. 1. Die Ausführungsform nach Fig. 3 weist gegenüber der herkömm­ lichen Ausführungsform nach Fig. 1 zwar eine minimal ver­ ringerte Anzahl der möglichen Pinzahl auf, dies jedoch bei einem um 41% vergrößerten Lötpitchabstand. Wird bei der Ausführungsform nach Fig. 3 auf eine Vergrößerung des Löt­ pitchabstandes verzichtet, so wird auch bei dieser Aus­ führungsform, unter Zugrundelegung eines Rasters mit ver­ kleinertem Rasterabstand, eine deutliche Erhöhung der mög­ lichen Pinzahl erzielt.The effects of the invention are illustrated in Table 1 using variables and in Table 2 using specific numerical examples. In the first column of the tables, the respective embodiments are identified by the designation of the figures. In the second column of the tables, the area requirement for the individual embodiments is given, whereby in the embodiment example for all embodiments it is assumed that the area requirement is the same, which in table le 1 is the edge length K of the housing squared and in table 2 is ten square centimeters. Column 4 of the tables shows the solder pitch distance for the individual embodiments. The solder pitch distance denotes the shortest distance between the center lines of two connection contacts. The solder pitch distance corresponds in Table 1 for the embodiments according to FIGS. 1, 2 and 4 the grid dimension R and for the embodiments according to FIG. 3 with the square root of 2 multiplied grid dimension R. The solder pitch distance is in table 2 for the embodiments according to Fig. 1, 2 and 4 0.635 mm and given in Table 1 for the embodiment of FIG. 3 teaching for the embodiment of Fig. 3, taking into account, 0.898 mm. Column 3 of the tables shows the possible number of pins, which is synonymous with the maximum number of connection contacts per housing, for the individual embodiments as a function of the edge length K and the underlying grid R. The tables show a clear increase for the embodiment according to FIG. 2 and for the embodiment according to FIG. 4 a considerable increase in the possible number of pins compared to the conventional embodiment according to FIG. 1. The embodiment according to FIG. 3 has compared to the conventional embodiment according to FIG . 1, although a minimal ver ringerte number to the possible number of pins, but this in an enlarged 41% Lötpitchabstand. If an increase in the solder pitch spacing is dispensed with in the embodiment according to FIG. 3, a significant increase in the possible number of pins is also achieved in this embodiment, using a grid with a reduced grid spacing.

Claims (5)

1. Gehäuse zur Aufnahme einer integrierten Schaltung, das an seinen Rändern eine Vielzahl von in einem vorgegebenen Raster (R) angeordneten Anschlußkontakten aufweist, dadurch gekennzeichnet, daß die Ränder Ausnehmungen aufweisen, die jeweils eine Anzahl von zur Mitte des Gehäuses versetzten Rasterpunkten zur Verbindung von Anschlußkontakten freigeben.1. Housing for receiving an integrated circuit, which has at its edges a plurality of arranged in a predetermined grid (R) connection contacts, characterized in that the edges have recesses, each having a number of offset to the center of the housing grid points for connecting Release the contacts. 2. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäuse gegenüber der mit einem äußeren Gehäuserand fluchtenden Begrenzungslinie Ausnehmungen mit einer Tiefe von genau einem Rasterabstand aufweist.2. Housing according to claim 1, characterized in that the housing opposite that with an outer housing edge aligned boundary recesses with a depth of exactly one grid spacing. 3. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäuse gegenüber der mit einem äußeren Gehäuserand fluchtenden Begrenzungslinie Ausnehmungen mit einer Tiefe von zwei Rasterabständen aufweist.3. Housing according to claim 1, characterized in that the housing opposite that with an outer housing edge aligned boundary recesses with a depth of two grid spacings. 4. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß benachbarte Anschlußkontakte einer Gehäuseseite an zuein­ ander diagonal gegenüberliegenden Rasterpunkten des von zwei Rasterlinien begrenzten Rasters angeordnet sind.4. Housing according to one of the preceding claims, characterized in that Adjacent connection contacts on one side of the housing other diagonally opposite grid points of the from two grid lines of limited grid are arranged. 5. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dessen Anschlußkontakte zur Oberflächenmontage auf einer Leiterplatte geeignet sind.5. Housing according to one of the preceding claims, characterized in that whose connection contacts for surface mounting on a PCB are suitable.
DE19934314910 1993-05-05 1993-05-05 Package for integrated circuit with pattern of coupling contacts Ceased DE4314910A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19934314910 DE4314910A1 (en) 1993-05-05 1993-05-05 Package for integrated circuit with pattern of coupling contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19934314910 DE4314910A1 (en) 1993-05-05 1993-05-05 Package for integrated circuit with pattern of coupling contacts

Publications (1)

Publication Number Publication Date
DE4314910A1 true DE4314910A1 (en) 1994-06-30

Family

ID=6487272

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934314910 Ceased DE4314910A1 (en) 1993-05-05 1993-05-05 Package for integrated circuit with pattern of coupling contacts

Country Status (1)

Country Link
DE (1) DE4314910A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200553A (en) * 1987-02-16 1988-08-18 Nec Corp Integrated circuit package
JPH03289162A (en) * 1990-04-05 1991-12-19 Rohm Co Ltd Surface-mount type electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200553A (en) * 1987-02-16 1988-08-18 Nec Corp Integrated circuit package
JPH03289162A (en) * 1990-04-05 1991-12-19 Rohm Co Ltd Surface-mount type electronic component

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 2-100353 (A). In: Patents Abstracts of Japan, E-947, 3.7.1990, Vol. 14, No. 308 *
JP 2-239649 (A). In: Patents Abstracts of Japan, E-1011, 11.12.1990, Vol. 14, No. 557 *
JP 3-138969 (A). In: Patents Abstracts of Japan, E-1109, 9.9.1991, Vol. 15, No. 355 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US6440770B1 (en) 1996-09-09 2002-08-27 Intel Corporation Integrated circuit package

Similar Documents

Publication Publication Date Title
DE3700418C2 (en)
DE2536270A1 (en) SEMI-CONDUCTOR DISC WITH MII OPENINGS
DE102005060081B4 (en) Electronic component with at least one printed circuit board and with a plurality of similar semiconductor devices and methods
DE3535923C2 (en)
EP0471982B1 (en) Mounting system for electrical function units, especially for data technics
DE4315082C2 (en) Connector arrangement for testing an integrated circuit module
DE2232928A1 (en) ELECTRIC MULTI-COMPONENT DEVICE
DE10297785T5 (en) An electronics assembly having a denser contact assembly that allows lead routing to the contacts
DE60101059T2 (en) Housing for an electronic unit
DE3739985A1 (en) IS CARD
DE1942839A1 (en) Pluggable board with printed circuit
DE2851749C2 (en)
DE2708291A1 (en) Terminal block formed from matching sections - has plastic housing with code pattern for plugs and holes for printed circuit use
DE4314910A1 (en) Package for integrated circuit with pattern of coupling contacts
DE10136578A1 (en) Method for testing a microchip with a casing to be fitted on a board uses a bending tool to create an offset layout for connecting pins like every second connecting pin
DE10134986B4 (en) Connection of integrated memory modules with a circuit board
DE3005634A1 (en) CONNECTOR
DE10318589A1 (en) Printed circuit board assembly
DE1257235B (en) Assembly with printed circuit boards arranged in several levels
DE3806793A1 (en) ADAPTER DEVICE FOR A DEVICE FOR CHECKING CIRCUIT BOARDS
EP0715107B1 (en) Connecting device pluggable into electrical apparatus
DE2615995A1 (en) ELECTRICAL CONTACT
DE8410261U1 (en) Printed circuit card
DE4239587A1 (en) Semiconductor device formed on module substrate - has resin moulded package with conductors providing respective internal connections at one end and external connections at other
DE4137709A1 (en) Universal circuit board for bread boarding - has matrix of component connecting elements spaced at different intervals for connecting wide range of components.

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection