DE4311266A1 - Electroless solder plated circuit board mfg. process - avoids copper@ layer attack by solder plating soln. - Google Patents

Electroless solder plated circuit board mfg. process - avoids copper@ layer attack by solder plating soln.

Info

Publication number
DE4311266A1
DE4311266A1 DE19934311266 DE4311266A DE4311266A1 DE 4311266 A1 DE4311266 A1 DE 4311266A1 DE 19934311266 DE19934311266 DE 19934311266 DE 4311266 A DE4311266 A DE 4311266A DE 4311266 A1 DE4311266 A1 DE 4311266A1
Authority
DE
Germany
Prior art keywords
solder
circuit board
electroless
coating
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19934311266
Other languages
German (de)
Inventor
Minoru Fujita
Naoshige Kawasaki
Masatoshi Sunamoto
Takeshi Morita
Takashi Takahama
Osamu Hayashi
Syunsuke Uzaki
Toshihide Sudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14651292A external-priority patent/JPH06224543A/en
Priority claimed from JP5214093A external-priority patent/JPH0613733A/en
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4311266A1 publication Critical patent/DE4311266A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Prodn. of a circuit board, having an electroless solder plated wiring pattern (1), involves (a) forming a wiring pattern (1) on a circuit board substrate (4); (b) covering a first portion (1, 2), requiring a solder coating, with an insulating mask (5); (c) electrolessly depositing a metal, which is not attacked by the solder plating soln., onto an exposed second portion (3) to form a metal mask (6); (d) removing the insulating mask (5); and (e) electrolessly plating solder alloy from an immersion bath onto the first portion (1, 2). Also claimed are (i) a circuit board having a relatively thin electrolessly plated solder alloy layer in the vias (3) and a relatively thick electrolessly plated solder alloy layer on fine contacts (1); (ii) a method of producing the above circuit board; (iii) a circuit board mfg. process in which a wiring pattern (1) and solder coatings are formed on the substrate (4), electroless copper plating is carried out on copper base contacting patterns and vias (3) of the wiring pattern and solder alloy is electrolessly plated onto the copper; and (iv) a circuit board mfg. process in which the circuit board substrate is stationary or is continuously or intermittently reciprocated in an electroless solder plating soln. ADVANTAGE - The processes avoid redn. of copper layer thickness of the wiring pattern and in the vias and improve circuit board reliability.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer Leiterplatte nach dem Oberbegriff des Anspruchs 1. Insbesondere betrifft die Erfindung ein Verfahren zur Her­ stellung einer Leiterplatte, bei dem eine Lötlegierung auf Verdrahtungsmustern der Leiterplatte abgeschieden wird, indem eine Stromlos-Lötbeschichtung auf den Verdrahtungsmustern, ohne die Kupferbeschichtungsdicke einer Durchgangsbohrung zu verringern, durchgeführt wird.The present invention relates to a method of manufacture development of a printed circuit board according to the preamble of claim 1. In particular, the invention relates to a method for manufacturing position of a printed circuit board with a solder alloy Wiring patterns of the circuit board is deposited by an electroless solder coating on the wiring patterns, without the copper coating thickness of a through hole decrease, is carried out.

Fig. 8 zeigt ein Flußdiagramm, das einen Ablauf eines Verfah­ rens zur Herstellung einer Leiterplatte nach dem Stand der Technik darstellt, welches in der JP 321183/1990 offenbart ist. Bei einer herkömmlichen Leiterplatte nach dem Stand der Technik wird die Leiterplatte, nachdem ein Verdrahtungsmuster oder Verdrahtungsmuster auf der Leiterplatte gebildet und eine Lötabdeckung aufgetragen oder auflackiert ist, in eine Beschichtungslösung einer Stromlos-Lötbeschichtung einge­ taucht, wodurch ein zugänglicher Kupfermetall-Teil mit Zinn- Ionen und Blei-Ionen in der Beschichtungslösung reagiert und eine Lötlegierung mit Zinn und Blei als Hauptkomponenten auf den Kupfermustern abgeschieden wird. Fig. 8 is a flowchart showing a flow of a method of manufacturing a circuit board according to the prior art, which is disclosed in JP 321183/1990. In a conventional circuit board according to the prior art, after a wiring pattern or wiring pattern has been formed on the circuit board and a solder cover has been applied or varnished, the circuit board is immersed in a coating solution of an electroless solder coating, whereby an accessible copper metal part with tin ions and lead ions react in the coating solution and a solder alloy with tin and lead as main components is deposited on the copper patterns.

Als Beschichtungslösung der Stromlos-Lötbeschichtung wird eine Lösung mit Zinn, Blei, einer organischen Sulfonsäure und Thiocarbamid als Hauptkomponenten verwendet, wie beispiels­ weise aus der JP 290774/1989 bekannt ist. Die Beschichtungs­ lösung einer Stromlos-Lötbeschichtung kann eine Lötlegierung, deren Hauptkomponenten Zinn und Blei sind, auf dem Kupferme­ tall wie oben erwähnt abscheiden. Bei derartigen Beschich­ tungslösungen von Stromlos-Lötbeschichtungen wird eine Lötle­ gierung durch mit dem Kupfermetall reagierende Zinn/Blei-Io­ nen in der Beschichtungslösung gemäß der folgenden Verschie­ bungsreaktion abgeschieden.The electroless solder coating is used as the coating solution a solution with tin, lead, an organic sulfonic acid and Thiocarbamide used as main components, such as as is known from JP 290774/1989. The coating solution of an electroless solder coating can be a solder alloy, whose main components are tin and lead, on the copper mine deposit tall as mentioned above. With such coating solutions of electroless solder coatings becomes a solder alloying with tin / lead-io reacting with the copper metal in the coating solution according to the following different exercise reaction deposited.

0,74Sn2++0,26Pb2++2Cu→ Sn-Pb(74 at% Sn)+2Cu⁺.0.74 Sn 2+ + 0.26Pb 2+ + 2Cu → Sn-Pb (74 at% Sn) + 2Cu⁺.

In der obigen Reaktionsformel werden 2 Mole Kupfer in der Beschichtungslösung gelöst, wenn 1 Mol der Lötlegierung (74 at% Sn) abgeschieden wird. Damit entspricht eine Dicke der Lötlegierungsschicht (74 at% Sn) von 1 µm der Dicke einer gelösten Kupferschicht von 0,85 µm. Weiter wird die Kupfer­ schichtdicke in einem Kupferätzschritt und dergleichen ver­ mindert, der dem Stromlos-Lötbeschichtungsschritt vorausgeht. Damit wird die die obige Abnahmequantität übersteigende Ab­ nahme der Kupferschichtdicke eigentlich verursacht.In the above reaction formula, 2 moles of copper in the Coating solution dissolved when 1 mol of the solder alloy (74 at% Sn) is deposited. This corresponds to a thickness the solder alloy layer (74 at% Sn) of 1 µm in thickness loosened copper layer of 0.85 µm. The copper continues layer thickness in a copper etching step and the like that precedes the electroless solder coating step. This means that the Ab exceeds the above decrease quantity increase in the copper layer thickness actually caused.

Da die Stromlos-Lötbeschichtung nach dem herkömmlichen Ver­ fahren zum Herstellen einer Leitplatte wie oben genannt durchgeführt wird, ist die Abnahmequantität beträchtlich, wenn eine dicke Lötlegierungsschicht mit einer Dicke von nicht weniger als 10 µm abgeschieden werden soll. Beispiels­ weise Fußkontaktierungsmuster zum Befestigen eines IC-Gehäu­ ses, insbesondere eines IC-Gehäuses mit feinen Anschußleitun­ gen wie bei einem TCP (Bandträgerpackung), erfordern eine hohe Abmessungsgenauigkeit. Wenn jedoch die Mustergröße durch Durchführen einer Stromlos-Lötbeschichtung verringert wird, wird es schwierig, diese IC-Gehäuse mit hoher Genauigkeit zu montieren.Since the electroless solder coating according to the conventional Ver drive to manufacture a baffle as mentioned above the quantity of decrease is considerable, if a thick solder alloy layer with a thickness of not less than 10 µm should be deposited. Example wise foot contact pattern for attaching an IC package ses, in particular an IC package with fine connecting lines  like a TCP (tape carrier pack), require one high dimensional accuracy. However, if the pattern size by Performing an electroless solder coating is reduced, it becomes difficult to make these IC packages with high accuracy assemble.

Weiter ist bekannt, daß eine Durchgangsbohrung der Leiter­ platte eine geringe thermische Ermüdungswiderstandsfähigkeit hat, wenn die Kupferschichtdicke nicht gleich oder größer als mindestens 25 µm ist. Fig. 9B ist ein Diagramm, das einen Querschnitt einer Durchgangsbohrung 31 einer Leiterplatte bei thermischer Beanspruchung im Vergleich mit derjenigen aus Fig. 9A in der normalen Situation veranschaulicht. Wenn die thermische Belastung auf eine Durchgangsbohrung 31 mit einer dünnen Beschichtungsdicke einwirkt, wird ein Sprung 34 am zentralen, beschichteten Teil verursacht, da der beschichtete Teil einer Belastung nicht widerstehen kann, die durch unter­ schiedliche thermische Ausdehnungskoeffizienten eines Harz­ teils 32 und eines Kupfermetalls 33 verursacht wird. Für den Fall einer kleinen Durchgangsbohrung mit einem Durchmesser von 0,3 bis 0,6 mm ist es schwierig, die Kupferbeschichtung bis zu einer Schichtdicke durchzuführen, die einer Abnahme der Kupferschichtdicke Rechnung trägt, die durch die Strom­ los-Lötbeschichtung vermindert wird.It is also known that a through hole of the circuit board has a low thermal fatigue resistance if the copper layer thickness is not equal to or greater than at least 25 microns. FIG. 9B is a diagram illustrating a cross section of a through hole 31 of a circuit board under thermal stress in comparison with that of FIG. 9A in the normal situation. If the thermal load acts on a through hole 31 with a thin coating thickness, a crack 34 is caused at the central, coated part, since the coated part cannot withstand a load caused by different thermal expansion coefficients of a resin part 32 and a copper metal 33 becomes. In the case of a small through hole with a diameter of 0.3 to 0.6 mm, it is difficult to carry out the copper coating to a layer thickness which takes into account a decrease in the copper layer thickness which is reduced by the current-less solder coating.

Wie oben beschrieben, ist bei einem herkömmlichen Verfahren zur Herstellung einer Leiterplatte durch eine Stromlos-Lötbe­ schichtung die Mustergenauigkeit schlecht, und die Zuverläs­ sigkeit ist vermindert, da keine Gegenmaßnahme in Bezug auf die Abnahme der Mustergröße und der Kupferdicke der Durch­ gangslöcher vorgesehen ist.As described above, is in a conventional method for the production of a printed circuit board by a currentless solder stratification pattern accuracy poor, and reliability Liquidity is reduced as no countermeasure is taken with regard to the decrease in the pattern size and the copper thickness of the through passage holes is provided.

Aufgabe der vorliegenden Erfindung ist es, die o. g. Probleme zu lösen und ein Verfahren zur Herstellung einer Leiterplatte zu schaffen, das in der Lage ist, eine Verminderung der Zu­ verlässigkeit durch die Abnahme der Kupferschichtdicke zu verhindern, welche verursacht wird, wenn eine Stromlos-Lötbe­ schichtung auf Verdrahtungsmustern durchgeführt wird. The object of the present invention is to achieve the above-mentioned. Problems to solve and a method of manufacturing a circuit board to create that is able to decrease the To reliability due to the decrease in the copper layer thickness prevent which is caused when an electroless solder layering is performed on wiring patterns.  

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Leiterplatte gezeigt, deren Verdrahtungsmusterteil eine Lötlegierungsschicht durch ein Stromlos-Lötlegierungsverfahren aufweist, wobei
Verdrahtungsmuster auf einem Substrat für die Leiterplatte gebildet werden;
ein erster Teil, der einer Lötlegierungsschicht bedarf, mit einer Isolierungsmaske abgedeckt wird;
eine Stromlos-Beschichtung mit einem Metall, das nicht durch eine Stromlos-Lötlegierungslösung angegriffen wird, auf einem zweiten Teil durchgeführt wird, der nicht mit der Isolie­ rungsmaske abgedeckt ist, wodurch eine Metallmaske auf dem zweiten Teil gebildet wird;
die Isolierungsmaske abgetrennt wird;
das Substrat für die Leiterplatte in die Stromlos-Lötbe­ schichtungslösung eingetaucht wird, wodurch die Lötlegierung auf dem ersten Teil abgeschieden wird, der nicht mit der Me­ tallmaske abgedeckt ist.
According to a first aspect of the present invention, a method for producing a printed circuit board is shown, the wiring pattern part of which has a solder alloy layer by an electroless solder alloy method, wherein
Wiring patterns are formed on a substrate for the circuit board;
a first part, which requires a solder alloy layer, is covered with an insulation mask;
electroless plating with a metal that is not attacked by an electroless solder alloy solution is performed on a second part that is not covered with the insulation mask, thereby forming a metal mask on the second part;
the isolation mask is removed;
the substrate for the circuit board is immersed in the electroless soldering coating solution, whereby the solder alloy is deposited on the first part that is not covered with the metal mask.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Leiterplatte gezeigt, deren Verdrahtungsmusterteil mit einer Lötlegierungsschicht durch ein Stromlos-Lötbeschich­ tungsverfahren überzogen ist, wobei eine erste Dicke einer ersten Lötlegierungsschicht, die auf Durchgangslöchern abge­ schieden ist, kleiner ist als eine zweite Dicke einer zweiten Lötlegierungsschicht, die auf feinen Kontaktierungen abge­ schieden ist.According to a second aspect of the present invention a circuit board shown, the wiring pattern part with a solder alloy layer through an electroless solder coating is coated, a first thickness of a first solder alloy layer, which abge on through holes is less than a second thickness of a second Solder alloy layer that abge on fine contacts is divorced.

Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Leiterplatte gemäß dem zweiten Aspekt gezeigt, deren Verdrahtungsmusterteil mit einer Lötlegierungsschicht durch ein Stromlos-Lötbeschich­ tungsverfahren versehen ist, wobei
Verdrahtungsmuster auf einem Substrat für die Leiterplatte gebildet werden;
die feinen Kontaktierungen mit einer ersten Abdeckmaske abge­ deckt werden;
eine erste Stromlos-Lötbeschichtung auf den zugänglichen Durchgangslöchern durchgeführt wird, wodurch eine erste Löt­ legierungsschicht gebildet wird;
die erste Abdeckungsmaske abgelöst wird;
die Durchgangslöcher mit zweiten Abdeckmasken abgedeckt wer­ den;
eine zweite Stromlos-Lötbeschichtung an den feinen Kontaktie­ rungen durchgeführt wird, wodurch eine zweite Lötlegierungs­ schicht auf den feinen Kontaktierungen geschaffen wird, wobei eine erste Dicke der ersten Lötlegierungsschicht, die auf den Durchgangslöchern abgeschieden wurde, kleiner ist als die zweite Schicht einer zweiten Lötlegierungsschicht, die auf den feinen Kontaktierungen abgeschieden wurde;
und die zweiten Abdeckmasken abgelöst werden.
According to a third aspect of the present invention, there is shown a method of manufacturing a printed circuit board according to the second aspect, the wiring pattern part of which is provided with a solder alloy layer by an electroless solder coating method, wherein
Wiring patterns are formed on a substrate for the circuit board;
the fine contacts are covered with a first mask;
performing a first electroless solder coating on the accessible through holes, thereby forming a first solder alloy layer;
the first mask is peeled off;
the through holes covered with second masking who;
a second electroless solder coating is performed on the fine contacts, thereby creating a second solder alloy layer on the fine contacts, a first thickness of the first solder alloy layer deposited on the through holes being smaller than the second layer of a second solder alloy layer, which was deposited on the fine contacts;
and the second mask are removed.

Gemäß einem vierten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Leiterplatte gezeigt, de­ ren Verdrahtungsmusterteil mit einer Lötbeschichtung durch ein Lötlegierungsbeschichtungsverfahren versehen ist, wobei Verdrahtungsmuster und Lötabdeckungen auf einem Substrat für eine Leiterplatte gebildet werden;
eine Stromlos-Kupferbeschichtung auf Kupferfußkontaktierungs­ mustern und Durchgangslöcher auf den Verdrahtungsmustern durchgeführt werden; und
eine Lötlegierung auf dem Kupferfußkontaktierungsmuster und den Durchgangslöchern durch eine Stromlos-Lötbeschichtung ab­ geschieden wird.
According to a fourth aspect of the present invention, there is shown a method of manufacturing a circuit board whose wiring pattern part is solder-coated by a solder alloy coating method, wherein wiring patterns and solder covers are formed on a substrate for a circuit board;
electroless copper plating on copper foot contact patterns and through holes on the wiring patterns; and
a solder alloy is deposited on the copper foot contact pattern and the through holes by an electroless solder coating.

Gemäß einem fünften Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Leiterplatte gezeigt, de­ ren Verdrahtungsmusterteil mit einer Lötlegierungsschicht durch ein Stromlos-Lötbeschichtungsverfahren überzogen ist, wobei die Stromlos-Lötbeschichtung durchgeführt wird, während sich ein Substrat für die Leiterplatte in Ruhe befindet oder fortwährend in einer Beschichtungslösung hin- und herbewegt wird. According to a fifth aspect of the present invention a method for producing a printed circuit board shown, de Ren wiring pattern part with a solder alloy layer is coated by an electroless solder coating process, wherein the electroless solder coating is performed while a substrate for the circuit board is at rest or constantly moving back and forth in a coating solution becomes.  

Bei dem Verfahren zur Herstellung einer Leiterplatte gemäß dem ersten Aspekt dieser Erfindung wird das Durchgangsboh­ rungsteil vorhergehend mit einem Metall belegt, das nicht durch die Beschichtungslösung der Stromlos-Lötbeschichtung angegriffen wird. Damit wird sogar dann, wenn die Leiter­ platte in eine Beschichtungslösung der Stromlos-Lötbeschich­ tung eingetaucht wird, keine Stromlos-Lötbeschichtungsreak­ tion am Durchgangsbohrungsteil ausgelöst, und die Kupferbe­ schichtungsdicke der Durchgangslöcher wird nicht vermindert.According to the method of manufacturing a printed circuit board The first aspect of this invention is the through hole previously covered with a metal that does not through the coating solution of the electroless solder coating is attacked. So even if the ladder plate in a coating solution of the electroless solder coating device is immersed, no electroless solder coating craze tion triggered on the through hole part, and the copper The layer thickness of the through holes is not reduced.

Bei der Leiterplatte gemäß dem zweiten und dritten Aspekt dieser Erfindung wird die Abnahme der Kupferschichtdicke der Durchgangsbohrungen beschränkt, da eine dünnere Lötlegie­ rungsschicht auf den Durchgangsbohrungen und den Kontaktie­ rungen zum Befestigen von Teilen der Verdrahtungsmuster durch die erste Stromlos-Lötbeschichtung vorgesehen ist, und die Lötlegierungsschicht, die dicker ist als die Lötlegierungs­ schicht, die an der Durchgangsbohrung abgeschieden ist, wird auf den feinen Kontaktierungen abgeschieden, da diese feinen Kontaktierungen mit der ersten Abdeckmaske beim ersten Löt­ beschichtungsschritt abgedeckt und die Durchgangsbohrung und die Kontaktierungen zum Befestigen von Teilen mit der zweiten Abdeckmaske beim zweiten Lötbeschichtungsschritt abgedeckt sind.In the circuit board according to the second and third aspects This invention will decrease the copper layer thickness Through holes limited because of a thinner solder alloy layer on the through holes and the contact for attaching parts of the wiring pattern the first electroless solder coating is provided, and the Solder alloy layer that is thicker than the solder alloy layer that is deposited on the through hole deposited on the fine contacts as these are fine Contact with the first mask when soldering for the first time coating step covered and the through hole and the contacts for attaching parts to the second Mask mask covered in the second solder coating step are.

Bei dem Verfahren zur Herstellung einer Leiterplatte gemäß dem vierten Aspekt der vorliegenden Erfindung wird die Strom­ los-Kupferbeschichtung auf den Kupferfußkontaktierungsteilen und den Durchgangsbohrungsteilen vorhergehend bis zu einer Dicke durchgeführt, die der durch die Stromlos-Lötbeschich­ tung verminderte Kupferschichtdicke entspricht. Damit kann die Abnahme der Kupferschicht auf den Kupferfußkontaktie­ rungsteilen und den Durchgangsbohrungsteilen verhindert werden, wenn die nur zur Beschichtungsdicke der Stromlos- Kupferbeschichtung korrespondierende Verschiebungsreaktion durchgeführt wird. According to the method of manufacturing a printed circuit board The fourth aspect of the present invention is the current loose copper coating on the copper foot contact parts and the through hole parts previously up to one Thickness performed by the electroless solder reduced copper layer thickness. So that can the removal of the copper layer on the copper base contact parts and the through-hole parts prevented if only the coating thickness of the currentless Copper coating corresponding shift reaction is carried out.  

Bei dem Verfahren zur Herstellung einer Leiterplatte gemäß dem fünften Aspekt der vorliegenden Erfindung wird eine dicke Lötlegierungsschicht auf dem Oberflächenmusterteil gebildet, und ein dünner Lötteil wird auf dem Durchgangsbohrungsteil gebildet, da die Beschichtung bei der Stromlos-Lötbeschich­ tung durchgeführt wird, während ein Substrat für die Leiter­ platte bewegungslos ist oder ständig hin- und herbewegt wird. Damit kann die Abnahmequantität der Kupferschichtdicke der inneren Wand der Durchgangsbohrung kleiner gehalten werden als diejenige der Oberflächenmuster.According to the method of manufacturing a printed circuit board the fifth aspect of the present invention becomes a thick one Solder alloy layer formed on the surface pattern part, and a thin solder part is placed on the through hole part formed because the coating in the electroless solder coating tion is performed while a substrate for the conductor plate is motionless or is constantly being moved back and forth. This means that the decrease in the copper layer thickness of the inner wall of the through hole can be kept smaller than that of the surface pattern.

Nachfolgend wird die Erfindung anhand der Beschreibung bevor­ zugter Ausführungsformen unter Bezug auf die beiliegenden Zeichnungen näher erläutert. Hierbei zeigen:The invention based on the description before embodiments with reference to the accompanying Drawings explained in more detail. Here show:

Fig. 1 ein Flußdiagramm, das den Ablauf des Verfahrens zur Herstellung einer Leiterplatte gemäß einer ersten Ausführungsform dieser Erfindung zeigt; FIG. 1 is a flow chart showing the flow of the process for producing a circuit board according to a first embodiment of this invention;

Fig. 2A-2D schematische Schnitte, welche die Zustände einer Leiterplatte bei den entsprechenden Schritten nach Fig. 1 zeigen; Fig. 2A-2D are schematic sectional views showing the states of a circuit board in the respective steps of FIG. 1;

Fig. 3 eine Kennlinie, welche die Beziehung zwischen der Lötmitteldicke und der Beschichtungszeit für den Fall aufzeigt, bei dem eine Lötlegierung auf Kupfermustern durch das Verfahren zur Herstellung einer Leiterplatte nach Fig. 1 abgeschieden wird; Fig. 3 is a graph showing the relationship between the solder thickness and the coating time for the case in which a solder alloy deposited on the copper patterns by the method of manufacturing circuit board of FIG. 1;

Fig. 4 ein Flußdiagramm, das einen Ablauf des Verfahrens zur Herstellung einer Leiterplatte gemäß einer zweiten Ausführungsform dieser Erfindung darstellt; Fig. 4 is a flowchart illustrating a procedure of the method for manufacturing a circuit board according to a second embodiment of this invention;

Fig. 5A-5E schematische Schnitte, welche die Zustände einer Leiterplatte bei den entsprechenden Schritten nach Fig. 4 darstellen; Fig. 5A-5E are schematic sectional views illustrating the states of a circuit board in the respective steps of Fig. 4;

Fig. 6 eine Kennlinie, welche die Beziehung zwischen der Kupferdicke-Abnahme und der Beschichtungszeit für den Fall zeigt, bei dem keine Behandlung auf einem Teil, das keine Lötbeschichtung benötigt, durchge­ führt wurde und auf dem eine Stromlos-Lötbeschich­ tung erfolgt; Fig. 6 is a graph showing the relationship between the copper thickness decrease and the coating time for the case where no treatment on a part that does not require solder coating, Runaway and was on the processing takes place at power-Lötbeschich leads;

Fig. 7A-7C Darstellungen mit Abschnitten eines Durchgangs­ bohrungsteils für den Fall, bei dem eine Stromlos- Lötbeschichtung durchgeführt wurde, und für den Fall, bei dem keine Stromlos-Lötbeschichtung durch­ geführt wurde; FIG. 7A-7C are illustrations of portions of a passage-solder coating Normally was passed through-bore portion for the case in which a no-current solder coating was carried out, and for the case in which no;

Fig. 8 ein Flußdiagramm, das den Ablauf einer herkömm­ lichen Methode zur Herstellung einer Leiterplatte zeigt; Fig. 8 is a flowchart showing the flow of a conventional method for manufacturing a circuit board;

Fig. 9A und 9B schematische Schnitte, die Abschnitte einer Durchgangsbohrung einer Leiterplatte vergleichen, wenn eine thermische Belastung angelegt wird, für den Fall, daß die Kupferbeschichtungsdicke der Durchgangsbohrung klein ist und für den Fall einer Durchgangsbohrung in einer normalen Situation;, The portions compare a through hole of a circuit board 9A and 9B are schematic sectional views when a thermal load is applied, in the case that the copper coating thickness of the through hole is small and in the case of a through hole in a normal situation.

Fig. 10 ein Flußdiagramm, das den Ablauf des Verfahrens zur Herstellung einer Leiterplatte nach einer dritten Ausführungsform dieser Erfindung zeigt; Fig. 10 is a flowchart showing the flow of the process for producing a circuit board according to a third embodiment of this invention;

Fig. 11A-11G Schnitte, die schematisch Zustände eines Sub­ strats mit Hinsicht auf die entsprechenden Schritte nach Fig. 10 zeigen; FIG. 11A-11G cuts a sub strats schematically show states with respect to the corresponding steps of FIG. 10;

Fig. 12A-12D Darstellungen, die Abschnitte einer Durch­ gangsbohrung für den Fall vergleichen, daß die Stromlos-Lötbeschichtung bis zu einer Schichtdicke von 10 µm oder mehr durchgeführt wird, und daß die Stromlos-Lötbeschichtung bis zu 5 µm oder mehr durchgeführt wird;Compare Figures 12A-12D representations, the portions of a through hole for the case that the electroless solder coating is performed up to a layer thickness of 10 microns or more, and that the electroless solder coating is performed up to 5 microns or more.

Fig. 13 ein Flußdiagramm, das einen Ablauf eines Verfahrens zur Herstellung einer Leiterplatte gemäß einer sechsten Ausführungsform dieser Erfindung zeigt; Fig. 13 is a flowchart showing a flow of a process for producing a circuit board according to a sixth embodiment of this invention;

Fig. 14 ein Flußdiagramm, das den Ablauf eines Verfahrens zur Herstellung einer Leiterplatte gemäß einer siebten Ausführungsform dieser Erfindung zeigt; Fig. 14 is a flowchart showing the flow of a process for producing a circuit board according to a seventh embodiment of this invention;

Fig. 15 eine Kennlinie, welche die Beziehung zwischen der Lötmitteldicke und der Schwenkgeschwindigkeit der Beschichtungslösung bei einer Stromlos-Lötbeschich­ tung zeigt; und Fig. 15 is a graph showing the relationship between the solder thickness and the swing speed of the coating solution in an electroless solder coating; and

Fig. 16A und 16B Kennlinien, welche die Beziehung zwischen der Mustergröße einer Kupferschicht, die mit einer Stromlos-Lötbeschichtung belegt wird, und der Stromlos-Lötbeschichtungsdicke, mit einem Vergleich der Substratzustände darstellt. FIG. 16A and 16B characteristics which represents the relationship between the pattern size of a copper layer, which is coated with an electroless solder coating, and the electroless Lötbeschichtungsdicke with a comparison of the substrate conditions.

Beispiel 1example 1

Fig. 1 ist ein Flußdiagramm, das den Ablauf eines Verfahrens zur Herstellung einer Leiterplatte gemäß einer ersten Ausfüh­ rungsform dieser Erfindung darstellt, und die Fig. 2A, 2B, 2C bzw. 2D sind schematische Schnittdiagramme, die die Zustände eines Substrats bei den entsprechenden Schritten zeigen. Fig. 1 is a flowchart showing the flow of a method of manufacturing a printed circuit board according to a first embodiment of this invention, and Figs. 2A, 2B, 2C and 2D are schematic sectional diagrams showing the states of a substrate in the corresponding steps demonstrate.

Ein Maskierungsschritt wird durchgeführt, wobei ein Teil, der keine Stromlos-Lötbeschichtung benötigt, wie eine Durchgangs­ bohrung 3, mit einer Maske 5 bedeckt wird, wie beispielsweise in Fig. 2B bezüglich einer Leiterplatte 4 dargestellt ist, die mit Verdrahtungsmustern 1, Kontaktierungen für Teile 2 und der Durchgangsbohrung 3 (siehe Fig. 2A), dargestellt ist. Es gibt keine bestimmte Beschränkung für das Maskierungsver­ fahren, beispielsweise wird aber eine photosensitive Trocken­ schichtabdeckung (DFR) auflaminiert. Die Trockenschicht be­ deckt das Substrat, ausgenommen einen Teil, der mit der Stromlos-Lötbeschichtung (1) durch Photolithographie mit Belichtung und Entwicklung versehen werden soll.A masking step is carried out, in which a part which does not require an electroless solder coating, such as a through-hole 3 , is covered with a mask 5 , as is shown, for example, in FIG. 2B with respect to a printed circuit board 4 which has wiring patterns 1 , contacts for parts 2 and the through hole 3 (see FIG. 2A). There is no particular limitation to the masking process, but for example a photosensitive dry film cover (DFR) is laminated on. The dry layer covers the substrate, except for a part which is to be provided with the electroless solder coating ( 1 ) by exposure and development by photolithography.

Es wird eine säurefeste photosensitive Trockenschichtab­ deckung bevorzugt. Abgesehen von der photosensitiven Trocken­ schichtabdeckung können vorzugsweise auch eine photosensitive Abdecktinte, eine wärmehärtbare Abdeckung oder dergleichen verwendet werden. Bei diesem Beispiel wird eine photosensi­ tive Abdeckung verwendet, die Maskierung wird durch Photo­ lithographie durchgeführt. Die Maskierung kann jedoch durch eine andere Aufbringbehandlung wie Siebdruck vorgenommen werden. Wird die Aufbringbehandlung unter Verwendung einer Tinte durchgeführt, muß vorsichtig agiert werden, da die Tinte innerhalb der Durchgangsbohrung 3 verbleiben kann, wenn die Abdeckung nachfolgend entfernt werden soll. Bei diesem Beispiel wird "Laminar HG" (hergestellt von Dynachem Co.) als photosensitive Trockenfilmabdeckung verwendet, und nach der Belichtung wird die Entwicklung in einer einprozentigen Natriumcarbonatlösung durchgeführt.An acid-resistant photosensitive dry layer cover is preferred. In addition to the photosensitive dry layer cover, a photosensitive cover ink, a thermosetting cover or the like can also preferably be used. In this example, a photosensitive cover is used, the masking is carried out by photo lithography. However, the masking can be done by another application treatment such as screen printing. If the application treatment is carried out using an ink, care must be taken since the ink may remain inside the through hole 3 if the cover is to be subsequently removed. In this example, "Laminar HG" (manufactured by Dynachem Co.) is used as a photosensitive dry film cover, and after exposure, development is carried out in a 1% sodium carbonate solution.

Als nächstes wird, wie in Fig. 2C gezeigt, die Stromlos-Löt­ beschichtung durchgeführt. Als Vorbehandlung für die Strom­ los-Lötbeschichtung werden entsprechende Behandlungen wie Reinigen (säurehaltige Reinigungslösung, 40°C, 5 Minuten), Softätzen (Schwefelsäure/Wasserstoffperoxid Ätzflüssigkeit, 40°C, 30 Sekunden) und Beizen (5% Schwefelsäure, 25°C, 1 Minute) durchgeführt, und nachfolgend wird das Teil in eine Stromlos-Lötbeschichtungslösung eingetaucht. Eine Beschich­ tungslösung, deren Hauptkomponenten Zinn (0,1 Mol), Blei (0,01 Mol), organische Sulfonsäure (0,2 Mol) und Thiocarbamid (2 Mol) sind, wird als Stromlos-Lötbeschichtungslösung ver­ wendet. Die Beschichtung wird bei 70°C über 15 Minuten durch­ geführt. Fig. 3 zeigt eine Beziehung zwischen der Lötmittel­ dicke und der Beschichtungszeit für den Fall, daß die Strom­ los-Lötbeschichtungslösung mit der o. g. Zusammensetzung angewandt wird und eine Lötlegierung auf den Kupfermustern 1 der Leiterplatte 4 abgeschieden wird. Wie in Fig. 3 gezeigt, nimmt die Lötmitteldicke mit der Beschichtungszeit zu. Unter den Bedingungen dieses Beispiels wird eine Lötschicht 6 mit einer Dicke von ungefähr 12 µm geschaffen.Next, as shown in Fig. 2C, the electroless solder coating is performed. Appropriate treatments such as cleaning (acid-containing cleaning solution, 40 ° C, 5 minutes), soft etching (sulfuric acid / hydrogen peroxide etching liquid, 40 ° C, 30 seconds) and pickling (5% sulfuric acid, 25 ° C, 1 minute), and then the part is immersed in an electroless solder coating solution. A coating solution whose main components are tin (0.1 mol), lead (0.01 mol), organic sulfonic acid (0.2 mol) and thiocarbamide (2 mol) is used as an electroless solder coating solution. The coating is carried out at 70 ° C for 15 minutes. Fig. 3 shows a relationship between the solder thickness and the coating time in the case that the current-free solder coating solution is used with the above composition and a solder alloy is deposited on the copper pattern 1 of the circuit board 4 . As shown in Fig. 3, the solder thickness increases with the coating time. Under the conditions of this example, a solder layer 6 with a thickness of approximately 12 µm is created.

Schließlich wird eine 5% Natriumhydroxidlösung als Abtrennlö­ sung verwendet, und die Trockenfilmabdeckung (Maske 5) wird, wie in Fig. 2D gezeigt, abgetrennt. Bei diesem Beispiel ist die Stromlos-Lötbeschichtung an der Leiterplatte durchge­ führt, die mit der Lötabdeckung bedeckt ist. Jedoch ist es möglich, die Stromlos-Lötbeschichtung bei einer Leiterplatte, die nicht mit einer Lötabdeckung bestrichen ist, durch einen ähnlichen Prozeß teilweise durchzuführen. In diesem Fall kann die Lötabdeckung oder die Trockenfilmabdeckung dieses Bei­ spiels nach dem Abtrennen der Maske 5 aufgetragen sein. Weiter kann eine Vorflußbehandlung auf der ganzen oder Teilen der Oberfläche zum Schutz von Musterteilen durchgeführt werden, die nicht mit der Stromlos-Lötbeschichtungsschicht 6 versehen werden und zum Schutz der Durchgangsbohrung 3.Finally, a 5% sodium hydroxide solution is used as the separation solution and the dry film cover (mask 5 ) is separated as shown in Fig. 2D. In this example, the electroless solder coating is carried out on the circuit board that is covered with the solder cover. However, it is possible to partially perform the electroless solder coating on a circuit board that is not coated with a solder cover by a similar process. In this case, the solder cover or the dry film cover of this example can be applied after the mask 5 has been removed. Furthermore, a pre-flow treatment can be carried out on all or part of the surface to protect pattern parts that are not provided with the electroless solder coating layer 6 and to protect the through hole 3 .

Beispiel 2Example 2

Fig. 4 ist ein Flußdiagramm, das einen Ablauf eines Verfah­ rens zur Herstellung einer Leiterplatte gemäß Beispiel 2 die­ ser Erfindung darstellt. Die Fig. 5A, 5B, 5C, 5D und 5E sind schematische Schnittdiagramme, welche die Zustände einer ge­ druckten Leiterplatte bei den entsprechenden Schritten zei­ gen. Fig. 4 is a flowchart illustrating a procedure of a method for manufacturing a circuit board according to Example 2 of this invention. FIGS. 5A, 5B, 5C, 5D and 5E are schematic sectional diagrams showing states of a gene which ge printed circuit board in the respective steps zei.

Eine Maskierung wird auf Abschnitten der Leiterplatte 4 vor­ genommen, die mit den Verdrahtungsmustern 1, den Kontaktie­ rungen für Teile 2, der Durchgangsbohrung 3 und dergleichen versehen und in Fig. 5A dargestellt ist. Sie wird auf Teilen durchgeführt, die eine Stromlos-Lötbeschichtung benötigen, wie Verdrahtungsmuster 1, Kontaktierungen für Teile 2 und dergleichen, wie in Fig. 5B dargestellt ist. Zum Maskieren wird beispielsweise eine photosensitive Trockenfilmabdeckung (DFR) auf der Leiterplatte auflaminiert. Die Teile, welche die Stromlos-Lötbeschichtung benötigen, werden mit dem Trockenfilm durch Photolithographie (mit Belichtung und Entwicklung) abgedeckt.A masking is made on portions of the circuit board 4 before, which is provided with the wiring patterns 1 , the contacts for parts 2 , the through hole 3 and the like and is shown in FIG. 5A. It is performed on parts that require an electroless solder coating, such as wiring pattern 1 , contacts for parts 2, and the like, as shown in FIG. 5B. For masking, for example, a photosensitive dry film cover (DFR) is laminated onto the circuit board. The parts that require the electroless solder coating are covered with the dry film by photolithography (with exposure and development).

Wie in Beispiel 1 ist die Auswahl des Abdeckmaterials nicht besonders kritisch. Jedoch wird eine säureresistente photo­ sensitive Trockenfilmabdeckung bevorzugt. Abgesehen von der photosensitiven Trockenfilmabdeckung können eine photosensi­ tive Abdecktinte, eine thermohärtbare Abdeckung und derglei­ chen verwendet werden. Bei diesem Beispiel wird die Maskie­ rung durch Photolithographie durchgeführt, wobei die photo­ sensitive Abdeckung verwendet wird. Die Maskierung kann je­ doch durch eine Aufbringungsbehandlung wie Siebdruck durchge­ führt werden. Bei diesem Beispiel wird "Laminar HG" (herge­ stellt von der Dynachem Co.) als photosensitive Trockenfilm­ abdeckung verwendet, und die Entwicklung wird in 1%iger Natriumcarbonatlösung nach der Belichtung durchgeführt. As in example 1, the selection of the covering material is not particularly critical. However, an acid resistant photo sensitive dry film cover preferred. Apart from that Photosensitive dry film cover can be a photosensi tive masking ink, a thermosetting cover and the like Chen can be used. In this example, the maskie tion carried out by photolithography, the photo sensitive cover is used. The masking can ever but through an application treatment such as screen printing leads. In this example "Laminar HG" (herge produced by Dynachem Co.) as a photosensitive dry film cover used, and development is in 1% Sodium carbonate solution performed after exposure.  

Als nächstes wird der Stromlos-Beschichtungsschritt mit einem Metall, das nicht durch die Stromlos-Lötbeschichtungslösung angegriffen wird, auf Teilen durchgeführt, die keine Strom­ los-Lötbeschichtung benötigen, wie die Durchgangsbohrung 3 (siehe Fig. 5C). Die Auswahl des Metalls bei diesem Beispiel ist nicht besonders kritisch. Es wird aber ein Metall ge­ wünscht, das nicht durch die nachfolgend angewendete Strom­ los-Lötbeschichtungslösung angegriffen wird. Es werden Gold, Palladium, Indium, Rhodium, Nickel, Zinn, Blei und Legierun­ gen dieser Elemente bevorzugt. Bei diesem Beispiel wird eine palladiumbeschichtete Schicht 6 mit einer Dicke von ungefähr 0,1 µm gebildet. Als Vorbehandlungen für die Stromlos-Palla­ diumbeschichtung werden entsprechende Behandlungen wie Reini­ gen (säurehaltige Reinigungslösung, 40°C, 5 Minuten), Soft­ ätzen (250 g/l Ammoniumpersulfatlösung, 25°C, 3 Minuten), Beizen (5% Sulfonsäure, 25°C, 1 Minute) und Palladiumakti­ vierung (Palladiumchloridlösung, 25°C, 1 Minute) durchge­ führt. Nachfolgend wird das Teil in eine Stromlos-Palladium­ beschichtungslösung eingetaucht. Als Stromlos-Palladiumbe­ schichtungslösung wird eine Stromlos-Palladium/ Phosphor­ beschichtungslösung APP (hergestellt von der Ishihara Chemi­ cals Co Ltd) verwendet. Die Beschichtung wird bei 50°C über 6 Minuten durchgeführt.Next, the electroless plating step with a metal that is not attacked by the electroless solder coating solution is performed on parts that do not require an electroless solder coating, such as through hole 3 (see Fig. 5C). The choice of metal in this example is not particularly critical. However, there is a desire for a metal that is not attacked by the electroless solder coating solution subsequently applied. Gold, palladium, indium, rhodium, nickel, tin, lead and alloys of these elements are preferred. In this example, a palladium-coated layer 6 is formed with a thickness of approximately 0.1 μm. Corresponding treatments such as cleaning (acidic cleaning solution, 40 ° C, 5 minutes), soft etching (250 g / l ammonium persulfate solution, 25 ° C, 3 minutes), pickling (5% sulfonic acid, 25 ° C, 1 minute) and palladium activation (palladium chloride solution, 25 ° C, 1 minute) is carried out. The part is then immersed in an electroless palladium coating solution. An electroless palladium / phosphor coating solution APP (manufactured by Ishihara Chemicals Co Ltd) is used as the electroless palladium coating solution. The coating is carried out at 50 ° C for 6 minutes.

Als nächstes wird die Trockenfilmabdeckung (Maske 5), wie in Fig. 5D gezeigt ist, abgetrennt, wobei eine 5% Natriumhydro­ xid-Lösung als Abtrennlösung verwendet wird. Schließlich wird die Stromlos-Lötbeschichtung durchgeführt. Wie in Beispiel 1 werden als Beschichtungs-Vorbehandlungen die entsprechenden Behandlungen wie Reinigen (säurehaltige Reinigungslösung, 40°C, 5 Minuten), Softätzen (Sulfonsäure/Wasserstoffperoxid Ätzmittel, 40°C, 30 Sekunden) und Beizen (5% Sulfonsäure, 25°C, 1 Minute) durchgeführt. Nachfolgend wird das Substrat in eine Stromlos-Lötbeschichtungslösung eingetaucht. Als Stromlos-Lötbeschichtungslösung wird eine Beschichtungslösung verwendet, deren Hauptkomponenten Zinn (0,1 Mol), Blei (0,01 Mol), organische Sulfonsäure (0,2 Mol) und Thiocarbamid (2 Mol) sind. Beim Durchführen der Beschichtung bei 70°C über 15 Minuten kann eine Stromlos-Lötbeschichtungsschicht 7 nur an den Teilen abgeschieden werden, die eine Beschichtung be­ nötigen. Weiter treten keine Probleme auf, wenn das Lötmittel auf der Palladiumbeschichtung 6 abgeschieden wird, die die Durchgangsbohrung 3 überdeckt, und es zeigt sich eine gute Lötbenetzbarkeit. Nahezu keine Abnahme der Kupferbeschich­ tungsdicke wird an der Durchgangsbohrung 3 festgestellt.Next, the dry film cover (mask 5 ) as shown in Fig. 5D is separated using a 5% sodium hydroxide solution as the separation solution. Finally, the electroless solder coating is carried out. As in Example 1, the corresponding treatments such as cleaning (acidic cleaning solution, 40 ° C., 5 minutes), soft etching (sulfonic acid / hydrogen peroxide etchant, 40 ° C., 30 seconds) and pickling (5% sulfonic acid, 25 ° C.) are used as coating pretreatments , 1 minute). The substrate is subsequently immersed in an electroless solder coating solution. A coating solution is used as the electroless solder coating solution, the main components of which are tin (0.1 mol), lead (0.01 mol), organic sulfonic acid (0.2 mol) and thiocarbamide (2 mol). When the coating is carried out at 70 ° C. for 15 minutes, an electroless solder coating layer 7 can only be deposited on the parts that require coating. Furthermore, when the solder is deposited on the palladium coating 6 covering the through hole 3 , there are no problems, and there is good solder wettability. Almost no decrease in the copper coating thickness is determined at the through hole 3 .

Fig. 6 zeigt eine Beziehung zwischen der Kupferdicke-Abnahme einer Dimension der Verdrahtungsmuster 1 und der Kupfer­ schichtdicke der Durchgangsbohrung 3 und der Beschichtungs­ zeit, wenn die Stromlos-Lötbeschichtungslösung, wie in den obigen Beispielen, auf der Leiterplatte 4 durchgeführt wird, wobei keine Behandlung auf der Durchgangsbohrung 3 und Teilen der Verdrahtungsmuster 1 durchgeführt wird, die keiner Lötbe­ schichtung bedürfen. Wie aus Fig. 6 ersichtlich, erhöht sich die Kupferdicken-Abnahme mit der Beschichtungszeit. Die Abnahmetendenz der Kupferwanddicke entspricht im wesentlichen der Zunahmetendenz der Lötmitteldicke nach Fig. 3, wobei sich der Betrag der Abnahme und die Dicke der Zunahme ungefähr 1:1 entsprechen. Es ist klar, daß diese Beträge den Verschiebe­ mengen der Lötlegierung und des Kupfers entsprechen. Fig. 6 shows a relationship between the copper thickness decrease in a dimension of the wiring pattern 1 and the copper layer thickness of the through hole 3 and the plating time when the electroless solder plating solution is performed on the circuit board 4 as in the above examples, with no treatment is performed on the through hole 3 and parts of the wiring pattern 1 , which do not require a soldering coating. As can be seen from FIG. 6, the copper thickness decrease increases with the coating time. The decrease tendency of the copper wall thickness essentially corresponds to the increase tendency of the solder thickness according to FIG. 3, the amount of the decrease and the thickness of the increase corresponding approximately 1: 1. It is clear that these amounts correspond to the shift amounts of the solder alloy and the copper.

Fig. 7A zeigt einen Schnitt durch eine Durchgangsbohrung, bei der keine Stromlos-Lötbeschichtung durchgeführt wurde, und Fig. 7B einen Schnitt, bei dem keine andere Behandlung als die Stromlos-Lötbeschichtung an der Durchgangsbohrung durch­ geführt wurde. Wie aus dem Vergleich dieser Zweischnitte ersichtlich, vermindert sich bei Durchführung einer Stromlos- Lötbeschichtung wie in Fig. 7B gezeigt die Kupferdicke in der Durchgangsbohrung beträchtlich, verglichen mit dem Fall einer nicht durchgeführten Stromlos-Lötbeschichtung, wie in Fig. 7A gezeigt. Das Resultat eines thermischen Ermüdungswiderstands­ tests (230°C/10 Sekunden Lötmittel-Aufschmelztest und -65°C ← → 125°C Hitzezyklustest bei 100 Zyklen) ist für die in Fig. 7B dargestellte Probe in Fig. 7C gezeigt. Wie in Fig. 7C dargestellt ist, entstehen parallele Risse an den inneren Wänden der Durchgangsbohrung. Durch diese Experimente wird verdeutlicht, daß sich die Zuverlässigkeit beträchtlich ver­ schlechtert, wenn keine andere Behandlung als die Stromlos- Lötbeschichtung an der Durchgangsbohrung durchgeführt wird. Es liegt auf der Hand, wie wichtig das Verfahren zur Herstel­ lung einer Leiterplatte dieser Erfindung in der Praxis ist. FIG. 7A shows a section through a through hole in which no electroless solder coating was carried out, and FIG. 7B shows a section in which no treatment other than the electroless solder coating was carried out on the through hole. As can be seen from the comparison of these two cuts, when performing an electroless solder plating as shown in Fig. 7B, the copper thickness in the through hole is remarkably reduced compared to the case of a non-electroless solder plating as shown in Fig. 7A. The result of a thermal fatigue resistance test (230 ° C / 10 second solder reflow test and -65 ° C ← → 125 ° C heat cycle test at 100 cycles) is shown in Fig. 7B for the sample shown in Fig. 7C. As shown in Fig. 7C, parallel cracks occur on the inner walls of the through hole. These experiments make it clear that the reliability deteriorates considerably if no treatment other than the electroless solder coating is carried out on the through hole. It is obvious how important the method of manufacturing a circuit board of this invention is in practice.

In der obigen Ausführungsform wird die Stromlos-Lötbeschich­ tung mit der Stromlos-Palladiumbeschichtungsschicht 6 mit un­ gefähr 0,1 µm Dicke als Maske durchgeführt. Wenn die Masken­ dicke gering ist, liegt auf der Maske eine Anzahl von nadel­ feinen Löchern vor. Wenn die Stromlos-Lötbeschichtung auf der Stromlos-Palladiumbeschichtungsschicht 6 durchgeführt wird, scheidet sich eine kleine Menge der Lötlegierung durch diese Löcher ab. Diese Menge ist sehr klein. Darum ist eine ausrei­ chende Wirkung zum Schutz der Durchgangsbohrungen sogar dann gegeben, wenn die Maskendicke sehr gering ist. Weiter ist bei der o. g. Ausführungsform keine Aufschmelzbehandlung (Schmelzbehandlung) nach der Stromlos-Lötbeschichtung durch­ geführt. Die Löcher werden jedoch beim Durchführen der Auf­ schmelzbehandlung (Schmelzbehandlung) vollständig gefüllt.In the above embodiment, the electroless solder coating is carried out with the electroless palladium coating layer 6 having a thickness of about 0.1 μm as a mask. When the mask is thin, there are a number of pinholes on the mask. When the electroless solder coating is performed on the electroless palladium coating layer 6 , a small amount of the solder alloy is deposited through these holes. This amount is very small. Therefore, there is a sufficient effect to protect the through holes even when the mask thickness is very small. Furthermore, in the above embodiment, no reflow treatment (melt treatment) is carried out after the electroless solder coating. However, the holes are completely filled when performing the melt treatment (melt treatment).

Wie oben beschrieben, werden gemäß dieser Erfindung die Durchgangsbohrung und Teile der Verdrahtungsmuster, die kei­ nen Lötüberzug benötigen, mit der Maske abgedeckt. Die Strom­ los-Lötbeschichtung wird auf den Teilen der Verdrahtungs­ muster durchgeführt, die nicht mit der Maske abgedeckt sind. Teile der Verdrahtungsmuster, die einen Lötüberzug benötigen, werden mit der Maskierung abgedeckt. Die Stromlos-Beschich­ tung mit einem Metall, das nicht durch die Beschichtungs­ lösung der Stromlos-Lötbeschichtung korrodiert, wird an den Durchgangsbohrungen und an den Teilen der Verdrahtungsmuster durchgeführt, die keinen Lötüberzug benötigen. Die Maske wird abgelöst, und die Stromlos-Lötbeschichtung wird an den be­ freiten Teilen durchgeführt. Damit ist es möglich, die Strom­ los-Lötbeschichtung durchzuführen, ohne daß die Kupferbe­ schichtungsdicke der Durchgangsbohrung vermindert wird, wodurch ein Verfahren zur Herstellung einer Leiterplatte, mit der die Zuverlässigkeit erhöht wird, zur Verfügung gestellt wird.As described above, according to this invention, the Through hole and parts of the wiring pattern that kei need a solder coating, covered with the mask. The stream los-solder coating is on the parts of the wiring patterns that are not covered by the mask. Parts of the wiring pattern that require a solder coating are covered with the mask. The electroless coating with a metal that is not covered by the coating solution of the electroless solder coating is corroded to the Through holes and on the parts of the wiring pattern performed that do not require a solder coating. The mask will detached, and the electroless solder coating is applied to the free parts. It is possible to use the electricity los solder coating to perform without the copper layer thickness of the through hole is reduced, whereby a method of manufacturing a printed circuit board, with  which increases reliability becomes.

Weiter kann die Lötlegierung, die sich an Löchern der Metall­ maske niedergeschlagen hat, durch eine Aufschmelzbehandlung (Schmelzbehandlung) aufgeschmolzen (geschmolzen) werden, wodurch die Löcher gefüllt werden. Damit wird die Lötbenetz­ barkeit nicht durch eine nachfolgende Umweltänderung ver­ schlechtert.Next can be the soldering alloy that is attached to holes in the metal has put down the mask through a reflow treatment (Melting treatment) are melted (melted), which will fill the holes. This will make the soldering net availability due to a subsequent environmental change worsened.

Beispiel 3Example 3

Die dritte Ausführungsform dieser Erfindung wird mit Bezug auf die Zeichnungen wie folgt beschrieben.The third embodiment of this invention is referenced described on the drawings as follows.

Fig. 10 ist ein Flußdiagramm, das einen Ablauf eines Verfah­ rens zur Herstellung einer Leiterplatte gemäß einer dritten Ausführungsform dieser Erfindung beschreibt. Die Fig. 11A bis 11G sind Schnitte und zeigen schematisch Zustände eines Sub­ strats bei den entsprechenden Schritten nach Fig. 10. Fig. 10 is a flowchart describing a routine proceedings of a procedural for producing a circuit board according to a third embodiment of this invention. Figs. 11A to 11G are sections and schematically illustrate states of a sub strats at the respective steps according to Fig. 10.

Als erstes wird eine Maskierung (S1) durchgeführt, wobei bei einer Leiterplatte 10, die mit den feinen Kontaktierungen 11, Kontaktierungen zum Befestigen von Teilen 13, einer Durch­ gangsbohrung 12 und dergleichen, wie in Fig. 11A gezeigt ist, versehen ist, feine Kontaktierungen 11, die eine dicke Lötle­ gierungsschicht benötigt, mit ersten Abdeckmasken 14 abge­ deckt werden, wie in Fig. 11B gezeigt ist. Die Maskierung wird durch Laminieren einer photosensitiven Trockenfilmab­ deckung (DFR) durchgeführt, wobei die Photolithographie- Methode mit Belichten und Entwickeln verwendet wird. Weiter wird als photosensitive Trockenfilmabdeckung "Laminar HG" (hergestellt von der Dynachem Co.) verwendet, und die Ent­ wicklung wird in 1%iger Natriumcarbonatlösung nach dem Be­ lichten durchgeführt.First, a masking (S1) is carried out, in the case of a printed circuit board 10 which is provided with the fine contacts 11 , contacts for fastening parts 13 , a through-hole 12 and the like, as shown in FIG. 11A, fine contacts 11 , which needs a thick solder alloy layer, can be covered with first mask 14 , as shown in FIG. 11B. The masking is performed by laminating a photosensitive dry film cover (DFR) using the photolithography method with exposure and development. Further, "Laminar HG" (manufactured by Dynachem Co.) is used as the photosensitive dry film cover, and the development is carried out in 1% sodium carbonate solution after exposure.

Als nächstes wird eine erste Stromlos-Lötbeschichtung (S2) durchgeführt, wie in Fig. 11C gezeigt ist. Als Vorbehandlun­ gen für die Stromlos-Lötbeschichtung werden entsprechende Be­ handlungen wie Reinigen (säurehaltige Reinigungslösung, 40°C, 5 Minuten) und Softätzen (Natriumpersulfat Ätzmittel, 25°C, 90 Sekunden) durchgeführt. Nachfolgend wird die Leiterplatte in eine Stromlos-Lötbeschichtungslösung eingetaucht. Als Stromlos-Lötbeschichtungslösung wird eine Beschichtungslösung verwendet, deren Hauptkomponenten Zinn (0,1 Mol), Blei (0,01 Mol), organische Sulfonsäure (0,2 Mol) und Thiocarbamid (2 Mol) sind. Die Beschichtung wird bei 70°C über 5 Minuten durchgeführt. Die Fig. 3 zeigt eine Beziehung zwischen der Lötmitteldicke und der Beschichtungszeit für den Fall, daß eine Lötlegierung auf einem Verdrahtungsmuster der Leiter­ platte 10 abgeschieden wird, wobei die Stromlos-Lötbeschich­ tungslösung mit o. g. Zusammensetzung verwendet wird. Fig. 3 zeigt, daß die Lötmitteldicke mit der Beschichtungszeit zunimmt. Bei diesem Schritt ist es notwendig, die Abnahme einer Kupferschicht zu minimieren, da die Lötbeschichtung an der Durchgangsbohrung 12 durchgeführt wird. Vorzugsweise wird die Dicke der Lötbeschichtung auf nicht weniger als 0,1 µm und weniger als 10 µm festgelegt. Vorzugsweise soll der Wert nicht weniger als 3 µm und nicht mehr als 7 µm betragen, um eine gute Lötbenetzbarkeit zu schaffen. Unter den Bedingungen dieses Beispiels wird eine Legierungsschicht 15 mit einer Dicke von ungefähr 5 µm geschaffen.Next, a first electroless solder coating (S2) is performed as shown in Fig. 11C. Appropriate treatments such as cleaning (acidic cleaning solution, 40 ° C, 5 minutes) and soft etching (sodium persulfate etchant, 25 ° C, 90 seconds) are carried out as pretreatments for the electroless solder coating. The circuit board is then immersed in an electroless solder coating solution. A coating solution is used as the electroless solder coating solution, the main components of which are tin (0.1 mol), lead (0.01 mol), organic sulfonic acid (0.2 mol) and thiocarbamide (2 mol). The coating is carried out at 70 ° C for 5 minutes. Fig. 3 shows a relationship between the solder thickness and the coating time in the event that a solder alloy is deposited on a wiring pattern of the circuit board 10 , using the electroless solder coating solution having the above composition. Fig. 3 shows that the solder thickness increases with the coating time. In this step, it is necessary to minimize the removal of a copper layer because the solder coating is carried out on the through hole 12 . Preferably, the thickness of the solder coating is set to not less than 0.1 µm and less than 10 µm. The value should preferably be not less than 3 μm and not more than 7 μm in order to create good solder wettability. Under the conditions of this example, an alloy layer 15 with a thickness of approximately 5 µm is created.

Als nächstes wird, wie in Fig. 11D gezeigt, ein Schritt (S3) zum Abtrennen der ersten Abdeckmaske durchgeführt. Als Abtrennungslösung wird 3%ige Natriumhydroxidlösung verwendet, wodurch die erste Abdeckungsmaske 14 abgetrennt wird. Nach­ folgend wird ein Verschmelzen (S4) durch Aufbringen eines Flußmittels über die gesamte Oberfläche der Leiterplatte 10 durchgeführt, und die Lötlegierungsschicht 15 wird geschmol­ zen. Weiter wird, obwohl keine besondere Beschränkung für das Flußmaterial und die Aufschmelzbedingungen gegeben ist, Postflux (RM-26) (hergestellt von Tamura Corp.) verwendet. Das Aufschmelzen wird in einem Luftaufschmelzofen durchge­ führt, wobei das Teil durch Vorerhitzen bei 160 bis 180°C (120 Sekunden) und durch Erhitzen bei 230°C (30 Sekunden) er­ hitzt wird. Nach dem Schmelzen wird das Flußmittel durch Iso­ propylalkohol entfernt. Weiter wird bei diesem Beispiel das Schmelzen nach dem Abtrennen der ersten Abdeckmaske 14 durch­ geführt. Die erste Abdeckmaske 14 kann jedoch nach dem Schmelzen abgetrennt werden. Bei diesem Beispiel wird das Schmelzen zur Verstärkung der Haftwirkung der Lötlegierungs­ schicht 15 durchgeführt. Auf diesen Schritt kann jedoch auch verzichtet werden.Next, as shown in Fig. 11D, a step (S3) for removing the first mask is performed. 3% sodium hydroxide solution is used as the separation solution, as a result of which the first mask 14 is separated. After following, fusing (S4) is performed by applying a flux over the entire surface of the circuit board 10 , and the solder alloy layer 15 is melted. Further, although there is no particular limitation on the flow material and the melting conditions, Postflux (RM-26) (manufactured by Tamura Corp.) is used. The melting is carried out in an air melting furnace, the part being heated by preheating at 160 to 180 ° C (120 seconds) and by heating at 230 ° C (30 seconds). After melting, the flux is removed by isopropyl alcohol. In this example, the melting is carried out after the first mask 14 has been separated. However, the first mask 14 can be removed after melting. In this example, the melting is carried out to enhance the adhesive effect of the solder alloy layer 15 . However, this step can also be omitted.

Als nächstes wird, wie in Fig. 11E gezeigt, eine zweite Mas­ kierung (S5) durchgeführt, wobei die Durchgangsbohrung 12 und die Kontaktierungen zur Befestigung von Teilen 13, bei denen die Stromlos-Lötbeschichtung durch die obigen Schritte durch­ geführt worden ist, mit einer zweiten Abdeckmaske 16 bedeckt werden. Wie bei der ersten Maskierung wird bei dem Verfahren dieser Maskierung die photosensitive Trockenfilmabdeckung (DFR) auflaminiert, und die Maskierung wird durch Photolitho­ graphie wie Belichten und Entwickeln durchgeführt. Weiter wird als photosensitive Trockenfilmabdeckung "Laminar HG" (hergestellt von der Dynachem Co.) verwendet, und die Ent­ wicklung wird in 1%iger Natriumcarbonatlösung nach der Belichtung durchgeführt.Next, as shown in FIG. 11E, a second masking (S5) is performed, the through hole 12 and the contacts for fastening parts 13 , in which the electroless solder coating has been carried out through the above steps, with a second mask 16 are covered. As with the first masking, the process of this masking laminates the photosensitive dry film cover (DFR) and the masking is performed by photolithography such as exposure and development. Further, "Laminar HG" (manufactured by Dynachem Co.) is used as the photosensitive dry film cover, and the development is carried out in 1% sodium carbonate solution after exposure.

Als nächstes wird, wie in Fig. 11F dargestellt, eine zweite Stromlos-Lötbeschichtung (S6) durchgeführt. Wie bei der ersten Stromlos-Lötbeschichtung werden als Vorbehandlungen für die Stromlos-Lötbeschichtung entsprechende Behandlungen wie Reinigen (säurehaltige Reinigungslösung, 40°C, 5 Minuten) und Softätzen (Sosdiumpersulfat-Ätzmittel, 25°C, 120 Sekun­ den) durchgeführt. Nachfolgend wird das Teil in eine Strom­ los-Lötbeschichtungslösung eingetaucht. Als Stromlos-Lötbe­ schichtungslösung wird eine Beschichtungslösung verwendet, deren Hauptkomponente Zinn (0,1 Mol), Blei (0,01 Mol), orga­ nische Sulfonsäure (0,2 Mol) und Thiocarbamid (2 Mol) sind. Die Beschichtung wird bei 70°C über 20 Minuten durchgeführt. Unter den Bedingungen dieses Beispiels wird eine Lötlegie­ rungsschicht 17 mit einer Dicke von ungefähr 14 µm geschaf­ fen. Next, as shown in Fig. 11F, a second electroless solder coating (S6) is performed. As with the first electroless solder coating, corresponding treatments such as cleaning (acidic cleaning solution, 40 ° C., 5 minutes) and soft etching (sodium persulfate etchant, 25 ° C., 120 seconds) are carried out as pretreatments for the electroless solder coating. The part is then immersed in an electroless solder coating solution. A coating solution is used as the electroless soldering coating solution, the main components of which are tin (0.1 mol), lead (0.01 mol), organic sulfonic acid (0.2 mol) and thiocarbamide (2 mol). The coating is carried out at 70 ° C for 20 minutes. Under the conditions of this example, a solder alloy layer 17 with a thickness of approximately 14 µm is created.

Als nächstes wird, wie in Fig. 11G gezeigt, ein Schritt (S7) zum Abtrennen der zweiten Abdeckungsmaske durchgeführt. Als Abtrennlösung wird 3%ige Natriumhydroxidlösung verwendet, und die zweite Abdeckmaske 16 wird abgetrennt. Schließlich wird ein Schmelzen (S8) durch Aufstreichen von Flußmittel auf der ganzen Oberfläche der Leiterplatte 10 durchgeführt, und die Lötlegierungsschicht 15 wird geschmolzen. Weiter wird, obwohl keine besonderen Beschränkungen für das Flußmaterial und die Schmelzbedingungen gegeben sind, Postflux (RM-26) (herge­ stellt von Tamura Corp.) verwendet. Das Schmelzen wird in einem Luftaufschmelzofen durchgeführt, wobei das Teil durch Vorerhitzen bei 160°C bis 180°C (120 Sekunden) und durch Er­ hitzen bei 230°C (30 Sekunden) erhitzt wird. Nach dem Schmel­ zen wird das Flußmittel durch Isopropylalkohol entfernt. Bei diesem Beispiel wird das Schmelzen zum Verstärken der Haft­ wirkung der Lötlegierungsschicht 15 durchgeführt. Jedoch kann auf diesen Schritt auch verzichtet werden.Next, as shown in Fig. 11G, a step (S7) for removing the second cover mask is performed. 3% sodium hydroxide solution is used as the separation solution, and the second mask 16 is separated. Finally, melting (S8) is performed by spreading flux on the entire surface of the circuit board 10 , and the solder alloy layer 15 is melted. Further, although there are no particular restrictions on the flow material and melting conditions, Postflux (RM-26) (manufactured by Tamura Corp.) is used. The melting is carried out in an air melting furnace, the part being heated by preheating at 160 ° C. to 180 ° C. (120 seconds) and by heating it at 230 ° C. (30 seconds). After melting, the flux is removed by isopropyl alcohol. In this example, the melting is performed to enhance the adhesive effect of the solder alloy layer 15 . However, this step can also be omitted.

In Beispiel 3 wird als erstes die Stromlos-Lötbeschichtung mit einer Dicke von weniger als 10 µm an der Durchgangsboh­ rung 12 und Kontaktierungen zum Befestigen von Teilen 13 und dgl. durchgeführt. Nachfolgend wird die Stromlos-Lötbeschich­ tung mit einer Dicke von 10 µm oder mehr auf den feinen Kon­ taktierungen 11 und dgl. durchgeführt. Eine ähnliche Leiter­ platte kann durch Umkehren dieser Schritte hergestellt wer­ den. Da die Oberfläche der maskierten Durchgangsbohrung 11 aus Kupfer besteht, korrodiert, wenn die Maskierung nicht vollständig ist, im Fall des Durchführens der Stromlos-Lötbe­ schichtung der feinen Kontaktierungen 11 als erstes die Ober­ fläche des Kupfers durch Eindringen der Beschichtungslösung während einer langen Beschichtungszeit, was eine Lötbeschich­ tung bei einem späteren Schritt behindern kann. Beim be­ schriebenen Beispiel wird die Oberfläche der Kupferschicht nicht durch Eindringen der Beschichtungslösung korrodiert, da die maskierte Durchgangsbohrung 12 mit der Lötlegierungs­ schicht 15 bedeckt ist. In example 3, the electroless solder coating with a thickness of less than 10 μm is first carried out on the through-hole 12 and contacts for fastening parts 13 and the like. Subsequently, the electroless solder coating is carried out with a thickness of 10 µm or more on the fine contacts 11 and the like. A similar circuit board can be made by reversing these steps. Since the surface of the masked through hole 11 is made of copper, if the masking is not complete, in the case of performing the electroless solder coating of the fine contacts 11, the surface of the copper is first corroded by penetration of the coating solution during a long coating time, which can obstruct a solder coating in a later step. In the example described, the surface of the copper layer is not corroded by penetration of the coating solution, since the masked through-hole 12 is covered with the solder alloy layer 15 .

Weiterhin liegt beim Abtrennen des Trockenfilms für den Fall, daß die maskierte Kupferoberfläche und Muster mit einer be­ schichteten Lötoberfläche elektrisch verbunden sind, der Fall vor, daß Zinn selektiv von der Lötoberfläche infolge eines elektrochemischen Potentialunterschieds gelöst werden kann. In diesem Fall unterscheidet sich die Lötzusammensetzung teilweise von derjenigen im anderen Teil. Für die Durchgangs­ bohrung 12 und die Kontaktierungen für Montageteile 13 wird die Lötbeschichtung zum Zweck des Aufrechterhaltens der Löt­ benetzbarkeit beim eigentlichen Montagevorgang durchgeführt. Damit kann sich deren Lötzusammensetzung ändern. Da jedoch die durch die Lötbeschichtung vorgesehene Schicht, die an der feinen Kontaktierung 11 durchgeführt wird, als Lötmaterial beim eigentlichen Montagevorgang verwendet wird, ist die Än­ derung der Lötzusammensetzung problematisch. Wie oben darge­ stellt, weist diese Erfindung gegenüber einem Verfahren, bei dem diese Schritte umgekehrt durchgeführt werden, Vorteile auf, da die Stromlos-Lötbeschichtung zuerst an der Durch­ gangsbohrung 12, der Kontaktierungen zur Befestigung von Tei­ len 13 und dgl. und nachfolgend die Stromlos-Lötbeschichtung an den feinen Kontaktierungen durchgeführt wird.Furthermore, when the dry film is separated, in the event that the masked copper surface and pattern are electrically connected to a coated solder surface, there is the case that tin can be detached selectively from the solder surface due to an electrochemical potential difference. In this case, the soldering composition differs in part from that in the other part. For the through hole 12 and the contacts for mounting parts 13 , the solder coating is carried out for the purpose of maintaining the solder wettability during the actual assembly process. This can change their soldering composition. However, since the layer provided by the solder coating, which is carried out on the fine contact 11 , is used as the soldering material in the actual assembly process, the change in the soldering composition is problematic. As presented above, this invention has advantages over a method in which these steps are carried out in reverse, since the electroless solder coating first on the through-hole 12 , the contacts for fastening parts 13 and the like, and subsequently the electroless - Solder coating is carried out on the fine contacts.

Fig. 6 zeigt Abnahme einer Dimension der Kupfermuster und der Dicke einer Durchgangsbohrung für den Fall, daß die o. g. Beschichtungslösung für eine Leiterplatte verwendet wird, bei der keine Behandlung an den Kupfermustern und der Durchgangs­ bohrung vorgenommen ist. Fig. 6 zeigt, daß die Abnahme der Dimension der Kupfermuster und die Dicke der Kupferdurch­ gangsbohrung mit der Beschichtungszeit ansteigen. Die Ab­ nahmetendenz der Kupferdicke in Fig. 6 entspricht im wesent­ lichen der Zunahmetendenz der Beschichtungsdicke in Fig. 3. Die Dickenabnahme und die Dickenzunahme entsprechen sich ungefähr 1:1, was offensichtlich auch den Verschiebemengen der Lötlegierung und des Kupfers entspricht. Die Kupferdicke- Abnahme der Durchgangsbohrung bei diesem Beispiel ist ungefähr 6 µm, einschließlich derjenigen, die durch den Ätz- Vorbehandlungsschritt verursacht wurde. Fig. 6 shows a decrease in a dimension of the copper pattern and the thickness of a through hole in the event that the above coating solution is used for a printed circuit board in which no treatment is carried out on the copper patterns and the through hole. Fig. 6 shows that the decrease in the dimension of the copper pattern and the thickness of the copper through hole increase with the plating time. From the decrease tendency of the copper thickness in Fig. 6 corresponds essentially to the increase tendency of the coating thickness in Fig. 3. The decrease in thickness and the increase in thickness correspond approximately to 1: 1, which obviously also corresponds to the shift amounts of the solder alloy and the copper. The through hole copper thickness decrease in this example is approximately 6 µm, including that caused by the etch pretreatment step.

Fig. 12A zeigt einen Querschnitt durch eine Durchgangsbohrung für den Fall, daß die Beschichtung bis zu einer Dicke von 10 µm oder mehr bei Verwendung der o.g. Beschichtungslösung durchgeführt wird. Fig. 12B zeigt einen Schnitt durch eine Durchgangsbohrung, bei der die Lötbeschichtung mit einer Dicke von 5 µm durchgeführt ist. Die Fig. 12C bzw. 12D zeigen Schnitte der Durchgangslöcher, nachdem ein thermischer Ermüdungskorrosionstest (230°C/10 Sekunden Lötflußtest und -65° ← → 125°C Hitzezyklustest von 100 Zyklen) an den in den Fig. 12A und 12B gezeigten Beispielen durchgeführt wurde. FIG. 12A shows a cross section through a through-hole in the event that the coating is carried out to a thickness of 10 μm or more when using the above-mentioned coating solution. FIG. 12B shows a section through a through hole in which the solder coating is performed with a thickness of 5 microns. FIGS. 12C and 12D show sections of the through holes, after a thermal fatigue corrosion test (230 ° C / 10 second solder flow and -65 ° ← → 125 ° C heat cycle test of 100 cycles) to the performed in the Fig. Examples shown 12A and 12B has been.

Ein Vergleich der beiden Ausschnitte der Fig. 12A und 12B ergibt, daß die Kupferschichtdicke der Durchgangsbohrung 12 der Leiterplatte 10, bei der die Stromlos-Lötbeschichtung bis zu einer Dicke von 10 µm oder mehr an der Durchgangsbohrung 12 durchgeführt wurde, beträchtlich abgenommen hat, vergli­ chen mit der Kupferschichtdicke der Durchgangsbohrung 12, bei der die Stromlos-Lötbeschichtung mit einer Dicke von 5 µm durchgeführt wurde. Weiter entstehen, wie in den Fig. 12C und 12D gezeigt, parallele Risse an der inneren Wand der Durch­ gangsbohrung 12, wenn die Stromlos-Lötbeschichtung mit einer Dicke von bis zu 10 µm oder mehr durchgeführt wird und ein thermischer Ermüdungswiderstandstest durchgeführt wurde. Jedoch entsteht kein paralleler Riß an der Durchgangsbohrung, die mit einer Lötbeschichtung mit einer Dicke von 5 µm verse­ hen ist. Durch dieses Experiment ist klargestellt, daß sich die Zuverlässigkeit beträchtlich verschlechtert, wenn die Stromlos-Lötbeschichtung bis zu 10 µm oder mehr an der Durch­ gangsbohrung 12 durchgeführt wird. Es ist auch klar, daß das erfindungsgemäße Verfahren zur Herstellung einer Leiterplatte praktische Bedeutung besitzt.A comparison of the two sections of FIGS. 12A and 12B shows that the copper layer thickness of the through hole 12 of the printed circuit board 10 , in which the electroless solder coating was carried out up to a thickness of 10 μm or more on the through hole 12 , has decreased considerably, see comparison Chen with the copper layer thickness of the through hole 12 , in which the electroless solder coating was carried out with a thickness of 5 microns. Further, as shown in Figs. 12C and 12D, parallel cracks are formed on the inner wall of the through hole 12 when the electroless solder coating is performed up to 10 µm or more in thickness and a thermal fatigue resistance test is performed. However, there is no parallel crack at the through hole, which is hen with a solder coating with a thickness of 5 microns hen. This experiment makes it clear that the reliability deteriorates considerably if the electroless solder coating is carried out up to 10 microns or more on the through hole 12 . It is also clear that the method according to the invention for producing a printed circuit board has practical importance.

Beispiel 4Example 4

Weiterhin wird die Stromlos-Lötbeschichtung an der Leiter­ platte 10, auf welche die Lötabdeckung aufgestrichen ist, bei der obigen Ausführungsform 3 durchgeführt. Es ist jedoch mög­ lich, die Stromlos-Lötbeschichtung an einer Leiterplatte 10, die nicht mit der Lötabdeckung überzogen ist, durch ähnliche Behandlungsschritte teilweise durchzuführen. In diesem Fall sollte die Lötabdeckung aufgetragen werden, nachdem alle Schritte abgeschlossen sind.Furthermore, the electroless solder coating is carried out on the circuit board 10 on which the solder cover is spread in the above embodiment 3 . However, it is possible to partially perform the electroless solder coating on a printed circuit board 10 which is not covered with the solder cover by similar treatment steps. In this case, the solder cover should be applied after all steps are complete.

Beispiel 5Example 5

Weiter wird in der o. g. Ausführungsform 3 das Maskieren durch Photolithographie durchgeführt, wobei eine photosensi­ tive Abdeckung verwendet wird. Jedoch bewirkt die Erfindung einen ähnlichen Effekt bei Durchführung der Maskierung über eine Aufbringbehandlung mittels Siebdruck.Further, in the above embodiment 3, masking is performed by photolithography using a photosensitive cover. However, the invention has a similar effect when the masking is carried out by a screen printing application treatment.

Wie oben angegeben, ist gemäß dieser Erfindung das Verfahren zur Herstellung einer Leiterplatte geeignet, wobei die Ver­ drahtungsmuster auf dem Substrat gebildet werden, die feinen Kontaktierungen der Verdrahtungsmuster mit einer ersten Ab­ deckmaske bedeckt werden, die erste Stromlos-Lötbeschichtung auf der freien Durchgangsbohrung und den Kontaktierungen für Montageteile des Verdrahtungsmusters durchgeführt wird, die erste Abdeckungsmaske abgetrennt wird, die Durchgangsbohrung und die Kontaktierungen für Montageteile mit der zweiten Abdeckungsmaske abgedeckt werden, die zweite Stromlos-Löt­ beschichtung durchgeführt wird, wobei die zweite Lötlegie­ rungsschicht an den feinen Kontaktierungen abgeschieden wird, deren Dicke größer ist als diejenige der ersten Lötlegie­ rungsschicht, die an der Durchgangsbohrung und den Kontaktie­ rungen zur Befestigung von Teilen abgeschieden wird, wobei schließlich die zweite Abdeckschicht abgetrennt wird. Damit ist es sogar dann, wenn eine dickere Lötschicht auf den fei­ nen Kontaktierungen durch die Stromlos-Lötbeschichtung gebil­ det wird, einfach, eine minimale Kupferdicke zu schaffen, die für die Durchgangsbohrung notwendig ist, da die Abnahme der Kupferbeschichtungsdicke der Durchgangsbohrung klein ist, so daß eine Leiterplatte mit einer ausreichenden thermischen Ermüdungswiderstandsfähigkeit geschaffen werden kann. Als weiterer Effekt dieser Erfindung ist es möglich, eine Leiter­ platte zu schaffen, die eine exzellente Zuverlässigkeit beim eigentlichen Montagebetrieb aufweist, verglichen mit derjeni­ gen eines Kupferdurchgangsbohrungssubstrats, da eine Schicht auf der Durchgangsbohrung, den Kontaktierungen zur Befesti­ gung von Teilen oder dgl. gebildet ist, die zur Aufrechter­ haltung einer Lötbenetzungsfähigkeit ausreicht.As stated above, the method according to this invention is suitable for the production of a printed circuit board, the Ver wire patterns are formed on the substrate, the fine Contacting the wiring pattern with a first Ab cover mask, the first electroless solder coating on the free through hole and the contacts for Mounting parts of the wiring pattern is carried out first cover mask is separated, the through hole and the contacts for assembly parts with the second Cover mask to be covered, the second de-energized solder coating is carried out, the second solder alloy layer is deposited on the fine contacts, the thickness of which is greater than that of the first solder alloy layer on the through hole and the contact is deposited for fastening parts, whereby finally the second cover layer is separated. In order to it is even when a thicker layer of solder on the fei Contact made by the electroless solder coating det, easy to create a minimum copper thickness that is necessary for the through hole, since the decrease in Copper coating thickness of the through hole is small, so that a circuit board with sufficient thermal Fatigue resistance can be created. As further effect of this invention it is possible to use a ladder to create plate that has excellent reliability when  actual assembly operation compared to that against a copper through hole substrate because of a layer on the through hole, the contacts for fastening supply of parts or the like. Is formed for upright maintaining a solder wetting ability is sufficient.

Beispiel 6Example 6

Im folgenden wird eine Erläuterung der Ausführungsform 6 die­ ser Erfindung mit Bezug auf die Zeichnungen gegeben.In the following, an explanation will be given of Embodiment 6 of this invention with reference to the drawings.

Fig. 13 ist ein Flußdiagramm, das den Ablauf eines Verfahrens zur Herstellung einer Leiterplatte gemäß einer sechsten Aus­ führungsform dieser Erfindung zeigt. Fig. 13 is a flow chart of a method for manufacturing a circuit board according to a sixth imple mentation of this invention, showing the flow.

An einer Leiterplatte, die mit Muster gebildet und mit einer Lötabdeckung überzogen ist, wird zuerst eine Stromlos-Kupfer­ beschichtung auf Teilen durchgeführt, die eine Stromlos-Löt­ beschichtung benötigen, wie die Kupferfußkontaktierungs­ muster, die Durchgangsbohrung und dgl. Die Stromlos-Kupferbe­ schichtungsschicht, die hierzu notwendig ist, dient als Elek­ tronenversorgungsquelle zur Abscheidung einer Stromlos-Löt­ beschichtungsschicht. Somit wird keine besonders ausgezeich­ nete physikalische Eigenschaft für die Stromlos-Kupferbe­ schichtungsschicht benötigt.On a circuit board that is formed with a pattern and with a Solder cover is coated, first a copper is de-energized coating carried out on parts that have an electroless solder need coating, like the copper foot contact pattern, the through hole and the like. The Stromlos-Kupferbe Layering layer, which is necessary for this, serves as elec Trone supply source for the deposition of a currentless solder coating layer. So none is particularly distinguished nete physical property for the electroless copper layered layer needed.

Weiter ist es nicht notwendig, daß die Schicht vollständig ist. Demgemäß reicht eine Stromlos-Kupferbeschichtung mit granularem oder puderartigem Niederschlag. Eine Verunreini­ gungen enthaltende Kupferschicht reicht ebenfalls aus.Furthermore, it is not necessary that the layer be complete is. Accordingly, an electroless copper coating is sufficient granular or powdery precipitate. A mess copper layer containing sufficient is also sufficient.

Eine alkalische Stromlos-Kupferbeschichtung mit Formaldehyd als Deoxidator wird im allgemeinen entsprechend der Badtem­ peratur in eine Niedrigtemperatur- (15-25°C) Dünnbeschich­ tungsart, Mitteltemperatur- (35-55°C) Hochbeschichtungsraten­ art und eine Hochtemperatur (60-70°C) mit besonderen physi­ kalischen Eigenschaften (für Zusätze) klassifiziert. Keine besonderen Anforderungen werden für die Stromlos-Kupferbe­ schichtungslösung benötigt, die bei diesen Ausführungsformen verwendet wird. Jede Art von Stromlos-Kupferbeschichtungs­ lösung kann verwendet werden. Um jedoch die Beschichtung in einer kurzen Zeit abzuschließen, wird eine Hochbeschichtungs­ ratenart mit mittlerer Temperatur bevorzugt. Hinsichtlich der Beschichtungsrate ist es möglich, mit einer Rate von ungefähr 5 µm pro Stunde bei der Mitteltemperatur-Hochbeschichtungs­ ratenart und 2-3 µm pro Stunde bei der Hochtemperaturart mit besonderen physikalischen Eigenschaften abzuscheiden. Ein Beispiel der Zusammensetzung der Stromlos-Kupferbeschich­ tungslösung für eine mittlere Temperatur-Hochbeschichtungs­ ratenart wird wie folgt angegeben.An alkaline electroless copper coating with formaldehyde as a deoxidizer is generally according to the bath temperature in a low temperature (15-25 ° C) thin coat type of processing, medium temperature (35-55 ° C) high coating rates kind and a high temperature (60-70 ° C) with special physi classified cal cal properties (for additives). No special requirements are for the electroless copper  Layering solution needed in these embodiments is used. Any type of electroless copper plating solution can be used. However, to get the coating in completing a short time becomes a high coating rate type preferred with medium temperature. With regard to the Coating rate is possible at a rate of approximately 5 µm per hour for medium temperature high coating rate type and 2-3 µm per hour with the high temperature type special physical properties. A Example of the composition of the electroless copper coating solution for a medium high temperature coating rate type is specified as follows.

CuSO4: 0,06 Mol,
HCHO: 0,20 Mol,
NaOH: 0,22 Mol,
EDTA: 0,12 Mol,
Stabilisierer: sehr kleine Menge,
pH: 12 bis 12,5,
Temperatur: 60°C.
CuSO 4 : 0.06 mol,
HCHO: 0.20 mole,
NaOH: 0.22 mol,
EDTA: 0.12 mol,
Stabilizer: very small amount,
pH: 12 to 12.5,
Temperature: 60 ° C.

In bezug auf den Aktivierungsschritt vor der Stromlos-Kupfer­ beschichtung werden entsprechende Behandlungen zum Reinigen (säurehaltige Reinigungslösung, 40°C, 5 Minuten), Softätzen (Sulfonsäure/Wasserstoffperoxid Ätzmittel, 40°C, 30 Sekunden) und Beizen (5% Sulfonsäure, 25°C, 1 Minute) durchgeführt. Nachfolgend wird die Leiterplatte in eine Stromlos-Kupferbe­ schichtungslösung eingetaucht. Bei diesem Beispiel wird die Stromlos-Kupferbeschichtung bei 60°C über 3 Stunden durchge­ führt, wobei das o. g. Stromlos-Kupferbeschichtungsbad ver­ wendet wird. Als Ergebnis wird unter den vorgenannten Bedin­ gungen eine Kupferschicht mit einer Dicke von 14 µm geschaf­ fen.Regarding the activation step before the electroless copper appropriate treatments for cleaning (acidic cleaning solution, 40 ° C, 5 minutes), soft etching (Sulfonic acid / hydrogen peroxide etchant, 40 ° C, 30 seconds) and pickling (5% sulfonic acid, 25 ° C, 1 minute). Subsequently, the circuit board is placed in an electroless copper cup layered solution immersed. In this example the Electroless copper plating at 60 ° C for 3 hours leads, the above. Electroless copper plating bath ver is applied. As a result, under the aforementioned conditions a copper layer with a thickness of 14 µm was created fen.

Als nächstes wird die Stromlos-Lötbeschichtung durchgeführt. Als Aktivierung vor der Stromlos-Lötbeschichtung wird ein Beizen (5% Sulfonsäure, 25°C, 1 Minute) durchgeführt. Nach­ folgend wird das Teil in eine Stromlos-Lötbeschichtungslösung eingetaucht. Die Stromlos-Lötbeschichtungslösung, deren Hauptkomponenten Zinn (0,1 Mol), Blei (0,01 Mol), organische Sulfonsäure (0,2 Mol) und Thiocarbamid (2 Mol) sind, wird verwendet. Die Beschichtung wird bei 70°C über 15 Minuten durchgeführt. Fig. 3 zeigt eine Beziehung zwischen der Beschichtungsdicke und der Beschichtungszeit für den Fall, bei dem eine Lötlegierung auf einem Kupfermuster einer Leiterplatte abgeschieden wird. Gemäß Fig. 3 nimmt die Be­ schichtungsdicke mit der Beschichtungszeit zu. Als Ergebnis wird eine Lötschicht mit einer Dicke von ungefähr 12 µm unter den vorgenannten Bedingungen geschaffen. Wie in der herkömm­ lichen Technologie, wird eine Kupferschicht mit einer Dicke von 0,85 µm in der Beschichtungslösung gelöst, um eine Lötle­ gierungsschicht mit einer Dicke von 1 µm abzuscheiden. Damit muß eine Kupferdicke von 10,2 µm im Beschichtungsbad gelöst werden, um eine Lötlegierungsschicht mit einer Dicke von 12 µm wie oben beschrieben zu schaffen. Bei diesem Beispiel wird jedoch eine Kupferbeschichtungsschicht mit einer Dicke von 10 µm geschaffen, wie oben beschrieben ist. Damit kann die Kupferbeschichtung die Abnahme der Kupferschichtdicken durch die Stromlos-Lötbeschichtung kompensieren. Somit wird die Abnahme der Kupferschichtdicken an den Kupferfußkontak­ tierungsmustern und der Durchgangsbohrung verhindert.Next, the electroless solder coating is carried out. Pickling (5% sulfonic acid, 25 ° C, 1 minute) is carried out as activation before the electroless solder coating. After the part is immersed in an electroless solder coating solution. The electroless solder coating solution, the main components of which are tin (0.1 mol), lead (0.01 mol), organic sulfonic acid (0.2 mol) and thiocarbamide (2 mol), is used. The coating is carried out at 70 ° C for 15 minutes. Fig. 3 shows a relationship between the coating thickness and the coating time in the case where a solder alloy is deposited on a copper pattern of a circuit board. Referring to FIG. 3, the loading takes coating thickness increases with the coating time. As a result, a solder layer approximately 12 µm thick is created under the above conditions. As in the conventional technology, a copper layer with a thickness of 0.85 µm is dissolved in the coating solution to deposit a solder alloy layer with a thickness of 1 µm. This means that a copper thickness of 10.2 µm must be dissolved in the coating bath in order to create a solder alloy layer with a thickness of 12 µm as described above. In this example, however, a copper plating layer with a thickness of 10 µm is created as described above. The copper coating can thus compensate for the decrease in copper layer thicknesses due to the electroless solder coating. The reduction in the copper layer thicknesses on the copper foot contacting patterns and the through hole is thus prevented.

Beispiel 7Example 7

Beim o. g. Beispiel 6 werden die Stromlos-Kupferbeschichtung und die Stromlos-Lötbeschichtung an einem Substrat, das mit einer Lötabdeckung bestrichen ist, durchgeführt. Jedoch kann die Stromlos-Lötbeschichtung an einem Substrat, das nicht mit einer Lötabdeckung bestrichen ist, in einer ähnlichen Ar­ beitsweise durchgeführt werden. In diesem Fall wird, wie in einem Flußdiagramm gemäß Fig. 14 gezeigt, eine Oberflächen­ konditionierung nach der Stromlos-Kupferbeschichtung durchge­ führt, wobei die Lötabdeckung aufgebracht ist und nachfolgend die Stromlos-Lötbeschichtung durchgeführt wird. In the above example 6, the electroless copper coating and the electroless solder coating are carried out on a substrate which is coated with a solder cover. However, the electroless solder coating on a substrate that is not coated with a solder cover can be performed in a similar manner. In this case, as shown in a flowchart shown in FIG. 14, surface conditioning is performed after the electroless copper plating, with the solder cover applied, and then the electroless solder plating is performed.

Beispiel 8Example 8

Weiter wird in den obigen Beispielen die alkalische Stromlos- Kupferbeschichtungslösung mit Formaldehyd als Oxid verwendet. Jedoch kann als Stromlos-Kupferbeschichtungslösung eine säurehaltige Stromlos-Kupferbeschichtungslösung mit hypophos­ phorige Säure als Deoxidator verwendet werden. Bei der alka­ lischen Lösung ist die Art der Lötabdeckung, die bei der Leiterplatte verwendet werden kann, beschränkt. Jedoch kann bei der säurehaltigen Lösung eine normale Lötabdeckung ver­ wendet werden, was vorteilhaft ist. Ein Beispiel der Zusam­ mensetzung der säurehaltigen Stromlos-Kupferbeschichtungs­ lösung wird nachfolgend angegeben.In the examples above, the alkaline currentless Copper plating solution with formaldehyde used as the oxide. However, as an electroless copper plating solution, a acidic electroless copper plating solution with hypophos phorous acid can be used as a deoxidizer. At the alka The solution is the type of soldering cover that is used in the PCB can be used limited. However, can with the acidic solution, a normal solder cover ver be applied, which is advantageous. An example of the Set the acidic electroless copper coating solution is given below.

CuCl2: 0,06 Mol,
HEEDTA: 0,074 Mol,
NaH2PO2·H2O: 0,34 Mol,
pH: 5 bis 7,
Temperatur: 60°C.
CuCl 2 : 0.06 mol,
HEEDTA: 0.074 mol,
NaH 2 PO 2 .H 2 O: 0.34 mol,
pH: 5 to 7,
Temperature: 60 ° C.

Beispiel 9Example 9

Obwohl keine Beschreibung über den Zustand der Leiterplatte in den o. g. Ausführungsformen bei der Stromlos-Lötbeschich­ tung abgegeben wurde, wird die Beschichtung durchgeführt, während die Leiterplatte in Ruhe ist oder fortwährend hin- und hergeschwenkt wird. Vorzugsweise wird die fortwährende Schwenkbewegung mit einer Schwenkfrequenz von ungefähr 1 bis 10mal pro Minute und mit einer Schwenkgeschwindigkeit von 0,5 m/Minute oder weniger durchgeführt. Weiter wird die Schwenkrichtung in einer Richtung, die parallel zu der Fläche der Leiterplatte ist, bevorzugt.Although no description of the condition of the circuit board in the above Embodiments in the electroless solder coating the coating is carried out, while the circuit board is at rest or continuously and is swung here. Preferably, the ongoing Swivel movement with a swivel frequency of approximately 1 to 10 times a minute and with a swiveling speed of 0.5 m / minute or less. The will continue Swivel direction in a direction that is parallel to the surface the printed circuit board is preferred.

Fig. 15 ist eine Kennlinie, welche die Beziehung zwischen der Lötmitteldicke einer Stromlos-Lötbeschichtung und einer Um­ rührintensität der Beschichtungslösung zeigt. Die hierbei gezeigte Umrührintensität gibt die Schwenkgeschwindigkeit der Leiterplatte an, die als Material für die Beschichtung dient. Fig. 15 is a characteristic curve showing the relationship between the solder thickness of an electroless solder coating and a stirring intensity of the coating solution. The stirring intensity shown here indicates the swiveling speed of the circuit board, which serves as the material for the coating.

Gemäß Fig. 15 wird die Lötmitteldicke der Stromlos-Lötbe­ schichtung beträchtlich durch die Schwenkgeschwindigkeit be­ einflußt. Die Lötmitteldicke wächst bis zu einer bestimmten Bedingung proportional zur Umrührintensität von bis zu 2 m/Minute in diesem Fall. Ab einer Umrührintensität von 2 m/Minute oder mehr bleibt die Beschichtungsdicke konstant, ungeachtet der Umrührintensität, da der Umrühreffekt, der zur Versorgung mit Ionen führt, eine Sättigung aufweist. Die Be­ schichtung wird normalerweise unter Umrührintensitätbedingun­ gen durchgeführt, bei der eine konstante Beschichtungsdicke ungeachtet der Umrührintensität geschaffen wird.Referring to FIG. 15, the solder thickness of the electroless Lötbe coating is considerably influenced by the swing speed be. Up to a certain condition, the solder thickness increases proportionally to the stirring intensity of up to 2 m / minute in this case. From a stirring intensity of 2 m / minute or more, the coating thickness remains constant, regardless of the stirring intensity, since the stirring effect that leads to the supply of ions is saturated. The coating is normally carried out under stirring intensity conditions, in which a constant coating thickness is created regardless of the stirring intensity.

Die Fig. 16A und 16B sind Kennlinien, die eine Beziehung zwi­ schen der Mustergröße von Kupfer zeigt, das mit einer Strom­ los-Lötbeschichtung versehen werden soll, und der Lötmittel­ dicke einer Stromlos-Lötbeschichtung. Die Lötmitteldicke der Stromlos-Lötbeschichtung wird beträchtlich durch die Muster­ größe beeinflußt. Je kleiner die Mustergröße, desto größer die Lötmitteldicke. Diese Tendenz verändert sich mehr oder weniger mit der Umrührintensität. Durch Vergleichen eines Falles, bei dem die Beschichtung durchgeführt wird, während das Substrat in Ruhe befindlich ist (gezeigt in Fig. 16B), und einem Fall, bei dem das Substrat bei einer Schwenkgeschwin­ digkeit von 2 m/Minute beschichtet wird, wobei die Wirkung der Umrührintensität "gesättigt" ist (wie in Fig. 16A darge­ stellt), zeigt sich ein beträchtlicher Einfluß der Muster­ größe in dem Fall, bei dem die im Ruhezustand befindliche Leiterplatte beschichtet wird, verglichen mit dem Schwenk­ fall. Wenn die Leiterplatte beschichtet wird, während sie sich in Ruhe befindet, beträgt die Beschichtungsdicke für eine Mustergröße von 0,5 mm oder weniger ungefähr das Zwei- bis Dreifache der Beschichtungsdicke der Mustergröße von 1 mm oder mehr, wobei die Beschichtung unter den gleichen Bedin­ gungen durchgeführt wird. Wie oben erwähnt, ist die Diffusion der Ionen von wesentlichem Einfluß, da die Beschichtungsdicke bei der Stromlos-Lötbeschichtung beträchtlich durch das Umrühren der Beschichtungslösung und der Mustergröße beein­ flußt wird. Das heißt, je kleiner die Mustergröße ist, desto leichter geht die Diffusion der Ionen vonstatten, und eine größere Beschichtungsdicke kann leicht geschaffen werden. Figs. 16A and 16B are characteristic curves showing a relationship Zvi rule of the pattern size of copper is to be provided with a power los-solder coating, and the solder thickness of an electroless solder coating. The solder thickness of the electroless solder coating is considerably influenced by the pattern size. The smaller the pattern size, the larger the solder thickness. This tendency changes more or less with the intensity of stirring. By comparing a case in which the coating is carried out while the substrate is at rest (shown in Fig. 16B) and a case in which the substrate is coated at a swing speed of 2 m / minute, the effect the stirring intensity is "saturated" (as shown in Fig. 16A Darge), shows a considerable influence of the pattern size in the case in which the circuit board is idle coated, compared to the pivot case. When the circuit board is coated while it is at rest, the coating thickness for a pattern size of 0.5 mm or less is approximately two to three times the coating thickness of the pattern size of 1 mm or more, the coating under the same conditions is carried out. As mentioned above, the diffusion of the ions is of substantial influence, since the coating thickness in the electroless solder coating is considerably influenced by the stirring of the coating solution and the pattern size. That is, the smaller the pattern size, the easier the diffusion of the ions takes place, and a larger coating thickness can be easily created.

Wenn nun die Beschichtung mit der Stromlos-Lötbeschichtung durchgeführt wird, während sich die Leiterplatte in Ruhe be­ findet, wird das Oberflächenmuster der Leiterplatte mit einer dicken Ablagerung versehen, wogegen die Durchgangsbohrung mit einer dünnen Ablagerung versehen wird. Wenn die Stromlos-Löt­ beschichtung bei 70°C über 30 Minuten durchgeführt wird, wäh­ rend sich die Leiterplatte in Ruhe befindet, wird eine Löt­ mitteldicke von ungefähr 13 µm für Oberflächenmuster mit einer Größe von 110 µm geschaffen und ungefähr 5 µm für den Zentralteil der Durchgangsbohrung. Dies tritt wie oben er­ wähnt aus dem Grund auf, daß die Diffusion der Ionen klein ist, da der Oberflächenbereich der Durchgangsbohrung im Ver­ gleich zu demjenigen der Oberflächenmuster der Leiterplatte groß ist. Ein weiterer Grund liegt darin, daß es schwierig ist, einen weiteren Teil der Beschichtungslösung bzw. frische Beschichtungslösung in die Durchgangsbohrung einzubringen, wenn ein Teil der Beschichtungslösung innerhalb der Durch­ gangsbohrung verbraucht ist, da die Beschichtung durchgeführt wird, während sich die Leiterplatte, die das Material für die Beschichtung darstellt, in Ruhe befindet.Now if the coating with the electroless solder coating is carried out while the circuit board is at rest finds the surface pattern of the circuit board with a thick deposit, whereas the through hole with a thin deposit is provided. If the electroless solder coating is carried out at 70 ° C for 30 minutes While the circuit board is at rest, a solder is made average thickness of approximately 13 µm for surface patterns with created a size of 110 microns and about 5 microns for the Central part of the through hole. This occurs as above mentions for the reason that the diffusion of the ions is small is because the surface area of the through hole in Ver equal to that of the surface patterns of the circuit board is great. Another reason is that it is difficult is another part of the coating solution or fresh Bring coating solution into the through hole, if part of the coating solution within the through aisle bore is used up because the coating is carried out will while the circuit board that is the material for the Coating represents, is at rest.

Damit ist es am besten, die Beschichtung durchzuführen, wäh­ rend das Substrat stillsteht, wenn die Oberflächenmuster der Leiterplatte mit einer dicken Ablagerung und die Durchgangs­ bohrung mit einer dünnen Ablagerung versehen werden sollen. Jedoch kann es geschehen, daß eine Streuung in der Beschich­ tungsdicke abhängig von der Verteilung der Oberflächenmuster der Leiterplatte verursacht wird. Zur Lösung dieses Problems wird die Beschichtung unter fortwährendem Schwenken der Lei­ terplatte durchgeführt. Die Beschichtung kann ohne Streuung in der Beschichtungsdicke der Oberflächenmuster durchgeführt werden, indem der Leiterplatte mit einer Schwenkfrequenz von ungefähr 1 bis 10mal pro 1 Minute und einer Schwenkgeschwin­ digkeit von 0,5 m/Minute oder weniger in einer Richtung, die parallel mit der Oberfläche der Leiterplatte ist, geschwenkt wird, und zwischen Ruhezustand und Schwenkzustand abgewech­ selt wird.So it is best to do the coating while rend the substrate stops when the surface pattern of the Printed circuit board with a thick deposit and the passage bore should be provided with a thin deposit. However, there may be a scatter in the coating thickness depending on the distribution of the surface pattern the PCB is caused. To solve this problem the coating is continuously swirling the lei terplatte carried out. The coating can be spread without scatter carried out in the coating thickness of the surface samples be by the circuit board with a swing frequency of about 1 to 10 times per 1 minute and a swing speed speed of 0.5 m / minute or less in one direction is pivoted parallel to the surface of the circuit board  and alternated between the idle state and the swivel state rare.

Gemäß dem o. g. Beispiel 9 wird die Beschichtung bei der Stromlos-Lötbeschichtung durchgeführt, während sich die Lei­ terplatte in Ruhe befindet oder ständig hin- und herge­ schwenkt wird. Damit können die Oberflächenmuster der Leiter­ platte 1 mit einer dicken Ablagerung und die Durchgangsboh­ rung mit einer dünnen Ablagerung versehen werden. Obwohl bei der Stromlos-Lötbeschichtung die Kupferschicht um einen Be­ trag abnimmt, der ungefähr der Beschichtungsdicke entspricht, verschlechtert sich die Zuverlässigkeit der Leiterplatte nicht, da die Kupferschichtabnahme der Durchgangsbohrung sogar dann minimiert werden kann, wenn die Stromlos-Lötbe­ schichtung in starkem Ausmaß auf den Oberflächenmustern durchgeführt wird. Weiter bringt die vorliegende Erfindung einen wirtschaftlichen Effekt, wobei die Dicke der Kupfer­ schicht sogar dann minimiert werden kann, wenn eine Kupfer­ schicht vorhergehend abgeschieden worden ist, die eine Dicke aufweist, welche die Abnahmequantität infolge der Stromlos- Lötbeschichtung und dgl. kompensiert.According to Example 9 above, the coating is carried out in the electroless solder coating while the circuit board is at rest or is continuously pivoted back and forth. So that the surface pattern of the circuit board 1 can be provided with a thick deposit and the Durchgangssboh tion with a thin deposit. Although in the electroless solder coating, the copper layer decreases by an amount that corresponds approximately to the coating thickness, the reliability of the printed circuit board does not deteriorate, since the copper layer decrease in the through-hole can be minimized even if the electroless solder coating is applied to a large extent Surface patterns is performed. Further, the present invention brings an economical effect, and the thickness of the copper layer can be minimized even if a copper layer having a thickness that compensates for the decrease quantity due to the electroless solder coating and the like has been previously deposited.

Wie oben genannt umfaßt die vorliegende Erfindung gemäß einem Aspekt zumindest den Schritt der Bildung der Verdrahtungsmu­ ster und der Lötabdeckung, den Schritt der Durchführung der Stromlos-Kupferbeschichtung auf dem Kupferfußkontaktierungs­ muster und den Durchgangsbohrungen der Verdrahtungsmuster und den Schritt der Abscheidung der Lötlegierung, deren Hauptkom­ ponenten Zinn und Blei sind, auf den Verdrahtungsmustern mit­ tels Stromlos-Lötbeschichtung.As mentioned above, the present invention comprises according to one Aspect at least the step of forming the wiring mu ster and the solder cover, the step of performing the Electroless copper coating on the copper foot contact pattern and the through holes of the wiring pattern and the step of depositing the solder alloy, the main comm components are tin and lead, on the wiring patterns with Electroless solder coating.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfaßt die Erfindung zumindest die Schritte, daß die Verdrahtungsmu­ ster gebildet werden, die Stromlos-Kupferbeschichtung auf dem Kupferfußkontaktierungsmuster und der Durchgangsbohrung der Verdrahtungsmuster durchgeführt wird, die Lötabdeckung auf den Verdrahtungsmustern gebildet wird und die Lötlegierung, deren Hauptkomponenten Zinn und Blei sind, auf den Verdrah­ tungsmustern mittels Stromlos-Lötbeschichtung abgeschieden wird.According to another aspect of the present invention the invention at least the steps that the Wirungsmu ster are formed, the electroless copper plating on the Copper foot contact pattern and through hole of the Wiring pattern is performed, the solder cover on the wiring patterns and the solder alloy, the main components of which are tin and lead  tation patterns deposited by electroless solder coating becomes.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird die Stromlos-Lötbeschichtung bei den oben genannten zwei Möglichkeiten durchgeführt, während die Leiterplatte sich in Ruhe befindet oder ständig hin- und hergeschwenkt wird.According to another aspect of the present invention the electroless solder coating on the above two Possibilities performed while the PCB is in Is calm or is constantly swung back and forth.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung schei­ det bei den zwei obersten Möglichkeiten die Stromlos-Kupfer­ beschichtung die Kupferschicht mit einer Dicke ab, die gleich oder größer als eine Dicke ist, die einer Kupferschichtdicke entspricht, welche um die Stromlos-Lötbeschichtung vermindert ist.In another aspect of the present invention Electroless copper is used for the two top options coat the copper layer with a thickness equal to or greater than a thickness that is a copper layer thickness corresponds, which is reduced by the electroless solder coating is.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird die Stromlos-Kupferbeschichtung bei den zwei obersten Mög­ lichkeiten so durchgeführt, daß die Kupferschichtdicke des Verdrahtungsmusters nach der Stromlos-Lötbeschichtung bei etwa 25 µm verbleibt. Somit umfaßt die vorliegende Erfindung ein Verfahren zur Herstellung einer Leiterplatte, das in der Lage ist, eine Zuverlässigkeitsabnahme infolge der Dicken­ abnahme der Kupferschicht zu verhindern, die beim Durchführen der Stromlos-Lötbeschichtung auf dem Verdrahtungsmuster verursacht wird.According to another aspect of the present invention the electroless copper plating at the top two poss so that the copper layer thickness of the Wiring pattern after the electroless solder coating about 25 µm remains. Thus, the present invention encompasses a method of manufacturing a printed circuit board which in the Is capable of a decrease in reliability due to the thicknesses Prevent decrease in the copper layer when performing the electroless solder coating on the wiring pattern is caused.

Claims (12)

1. Verfahren zur Herstellung einer Leiterplatte, deren Verdrahtungsmusterteil (1) durch ein Stromlos-Lötbeschich­ tungsverfahren mit einer Lötlegierungsschicht (7) versehen ist, gekennzeichnet durch die Schritte:
Verdrahtungsmuster (1) werden auf einem Substrat (4) für die Leiterplatte gebildet;
ein erster Teil (1, 2), der einer Lötlegierungsbeschichtung bedarf, wird mit einer Isolierungsmaske (5) abgedeckt;
eine Stromlos-Beschichtung wird mit einem Metall, das nicht durch eine Stromlos-Lötbeschichtungslösung angegriffen wird, auf einem zweiten Teil (3) durchgeführt, der nicht mit der Isolierungsmaske (5) abgedeckt ist, wodurch eine Metallmaske (6) auf dem zweiten Teil gebildet wird;
die Isolierungsmaske (5) wird abgetrennt;
das Substrat (4) für die Leiterplatte wird in eine Lösung zur Stromlos-Lötbeschichtung eingetaucht, wodurch die Lötlegie­ rung auf dem ersten Teil (1, 2) abgeschieden wird, der nicht mit der Metallmaske (6) abgedeckt ist.
1. A method for producing a printed circuit board, the wiring pattern part ( 1 ) is provided with a soldering alloy layer ( 7 ) by an electroless solder coating process, characterized by the steps:
Wiring patterns ( 1 ) are formed on a substrate ( 4 ) for the printed circuit board;
a first part ( 1 , 2 ) which requires a solder alloy coating is covered with an insulation mask ( 5 );
electroless plating is performed on a second part ( 3 ) that is not attacked by an electroless solder coating solution that is not covered with the insulation mask ( 5 ), thereby forming a metal mask ( 6 ) on the second part becomes;
the isolation mask ( 5 ) is separated;
the substrate ( 4 ) for the printed circuit board is immersed in a solution for electroless solder coating, as a result of which the solder alloy is deposited on the first part ( 1 , 2 ), which is not covered with the metal mask ( 6 ).
2. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierungsmasken (5) photo­ sensitive Trockenfilmabdeckmittel oder photosensitive Trockentintenabdeckmittel sind und daß das Maskieren der Isolierungsmasken (5) durch Photolithographie durchgeführt wird.2. A method for producing a printed circuit board according to claim 1, characterized in that the insulation masks ( 5 ) are photosensitive dry film covering means or photosensitive dry ink covering means and that the masking of the insulation masks ( 5 ) is carried out by photolithography. 3. Verfahren zur Herstellung einer Leiterplatte nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das durch die Stromlos-Beschichtung abgeschiedene Metall Gold oder eine Goldlegierung oder Palladium oder eine Palladiumlegierung ist.3. Process for producing a printed circuit board according to a of claims 1 or 2, characterized in that by the electroless plating deposited metal or gold Gold alloy or palladium or a palladium alloy is. 4. Verfahren zur Herstellung einer Leiterplatte nach einem der Ansprüche 1 bis 3, gekennzeichnet durch den weiteren Schritt, daß eine auf feine Löcher der Metallmaske (6) niedergeschlagene Lötlegierung durch ein Schmelzverfahren nach dem Stromlos-Lötbeschichtungsschritt geschmolzen wird, wodurch die Löcher in der Metallmaske (5) mit der Lötlegierung gefüllt werden.4. A method for producing a printed circuit board according to one of claims 1 to 3, characterized by the further step that a solder alloy deposited on fine holes of the metal mask ( 6 ) is melted by a melting process after the electroless solder coating step, whereby the holes in the metal mask ( 5 ) be filled with the solder alloy. 5. Leiterplatte, deren Verdrahtungsmusterteil (1) mit einer Lötlegierungsschicht durch ein Stromlos-Lötbeschichtungsver­ fahren überzogen ist, dadurch gekennzeichnet, daß eine erste Dicke einer ersten Lötlegierungsschicht, die an Durchgangs­ bohrungen (3, 12) abgeschieden ist, kleiner ist als eine zweite Dicke einer zweiten Lötlegierungsschicht, die auf fei­ nen Kontaktierungen (1, 11) abgeschieden ist.5. Printed circuit board, the wiring pattern part ( 1 ) with a solder alloy layer is covered by a currentless solder coating method, characterized in that a first thickness of a first solder alloy layer which is deposited on through holes ( 3 , 12 ) is smaller than a second thickness a second solder alloy layer, which is deposited on fine contacts ( 1 , 11 ). 6. Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, daß die erste Dicke der ersten Lötlegierungsschicht, die an den Durchgangslöchern (3, 12) abgeschieden ist, nicht weniger als 0,1 µm und weniger als 10 µm beträgt und daß die zweite Dicke der zweiten Lötlegierungsschicht, die auf den feinen Kontaktierungen (1, 11) abgeschieden ist, nicht weniger als 10 µm beträgt. 6. Printed circuit board according to claim 5, characterized in that the first thickness of the first solder alloy layer, which is deposited at the through holes ( 3 , 12 ), is not less than 0.1 µm and less than 10 µm and that the second thickness of the second Solder alloy layer, which is deposited on the fine contacts ( 1 , 11 ), is not less than 10 microns. 7. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 5, deren Verdrahtungsmusterteil (11) mit einer Lötlegierungsschicht (17) durch ein Stromlos-Lötbeschich­ tungsverfahren versehen ist, dadurch gekennzeichnet, daß:
Verdrahtungsmuster (11) auf einem Substrat (10) für die Leiterplatte gebildet werden;
die Kontaktierungen (11) mit ersten Abdeckmasken (14) abge­ deckt werden;
eine erste Stromlos-Lötbeschichtung an zugänglichen Durch­ gangslöchern (12) durchgeführt wird, wodurch eine erste Löt­ legierungsschicht (15) gebildet wird;
die ersten Abdeckmasken (14) abgetrennt werden;
die Durchgangsbohrungen (12) mit zweiten Abdeckmasken (16) abgedeckt werden;
eine zweite Stromlos-Lötbeschichtung auf den feinen Kontak­ tierungen (11) durchgeführt wird, wodurch eine zweite Lötle­ gierungsschicht (17) auf den feinen Kontaktierungen gebildet wird, wobei eine erste Dicke der ersten Lötlegierungsschicht (15), die auf den Durchgangslöchern (12) abgeschieden ist, kleiner ist als die zweite Dicke der zweiten Lötlegierungs­ schicht (17), die auf den feinen Kontaktierungen (11) abge­ schieden ist; und daß
die zweiten Abdeckmasken (16) abgetrennt werden.
7. A method for producing a printed circuit board according to claim 5, the wiring pattern part ( 11 ) with a solder alloy layer ( 17 ) is provided by an electroless solder coating process, characterized in that:
Wiring patterns ( 11 ) are formed on a substrate ( 10 ) for the circuit board;
the contacts ( 11 ) are covered with first cover masks ( 14 );
a first electroless solder coating is carried out on accessible through holes ( 12 ), whereby a first solder alloy layer ( 15 ) is formed;
the first masking ( 14 ) are separated;
the through holes ( 12 ) are covered with second masking ( 16 );
a second electroless solder coating is performed on the fine contacts ( 11 ), whereby a second solder alloy layer ( 17 ) is formed on the fine contacts, a first thickness of the first solder alloy layer ( 15 ) being deposited on the through holes ( 12 ) is smaller than the second thickness of the second solder alloy layer ( 17 ) which is deposited on the fine contacts ( 11 ); and that
the second masking ( 16 ) are separated.
8. Verfahren zur Herstellung einer Leiterplatte, deren Verdrahtungsmusterteil (1, 11) mit einer Lötlegierungsschicht (7, 17) durch ein Stromlos-Lötbeschichtungsverfahren versehen ist, dadurch gekennzeichnet, daß:
Verdrahtungsmuster (1, 11) und Lötabdeckungen auf einem Sub­ strat (1, 10) für eine Leiterplatte gebildet werden;
eine Stromlos-Kupferbeschichtung auf Kupferfußkontaktierungs­ mustern und Durchgangsbohrungen (3, 12) auf dem Verdrahtungs­ muster durchgeführt werden; und daß
eine Lötlegierung auf den Kupferfußkontaktierungsmustern und den Durchgangslöchern (3, 12) durch eine Stromlos-Lötbe­ schichtung abgeschieden wird.
8. A method for producing a printed circuit board, the wiring pattern part ( 1 , 11 ) with a solder alloy layer ( 7 , 17 ) is provided by an electroless solder coating process, characterized in that:
Wiring patterns ( 1 , 11 ) and solder covers are formed on a sub strate ( 1 , 10 ) for a printed circuit board;
an electroless copper coating on copper foot contacting patterns and through holes ( 3 , 12 ) on the wiring pattern are performed; and that
a solder alloy is deposited on the copper base contact patterns and the through holes ( 3 , 12 ) by an electroless solder coating.
9. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, daß, nachdem die Verdrahtungsmuster (1, 11) auf dem Substrat (1, 10) für die Leiterplatte gebildet sind und die Stromlos-Kupfer­ beschichtung auf den Verdrahtungsmustern durchgeführt ist, die Lötabdeckungen gebildet werden und die Lötlegierung auf den Verdrahtungsmustern (1, 11) abgeschieden wird, die nicht mit der Lötabdeckung abgedeckt sind.9. A method for producing a printed circuit board according to claim 8, characterized in that after the wiring pattern ( 1 , 11 ) on the substrate ( 1 , 10 ) for the printed circuit board and the electroless copper coating is carried out on the wiring patterns, which Solder covers are formed and the solder alloy is deposited on the wiring patterns ( 1 , 11 ) that are not covered with the solder cover. 10. Verfahren zur Herstellung einer Leiterplatte nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß eine er­ ste Dicke einer Kupferschicht, die durch die Stromlos-Kupfer­ beschichtung geschaffen ist, nicht geringer ist als eine zweite Dicke der Kupferschicht, die durch die Stromlos-Lötbe­ schichtung vermindert ist.10. Process for producing a printed circuit board according to a of claims 8 or 9, characterized in that he most thickness of a copper layer by the electroless copper coating is created, is no less than one second thickness of the copper layer caused by the electroless solder stratification is reduced. 11. Verfahren zur Herstellung einer Leiterplatte nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Stromlos-Kupferbeschichtung derart durchgeführt wird, daß die Dicke der Kupferschicht der Verdrahtungsmuster von 25 µm aufrechterhalten wird.11. Process for producing a printed circuit board according to a of claims 8 to 10, characterized in that the Electroless copper plating is carried out such that the Thickness of the copper layer of the wiring pattern of 25 µm is maintained. 12. Verfahren zur Herstellung einer Leiterplatte, deren Verdrahtungsmusterteil (1, 11) mit einer Lötlegierungsschicht durch ein Stromlos-Lötbeschichtungsverfahren versehen ist, dadurch gekennzeichnet, daß die Stromlos-Lötbeschichtung durchgeführt wird, während ein Substrat (1, 10) für die Leiterplatte im Ruhezustand ist oder fortwährend oder intermittierend in einer Beschichtungslösung hin- und herbewegt wird.12. A method for producing a printed circuit board, the wiring pattern part ( 1 , 11 ) is provided with a solder alloy layer by an electroless solder coating method, characterized in that the electroless solder coating is carried out while a substrate ( 1 , 10 ) for the circuit board in the idle state is or is continuously or intermittently moved back and forth in a coating solution.
DE19934311266 1992-04-13 1993-04-06 Electroless solder plated circuit board mfg. process - avoids copper@ layer attack by solder plating soln. Ceased DE4311266A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9263492 1992-04-13
JP14651292A JPH06224543A (en) 1992-05-11 1992-05-11 Printed circuit board and manufacture thereof
JP5214093A JPH0613733A (en) 1992-04-13 1993-03-12 Manufacture of printed wiring board

Publications (1)

Publication Number Publication Date
DE4311266A1 true DE4311266A1 (en) 1993-10-14

Family

ID=27294559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934311266 Ceased DE4311266A1 (en) 1992-04-13 1993-04-06 Electroless solder plated circuit board mfg. process - avoids copper@ layer attack by solder plating soln.

Country Status (1)

Country Link
DE (1) DE4311266A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10018025A1 (en) * 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Production of solderable surface on circuit carriers in circuit board manufacture comprises preparing a dielectric substrate having copper structures, producing solderable surfaces, and forming functional surfaces in functional regions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322165A1 (en) * 1983-06-21 1985-01-03 Wilhelm Reisgies Kg, 5090 Leverkusen Solar collector
JPH01290774A (en) * 1988-05-18 1989-11-22 Hiroshi Kido Electroless soldering bath
DE4001876A1 (en) * 1989-01-24 1990-07-26 Okuno Chem Ind Co Bath for electroless tin plating - contg. alkane sulphonic acid or alkanol sulphonic acid, tin salt and lead salt of alkane sulphonic acid and thiourea
JPH02301183A (en) * 1989-05-15 1990-12-13 Toshiba Corp Manufacture of mounting type circuit component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322165A1 (en) * 1983-06-21 1985-01-03 Wilhelm Reisgies Kg, 5090 Leverkusen Solar collector
JPH01290774A (en) * 1988-05-18 1989-11-22 Hiroshi Kido Electroless soldering bath
DE4001876A1 (en) * 1989-01-24 1990-07-26 Okuno Chem Ind Co Bath for electroless tin plating - contg. alkane sulphonic acid or alkanol sulphonic acid, tin salt and lead salt of alkane sulphonic acid and thiourea
JPH02301183A (en) * 1989-05-15 1990-12-13 Toshiba Corp Manufacture of mounting type circuit component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10018025A1 (en) * 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Production of solderable surface on circuit carriers in circuit board manufacture comprises preparing a dielectric substrate having copper structures, producing solderable surfaces, and forming functional surfaces in functional regions
US6698648B2 (en) 2000-04-04 2004-03-02 Atotech Deutschland Gmbh Method for producing solderable and functional surfaces on circuit carriers

Similar Documents

Publication Publication Date Title
DE69125233T2 (en) Process for the production of printed circuits
DE69218892T2 (en) Complexing agent for tin plating by the exchange method
EP0361193B1 (en) Circuit board with an injection-moulded substrate
DE10050862C2 (en) Bath and method for electroless deposition of silver on metal surfaces
DE3016132C2 (en) Process for the production of printed circuits resistant to heat shock
DE3421988C2 (en)
DE69025500T2 (en) Process for producing a copper-clad laminate
DE69930970T2 (en) MULTILAYER PRINTED PCB AND ITS MANUFACTURING METHOD
DE3421989A1 (en) METHOD FOR METALLIZING CERAMIC SURFACES
DE1521436B2 (en) Process for the production of printed circuits or the like applied to insulating material
DE1078197B (en) Printed circuit
DE69432591T2 (en) MATERIAL FOR PCB WITH BARRIER LAYER
DE102007045794A1 (en) Adhesion promoter for bonding a resin to a sheet of copper or copper alloy comprises a metal layer with a coralloidal structure formed by aggregation of copper or copper alloy particles
DE102009005691A1 (en) Electrically conductive layer, laminate using same and manufacturing method therefor
DE19740431C1 (en) Metallising non-conductive substrate regions especially circuit board hole walls
DE69217183T2 (en) Procedure for extending the usability of a metallization bath using the exchange method
DE10236201A1 (en) Process for removing dirt from through holes
DE3008434C2 (en)
EP1245697A2 (en) Process for electroles silver plating
DE3815569A1 (en) Method for the selective deposition of a conductive material in the fabrication of integrated circuits
DE2725096A1 (en) PROCESS FOR PREPARING THE SURFACE OF A DIELECTRIC MATERIAL FOR THE ELECTRONIC APPLICATION OF METAL COATINGS
DE19622971A1 (en) Semiconductor device for SMT and mfg. method
EP0185303A2 (en) Electrically conducting copper layers and process for their production
EP1163827A1 (en) Method for producing solderable and functional surfaces on circuit carriers
DE4201129A1 (en) Palladium-coated printed wiring boards - for integrated circuits, with improved solderability

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection