DE4231002C2

DE4231002C2 - Multiprocessor system with shared memory

Info

Publication number: DE4231002C2
Application number: DE19924231002
Authority: DE
Inventors: Ulrich Brandt; Norbert Kropsch
Original assignee: Wincor Nixdorf International GmbH
Current assignee: Wincor Nixdorf International GmbH
Priority date: 1991-09-27
Filing date: 1992-09-16
Publication date: 1994-08-04
Anticipated expiration: 2012-09-17
Also published as: DE4231002A1

Description

Die Erfindung bezieht sich auf ein Multiprozessorsystem mit gemeinsamem Speicher entsprechend dem Oberbegriff des Patentanspruches 1.The invention relates to a multiprocessor system with shared memory according to the preamble of Claim 1.

Multiprozessorsysteme zeichnen sich gegenüber Monopro zessorsystemen durch höhere Verarbeitungsleistungen, Zuverlässigkeit und Verfügbarkeit aus. Auch sind sie an unterschiedliche Leistungsanforderungen leichter anpaßbar. Die Hardwareorganisation solcher Multiprozessorsysteme wird dabei in erster Linie durch das die Speichereinheiten und die Prozessoren miteinander verbindende Netzwerk oder Kommunikationssystem bestimmt.Multiprocessor systems stand out compared to Monopro processor systems due to higher processing performance, Reliability and availability. They are also on different performance requirements easier to adapt. The hardware organization of such multiprocessor systems is primarily through the storage units and network connecting the processors or Communication system determined.

Durch die ältere europäische Patentanmeldung EP 0 477 406-A1 ist bereits ein Multiprozessorsystem bekannt, das aus gehend von einem Monoprozessorsystem ohne große Vor leistung in einem vorgegebenen Rahmen erweiterbar ist und das die gleichzeitige Herstellung von unabhängigen Übertragungswegen und damit eine leistungssteigernde Parallelarbeit bei hoher Zuverlässigkeit mit nur geringem Aufwand zuläßt, indem entsprechend an sich bekannter Maßnahmen der Nachrichtenvermittlungs- und -übertragungs technik die einzelnen Einheiten eines Monoprozessorsystems jeweils sternförmig über bidirektionale Übertragungskanäle an einen Verbindungsknoten angeschlossen und die Verbin dungsknoten über Verbindungskanäle in Form von ebenfalls bidirektionalen Übertragungskanälen miteinander verbunden sind, die so das Sternnetz eines jeden Verbindungsknotens erweitern. Through the older European patent application EP 0 477 406-A1 a multiprocessor system is already known which consists of going from a monoprocessor system with no big deal performance can be expanded within a given framework and that the simultaneous production of independent Transmission routes and thus a performance-enhancing Parallel work with high reliability with little Allows effort by correspondingly known per se Communication and transmission measures technology the individual units of a monoprocessor system each star-shaped via bidirectional transmission channels connected to a connection node and the connector connection nodes via connection channels in the form of also bidirectional transmission channels interconnected that are the star network of each connection node expand.

In jedem Verbindungsknoten können im Gegensatz zu einem Bussystem mehrere Übertragungswege gleichzeitig durch geschaltet werden. Außerdem können ausgehend von einem Monoprozessorsystem mit einem Prozessor, einer Speicher einheit und einem Ein-/Ausgabesystem an einem Verbin dungsknoten durch Vorhaltung weiterer Übertragungskanäle als Verbindungskanäle zu anderen Verbindungsknoten Er weiterungen im Rahmen eines Multiprozessorsystems ohne große Vorleistung vorgenommen werden, da weitere Verbin dungsknoten erst im Rahmen der Erweiterung aufzuwenden sind. Umgekehrt erleichtern die verschiedenen Verbin dungskanäle an einem jeden Knoten eine Umgruppierung und Rekonfiguration im Störungsfall.In each connection node can be in contrast to one Bus system through several transmission paths simultaneously be switched. You can also start from a Monoprocessor system with one processor, one memory unit and an input / output system on a connection node by providing additional transmission channels as connecting channels to other connecting nodes Er extensions in the context of a multiprocessor system without great advance payment will be made, as further connection to be used as part of the expansion are. Conversely, the different verbs facilitate channeling at each node a regrouping and Reconfiguration in the event of a fault.

Die Erfindung betrifft eine Ergänzung von Multiprozessor systemen entsprechend dem Oberbegriff des Patentanspruchs 1, der zufolge zusätzliche Steuerfunktionen in leichter Anpassung an die jeweilige Konfiguration des Multi prozessorsystems durchgeführt werden können.The invention relates to an addition to the multiprocessor systems according to the preamble of the claim 1, according to which additional control functions in lighter Adaptation to the respective configuration of the Multi processor system can be performed.

Gemäß dem Kennzeichen des Anspruches 1 besteht diese Er gänzung in einer zusätzlichen Steuereinheit je Knoten, wobei alle Steuereinheiten Bestandteil eines unabhängigen Verbindungsnetzwerkes mit bidirektionalen Verbindungslei tungen zwischen den einzelnen Steuereinheiten sind. Von den in diesem Verbindungsnetzwerk bestehenden verschie denen Verbindungsmöglichkeiten wird jeweils eine, die Steuereinrichtungen aller im Betrieb befindlichen Knoten erfassende unidirektional arbeitende Ringverbindung für den Austausch von Steuerinformationen oder -signalen zwischen den Knoten hergestellt, indem jeweils von allen an einem Knoten ankommenden Verbindungsleitungen jeweils nur eine wirksam geschaltet wird, während weiterzuleiten de Steuerinformationen oder -signale über alle abgehenden Verbindungsleitungen parallel ausgesendet werden. Die Herstellung oder die Umschaltung von einer Ringverbin dung auf eine andere ist daher äußerst einfach durchführ bar. Sie wird zweckmäßig vom übergeordneten Servicepro zessor des Multiprozessorsystems gesteuert, indem dieser die jeweilige Auswahlinformation an die entsprechenden Einstellregister in den einzelnen Steuereinrichtungen liefert.According to the characterizing part of claim 1, this exists addition in an additional control unit per node, where all control units are part of an independent Connection network with bidirectional connection line are between the individual control units. From the various existing in this connection network which connection options each becomes one that Control devices of all nodes in operation capturing unidirectional ring connection for the exchange of tax information or signals made between the knots by each of all connecting lines arriving at a node in each case only one is activated while forwarding control information or signals about all outgoing Connection lines are sent in parallel. The Manufacturing or switching from a ring link It is therefore extremely easy to implement another bar. It is expediently provided by the parent service pro processor of the multiprocessor system controlled by this the respective selection information to the corresponding Setting register in the individual control devices delivers.

Die knotenindividuellen Steuereinrichtungen können bei spielsweise durch Schnittstellensteuermodule einer zentra len Schnittstellensteuereinheit gebildet werden, durch die die einzelnen Prozessoren Kurzmitteilungen über ge sonderte Prozessorschnittstellen an einen oder mehrere andere Prozessoren des Multiprozessorsystems geben können, um z. B. Ein- Ausgabevorgänge einzuleiten oder deren Aus führung zu melden.The node-specific control devices can at for example through interface control modules from a zentra len interface control unit are formed by which the individual processors short messages about ge separate processor interfaces to one or more can give other processors of the multiprocessor system, at z. B. Initiate input or output operations report leadership.

Für einen synchronen Meldeverkehr oder auch zur Synchro nisierung der einzelnen Knoten können als knotenindi viduelle Steuereinheiten auch Synchronisiersteuermodule mit einem in entsprechender Weise ausgebildeten Verbin dungsnetzwerk zur Bildung einer unidirektionalen Ring leitung vorgesehen sein, über die das Synchronisiersignal geleitet wird.For synchronous message traffic or synchro The individual nodes can be identified as node indices viduelle control units also synchronization control modules with a correspondingly trained connection network to form a unidirectional ring be provided via the line, the synchronization signal is directed.

Einzelheiten der Erfindung seien nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels, das sich insbesondere auf die Synchronisierung der einzel nen Knoten bezieht, näher erläutert. Im einzelnen zeigenDetails of the invention are described below an embodiment shown in the drawing, which is particularly related to the synchronization of the individual Node relates, explained in more detail. Show in detail

Fig. 1 ein Multiprozessorsystem gemäß der Erfindung mit gesonderten Steuereinheiten je Knoten für den Schnitt stellenmeldeverkehr und für die Synchronisierung, Fig. 1 shows a multiprocessor system according to the invention with separate control units each node provide traffic reporting for the section and for the synchronization,

Fig. 2 A-E Beispiele für die Anordnung der bidirektiona len Verbindungsleitungen zwischen den einzelnen Steuer einheiten verschiedener Knoten des Multiprozessorsystems bei unterschiedlichen Konfigurationen, Fig. 2 AE examples of the arrangement of the units bidirektiona len connecting lines between the individual control of different nodes of the multiprocessor system in different configurations

Fig. 3A-D Beispiele für alternative Ringverbindungen in einem Oktosystem mit vier direktionalen Verbindungs leitungen für jede Steuereinheit, Fig. 3A-D Examples of alternative ring compounds in a Oktosystem with four directional connection lines for each control unit,

Fig. 4 ein Blockschaltbild für die Steuereinheit von Fig. 1 mit der Ankopplung an die verschiedenen Verbin dungsleitungen, Fig. 4 is a block diagram for the control unit of Fig. 1-making lines with the coupling to the various Verbin,

Fig. 5 ein Schaltbild einer als Synchronisiersteuermodul arbeitenden Steuereinheit von Fig. 1, Fig. 5 is a circuit diagram of an operating as Synchronisiersteuermodul control unit of Fig. 1,

Fig. 6 ein Impulsdiagramm zur Erläuterung der Arbeits weise des Synchronisiersteuermoduls von Fig. 5 und Fig. 6 is a timing diagram for explaining the operation of the synchronization control module of Fig. 5 and

Fig. 7 ein Impulsdiagramm in Anlehnung an das von Fig. 6 zur Erläuterung der Synchronisierung mehrerer Synchroni siersteuermodule. Fig. 7 is a timing diagram based on that of Fig. 6 for explaining the synchronization of several Synchroni siersteuermodule.

Fig. 1 zeigt in Anlehnung an die europäische Patentan meldung EP 0 477 406-A1 das Strukturbild eines aus vier Monoprozessorsystemen, die jeweils einen der Knoten K1 bis K4 bilden, aufgebautes Multiprozessorsystem. Jedes dieser Monoprozessorsysteme kann aus einem Verarbei tungsprozessor CPU, einem Ein/Ausgabeprozessor IOS, einem Prozessor GSA für einen globalen Speicheranschluß und wenigstens einem Speichermodul M. . . des gemeinsamen Speichers MM bestehen. Alle diese Einheiten an einem Knoten sind jeweils an einen Verbindungsknoten VK. . . eines Vermittlungsnetzwerkes VN angeschlossen, das die einzelnen Verbindungsknoten, z. B. VK1 bis VK4, über Verbindungs leitungen miteinander verknüpft, so daß von jedem Prozessor zu jedem Speichermodul M. . . zugegriffen werden kann. Fig. 1 shows in accordance with the European patent applica message EP 0477406-A1, the image of a structure of four mono-processor systems, each one of the nodes K1 to K4 form, structured multi-processor system. Each of these monoprocessor systems can consist of a processing processor CPU, an input / output processor IOS, a processor GSA for a global memory connection and at least one memory module M. . of the common memory MM exist. All of these units at a node are each at a connection node VK. . . a switching network VN connected, the individual connection nodes, for. B. VK1 to VK4, interconnected via connecting lines, so that from each processor to each memory module M. . can be accessed.

Alle Prozessoren CPU, IOS und GSA sind des weiteren über individuelle Prozessor-Prozessorschnittstellen PPI mit einem Schnittstellensteuermodul PPICM. . . einer gemeinsamen Prozessorschnittstellensteuereinheit PPIC gekoppelt, um Kurzmitteilungen zwischen den einzelnen Prozessoren aus tauschen zu können. Diese Schnittstellensteuermodule PPICM. . . bilden zusätzliche Steuereinheiten je Knoten K1 bis K4, die über Verbindungsleitungen LK zu einer unidirektional arbeitenden Ringschaltung zusammengeschaltet sind. Als weitere zusätzliche Steuereinheiten sind knotenindivi duelle Synchronisiersteuermodule SYNC. . . einer Synchroni siersteuerung SYN-ST vorgesehen, die z. B. zur takt- und phasensynchronen Steuerung des Informationsaustausches innerhalb der Schnittstellensteuereinheit PPIC dienen und deren Module SYNC. . . von einem zentralen Taktgeber ZTG über individuelle Laufzeitglieder LVZ mit einem synchronen Grundtakt T versorgt werden, während der übergeordnete Serviceprozessor SVP unter anderem Einstellinformationen für die einzelnen Verbindungsnetzwerke entsprechend der jeweiligen Konfiguration des Multiprozessorsystems liefert.All processors CPU, IOS and GSA are also over individual processor processor interfaces with PPI an interface control module PPICM. . . a common Processor interface control unit PPIC coupled to Text messages between the individual processors to be able to swap. These interface control modules PPICM. . . form additional control units per node K1 to K4, which via connecting lines LK to a unidirectional working ring circuit are interconnected. When further additional control units are node-individual duel synchronization control modules SYNC. . . a synchronizer sier control SYN-ST provided, the z. B. for clock and phase-synchronized control of information exchange serve within the interface control unit PPIC and whose modules are SYNC. . . from a central clock ZTG via individual runtime elements LVZ with a synchronous Basic clock T are supplied while the parent Service processor SVP among other things setting information for the individual connection networks according to the respective configuration of the multiprocessor system delivers.

Der besondere Vorteil einer derartigen Struktur mit modulartiger Erweiterbarkeit liegt in der verhältnismäßig geringen Vorleistung mit Bezug auf einen vorgegebenen Maximalaufbau des Multiprozessorsystems. Diese Vorleistung betrifft in erster Linie die Anzahl der an jedem Knoten der verschiedenen Verbindungsnetze vorzusehenden Verbin dungsleitungen zu mehreren anderen Knoten. Für den Aufbau einer unidirektionalen Ringverbindung zur Kopplung der Steuereinheiten PPICM. . . bzw. SYNC. . . werden zwar nur jeweils eine ankommende und eine abgehende Verbindungs leitung LK. . . bzw. SYN benötigt. Es ist aber offensicht lich, daß beim Ausfall nur einer dieser Verbindungs leitungen die jeweilige Ringverbindung unterbrochen und damit die Schnittstellensteuereinheit PPIC bzw. die Synchronisiersteuerung SYN-ST nicht mehr arbeitsfähig ist.The particular advantage of having such a structure module-like extensibility is proportionate low advance payment with reference to a given Maximum structure of the multiprocessor system. This advance payment primarily affects the number of nodes on each node of the various connections to be provided cables to several other nodes. For construction a unidirectional ring connection for coupling the Control units PPICM. . . or SYNC. . . are only one incoming and one outgoing connection line LK. . . or SYN required. But it is obvious Lich that only one of these connections in the event of failure lines interrupted the respective ring connection and thus the interface control unit PPIC or the Synchronization control SYN-ST no longer operational is.

Fig. 2A bis Fig. 2E zeigen eine Reihe von Verbindungs konfigurationen für aus zwei bis acht Steuermodulen bestehenden Anordnungen. Jeder Kreis K0 bis K7 kennzeichnet einen Knoten mit einem Steuermodul der je weiligen Steuereinheit. Die Verbindungen zwischen den Kreisen stellen bidirektionale Verbindungsleitungen dar, die ankommend und/oder abgehend betrieben werden können. Fig. 2A to Fig. 2E show a number of connection configurations for group consisting of two to eight control modules assemblies. Each circle K0 to K7 identifies a node with a control module of the respective control unit. The connections between the circles represent bidirectional connecting lines that can be operated inbound and / or outbound.

Mit zwei Verbindungsleitungen an jedem Steuermodul läßt sich eine Zweierkombination gemäß Fig. 2A mit Leitungs redundanz oder eine Dreierkombination gemäß Fig. 2B ohne Leitungsredundanz bilden. Die Viererkombination gemäß Fig. 2C erfordert jeweils drei Verbindungsleitungen, mit denen sich auch eine redundante Dreierkombination bilden ließe. Eine Sechser- oder Achterkombination gemäß Fig. 2D bzw. Fig. 2E erfordert dagegen Schnittstellensteuermodule mit vier angeschlossenen Verbindungsleitungen.With two connecting lines on each control module, a two-way combination according to FIG. 2A with line redundancy or a three-way combination according to FIG. 2B without line redundancy can be formed. The combination of four according to FIG. 2C requires three connecting lines, with which a redundant combination of three could also be formed. A six or eight combination according to FIG. 2D or FIG. 2E, on the other hand, requires interface control modules with four connected connecting lines.

Bezogen auf einen maximal vorgegebenen Endausbau ist also je Schnittstellensteuermodul eine gewisse Vorleistung zu erbringen, die aber im Vergleich zum übrigen System nicht so ins Gewicht fällt, andererseits aber die Betriebssicher heit erheblich steigert, da alternative Ringverbindungen aufgebaut werden können oder bei ausgefallenem Knoten die Ringverbindung unter Umgehung des zugehörigen Steuer moduls rekonfiguriert werden kann. Relative to a maximum specified final expansion a certain advance payment for each interface control module provide, but not in comparison to the rest of the system so important, but on the other hand the operational reliability significantly increased since alternative ring connections can be built or if the node fails the ring connection bypassing the associated tax module can be reconfigured.

Fig. 3A bis Fig. 3C zeigen bezogen auf eine Achterkombina tion gemäß Fig. 2E alternative Ringverbindungen, die durch ausgezogene gerichtete Verbindungslinien zwischen den Kreisen K0 bis K7 dargestellt sind. Die gestrichelten Diagonalleitungen UMG_K1 bzw. UMG_K5 in Fig. 3A bzw. Fig. 3B deuten die Rekonfigurationen der Ringverbindung nach Ausfall des K1 bzw. K5 entsprechenden Steuermoduls an, während die gepunkteten Verbindungslinien nicht benutzte Verbindungsleitungen darstellen. Die Gegenüberstellung von Fig. 3A und Fig. 3B läßt außerdem erkennen, wie Leitungs ausfälle in einer bestehenden Ringverbindung durch alternative Ringverbindungen ohne Auswirkung bleiben. So können z. B. folgende Verbindungsleitungen K2→K3, K6→K7, K4→K0 in der Ringverbindung von Fig. 3A gleichzeitig ausfallen, ohne daß die Arbeitsfähigkeit beeinträchtigt wird, wenn auf die alternative Ringverbindung gemäß Fig. 3B umgeschaltet wird. Figs. 3A to Fig. 3C based on a Achterkombina tion according to Fig. 2E alternative ring compounds, which are represented by the solid directed lines connecting the circles K0 to K7. The dashed diagonal lines UMG _K1 and UMG _K5 in FIG. 3A and FIG. 3B indicate the reconfigurations of the ring connection after failure of the control module corresponding to K1 and K5, while the dotted connecting lines represent unused connecting lines. The comparison of Fig. 3A and Fig. 3B can also recognize as line failures in an existing ring compound by alternative ring compounds without affecting remain. So z. B. the following connecting lines K2 → K3, K6 → K7, K4 → K0 in the ring connection of FIG. 3A fail at the same time without the operability being impaired when switching to the alternative ring connection according to FIG. 3B.

Eine weitere, die Diagonalverbindungen einbeziehende Alternative zeigt Fig. 3C, während Fig. 3D dazu die rekonfigurierte Ringverbindung nach Ausfall des Knotens K5 zeigt, wobei die nicht benutzbaren Verbindungsleitungen am Knoten K5 zusätzlich durch Kreuzchen gekennzeichnet sind. FIG. 3C shows a further alternative that includes the diagonal connections, while FIG. 3D shows the reconfigured ring connection after the node K5 has failed, the non-usable connecting lines at the node K5 being additionally identified by crosses.

Diese wenigen Beispiele zeigen bereits, wie mit einer be schränkten Anzahl von Verbindungsleitungen an jedem Schnittstellensteuermodul vielfältige Möglichkeiten zur Gestaltung einer Ringverbindung geschaffen werden können. Außerdem besteht mit Bezug auf größere Multiprozessor systeme die Möglichkeit, größere Netzwerke in redundante Duplexsysteme aufzuspalten, z. B. ein Achtersystem gemäß Fig. 2E in zwei Vierersysteme gemäß Fig. 2C. These few examples already show how with a limited number of connecting lines on each interface control module, various options for creating a ring connection can be created. In addition, with regard to larger multiprocessor systems, it is possible to split larger networks into redundant duplex systems, e.g. B. a figure of eight system according to FIG. 2E into two four-person systems according to FIG. 2C.

Fig. 4 zeigt die Kopplung einer der Steuereinheiten STE, die als Schnittstellensteuermodul PPICM. . . entsprechend der älteren europäischen Patentanmeldung 9 111 6593.4 oder als Synchronisiersteuermodul SYNC. . . ausgebildet sein kann, mit im vorliegenden Beispiel vier bidirektionalen Verbindungsleitungen LK1 bis LK4 für vier andere Knoten in einem Oktosystem gemäß Fig. 3. Fig. 4 shows the coupling of one of the control units STE, as the interface control module PPICM. . . according to the older European patent application 9 111 6593.4 or as a synchronization control module SYNC. . . 3, with four bidirectional connecting lines LK1 to LK4 for four other nodes in an octo system according to FIG. 3.

Alle vier Verbindungsleitungen sind in ankommender Rich tung auf die Eingänge eines Auswahlschalters LK-MUX ge führt, und abhängig von der vom Serviceprozessor SVP vor gegebenen Einstellinformation LKAD, die in einem Register MREG gespeichert wird, wird jeweils nur eine der ankommen den Verbindungsleitungen LK. . . für den Empfang durch die Steuereinheit STE wirksam geschaltet. Andererseits werden alle Verbindungsleitungen in abgehender Richtung parallel mit den über die jeweilige Ringleitung weiterzuleitenden Steuerinformationen oder -signalen beaufschlagt, wobei wiederum nur in einem der erreichbaren Knoten Empfangs bereitschaft durch den dort entsprechend eingestellten Auswahlschalter LK-MUX gegeben ist.All four connecting lines are in incoming rich the inputs of a selector switch LK-MUX leads, and depending on that from the service processor SVP given setting information LKAD in a register MREG is saved, only one will arrive at a time the connecting lines LK. . . for reception by the Control unit STE activated. On the other hand all connecting lines in the outgoing direction parallel with those to be forwarded via the respective ring line Control information or signals applied, wherein again only receiving in one of the reachable nodes readiness by the accordingly set there Selection switch LK-MUX is given.

Durch Vorgabe der Einstellinformationen für die einzelnen Auswahlschalter LK-MUX an den einzelnen Steuereinheiten STE durch den Serviceprozessor SVP läßt sich so im Rahmen der gegebenen Verbindungsmöglichkeiten eine Ringverbindung in einfacher Weise herstellen oder auf eine andere umschalten bzw. die Konfiguration insgesamt ändern.By specifying the setting information for the individual Selection switch LK-MUX on the individual control units STE by the service processor SVP can thus be in the frame a ring connection of the given connection options manufacture in a simple way or to another toggle or change the configuration as a whole.

Fig. 5 zeigt den Aufbau der einzelnen Synchronisier steuermodule SYNC. . . von Fig. 1. Kernstück ist ein Schrittschaltwerk in Form eines Schieberegisters SREG mit einer der maximal benötigten Phasenzahl, z. B. P1 bis P4, entsprechenden Anzahl von Registerstufen A bis D, das durch den Grundtakt T schrittweise fortgeschaltet wird. Zu Beginn eines Arbeitszyklus wird jeweils die Registerstufe A auf den Wert "1" gesetzt, der dann vom Grundtakt T rückflankengesteuert von Registerstufe zu Register stufe weitergereicht wird und so die jeweils gültige Phase eines Arbeitszyklus anzeigt. Durch die nachgeschaltete UND-Gliedgruppe UNG können dann in Verbindung mit dem Grundtakt T die einzelnen Phasentakte T1 bis T4 für die zu steuernde Einheit, z. B. PPICM. . . in Fig. 1, abgeleitet werden. Fig. 5 shows the structure of the individual synchronization control modules SYNC. . . of Fig. 1. The core is a stepping mechanism in the form of a shift register SREG to one of the maximum required number of phases, z. B. P1 to P4, corresponding number of register stages A to D, which is incremented by the basic clock T. At the beginning of a work cycle, register stage A is set to the value "1", which is then passed on from the base clock T on a trailing edge from register stage to register stage and thus indicates the respectively valid phase of a work cycle. Through the downstream AND gate group UNG can then in conjunction with the basic clock T, the individual phase clocks T1 to T4 for the unit to be controlled, for. B. PPICM. . . in Fig. 1, are derived.

Das jeweilige Setzen der Registerstufe A bewirkt der Synchronisierimpuls, der über das Auswahlschaltglied M-MUX zugeführt wird. Quelle für diesen Synchronisierimpuls kann abhängig von der Einstellung des Auswahlschalters durch die Steuerinformation M von der übergeordneten Steuer einheit SVP im Master-Betrieb M das eigene Schrittschalt werk SREG oder aber im Slave- Betrieb S die ankommende Synchronisierleitung SYN mit dem Anschluß SYN_IN sein.The respective setting of register stage A causes the synchronization pulse, which is supplied via the selection switching element M-MUX. Depending on the setting of the selector switch by the control information M from the higher-level control unit SVP in the master mode M, the source for this synchronization pulse can be the SREG step mechanism or in the slave mode S the incoming synchronization line SYN with the connection SYN _IN .

Im Master-Betrieb M werden nach Vorliegen des Freigabesignals RUN, das durch die Kippstufe BK1 ausgewertet wird, über das UND-Glied U1 nacheinander die Kippstufen BK2 und BK3 gesetzt, was in Verbindung mit dem UND-Glied U2 und dem ODER-Glied OR1 zu einem Startimpuls START für das Schieberegister SREG führt, das damit jeweils erstmalig zu Beginn eines Synchronsisiervor ganges gesetzt wird. Danach erfolgt eine Eigensynchroni sierung durch das Ausgangssignal einer der Registerstufen, z. B. C entsprechend der Phase P3, das über das UND-Glied U3 und den Ausgang SYN_OUT einerseits an das in der Kette nachfolgende Synchronisiersteuermodul SYNC. . . weiterge leitet und andererseits von der Kippstufe BK5 im Rück kopplungszweig aufgenommen wird, von wo es anschließend über das ODER-Glied OR1 und den Auswahlschalter M-MUX auf das Schieberegister SREG wieder einwirkt und jeweils die Registerstufe A setzt.In master mode M, when the enable signal RUN is present, which is evaluated by the flip-flop BK1, the flip-flops BK2 and BK3 are set in succession via the AND gate U1, which in conjunction with the AND gate U2 and the OR gate OR1 a start pulse START for the shift register SREG, which is set for the first time at the start of a synchronization process. Then there is a self-synchronization by the output signal of one of the register stages, for. B. C corresponding to the phase P3, on the one hand via the AND gate U3 and the output SYN _OUT to the following synchronization control module SYNC in the chain. . . passed on and on the other hand is taken up by the flip-flop BK5 in the feedback branch, from where it then acts again via the OR gate OR1 and the selector switch M-MUX on the shift register SREG and sets register stage A in each case.

Die Freigabe des UND-Gliedes U3 für den Synchronisier impuls erfolgt beim Master-Betrieb durch die gesetzte Kippstufe BK2 und im Slave-Betrieb durch das am ODER-Glied OR2 negierte Signal M=0.The release of the AND gate U3 for the synchronizer In the master mode, the pulse occurs through the set Flip-flop BK2 and in slave mode by the at the OR gate OR2 negated signal M = 0.

Im Slave-Betrieb ist die Synchronisierung allein vom in der Kette vorgeordneten Synchronisiersteuermodul abhängig. Der Synchronisieranschluß SYN_IN der ankommenden Leitung ist mit einer Laufzeitanpassungsschaltung LZ-AS gekoppelt, die abhängig von der Länge der angeschlossenen Verbindungs leitung für die Einhaltung einer einheitlichen Laufzeit sorgt. Im vorliegenden Falle sei angenommen, daß nur zwei Leitungslängen, nämlich lang L und kurz K, zu berück sichtigen sind und daß bei Vorliegen einer kurzen Leitung ein Verzögerungsglied in Form einer vom Grundtakt T getakteten Kippstufe BK6 für den Laufzeitausgleich sorgt. Die Entscheidung, welcher Signalweg für die Steuerung des Schieberegisters freigegeben wird, trifft zum Beispiel die übergeordnete Steuereinheit SVP mit der Steuerinformation LKVZ für die Einstellung des Auswahl schalters VZ-MUX.In slave mode, the synchronization depends solely on the synchronization control module upstream in the chain. The synchronization connection SYN _{IN of} the incoming line is coupled to a runtime adjustment circuit LZ-AS, which, depending on the length of the connected connecting line, ensures compliance with a uniform runtime. In the present case, it is assumed that only two line lengths, namely long L and short K, have to be taken into account and that if a short line is present, a delay element in the form of a flip-flop BK6 clocked by the basic clock T ensures the delay compensation. The decision as to which signal path is released for the control of the shift register is made, for example, by the higher-level control unit SVP with the control information LKVZ for the setting of the selector switch VZ-MUX.

Da die einzelnen Synchronisiersteuermodule SYNC. . . jeweils mit mehreren Modulen der Synchronisiersteuerung SYN-ST verbunden sind, eine Synchronisierung im Slave-Betrieb also von mehreren Synchronisiersteuermodulen aus möglich ist, ist auch in diesem Fall eine Auswahl zwischen den entsprechenden Verbindungsleitungen, z. B. LK1 bis LK4, durch das Auswahlschaltglied LK-MUX zu treffen. Since the individual synchronization control modules SYNC. . . each with several modules of the SYN-ST synchronization control are connected, synchronization in slave mode so possible from several synchronization control modules is a choice between the corresponding connecting lines, e.g. B. LK1 to LK4, through the selection switching element LK-MUX.

Das Impulsdiagramm von Fig. 6 verdeutlicht die Arbeitsweise eines als Master arbeitenden Synchronisiersteuermoduls SYNC. . . gemäß Fig. 5. Ausgehend vom Grundtakt T wird nach Vorliegen der Steuersignale M und RUN von der übergeord neten Steuereinheit SVP zunächst die Kippstufe BK1 gesetzt, die um eine Taktperiode verzögert über das UND-Glied U1 die Kippstufe BK2 setzt, so daß über das UND-Glied U2 der Startimpuls START ausgelöst wird. Dieser wird eine Taktperiode später mit dem Setzen der Kippstufe BK3, die das UND-Glied U2 sperrt, wieder beendet. Eine Taktperiode später wird mit dem Setzen der Registerstufe A des Schieberegisters SREG die Phase P1 wirksam und der Taktimpuls T1 ausgelöst. Nach jeder weiteren Taktperiode wird auf die jeweils nächste Registerstufe umgeschaltet, so daß nacheinander auch die Phasen P2 bis P4 wirksam und die zugehörigen Taktimpulse T2 bis T4 ausgelöst werden. Das Schieberegister SREG ist damit wieder frei, so daß ein neuer Phasenzyklus nur beginnt, wenn die Registerstufe A rechtzeitig erneut gesetzt wird. Dies bewirkt der von der Phase P3 abgeleitete Synchronisierimpuls, der über das freigegebene UND-Glied U3 die Kippstufe BK5 setzt, die gleichzeitig mit der letzten Registerstufe D für die Phase P4 gesetzt wird und mit dem Ausgangssignal SYN-0 das Setzen der Registerstufe A nach Ablauf einer weiteren Taktperiode steuert.The pulse diagram of Fig. 6 illustrates the operation of a operating as a master Synchronisiersteuermoduls SYNC. . . FIG. 5. Starting from the basic clock T is set according to the presence of said control signals M and RUN from the übergeord Neten control unit SVP first, the flip-flop BK1, which delays by one clock period through the AND gate U1, the flip-flop BK2 sets, so that via the AND Member U2 the start pulse START is triggered. This is ended a clock period later with the setting of the flip-flop BK3, which blocks the AND gate U2. A clock period later, with the setting of the register stage A of the shift register SREG, the phase P1 becomes effective and the clock pulse T1 is triggered. After each additional clock period, the system switches to the next register stage, so that the phases P2 to P4 also become active one after the other and the associated clock pulses T2 to T4 are triggered. The shift register SREG is thus free again, so that a new phase cycle only begins if register stage A is set again in good time. This is caused by the synchronization pulse derived from phase P3, which sets the flip-flop BK5 via the released AND gate U3, which is set simultaneously with the last register stage D for phase P4 and with the output signal SYN-0 the setting of register stage A after expiration controls another clock period.

Der Phasendurchlauf am Schieberegister SREG wird daher fortlaufend wiederholt, bis das Freigabesignal RUN ent fällt, was zum Zurücksetzen der Kippstufen BK1 und BK2 führt, so daß über das ODER-Glied OR2 das UND-Glied U3 gesperrt wird. Damit kann das Schieberegister SREG den jeweils eingeleiteten Arbeitszyklus noch zu Ende führen, aber von der Phase P3 kann kein weiterer Synchronisier impuls mehr abgeleitet und damit kein neuer Setzimpuls SYN-O für das Schieberegister SREG erzeugt werden. The phase run at the shift register SREG is therefore repeated continuously until the enable signal RUN ent falls, which resets the flip-flops BK1 and BK2 leads, so that the AND gate U3 via the OR gate OR2 is blocked. The shift register SREG can thus complete the work cycle initiated, but no further synchronization from phase P3 impulse no longer derived and thus no new set impulse SYN-O can be generated for the shift register SREG.

Das Impulsdiagramm von Fig. 7 verdeutlicht die von einem als Master arbeitenden Synchronisiersteuermodul am Knoten K1 ausgehende Synchronisierung der in Kette nachfolgenden und als Slave arbeitenden Synchronisier steuermodule an den Knoten K2 bis K4. Vom Master am Knoten K1 wird der erzeugte Synchronisierimpuls am Anschluß SYN_OUT jeweils, wie anhand von Fig. 5 und Fig. 6 beschrieben, zeitgleich mit der Phase P3 ausgesandt und über die Rückkopplung mit SYN-O gesteuert periodisch wiederholt. Dieser Synchronisierimpuls erreicht bei einer kurzen Leitung nach der Laufzeit LZ-K den Slave Knoten K2 am Anschluß SYN_IN, wo mit der nächsten Rückflanke eines Grundtaktes T die Kippstufe BK6 (Fig. 5) gesetzt wird, so daß eine Taktperiode später die Registerstufe A des dortigen Schieberegisters SREG synchron mit der im Master am Knoten K1 gesetzt wird. Dies führt mit Phase P3 zur Erzeugung des Synchronisierimpulses am Ausgang SYN_OUT für den nachfolgenden Slave am Knoten K3, der über eine lange Leitung erreicht wird, was zu der Verzögerung LZ-L führt. Da dieser Synchronisierimpuls gemäß Fig. 5 nicht über ein Verzögerungsglied, sondern unmittelbar weitergeleitet wird, kann mit der nächsten Rückflanke des Grundtaktes T die Registerstufe A des dortigen Schieberegisters SREG unmittelbar gesetzt werden usw. Sobald ein Synchronisier impuls den letzten Slave am Knoten K4 der Kette erreicht hat, ist die Anlaufphase ANLAUF vorbei und alle Synchroni siersteuermodule arbeiten mit aufeinanderfolgenden Synchronisierzyklen SYN-Z. . . vollkommen phasensynchron.The pulse diagram of FIG. 7 illustrates the synchronization of the synchronization control modules which follow in a chain and work as a slave at nodes K2 to K4, starting from a synchronization control module operating at master K1. From the master at the node K1 of the sync pulse generated at terminal _OUT is SYN, respectively, as with reference to FIG. 5 and FIG. 6 described, at the same time sent to the phase P3 and controlled via the feedback with SYN-O repeated periodically. This synchronization pulse reaches the slave node K2 at the SYN _IN connection on a short line after the runtime LZ-K, where the flip-flop BK6 ( FIG. 5) is set with the next trailing edge of a basic clock T, so that one clock period later register stage A of there shift register SREG synchronously with that which is set in the master at node K1. With phase P3, this leads to the generation of the synchronization pulse at the SYN _OUT output for the subsequent slave at node K3, which is reached via a long line, which leads to the delay LZ-L. Since this synchronizing pulse according to FIG. 5 is not passed on via a delay element, but rather directly, the register stage A of the shift register SREG there can be set immediately with the next trailing edge of the basic clock T, etc. As soon as a synchronizing pulse reaches the last slave at node K4 of the chain has, the start-up phase START is over and all synchronization control modules work with successive synchronization cycles SYN-Z. . . completely phase-synchronized.

Entsprechend der Anlaufphase beim Einsynchronisieren folgt bei Wegnahme des Freigabesignals RUN durch die übergeordnete Steuereinheit SVP eine nicht dargestellte Auslaufphase, wobei ausgehend vom Master am Knoten K1 der Synchronisierimpuls unterdrückt wird, so daß beim nachfolgenden Slave am Knoten K2 nur noch der gerade eingeleitete Arbeitszyklus zu Ende geführt wird. Damit bleibt nach und nach auch der Synchronisierimpuls für die nachfolgenden Slaves, z. B. am Knoten K3 und K4, aus, bis auch der letzte Slave am Knoten K4 der Kette keinen Synchronisierimpuls mehr erhält.According to the start-up phase when synchronizing follows when the RUN release signal is removed by the higher-level control unit SVP a not shown Discontinued phase, starting from the master at node K1 Synchronization pulse is suppressed, so that at subsequent slave at node K2 only the straight one initiated work cycle is completed. In order to little by little the synchronization pulse for the subsequent slaves, e.g. B. at nodes K3 and K4, from, to also the last slave at node K4 of the chain none Sync pulse receives more.

Ausschlaggebend für einen einwandfreien synchronen Betrieb ist dabei, daß unabhängig von der Laufzeit über verschie den lange Verbindungsleitungen die Laufzeit vom Ausgang eines Schieberegisters SREG bis zum Eingang des zu steuernden Schieberegisters für alle Signalwege gleich groß ist, der jeweilige Laufzeitausgleich sich also nach der längsten Verbindungsleitung innerhalb der Synchron steuerung richtet.Crucial for perfect synchronous operation is that different regardless of the term the long connecting lines the runtime from the output of a shift register SREG up to the input of the controlling shift registers the same for all signal paths is large, so the respective runtime compensation changes the longest connecting line within the synchron control directed.

Claims

1. Multiprocessor system, each consisting of a node (e.g. K1 to K4) forming monoprocessor systems, the processors (CPU, IOS, GSA) of which are each connected to a connection node (VK...) In an access network (VN), so that the individual processors (CPU, IOS, GSA) have access to the modules (M....) of a common memory (MM) distributed to the individual connection nodes (VK...), characterized in that the individual nodes (K...) Provided for additional control units (PPICM... Or SYNC...) All identical control units (PPICM... Or SYNC...) Of the different nodes (K...) Each via an independent connection network forming bidirectional connection lines (LK or SYN) are coupled to several similar control units at other nodes and that of the connection lines arriving at a node (K....) Lines (LK or SYN) of a connection network only one incoming connection line via a selector switch (LK-MUX) is activated while the control units (PPICM. . . or SYNC. . .) Control information or signals to be sent via the connection network are given in parallel to all outgoing connection lines (LK or SYN), so that all operating control units of the same type (PPICM... or SYNC...) are each sent via the associated connection network can be connected together to form a unidirectional ring circuit.

2. Multiprocessor system according to claim 1, characterized, that the selection of each in the individual nodes (K...) incoming connection lines to be switched effectively (LK...) Depending on one in each control unit (PPICM... or SYNC. . .) existing and by a parent Service processor (SVP) presettable control register (MREG) takes place.

3. Multiprocessor system according to claim 1 or 2, characterized, that one of the additional control units per node (K...) of one interface control module (PPICM...) ei a common processor interface control unit (PPIC) to control the additional exchange of taxes align between the individual processors (CPU, IOS) of the Multiprocessor system via separate processor interface len (PPI) exists.

4. Multiprocessor system according to one of claims 1 to 3, characterized, that one of the additional control units per node (K...) one synchronization control module (SYNC...) one each common synchronization control (SYN-ST) for synchronization sation of all nodes (K) exists.