DE4221023C2

DE4221023C2 - Potential determination device for determining a potential on a line, via which potentials can be supplied to peripheral circuits from a central unit or an external connection

Info

Publication number: DE4221023C2
Application number: DE19924221023
Authority: DE
Inventors: Naoki Inoue
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-06-26
Filing date: 1992-06-26
Publication date: 1997-08-07
Anticipated expiration: 2012-06-27
Also published as: DE4221023A1; JPH056443A

Description

Die Erfindung bezieht sich auf eine Potentialbestimmungs einrichtung zum Festlegen eines Potentials auf einer Leitung, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können.The invention relates to a potential determination device for establishing a potential on a Line via which a central unit or a External connection potentials supplied to peripheral circuits can be.

Anschlußfunktionen in einem Mikrocomputer umfassen die Funktion der Ausgabe von Daten aus einer Zentraleinheit (CPU) nach außen, die Funktion der Eingabe von Daten von außen in die Zentraleinheit, die Funktion der Eingabe in andere periphere Schaltungen und die Funktion der Ausgabe aus anderen peripheren Schaltungen. Diese Anschluß funktionen werden durch Eingabe/Ausgabe-Einheiten und durch externe Anschlußeinheiten ausgeführt, welche gesondert sind, oder durch Anschlußeinheiten, die zur Verringerung der Anzahl von Anschlüssen zugleich als Eingabe/Ausgabe- Einheit und als externe Anschlußeinheit wirken.Connection functions in a microcomputer include the Function of data output from a central processing unit (CPU) to the outside, the function of entering data from outside in the central unit, the function of entering in other peripheral circuits and the function of the output from other peripheral circuits. This connection functions are by input / output units and by external connection units executed, which separately are, or by connection units that reduce the number of connections at the same time as input / output Unit and act as an external connection unit.

Fig. 3 ist ein Blockschaltbild, das die Anschlußfunktionen von Anschlußeinheiten veranschaulicht, die in einem Einchip-Mikrocomputer doppelt sowohl als herkömmliche Eingabe/Ausgabe-Einheit als auch als externe Anschluß einheit dienen. Die Figur zeigt einen Außenanschluß 1 eines Anschlußfunktionsteils 1A als eine periphere Schaltung, einen Eingabe/Ausgabe-Schaltungsblock 2 für das Eingeben und Ausgeben von Daten in eine bzw. aus einer Zentraleinheit 2A und einen Eingabebestimmungs-Schaltungs block für die Verbindung mit anderen peripheren Schaltungen 1B. 3a, 3b und 3c sind Inverter, wobei die Inverter 3b und 3c einen Zwischenspeicher 3A bilden. Mit 15 ist eine erste Leitung bezeichnet, die den Außenanschluß 1, den Eingabe/Ausgabe-Schaltungsblock 2 und den Eingabebe stimmungs-Schaltungsblock 3 verbindet. Mit 3S ist eine Leitung (dritte Leitung) bezeichnet, die den Eingabebe stimmungs-Schaltungsblock 3 mit dem anderen peripheren Schaltungen 1B verbindet, und mit 2S eine Leitung (zweite Leitung) bezeichnet, die den Eingabe/Ausgabe- Schaltungsblock 2 mit der Zentraleinheit 2A verbindet. Fig. 3 is a block diagram illustrating the connection functions of connection units, which serve double in a single-chip microcomputer both as a conventional input / output unit and as an external connection unit. The figure shows an outer terminal 1 of a terminal function part 1 A as a peripheral circuit, an input / output circuit block 2 for inputting and outputting data in and from a central unit 2 A and an input determination circuit block peripheral to connect to other Circuits 1 B. 3a, 3b and 3c are inverters, the inverters 3 b and 3 c forming a buffer 3 A. 15 denotes a first line which connects the external connection 1 , the input / output circuit block 2 and the input circuit block 3 . 3 S denotes a line (third line) which connects the input determination circuit block 3 to the other peripheral circuits 1 B, and 2S denotes a line (second line) which connects the input / output circuit block 2 to the central unit 2 A connects.

In der Fig. 3 sind die herkömmlichen Anschlußfunktionen dargestellt, bei denen auch dann, wenn der Außenanschluß 1 nicht benutzt wird, die in den Eingabebestimmungs- Schaltungsblock 3 einzugebenden Daten durch Anlegen eines Potentials an den Außenanschluß 1 bestimmt werden müssen. Die vorstehend genannten peripheren Schaltungen 1B enthalten Unterbrechungseingänge, Zeitgeber, serielle Eingabe/Ausgabe-Einheiten, Analog/Digial-Wandler und Start signalgeneratoren. FIG. 3 shows the conventional connection functions in which, even when the external connection 1 is not being used, the data to be input into the input determination circuit block 3 must be determined by applying a potential to the external connection 1 . The above-mentioned peripheral circuits 1 B contain interrupt inputs, timers, serial input / output units, analog / digital converters and start signal generators.

Die Funktion des Computersystems wird nun unter Bezugnahme auf die Fig. 3 beschrieben. Falls die Anschlußfunktionen für die Eingabe von Daten genutzt werden, werden die von dem Außenanschluß 1 eingeebenen Daten über die Leitung 1S, den Eingabe/Ausgabe-Schaltungsblock 2 und die Leitung 2S in die Zentraleinheit 2A eingegeben. Falls die Anschlußfunktionen zur Ausgabe von Daten genutzt werden, werden die Daten aus der Zentraleinheit 2A über die Leitung 2S, den Eingabe/Ausgabe-Schaltungsblock 2 und die Leitung 1S an den Außenanschluß 1 ausgegeben. Wenn die Daten als Eingangssignal für die anderen peripheren Schaltungen 1B benutzt werden, wird aus dem Außenanschluß 1 ein Signal über die Leitung 1S, den Eingabebestimmungs-Schaltungsblock 3 und die Leitung 3S in die anderen peripheren Schaltungen 1B eingegeben. Dabei wird dann, wenn das Signal als Eingangssignal für die anderen peripheren Schaltungen 1B verwendet wird, das Potential an der Leitung 1S zwischen einem Speisepotentialpegel und einem Massepegel instabil, falls keine Daten in den Außenanschluß 1 eingegeben werden. Dies ergibt ein instabiles Ausgangssignal an der Leitung 3S. Da ein solches instabiles Ausgangssignal an der Leitung 3S Fehlfunktionen der anderen peripheren Schaltungen 1B verursacht, ist es erforderlich, durch Anlegen eines Potentials an den Außenanschluß 1 Eingabedaten zu bestimmen. The operation of the computer system will now be described with reference to FIG. 3. If the terminal functions to be used for the input of data that is flat from the outer terminal 1 data via the line 1 S, the input / output circuitry block 2 and the line are entered into the central unit 2 S 2 A. If the terminal functions are used for outputting data, the data from the central unit 2 A 2 are S via line outputted to the input / output circuitry block 2 and the conduit 1 S to the external terminal. 1 If the data is used as input signal for the other peripheral circuits 1 B, a signal over line 1 S, the input determining circuit block 3 and the line 3 is input S in the other peripheral circuits 1 B from the external terminal. 1 When the signal is used as the input signal for the other peripheral circuits 1 B, the potential on the line 1 S between a supply potential level and a ground level becomes unstable if no data is input into the external connection 1 . This results in an unstable output signal on line 3 S. Since such an unstable output signal on line 3 S causes malfunctions of the other peripheral circuits 1 B, it is necessary to determine input data by applying a potential to the external connection 1 .

Fig. 4 ist eine Blockdarstellung von Anschlußfunktionen, die durch gesonderte Außenanschlüsse und Eingabe/Ausgabe- Anschlüsse erzielt werden. In diesem Fall sind in einem Anschlußfunktionsteil 1W unabhängig voneinander Eingabean schlüsse 1b, Ausgabeanschlüsse 1c und Außenanschlüsse 1a vorgesehen. Auf gleichartige Weise wird dann, wenn von den Ausgangsanschlüssen 1c irgendeiner frei ist, das Potential an der Leitung 1S instabil. Da dies eine Funktionsstörung der peripheren Schaltungen 1B verursacht, ist es erforderlich, an den freien Anschluß ein Potential anzulegen. Sobald die Eingangsanschlüsse 1b mit der Zentraleinheit 2A verbunden sind, liegt kein freier Anschluß vor. In Abhängigkeit von der Anzahl der anzuschließenden peripheren Schaltungen kann jedoch von den Ausgangsanschlüssen 1c ein Anschluß frei sein. Aus der Zentraleinheit und den peripheren Schaltungen werden an die Eingangs/Ausgangs-Anschlüsse 1b und 1c Einschaltsignale und Ausschaltsignale eines (nicht gezeigten) Schaltelements für das Verbinden der Schaltungsblöcke 2 und 3 mit der Zentral einheit und den peripheren Schaltungen bzw. zum Trennen derselben übertragen, um die vorangehend beschriebenen Anschlußfunktionen auszuführen. Fig. 4 is a block diagram of connection functions achieved by separate external connections and input / output connections. In this case, W is independently Eingabean are in a terminal function part 1 circuits 1 b, 1 c and output terminals provided external terminals 1 a. In the same way, if any of the output connections 1 c is free, the potential on line 1 S becomes unstable. Since this causes a malfunction of the peripheral circuits 1 B, it is necessary to apply a potential to the free connection. As soon as the input connections 1 b are connected to the central unit 2 A, there is no free connection. Depending on the number of peripheral circuits to be connected, however, one connection may be free from the output connections 1 c. From the central unit and the peripheral circuits to the input / output terminals 1 b and 1 c turn-on and turn-off signals of a (not shown) switching element for connecting the circuit blocks 2 and 3 to the central unit and the peripheral circuits or for separating them transferred to perform the connection functions described above.

Bei den herkömmlichen Anschlußfunktionen, die die Funktionen einer Eingabebestimmungsschaltung für die Eingabe in die anderen peripheren Schaltungen 1B umfassen, wird dann, wenn der Außenanschluß 1 weder für die Dateneingabe und Ausgabe noch als Eingangsanschluß der Eingabebestimmungsschaltung für die Eingabe in andere periphere Schaltungen verwendet wird, oder dann, wenn von den Ausgangsanschlüssen 1c, die nicht zugleich als Außenanschluß wirken, irgendein Anschluß frei ist, das Potential der Leitung 3S mit den Stromkreisen instabil, wodurch auch die in die anderen peripheren Schaltungen eingegebenen Signale instabil werden. Dies verursacht Probleme wie eine Funktionsstörung der peripheren Schaltungen 1B und eines durchgehenden Stromflusses. Daher muß ein Verfahren angewandt werden, bei dem beispielsweise über eine zusätzliche Leitung ein Potential an den Außenanschluß 1 oder den freien Ausgangsanschluß 1c angelegt wird.In the conventional terminal functions including the functions of a command determination circuit for input to the other peripheral circuits 1 B, when the external terminal 1 is neither used for the data input and output or as an input terminal of the input determining circuit for input to other peripheral circuits, or if any of the output connections 1 c, which do not simultaneously act as an external connection, is free, the potential of the line 3 S with the circuits is unstable, as a result of which the signals input to the other peripheral circuits become unstable. This causes problems such as a malfunction of the peripheral circuits 1 B and a continuous current flow. A method must therefore be used in which, for example, a potential is applied to the external connection 1 or the free output connection 1 c via an additional line.

Zudem sind den Seiten 306 bis 308 des IBM Technical Disclosure Bulletin, Vol. 32, No. 5B, October 1989, Maßnahmen zum Schutz eines Einzel-SCSI-Subsystems gegen Stör-Reset-Einflüsse bzw. -signale zu entnehmen. Die dort gezeigte Verschaltung läßt auf ein Doppeleingang-Logikelement schließen, das die Erzeugung eines definierten Potentials auch dann erlaubt, wenn ein erster Eingang des Doppeleingang-Logikelements nicht mit einem definierten Potential beaufschlagt ist.In addition, pages 306 through 308 of the IBM Technical Disclosure Bulletin, Vol. 32, No. 5B, October 1989, Measures to Protect a Single SCSI subsystems against interference reset influences or signals remove. The circuit shown there allows for Close double-input logic element that generates a defined potential even if a first input of the double entry logic element not with a defined one Potential is applied.

Es ist demgegenüber Aufgabe der Erfindung, eine Potentialbe stimmungseinrichtung zu schaffen, die auf vereinfachte Weise eine Festlegung eines Potentials auf einer Leitung ermöglicht, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können.It is an object of the invention, a Potentialbe to create a mood device, which in a simplified manner Determination of a potential on a line through which from a central processing unit or an external peripheral connection Circuits potentials can be supplied.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Maßnahmen gelöst.This object is achieved by the specified in claim 1 Measures solved.

Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.Advantageous further developments are the subject of the subclaims.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:The invention is described below using exemplary embodiments described in more detail with reference to the drawing. Show it:

Fig. 1 ein Blockschaltbild eines Computersystems mit der erfindungsgemäßen Potentialbestimmungseinrichtung entsprechend einer ersten Ausführungsform, Fig. 1 is a block diagram of a computer system with the inventive potential determining means according to a first embodiment,

Fig. 2 ein Blockschaltbild eines Computersystems mit der erfindungsgemäßen Potentialbestimmungseinrichtung entsprechend einer zweiten Ausführungsform, Fig. 2 is a block diagram of a computer system with the inventive potential determining means according to a second embodiment,

Fig. 3 ein Blockschaltbild eines herkömmlichen Computersystems, und Fig. 3 is a block diagram of a conventional computer system, and

Fig. 4 ein Blockschaltbild eines weiteren herkömmlichen Computersystems. Fig. 4 is a block diagram of another conventional computer system.

Ein Computersystem mit der Potentialbestimmungseinrichtung gemäß der ersten Ausführungsform wird unter Bezugnahme auf die Fig. 1 beschrieben. Gleiche Teile wie diejenigen eines herkömmlichen Computersystems sind mit den gleichen Bezugszeichen bezeichnet und werden nicht beschrieben. Die Fig. 1 zeigt einen Anschlußfunktionsteil 1X, der einer von peripheren Schaltungen ist und in dem ein Eingabebe stimmungs-Schaltungsblock 3X enthalten ist. Der Eingabebe stimmungs-Schaltungsblock 3X hat ein Doppeleingang-NOR- Glied 11, von dem ein Eingang mit einer als erste Leitung wirkenden Leitung 1S verbunden ist und dessen Ausgang mit einem Zwischenspeicher 3A aus herkömmlichen Invertern 3b und 3c verbunden ist. An den anderen Eingang des NOR-Glieds 11 sind über Inverter 14 und 15, die einen Zwischenspeicher 16 bilden, ein erster und ein zweiter N-Kanal-Transistor 12 und 13 angeschlossen. An das Gate 12G des ersten Transistors 12 ist eine Rücksetzschaltung 17 angeschlossen. Diese Teile bilden die Potential-Bestimmungseinrichtung. Mit 18 ist ein Hauptschalter bezeichnet. An das Gate 13G des zweiten Transistors 13 ist eine Freigebeinrichtung 19 angeschlos sen, die aus einem Programm besteht. D.h., die Potential-Bestimmungseinrichtung ist eingangsseitig an den Eingabe bestimmungs-Schaltungsblock 3X angeschlossen.A computer system with the potential determination device according to the first embodiment will be described with reference to FIG. 1. The same parts as those of a conventional computer system are denoted by the same reference numerals and will not be described. Fig. 1 shows a terminal function part 1 X, which is one of peripheral circuits and in which an input circuit block 3 X is included. The input control circuit block 3 X has a double-input NOR element 11 , of which an input is connected to a line 1 S acting as a first line and the output of which is connected to a buffer 3 A from conventional inverters 3 b and 3 c. A first and a second N-channel transistor 12 and 13 are connected to the other input of the NOR element 11 via inverters 14 and 15 , which form an intermediate memory 16 . A reset circuit 17 is connected to the gate 12 G of the first transistor 12 . These parts form the potential determination device. With 18 a main switch is designated. At the gate 13 G of the second transistor 13 , a release device 19 is ruled out, which consists of a program. That is, the potential determination device is connected on the input side to the input determination circuit block 3 X.

Als nächstes werden unter Bezugnahme auf die Fig. 1 die Anschlußfunktionen ausführlich beschrieben. Wenn der Hauptschalter 18 eingeschaltet wird, wird durch ein Anfangseinstellungssignal aus der Rücksetzschaltung 17 der Transistor 12 sofort durchgeschaltet. Dann erreicht der Transistor 13 einen nachfolgend als Pegel H bezeichneten Speisepotentialpegel, wobei der Transistor 12 für eine bestimmte Zeitdauer durchgeschaltet ist und daher der Eingang und der Ausgang des Inverters 15 den nachstehend als Pegel L bezeichneten Massepegel bzw. den Pegel H annehmen. Das Eingangssignal des Zwischenspeichers 16 aus den Invertern 14 und 15 für das NOR-Glied 11 wird damit auf den Pegel H festgelegt. Da an einem Eingang des NOR-Glieds 11 der Pegel H anliegt, nehmen der Ausgang des NOR-Glieds 11 und der Eingang des Inverters 3c den Pegel L an, wobei der Ausgang des Inverters 3c den Pegel H annimmt. Außerdem wird dadurch das Ausgangssignal des Zwischenspeichers 3A an der Leitung 3S auf den Pegel H festgelegt. D.h., der Potentialpegel an der als dritte Leitung wirkenden Leitung 3S ist auf den Pegel H festgelegt, wodurch das Eingangssignal in die anderen peripheren Schaltungen 1B als Pegel H bestimmt werden kann und daher eine Maßnahme wie eine zusätzliche Leitung zu einem freien Anschluß der Außenanschlüsse 1 nicht erforderlich ist.Next, the connection functions will be described in detail with reference to FIG. 1. When the main switch 18 is turned on, the transistor 12 is immediately turned on by an initial setting signal from the reset circuit 17 . Then the transistor 13 reaches a feed potential level, hereinafter referred to as level H, the transistor 12 being switched on for a certain period of time and therefore the input and the output of the inverter 15 assume the ground level or the level H, hereinafter referred to as the level L. The input signal of the buffer memory 16 from the inverters 14 and 15 for the NOR gate 11 is thus set to the H level. Since the level H is present at an input of the NOR gate 11 , the output of the NOR gate 11 and the input of the inverter 3 c assume the level L, the output of the inverter 3 c assuming the level H. In addition, the output signal of the buffer 3 A on the line 3 S is set to the H level. That is, the potential level on the acting as a third duct line 3 S is set to the H level, whereby the input signal in the other peripheral circuits 1 B as a level H can be determined and thus a measure such as an additional line to a free terminal of the external terminals 1 is not required.

Wenn für das Betreiben der anderen peripheren Schaltungen 1B erforderliche Einstellungen vorgenommen werden, nimmt der Potentialpegel an dem Gate 13G des Transitors 13 den Pegel H an, wodurch der Transistor 13 für eine bestimmte Zeitdauer entsprechend einem von der Freigabeeinrichtung 19 erzeugten Signal durchgeschaltet wird. Daher nehmen der Eingang und der Ausgang des Inverters 14 jeweils die Pegel L bzw. H an. Ferner wird das Eingangssignal aus dem Zwischenspeicher 16 zu dem NOR-Glied 11 auf den Pegel L festgelegt. Da auf diese Weise ein Eingang des NOR-Glieds 11 auf den Pegel L festgelegt ist, ist das Ausgangssignal des NOR-Glieds 11 durch das Eingangssignal aus dem Außen anschluß 1 bestimmt. Als Ergebnis kann wie zuvor eine Eingabe aus den anderen peripheren Schaltungen 1B erfolgen.If 1 B required settings are made for the operation of the other peripheral circuits, the potential level 13 assumes the gate 13G of the transistor to the H level, is switched through whereby the transistor 13 for a certain period of time corresponding to one generated by the release means 19 signal. Therefore, the input and the output of the inverter 14 assume levels L and H, respectively. Furthermore, the input signal from the latch 16 to the NOR gate 11 is set to the L level. In this way, since an input of the NOR gate 11 is set to level L, the output signal of the NOR gate 11 is determined by the input signal from the external terminal 1 . As a result, input from the other peripheral circuits can be made as previously 1B.

Gemäß Fig. 2 ist das NOR-Glied 11 nach Fig. 1 durch ein Doppeleingang-NAND-Glied 21 ersetzt, während das Anfangs einstellungssignal aus der Rücksetzschaltung 17 in das Gate 13G des zweiten Transistors 13 eingegeben wird, um den Potentialpegel an der Leitung 3S auf den Pegel L festzulegen. Wenn dann für das Betreiben der anderen peripheren Schaltungen 1B erforderliche Einstellungen vorgenommen werden und demgemäß von der Freigabeeinrichtung 19 erzeugte Signale in das Gate 12G des ersten Transistors 12 eingegeben werden, wird das Ausgangssignal des NAND- Glieds 21 durch das Eingangssignal aus dem Außenanschluß 1 bestimmt. Ob der Potentialpegel an der Leitung 3S auf dem Pegel H oder L liegt, ist durch das Potential bestimmt, auf das die anderen peripheren Schaltungen 1B ansprechen. Referring to FIG. 2, the NOR gate 11 1 is shown in FIG. Replaced by a two-input NAND gate 21, while the initial input setting signal from the reset circuit 17 in the gate 13G of the second transistor 13 to the potential level on the line 3 S to be set to L level. If the settings required for operating the other peripheral circuits 1 B are then made and accordingly signals generated by the enabling device 19 are input into the gate 12 G of the first transistor 12 , the output signal of the NAND gate 21 is replaced by the input signal from the external terminal 1 certainly. Whether the potential level on line 3 S is at level H or L is determined by the potential to which the other peripheral circuits 1 B respond.

Daher kann gemäß der vorstehenden Beschreibung die Fehlfunktion der peripheren Schaltungen 1B durch die Potential-Bestimmungseinrichtung verhindert werden, ohne daß eine zusätzliche Verdrahtung eines freien Anschlusses erforderlich ist. Bei der Fig. 2 ist ein Anschlußfunktionsteil mit 1Y bezeichnet und mit 3Y ein Eingabebestimmungs-Schaltungs block bezeichnet, der aus dem NAND-Glied 21 besteht.Therefore, according to the above description, the malfunction of the peripheral circuits 1 B can be prevented by the potential determining device without requiring additional wiring of a free connection. In Fig. 2, a connection function part is designated 1 Y and 3 Y an input circuit block designated, which consists of the NAND gate 21 .

Die gleiche Wirkung wie vorangehend beschrieben kann dadurch erzielt werden, daß auch dann, wenn Anschlüsse nicht von einem Chip weggeführt werden können, nämlich ein freier Anschluß nicht zusätzlich verdrahtet werden kann, bei dem Zusammenbau der Chips die vorstehend beschriebene Potential-Bestimmungseinrichtung eingebaut wird. Dies ermöglicht es, die Anzahl von Prüfungen unsichtbarer Teile in einem System zu verringern, das eine Vielzahl von Chips umfaßt. Wie vorstehend beschrieben wirken die Eingangs/Ausgangs-Anschlüsse zugleich als Außenanschlüsse, jedoch können diese Anschlüsse gemäß der Darstellung in Fig. 4 voneinander getrennt sein.The same effect as described above can be achieved in that even if connections cannot be routed away from a chip, namely a free connection cannot be additionally wired, the potential determination device described above is installed in the assembly of the chips. This enables the number of inspections of invisible parts to be reduced in a system comprising a plurality of chips. As described above, the input / output connections also act as external connections, but these connections can be separated from one another as shown in FIG. 4.

Gemäß der vorstehenden Beschreibung wird an dem Eingang des Eingabebestimmungs-Schaltungsblocks eine Potential- Bestimmungseinrichtung angeordnet, die den Potentialpegel an der dritten Leitung für das Verbinden des Eingabebe stimmungs-Schaltungsblocks mit peripheren Schaltungen zwangsweise auf einen Speisepotentialpegel oder einen Massepegel festlegt. Daher erübrigt sich in dem Fall, daß ein Außenanschluß, der zugleich als Eingabe/Ausgabe-Anschluß wirkt, nicht als Eingang verwendet wird, oder daß von Ausgangsanschlüssen ein Ausgang frei ist, das Anlegen von Potential an diese Anschlüsse über zusätzliche Leitungen, und die Fehlfunktion von anderen peripheren Schaltungen ist verhindert.As described above, at the entrance of the Input circuit block a potential Determination device arranged, the potential level on the third line for connecting the input mood circuit blocks with peripheral circuits forced to a food potential level or one Mass level. Therefore there is no need in the event that an external connection that at the same time acts as an input / output connector, not as an input is used, or that of output terminals Output is free, applying potential to this Connections via additional lines, and the Malfunction of other peripheral circuits is prevented.

Claims

1. potential determination device for determining a potential on a line ( 3 S), via which a central unit ( 2 A) or an external connection ( 1 ) can be used to supply peripheral circuits ( 1 B),
with a double input logic element ( 11 ; 21 ),
the first input of the central unit (2 A) and the outer terminal (1) is connected and
whose second input is connected to a potential generation device ( 12 , 13 , 16 ),
comprising a transistor device ( 12 , 13 ),
in which a first transistor ( 12 ) is connected in series with the second input of the double-input logic element ( 11 ; 21 ), and
a second transistor ( 13 ) is connected in parallel to the first transistor ( 12 ) via a buffer circuit ( 16 ),
which holds a potential which is generated by the activation of one of the two transistors ( 12 , 13 ) and supplies it to the second input of the double-input logic element ( 11 ; 21 ),
so that the line (3 S) connected to the output (11; 21) of the two-input logic element also having a defined potential, if the first input is not at a defined potential by the central unit (2 A) or the external terminal (1) is acted upon.

2. Potential determination device according to claim 1, with a NOR gate ( 11 ) as a double-input logic element.

3. Potential determination device according to claim 1, with a NAND gate ( 21 ) as a double-input logic element.

4. Potential determination device according to one of the preceding claims, wherein the output of the double input logic element ( 11 ; 21 ) via a buffer circuit ( 3 A, 3 b, 3 c) is connected to the line ( 3 S).

5. Potential determination device according to one of the preceding claims, wherein a reset device ( 17 ) with a control electrode ( 12 G, 13 G) of the transistor device ( 12 , 13 ) is connected, and by means of a release device ( 19 ) from the potential generating device ( 12 , 13 , 16 ) generated potential is ineffectively switchable.

6. Potential determination device according to one of claims 1 to 4, wherein
a reset device ( 17 ) activates the first or the second transistor ( 12 , 13 ) when a defined potential is not applied to the first input of the double-input logic element ( 11 ; 21 ), and thus the potential supplied to the buffer circuit ( 16 ) generated, whereby the output of the double input logic element ( 11 ; 21 ) connected to the line ( 3 S) has a predetermined potential, and
a release device ( 19 ) then activates the other transistor in order to disable the second input of the double-input logic element ( 11 ; 21 ) when a defined potential is applied to the first input of the double-input logic element ( 11 ; 21 ).

7. Potential determination device according to one of the preceding claims, wherein the buffer circuit ( 3 A, 16 ) from two inverters ( 3 b, 3 c, 14 , 15 ) is formed.

8. potential determination means according to one of the preceding claims, wherein the potential of the second input of the two-input logic element (11; 21) (1 B) is set to a supply potential level or a ground level in accordance with the operating potential to unused peripheral circuits.