DE4219592A1 - Dielectric insulation filled trenches prodn. in semiconductor substrate - using localised reaction substrate with deposited metal layer and removal of the prod., then filling trenches and planarising - Google Patents

Dielectric insulation filled trenches prodn. in semiconductor substrate - using localised reaction substrate with deposited metal layer and removal of the prod., then filling trenches and planarising

Info

Publication number
DE4219592A1
DE4219592A1 DE4219592A DE4219592A DE4219592A1 DE 4219592 A1 DE4219592 A1 DE 4219592A1 DE 4219592 A DE4219592 A DE 4219592A DE 4219592 A DE4219592 A DE 4219592A DE 4219592 A1 DE4219592 A1 DE 4219592A1
Authority
DE
Germany
Prior art keywords
layer
reaction
substrate
trench
alloys
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4219592A
Other languages
German (de)
Other versions
DE4219592C2 (en
Inventor
Young Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910009971A external-priority patent/KR940001811B1/en
Priority claimed from KR1019910010104A external-priority patent/KR940000920B1/en
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4219592A1 publication Critical patent/DE4219592A1/en
Application granted granted Critical
Publication of DE4219592C2 publication Critical patent/DE4219592C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

On a substrate (1, pref. Si,) a layer (2,3), pref. consisting of an insulation layer (2) and a reaction inhibiting layer (3), is deposited and a pattern defined in it. A layer of reactive metal (4) is deposited on the surface. The reactive layer is etched anisotropically to form structures like spacers (4a) at the edges of the inhibiting layer (2,3). A heat treatment is given for the reaction to take place in the substrate area (5) underneath the spacers, which pref. defines the depth of penetration. The reacted material is removed, pref. using a wet etch and the part of the substrate laid bare is etched back, pref. using dry etching, pref. less deep that the trenches formed by removal of reacted material. The material is then pref. given a heat treatment to anneal damage. The trenches are filled using deposition, pref. by sputtering or CVD of an insulating layer (6), a planarising layer (7) pref. with identical etch rates and different fom (3), and the surface planarised using etchback. The reaction inhibiting layer (2,3) is removed. The reactive metal pref. has a defined solubility in the substrate matl. or forms a cpd. with it. Pref. metals with high solubility are: Al, Ba, Cr, Cu, Fe, Ni, Sb, Sn and Ti. Pref. metals which form a cpd. are many, among them Na, alkaline earth metals, some transition metals, some rare earth elements, some noble metals and alloys contg. Be/Zr, Cu.Mg, Al with one of the following elements: Na, Cr, Mn, Fe, Ni, Fe+Mg and Cu+Mg. USE/ADVANTAGE - Provides a trench with a depth which does not depend on the size of the pattern being used. The damage induced in the substrate is less than in conventional trench etching techniques. The trench can be filled by a planarising layer, avoiding the formation of a depression above it. The process is used for the dielectric isolation of devices in a semiconductor device.

Description

Die Erfindung betrifft ein Verfahren zur Ausbildung oder Erzeugung eines Isolationsbereiches, der eine Isolation zwischen benachbarten Elementen bewirkt, bei der Herstellung von Halbleiterbauteilen, und insbesondere ein Verfahren zur Erzeugung eines solchen Isolationsbereiches unter An­ wendung eines Grabens oder einer Nut oder Wanne.The invention relates to a method for the formation or production of a Isolation area, which provides isolation between adjacent elements causes, in the manufacture of semiconductor devices, and in particular a method for producing such an isolation area under An Use of a trench or groove or pan.

Verfahren zur Erzeugung eines Isolationsbereiches unter Anwendung ei­ nes Grabens bei der Herstellung eines CMOS-Halbleiters (CMOS = Com­ plementary Metal Oxide Semiconductor) sind bereits bekannt und werden anhand der Fig. 3(A) bis 3(G) im folgenden näher erläutert.Methods for producing an isolation region using a trench in the production of a CMOS semiconductor (CMOS = Complementary Metal Oxide Semiconductor) are already known and are explained in more detail below with reference to FIGS. 3 (A) to 3 (G).

Wie in der Fig. 3(A) dargestellt ist, werden unter Anwendung eines chemi­ schen Aufdampfverfahrens (CVD-Methode) eine Oxidschicht 22 (Unter- Oxidschicht (pad oxide film)) und eine Nitridschicht 23 auf einem Silicium­ substrat 21 des p-Typs abgeschieden. Mit einer auf der Nitridschicht 23 ausgebildeten Photoresistschicht 24 wird auf der Nitridschicht 23 ein Gra­ benbereich definiert.As shown in FIG. 3 (A), using a chemical vapor deposition (CVD) method, an oxide layer 22 (pad oxide film) and a nitride layer 23 on a silicon substrate 21 of the p-type deposited. Having formed on the nitride layer 23. Photoresist layer 24 is a Gra benbereich defined on the nitride layer 23rd

Unter Anwendung der Photoresistschicht 24 als Maske werden dann die Nitridschicht 23 und die Oxidschicht 24 trockengeätzt, um jene Bereiche, die dem Grabenbereich entsprechen, zu entfernen und in dieser Weise ein Graben-Fenster zu bilden, wie es in der Fig. 3(B) gezeigt ist. Das Silicium­ substrat 21 des p-Typs wird ebenfalls unter Anwendung der Photoresist­ schicht 24 als Maske trockengeätzt unter Bildung eines Grabens in einem Bereich unterhalb der Oberfläche des Siliciumsubstrats 21 des p-Typs.Then, using the photoresist layer 24 as a mask, the nitride layer 23 and the oxide layer 24 are dry etched to remove those regions corresponding to the trench region to form a trench window, as shown in FIG. 3 (B). is shown. The p-type silicon substrate 21 is also dry-etched using the photoresist layer 24 as a mask to form a trench in a region below the surface of the p-type silicon substrate 21 .

Nach der Entfernung des Photoresists 24 wird eine Polysiliciumschicht 25 (eine Schicht aus polykristallinem Silicium) auf der gesamten freiliegen­ den Oberfläche abgeschieden, wie es in der Fig. 3(C) gezeigt ist. Die Poly­ siliciumschicht 25 besteht aus Polysilicium, welches mit Verunreini­ gungsionen des p-Typs, wie Borionen, dotiert ist, und dient als Diffusions­ quelle für Kanal-Stopionen des n-Typs.After the removal of the photoresist 24 , a polysilicon layer 25 (a layer of polycrystalline silicon) is deposited on the entire exposed surface, as shown in Fig. 3 (C). The poly silicon layer 25 is made of polysilicon which is doped with p-type impurity ions such as boron ions, and serves as a diffusion source for n-type channel stoppers.

Anschließend wird eine Photoresistschicht 26a auf einem gewünschten Bereich der Polysiliciumschicht 25 gebildet zur Definition eines Wannen­ bereiches des n-Typs auf dem Substrat 21. Ein solcher Wannenbereich des n-Typs ist notwendig, um einen Metalloxidhalbleiter des p-Typs (PMOS) zu erzeugen. Unter Anwendung der Photoresistschicht 26a als Maske wird die Polysiliciumschicht 25 trockengeätzt zur Entfernung jenes Bereiches, der dem definierten Wannenbereich des n-Typs entspricht. Unter Verwendung der Photoresistschicht 26a als Maske werden dann Verunreinigungsionen des n-Typs in dem Wannenbereich des n-Typs schräg implantiert. Mit Hilfe eines Wärmebehandlungsverfahrens werden die implantierten Verunrei­ nigungsionen diffundiert zur Bildung einer Wanne des n-Typs für den PMOS-Halbleiter.Subsequently, a photoresist layer 26 a is formed on a desired region of the polysilicon layer 25 for defining an n-type well region on the substrate 21 . Such an n-type well region is necessary to produce a p-type metal oxide semiconductor (PMOS). Using the photoresist layer 26 a as a mask, the polysilicon layer 25 is dry-etched to remove the region corresponding to the defined n-type well region. Then, using the photoresist layer 26 a as a mask, n-type impurity ions are obliquely implanted in the n-type well region. By means of a heat treatment process, the implanted impurity ions are diffused to form an n-type well for the PMOS semiconductor.

Anschließend wird die Photoresistschicht 26 entfernt, wie es in der Fig. 3(E) dargestellt ist. Die in dem Bereich des Metalloxidhalbleiters des n-Typs (NMOS) vorliegende Polysiliciumschicht 25 wird dann wärmebehan­ delt, um eine Diffusion der die Polysiliciumschicht 25 dotierenden Borio­ nen des p-Typs zu diffundieren und damit in einem Bereich unterhalb des Oberflächenbereiches des Grabens, der dem NMOS-Bereich entspricht, ei­ ne Kanalstopschicht 28 des p-Typs zu erzeugen, wie es in der Fig. 3(F) dargestellt ist. Wie aus der Fig. 3(F) hervorgeht, wird dann die Polysilici­ umschicht 25 entfernt und durch thermische Behandlung in dem Graben eine Oxidschicht 29 erzeugt. Zur Ausbildung eines Isolationsbereiches wird dann unter Anwendung eines chemischen Aufdampfverfahrens (CVD) eine Oxidschicht 30 auf der gesamten freiliegenden Oberfläche abgeschie­ den. Diese Abscheidung erfolgt in der Weise, daß der Graben vollständig mit der Oxidschicht 30 ausgefüllt wird. Es bildet sich jedoch oberhalb des Grabens eine Nut in der Oxidschicht 30. Diese Nut wird mit einem glätten­ den Polymer 31 ausgefüllt, um die Oberfläche der Oxidschicht 30 zu glät­ ten.Subsequently, the photoresist layer 26 is removed, as shown in Fig. 3 (E). The polysilicon layer 25 present in the region of the n-type metal oxide semiconductor (NMOS) is then heat-treated to diffuse diffusion of the p-type borions doping the polysilicon layer 25 and thus in a region below the surface region of the trench, which is the NMOS range corresponds to generating a p-type channel stop layer 28 as shown in Fig. 3 (F). As shown in FIG. 3 (F), the polysilicon layer 25 is then removed and an oxide layer 29 is formed by thermal treatment in the trench. To form an isolation region, an oxide layer 30 is then deposited on the entire exposed surface using a chemical vapor deposition (CVD) method. This deposition takes place in such a way that the trench is completely filled with the oxide layer 30 . However, a groove is formed in the oxide layer 30 above the trench. This groove is filled with a smoothen the polymer 31 to th smoothen the surface of the oxide layer 30 .

Anschließend werden die Oxidschicht 30 und die Polymerschicht 31 von ihrer Oberfläche bis zu der Oberfläche der Nitridschicht 30 unter Anwen­ dung eines Trockenätzverfahrens rückgeätzt unter Bildung eines oberflä­ chengeglätteten Element-Isolationsbereiches 30a, wie es in der Fig. 3(G) gezeigt ist.Subsequently, the oxide layer 30 and the polymer layer 31 are etched back from their surface to the surface of the nitride layer 30 using a dry etching method to form a surface-smoothed element isolation region 30 a, as shown in FIG. 3 (G).

Diese herkömmliche Verfahrensweise besitzt jedoch die folgenden Nach­ teile.However, this conventional procedure has the following features parts.

  • 1. Da das Siliciumsubstrat des p-Typs unter Anwendung eines Troc­ kenätzverfahrens zur Ausbildung des Grabens vertikal rückgeätzt wird, besteht eine Wahrscheinlichkeit dafür, daß in den Bodenbereichen und den Seitenbereichen des Grabens Kristalldefekte in dem Substrat erzeugt werden.1. Since the p-type silicon substrate was subjected to a Troc kenätzverfahren for forming the trench is etched back vertically, there is a probability that in the ground areas and  produces crystal defects in the substrate at the side regions of the trench become.
  • 2. Die Tiefe des Grabens variiert in Abhängigkeit von der Mustergröße eines jeden Element-Isolationsbereiches, so daß auch die Größe der Nut variiert, die gebildet wird, wenn die Oxidschicht zur Ausfüllung des Gra­ bens abgeschieden wird. Als Ergebnis davon tritt zwischen benachbarten Isolationsbereichen eine Stufe auf, die als Mikroladungseffekt bezeichnet wird.2. The depth of the trench varies depending on the pattern size of each element isolation region, so that the size of the groove varies, which is formed when the oxide layer to fill the Gra is deposited. As a result, occurs between adjacent Isolation areas on a level called the micro-loading effect becomes.

Die Aufgabe der vorliegenden Erfindung besteht somit darin, ein Verfah­ ren zur Ausbildung eines Isolationsbereiches in einem Halbleiterbauteil unter Anwendung eines Grabens anzugeben, welches das Auftreten von Kristalldefekten und des Mikro-Beladungseffektes bei der Erzeugung des Grabens zur Bildung des Isolationsbereiches vermeidet.The object of the present invention is thus a Verfah ren for forming an isolation region in a semiconductor device using a trench indicating the occurrence of Crystal defects and the micro-loading effect in the generation of the Grabens avoids the formation of the isolation area.

Gegenstand der Erfindung sind daher die Verfahren gemäß den unabhän­ gigen Ansprüchen 1 und 15. Die Unteransprüche betreffen bevorzugte Ausführungsformen dieses Erfindungsgegenstandes.The invention therefore relates to the method according to the inde pendent gigen claims 1 and 15. The dependent claims relate to preferred Embodiments of this subject invention.

Gemäß einer ersten Ausführungsform betrifft die Erfindung ein Verfahren zur Ausbildung eines Isolationsbereiches in einem Halbleiterbauteil unter Anwendung eines Grabens, welches dadurch gekennzeichnet ist, daß man auf einem Halbleitersubstrat eine reaktionsverhindernde Schicht ausbil­ det;
einen Teil der reaktionsverhindernden Schicht, der einem zuvor definier­ ten Graben entspricht, unter Bildung eines Graben-Maskenfensters ent­ fernt;
eine Reaktionsschicht auf der gesamten freiliegenden Oberfläche erzeugt;
die Reaktionsschicht unter Bildung von Seitenwand-Reaktionsschichten auf den gegenüberliegenden Seitenwänden des Graben-Maskenfensters ätzt;
die Seitenwand-Reaktionsproduktschicht und das Substrat bei einer vor­ bestimmten Temperatur wärmebehandelt zur Bildung von Reaktionspro­ duktschichten auf den Seitenwand-Reaktionsschichten und den Berei­ chen des Substrats, die unter den Seitenwand-Reaktionsschichten liegen;
die Reaktionsschichten entfernt und dann einen Teil des Substrats, der in dem Graben-Bereich liegt, ätzt unter Bildung eines Grabens vorbestimm­ ter Tiefe in dem Substrat;
eine Isolationsschicht für einen Element-Isolationsbereich auf der gesam­ ten freiliegenden Oberfläche in der Weise bildet, daß sie den Graben ein­ schließlich einer durch das Entfernen der Reaktionsproduktschichten ge­ bildeten Vertiefung ausreichend ausfüllt;
eine die Oberfläche glättende Isolationsschicht auf der Isolationsschicht für den Element-Isolationsbereich erzeugt;
beide Isolationsschichten derart rückätzt, daß ihre oberhalb einer be­ stimmten Oberfläche des Substrats liegenden Bereiche entfernt werden; und
die verbliebene reaktionsverhindernde Schicht entfernt.According to a first embodiment, the invention relates to a method for forming an isolation region in a semiconductor device using a trench, which is characterized in that a reaction-preventing layer is formed on a semiconductor substrate;
remove a portion of the reaction preventing layer corresponding to a previously defined trench to form a trench mask window;
creates a reaction layer on the entire exposed surface;
etching the reaction layer to form sidewall reaction layers on the opposite sidewalls of the trench mask window;
the sidewall reaction product layer and the substrate are heat treated at a predetermined temperature to form reaction product layers on the sidewall reaction layers and the regions of the substrate underlying the sidewall reaction layers;
removing the reaction layers and then etching a portion of the substrate located in the trench region to form a trench of predetermined depth in the substrate;
forming an insulating layer for an element isolation region on the entire exposed surface so as to sufficiently fill the trench including a well formed by the removal of the reaction product layers;
forming a surface-smoothing insulating layer on the insulating layer for the element isolation region;
both etching layers etched back so that their areas lying above a certain surface of the substrate be removed areas; and
remove the remaining reaction preventing layer.

Gemäß einer weiteren Ausführungsform betrifft die Erfindung ein Verfah­ ren zur Ausbildung eines Isolationsbereiches in einem Halbleiterbauteil unter Anwendung eines Grabens, welches dadurch gekennzeichnet ist, daß man auf einem Halbleitersubstrat eine reaktionsverhindernde Schicht ausbildet;
einen Teil der reaktionsverhindernden Schicht, der einem zuvor definier­ ten Graben entspricht, unter Bildung eines Graben-Maskenfensters ent­ fernt;
eine Reaktionsschicht auf der gesamten freiliegenden Oberfläche erzeugt;
die Reaktionsschicht und das Substrat bei einer vorbestimmten Tempera­ tur wärmebehandelt zur Bildung einer Reaktionsproduktschicht vorbe­ stimmter Tiefe in einem Bereich der Reaktionsschicht und einem Teil des Substrats, der dem Graben-Bereich entspricht;
die Reaktionsproduktschicht und die auf der reaktionsverhindernden Schicht verbliebene Reaktionsschicht unter Bildung eines Grabens ent­ fernt;
eine Isolationsschicht für einen Element-Isolationsbereich auf der gesam­ ten freiliegenden Oberfläche in der Weise bildet, daß sie den Graben aus­ reichend füllt;
eine die Oberfläche glättende Isolationsschicht auf der Isolationsschicht für den Element-Isolationsbereich erzeugt;
beide Isolationsschichten derart rückätzt, daß ihre oberhalb einer be­ stimmten Höhe über der Oberfläche des Substrats liegenden Bereiche ent­ fernt werden; und
die verbliebene reaktionsverhindernde Schicht entfernt. According to a further embodiment, the invention relates to a method for forming an insulating region in a semiconductor device using a trench, which is characterized in that one forms a reaction-preventing layer on a semiconductor substrate;
remove a portion of the reaction preventing layer corresponding to a previously defined trench to form a trench mask window;
creates a reaction layer on the entire exposed surface;
the reaction layer and the substrate are heat-treated at a predetermined temperature to form a reaction product layer having a predetermined depth in a region of the reaction layer and a part of the substrate corresponding to the trench region;
the reaction product layer and the reaction layer remaining on the reaction-preventing layer are removed to form a trench;
forming an insulating layer for an element isolation region on the entire exposed surface so as to fill the trench sufficiently;
forming a surface-smoothing insulating layer on the insulating layer for the element isolation region;
etches both insulation layers such that their areas above a certain height above the surface of the substrate are removed; and
remove the remaining reaction preventing layer.

Die Erfindung sei im folgenden näher unter Bezugnahme auf die beigefüg­ ten Zeichnungen näher erläutert.The invention will be described in more detail below with reference to the attached th drawings explained in more detail.

In den Zeichnungen zeigtIn the drawings shows

Fig. 1(A) bis 18(F) Schnittansichten zur Verdeutlichung des Ver­ fahrens zur Ausbildung eines Isolationsbe­ reiches in einem Halbleiterbauteil unter An­ wendung eines Grabens gemäß einer ersten Ausführungsform der vorliegenden Erfin­ dung; Fig. 1 (A) to 18 (F) are sectional views illustrating the method for forming a Isolationsbe rich in a semiconductor device using a trench tion according to a first embodiment of the present inven tion;

Fig. 2(A) bis 2(H) Schnittansichten zur Verdeutlichung des Ver­ fahrens zur Ausbildung eines Isolationsbe­ reiches in einem Halbleiterbauteil unter An­ wendung eines Grabens gemäß einer zweiten Ausführungsform der vorliegenden Erfin­ dung; und Fig. 2 (A) to 2 (H) are sectional views for illustration of the proceedings dung to form a Isolationsbe rich in a semiconductor device under An application of a trench according to a second embodiment of the present OF INVENTION; and

Fig. 3(A) bis 3(G) Schnittansichten zur Verdeutlichung eines herkömmlichen Verfahrens zur Ausbildung eines Isolationsbereiches in einem Halblei­ terbauteil unter Anwendung eines Grabens. Fig. 3 (A) to 3 (G) are sectional views illustrating a conventional method for forming an isolation region in a semiconductor device using a trench.

Im folgenden sei zunächst das Verfahren gemäß der ersten Ausführungs­ form der Erfindung unter Bezugnahme auf die Fig. 1(A) bis 1(F) erläu­ tert.In the following, first, the method according to the first embodiment of the invention with reference to FIGS . 1 (A) to 1 (F) erläu tert.

Gemäß dieser ersten Ausführungsform werden zunächst eine Oxidschicht 2 (pad oxide film) und eine Nitridschicht 3 in dieser Reihenfolge auf einem Siliciumsubstrat abgeschieden, und zwar unter Anwendung eines chemi­ schen Aufdampfverfahrens, wie es in der Fig. 1(A) dargestellt ist. Dabei wird ein photolithographisches Verfahren durchgeführt zur Definition ei­ nes Grabens in dem Substrat 1. Als Material für das Substrat 1 können auch andere Halbleitermaterialien verwendet werden.According to this first embodiment, first an oxide layer 2 (pad oxide film) and a nitride layer 3 are deposited on a silicon substrate in this order, using a chemical vapor deposition method as shown in FIG. 1 (A). In this case, a photolithographic process is performed to define a trench in the substrate. 1 As a material for the substrate 1 , other semiconductor materials can be used.

Anschließend werden die Nitridschicht 3 und die Oxidschicht 2 trockenge­ ätzt, so daß Bereiche dieser Schichten im definierten Graben-Bereich ent­ fernt werden unter Bildung eines Graben-Maskenfensters. Anschließend wird auf der gesamten freigelegten Oberfläche eine Reaktionsschicht 4 ab­ geschieden unter Anwendung eines Sputter-Verfahrens oder eines chemi­ schen Aufdampfverfahrens.Subsequently, the nitride layer 3 and the oxide layer 2 are dry etched, so that areas of these layers in the defined trench area are removed ent to form a trench mask window. Subsequently, a reaction layer 4 is deposited on the entire exposed surface from using a sputtering method or a chemical vapor deposition method.

Wie in der Fig. 1(B) dargestellt ist, wird die Reaktionsschicht 4 sodann ei­ nem anisotropen Trockenätzverfahren, wie einem reaktiven Ionenätzver­ fahren, derart unterworfen, daß an den gegenüberliegenden Seitenwän­ den des Graben-Maskenfensters Seitenwand-Reaktionsschichten 4a ver­ bleiben, während die übrigen Bereiche der Reaktionsschicht 4 entfernt werden. Das Material der Reaktionsschicht 4 kann ein Metall sein, wel­ ches mit dem Material des Siliciumsubstrats 1 unter Bildung einer Verbin­ dung reagiert, oder ein Metall, welches eine gewisse Löslichkeit aufweist, so daß es bei einer bestimmten Temperatur schmilzt und in atomarem Zu­ stand in das Siliciumsubstrat 1 eindringt.As shown in FIG. 1 (B), the reaction layer 4 is then subjected to an anisotropic dry etching process such as a reactive ion etching process such that sidewall reaction layers 4 a remain on the opposite sidewalls of the trench mask window the remaining areas of the reaction layer 4 are removed. The material of the reaction layer 4 may be a metal which reacts with the material of the silicon substrate 1 to form a compound, or a metal which has a certain solubility so as to melt at a certain temperature and stand in the atomic state Silicon substrate 1 penetrates.

Die Reaktionsschicht 4 wird dann bei einer vorbestimmten Temperatur und in einer aktiven oder inerten Atmosphäre wärmebehandelt. Wenn die Reaktionsschicht 4 aus einem Metall besteht, welches mit dem Material des Siliciumsubstrats 1 unter Bildung einer Verbindung reagiert, werden Reaktionsproduktschichten 5 in Form dieser Verbindung in einer vorbe­ stimmten Dicke in Bereichen des Siliciumsubstrats 1 gebildet, die unter­ halb der einander gegenüberliegenden Seitenwand-Reaktionsschichten 4a liegen. Wenn das Material der Reaktionsschicht 4 ein Metall ist mit ei­ ner vorbestimmten Löslichkeit, so daß es bei einer bestimmten Tempera­ tur schmilzt und in atomarem Zustand in das Siliciumsubstrat eindringt, wird eine geeignete Menge (in Atom%) dieses Metalls in atomarem Zu­ stand in das Gitter jener Bereiche des Siliciumsubstrats 1, die unterhalb der gegenüberliegenden Seitenwand-Reaktionsschichten 4a liegen, ein­ dringen oder dieses imprägnieren bis zu einer bestimmten Dicke, die durch die Wärmebehandlungstemperatur bestimmt wird. Im letzteren Fall besteht die Reaktionsproduktschicht 5 nicht aus einer Verbindung, die durch die Reaktion zwischen dem Siliciumsubstrat 1 und der Reaktions­ schicht 4 gebildet wird, sondern aus dem Material der Reaktionsschicht 4 selbst.The reaction layer 4 is then heat-treated at a predetermined temperature and in an active or inert atmosphere. When the reaction layer 4 is made of a metal which reacts with the material of the silicon substrate 1 to form a compound, reaction product layers 5 in the form of this compound are formed in a predetermined thickness in regions of the silicon substrate 1 below half of the opposite sidewall reaction layers 4 a lie. When the material of the reaction layer 4 is a metal having a predetermined solubility so that it melts at a certain temperature and penetrates into the silicon substrate in an atomic state, an appropriate amount (in atom%) of this metal is in an atomic state Grating those areas of the silicon substrate 1 , which are below the opposite side wall reaction layers 4 a, penetrate or impregnate to a certain thickness, which is determined by the heat treatment temperature. In the latter case, the reaction product layer 5 does not consist of a compound which is formed by the reaction between the silicon substrate 1 and the reaction layer 4 , but from the material of the reaction layer 4 itself.

Anschließend werden die Reaktionsproduktschichten 5, die so gebildet worden sind, daß sie geeignete Dicke aufweisen, in den entsprechenden Bereichen des Siliciumsubstrats 1, die den gegenüberliegenden Rändern des Grabenbereiches entsprechen, unter Anwendung eines Naßätzverfah­ rens entfernt, wie es in der Fig. 1(D) dargestellt ist. Dann wird das Silici­ umsubstrat 1 einem Trockenätzverfahren unterworfen zur Bildung eines flachen Grabens in dem Grabenbereich. Der flache Graben besitzt eine ge­ ringere Tiefe als die Reaktionsproduktschicht 5.Subsequently, the reaction product layers 5 , which have been formed to have appropriate thickness, are removed in the respective areas of the silicon substrate 1 corresponding to the opposite edges of the trench area using a wet etch method, as shown in Fig. 1 (D ) is shown. Then, the silicon substrate 1 is dry etched to form a shallow trench in the trench region. The shallow trench has a ge ringere depth than the reaction product layer. 5

Verschiedene Metalle, die als Material der Reaktionsschicht 4 verwendet werden können und verschiedene Verbindungen (das heißt verschiedene Materialien der Reaktionsproduktschicht 5), die durch Reaktionen des Metalls mit dem Siliciumsubstrat 1 gebildet werden, sind in der nachfol­ genden Tabelle 1 zusammengestellt.Various metals which can be used as the material of the reaction layer 4 and various compounds (that is, various materials of the reaction product layer 5 ) formed by reactions of the metal with the silicon substrate 1 are shown in Table 1 below.

Reaktionsschicht (4)Reaction layer (4) Reaktionsproduktschicht (5)Reaction product layer (5) NaN / A NaSi₂NaSi₂ Mgmg Mg₂SiMg₂Si CaCa CaSi₂, CaSi, Ca₂SiCaSi₂, CaSi, Ca₂Si BaBa BaSiBaSi LaLa LaSi₂LaSi₂ CeCe CeSi₂CeSi₂ Prpr PrSi₂PrSi₂ NdNd NdSi₂NdSi₂ Smsm SmSi₂SmSi₂ YY YSiYSi TiTi TiSi, TiSi₂, Ti₅Si₃TiSi, TiSi₂, Ti₅Si₃ SrSr Sr₂Si₃Sr₂Si₃ ZrZr ZrSi₂ZrSi₂ HfHf HfSi₂HfSi₂ Thth ThSi₂ThSi₂ UU USi, USi₂, U₃Si₂, U₃SiUSi, USi₂, U₃Si₂, U₃Si Npnp NpSi₂NpSi₂ PuPu PuSi₂PuSi₂ VV V₂Si₃, VSi₂, V₃SiV₂Si₃, VSi₂, V₃Si NbNb NbSi₂, Nb₅Si₃NbSi₂, Nb₅Si₃ TaTa TaSi₂TaSi₂ CrCr Cr₃Si₂, Cr₃Si, CrSi₂, CrSiCr₃Si₂, Cr₃Si, CrSi₂, CrSi MoMo MoSi₂, Mo₃Si, Mo₅Si₃MoSi₂, Mo₃Si, Mo₅Si₃ WW WSi₂WSi₂ MnMn MnSi₂, MnSi, Mn₅Si₃, Mn₃SiMnSi₂, MnSi, Mn₅Si₃, Mn₃Si Rere ReSi₂ReSi₂ FeFe FeSi, Fe₅Si₃, Fe₃SiFeSi, Fe₅Si₃, Fe₃Si CoCo CoSi, Co₂SiCoSi, Co₂Si NiNi NiSi₂, NiSi, Ni₂Si₂, Ni₂Si, Ni₅Si₂, Ni₃SiNiSi₂, NiSi, Ni₂Si₂, Ni₂Si, Ni₅Si₂, Ni₃Si RuRu RuSi, Ru₂Si, Ru₂Si₃RuSi, Ru₂Si, Ru₂Si₃ Rhrh RhSi, RhSi0,5, Rh₂Si, Rh₅Si₃, Rh₃Si₂, RhSiRhSi, RhSi 0.5 , Rh₂Si, Rh₅Si₃, Rh₃Si₂, RhSi PdPd PdSi, Pd₂SiPdSi, Pd₂Si Osos Os₂Si₃, OsSiOs₂Si₃, OsSi IrIr Ir₃Si₂, IrSi0,3, IrSi₃, Ir₃Si, Ir₂SiIr₃Si₂, IrSi 0.3 , IrSi₃, Ir₃Si, Ir₂Si PtPt PtSi, Pt₂SiPtSi, Pt₂Si Be-Zr-LegierungBe-Zr alloy BeZrSiBeZrSi Cu-Mg-LegierungCu-Mg alloy Cu1,6Mg₆Si₇, Cu₃SiMg₂Cu 1.6 Mg₆Si₇, Cu₃SiMg₂ Al-Na-LegierungAl-Na-alloy AlNaSi₄AlNaSi₄ Al-Ni-LegierungAl-Ni alloy AlNi₂SiAlNi₂Si Al-Fe-Mg-LegierungAl-Fe-Mg alloy Al₈FeMg₃SiAl₈FeMg₃Si Al-Cu-Mg-LegierungAl-Cu-Mg alloy Al₅Cu₂Mg₈SiAl₅Cu₂Mg₈Si Pd-Al-LegierungPd-Al alloy Pd₄Al₃SiPd₄Al₃Si CuCu Cu₃Si, Cu1,5Si₄, Cu₅Si, Cu₇SiCu₃Si, Cu 1.5 Si₄, Cu₅Si, Cu₇Si Al-Cr-LegierungAl-Cr alloy Al₃CrSi, Al₁₃Cr₄Si₄Al₃CrSi, Al₁₃Cr₄Si₄ Al-Mn-LegierungAl-Mn alloy Al₅(Mn,Si)₂, Al₂₁Mn₃Si₅, Al₉Mn₃SiAl₅ (Mn, Si) ₂, Al₂₁Mn₃Si₅, Al₉Mn₃Si Al-Fe-LegierungAl-Fe alloy AlFeSi,Al₂₁Fe₃Si₅, Al₉Fe₂Si₂, Al₄FeSi₂AlFeSi, Al₂₁Fe₃Si₅, Al₉Fe₂Si₂, Al₄FeSi₂

Verschiedene Metalle, die jeweils eine solche Löslichkeit besitzen, daß sie als Material für die Reaktionsschicht 4 verwendet werden können, ihre Wärmebehandlungstemperaturen und deren Mengen (in Atom%), in de­ nen sie in atomarem Zustand in das Siliciumsubstrat 1 bei der Wärmebe­ handlung eindringen, sind in der folgenden Tabelle 2 angegeben.Various metals each having a solubility such that they can be used as a material for the reaction layer 4 , their heat treatment temperatures and their amounts (in atom%) in which they penetrate in the atomic state into the silicon substrate 1 in the heat treatment, are given in Table 2 below.

Anschließend wird eine Oxidschicht 6 als Isolationsschicht für einen Iso­ lationsbereich unter Anwendung eines chemischen Aufdampfverfahrens auf der gesamten freiliegenden Oberfläche abgeschieden, um den in dem Siliciumsubstrat 1 gebildeten Graben vollständig auszufüllen, wie es in der Fig. 1(D) dargestellt ist. Zu diesem Zeitpunkt wird eine Vertiefung in dem oberen Bereich des Grabens gebildet. Zum Ausfüllen der Vertiefung wird eine die Oberfläche glättende Oxidschicht 7 als Isolationsschicht mit Hilfe eines chemischen Aufdampfverfahrens auf der Oxidschicht 6 abge­ schieden. Diese Oxidschicht 7 besitzt die gleiche Ätzselektivität wie die der Oxidschicht 6, die sich jedoch von der der Nitridschicht 3 unterscheidet.Then, an oxide film 6 as an isolation layer for an insulating region is deposited on the entire exposed surface using a chemical vapor deposition method to completely fill the trench formed in the silicon substrate 1 , as shown in FIG. 1 (D). At this time, a recess is formed in the upper portion of the trench. To fill the depression, a surface smoothing oxide layer 7 is separated abge as an insulating layer using a chemical vapor deposition on the oxide layer 6 . This oxide layer 7 has the same etch selectivity as that of the oxide layer 6 , but different from that of the nitride layer 3 .

Unter Anwendung des Trockenätzverfahrens wird dann die Oxidschicht 7 von ihrer Oberfläche bis zu der unteren Oberfläche der Vertiefung abge­ ätzt, wie es in der Fig. 1(E) dargestellt ist. Zu diesem Zeitpunkt wird auch die Oxidschicht 6, die sich oberhalb der unteren Oberfläche der Vertiefung befindet, zusammen mit der Oxidschicht 7 abgeätzt. Die Nitridschicht 3 wird jedoch nicht abgeätzt, da sie eine Ätzselektivität besitzt, die sich von der der Oxidschicht 7 unterscheidet. Anschließend wird eine Wärmebe­ handlung des Produktes in einer oxidierenden Atmosphäre durchgeführt, um mögliche Defekte, die während der Bildung des flachen Grabens in dem Siliciumsubstrat aufgetreten sein können, zu beseitigen.Then, using the dry etching method, the oxide layer 7 is etched from its surface to the lower surface of the recess, as shown in FIG. 1 (E). At this time, the oxide layer 6 , which is located above the lower surface of the recess, is also etched away together with the oxide layer 7 . However, the nitride film 3 is not etched because it has an etching selectivity different from that of the oxide film 7 . Thereafter, heat treatment of the product in an oxidizing atmosphere is performed to eliminate possible defects that may have occurred during formation of the shallow trench in the silicon substrate.

Schließlich wird die Nitridschicht 3 unter Anwendung eines Naßätzver­ fahrens entfernt, wie es in der Fig. 1(F) dargestellt ist. In dieser Weise er­ hält man einen Element-Isolationsbereich.Finally, the nitride layer 3 is removed using a wet etching method as shown in Fig. 1 (F). In this way he keeps an element isolation area.

Die Fig. 2(A) bis 2(H) verdeutlichen eine zweite Ausführungsform der vorliegenden Erfindung zur Ausbildung eines Isolationsbereiches in ei­ nem Halbleiterbauteil unter Anwendung eines Grabens. Figs. 2 (A) to 2 (H) illustrate a second embodiment of the present invention for forming an isolation region in a semiconductor device using a trench.

Gemäß dieser Ausführungsform werden zunächst eine Oxidschicht 9 (pad oxide film) und eine Nitridschicht 10 in dieser Reihenfolge unter Anwen­ dung eines chemischen Aufdampfverfahrens oder eines Sputterverfah­ rens als reaktionsverhindernde Schichten auf dem Siliciumsubstrat 8 ab­ geschieden, wie es in der Fig. 2(A) gezeigt ist. Dann wird ein photolithographisches Verfahren durchgeführt, um einen Grabenbereich auf der Ni­ tridschicht 10 auszubilden. In dem definierten Grabenbereich werden die Nitridschicht 10 und die Oxidschicht 9 mit Hilfe eines Trockenätzverfah­ rens behandelt so daß das Material dieser Schichten in dem definierten Grabenbereich entfernt wird unter Bildung eines Graben-Maskenfen­ sters.According to this embodiment, first, an oxide layer 9 (pad oxide film) and a nitride layer 10 are deposited in this order using a chemical vapor deposition method or a sputtering method as reaction preventing layers on the silicon substrate 8 , as shown in FIG. 2 (A). is shown. Then, a photolithographic process is performed to form a trench region on the Ni tridschicht 10 . In the defined trench region, the nitride layer 10 and the oxide layer 9 are treated by means of a dry etching process so that the material of these layers in the defined trench region is removed to form a trench mask window.

Auf der gesamten freiliegenden Oberfläche wird dann eine Reaktions­ schicht 11 mit vorbestimmter Dicke unter Anwendung eines Sputter-Ver­ fahrens oder eines chemischen Aufdampfverfahrens abgeschieden und anschließend einer Wärmebehandlung bei einer vorbestimmten Tempera­ tur unterzogen, wie es in der Fig. 2(B) gezeigt ist. Zu diesem Zeitpunkt werden, wenn das Material der Reaktionsschicht 11 ein Metall ist, das mit dem Material des Siliciumsubstrats 8 unter Bildung einer neuen Verbin­ dung reagiert, ein Teil der Reaktionsschicht 11 und ein Bereich vorbe­ stimmter Dicke des Siliciumsubstrats 8, der in dem Grabenbereich vor­ liegt, in die Verbindung umgewandelt, die die Reaktionsproduktschicht 12 ergibt. Ein Bereich der Reaktionsschicht 11, der sich oberhalb der Ni­ tridschicht befindet, verändert sich jedoch nicht. Wenn andererseits das Material der Reaktionsschicht 10 ein Metall ist, welches eine gewisse Lös­ lichkeit besitzt, schmilzt dieses Metall beim Erhitzen auf die vorbestimmte Temperatur, so daß eine geeignete Menge (in Atom%) in atomarem Zu­ stand in einen Bereich vorbestimmter Dicke des Siliciumsubstrats 8 ein­ dringt oder dieses imprägniert. Im letzteren Fall besteht somit die Reak­ tionsproduktschicht 12 aus dem Material der Reaktionsschicht 11 selbst.On the entire exposed surface, a reaction layer 11 having a predetermined thickness is then deposited using a sputtering method or a chemical vapor deposition method and then subjected to a heat treatment at a predetermined temperature, as shown in FIG. 2 (B). At this time, when the material of the reaction layer 11 is a metal which reacts with the material of the silicon substrate 8 to form a new compound, a part of the reaction layer 11 and an area of predetermined thickness of the silicon substrate 8 present in the trench region converted into the compound that gives the reaction product layer 12 . However, a portion of the reaction layer 11 , which is above the Ni tridschicht, does not change. On the other hand, when the material of the reaction layer 10 is a metal having a certain solubility, this metal melts when heated to the predetermined temperature so that an appropriate amount (in atom%) in atomic state was in a range of predetermined thickness of the silicon substrate 8 one penetrates or impregnates this. In the latter case, therefore, the reac tion product layer 12 consists of the material of the reaction layer 11 itself.

Die Metalle, die als Material für die Reaktionsschicht 11 verwendet werden können und die verschiedenen Materialien, die durch Reaktionen der Me­ talle mit dem Silicium des Substrats 8 die verschiedenen Materialien der Reaktionsproduktschicht 12 ergeben, sind die gleichen, wie die in der Tabelle 1 angegebenen, so daß auf eine weitere Erläuterung hierzu verzichtet werden kann. Auch die verschiedenen Arten von Metallen, die eine solche Löslichkeit besitzen, daß sie als Material für die Reaktionsschicht 11 ver­ wendet werden können, ihre Wärmebehandlungstemperaturen und die Mengen (in Atom%), in denen sie bei der Wärmebehandlung in atomarem Zustand in das Siliciumsubstrat 8 eindringen, sind die gleichen, wie die in der Tabelle 2 angegebenen, so daß nähere Erläuterungen hierzu nicht not­ wendig sind.The metals that can be used as the material for the reaction layer 11 and the various materials that yield the various materials of the reaction product layer 12 by reactions of the metals with the silicon of the substrate 8 are the same as those shown in Table 1. so that it can be dispensed with a further explanation. Also, the various kinds of metals having such a solubility that they can be used as a material for the reaction layer 11 , their heat treatment temperatures and the amounts (in atomic%), in which they in the atomic state in the heat treatment in the silicon substrate. 8 penetrate, are the same as those given in Table 2, so that further explanations are not necessary agile.

Anschließend werden die Reaktionsschicht 11 und die Reaktionsprodukt­ schicht 12 vollständig unter Anwendung eines Naßätzverfahrens entfernt, so daß in dem Siliciumsubstrat 8 ein Graben gebildet wird, wie es in der Fig. 2(D) gezeigt ist. Unter Anwendung eines chemischen Aufdampfverfah­ rens wird eine Oxidschicht 13 als Isolationsschicht für einen Isolationsbe­ reich auf der gesamten freiliegenden Oberfläche abgeschieden. Die Ab­ scheidung der Oxidschicht 13 wird in der Weise bewirkt, daß die Oxid­ schicht 13 nicht nur den Graben vollständig abdeckt, sondern auch die verbleibende Nitridschicht 10, wie es in der Fig. 2(E) gezeigt ist.Subsequently, the reaction layer 11 and the reaction product layer 12 are completely removed using a wet etching process, so that in the silicon substrate 8, a trench is formed, as shown in Fig. 2 (D). Using a chemical vapor deposition method, an oxide layer 13 is deposited as an isolation layer for an isolation region on the entire exposed surface. From the deposition of the oxide layer 13 is effected in such a manner that the oxide layer 13 not only completely covers the trench, but also the remaining nitride layer 10 , as shown in Fig. 2 (E).

Bei der Abscheidung der Oxidschicht 13 wird eine Nut in dem oberen Ab­ schnitt des Grabenbereiches gebildet. Zu diesem Zeitpunkt wird das Sili­ ciumsubstrat 8 einer Wärmebehandlung bei einer vorbestimmten Tempe­ ratur unterworfen, um mögliche Fehler in dem Siliciumsubstrat 8 zu be­ seitigen, die während der Bildung des Grabens erzeugt worden sind. Zur ausreichenden Ausfüllung der Nut wird eine die Oberfläche glättende Oxidschicht 14 als Isolationsschicht unter Anwendung eines chemischen Aufdampfverfahrens oder eines Sputter-Verfahrens auf der Oxidschicht 13 abgeschieden, wie es in der Fig. 2(F) gezeigt ist. Diese Oxidschicht 14 besitzt eine Ätzselektivität, die identisch mit der der Oxidschicht 13 ist, je­ doch verschieden von der der Nitridschicht 10.In the deposition of the oxide layer 13 , a groove in the upper portion of the trench region is formed. At this time, the silicon substrate 8 is subjected to a heat treatment at a predetermined temperature to eliminate possible defects in the silicon substrate 8 generated during the formation of the trench. For satisfactorily filling the groove, a surface-smoothing oxide film 14 as an insulating film is deposited on the oxide film 13 using a chemical vapor deposition method or a sputtering method, as shown in FIG. 2 (F). This oxide layer 14 has an etching selectivity identical to that of the oxide layer 13 , but different from that of the nitride layer 10 .

Unter Anwendung des Trockenätzverfahrens werden die Oxidschicht 14 und die Oxidschicht 13 von der Oberfläche der Oxidschicht 14 bis zu der Oberfläche des Siliciumsubstrats 8 abgeätzt, wie es in der Fig. 2(G) ge­ zeigt ist. Zu diesem Zeitpunkt wird die Nitridschicht 10 nicht abgeätzt, da sie eine Ätzselektivität aufweist, die sich von der der Oxidschichten 13 und 14 unterscheidet. Using the dry etching method, the oxide film 14 and the oxide film 13 are etched from the surface of the oxide film 14 to the surface of the silicon substrate 8 , as shown in FIG. 2 (G). At this time, the nitride film 10 is not etched because it has an etching selectivity different from that of the oxide films 13 and 14 .

Schließlich wird die verbleibende Nitridschicht 10 mit Hilfe eines Trocken­ ätzverfahrens entfernt, wie es in der Fig. 2(H) gezeigt ist. In dieser Weise erhält man einen Elementen-Isolationsbereich.Finally, the remaining nitride layer 10 is removed by a dry etching method as shown in Fig. 2 (H). In this way, one obtains an element isolation region.

Wie aus der obigen Erläuterung hervorgeht, ermöglicht das erfindungsge­ mäße Verfahren die folgenden Vorteile.As can be seen from the above explanation, the erfindungsge The following advantages can be achieved with appropriate methods.

Zunächst werden im Fall der ersten Ausführungsform des erfindungsge­ mäßen Verfahrens Reaktionsproduktfilme um einen Graben, der einem Isolationsbereich in einem Siliciumsubstrat entspricht, herum in der Wei­ se ausgebildet, daß sie eine Tiefe besitzen, die tiefer ist als die des Gra­ bens. Diese Reaktionsproduktschichten werden anschließend unter An­ wendung eines Naßätzverfahrens entfernt. Demzufolge ist es möglich, ei­ ne Schädigung des Siliciumsubstrats in den Seitenwandbereichen und den Bodenbereichen des Grabens zu vermeiden. Gleichzeitig ermöglichen die Reaktionsproduktschichten die Erzeugung einer gleichmäßigen Tiefe des Grabens, unabhängig von der Form oder der Größe des Elementen-Iso­ lationsbereiches. Durch Ausfüllen des Grabens mit einer Isolierenden Schicht für den Isolationsbereich wird oberhalb des Grabenbereiches kei­ ne Nut oder Vertiefung erzeugt. Als Ergebnis davon ist es möglich, das Auf­ treten eines Mikroladungseffektes zu vermeiden.First, in the case of the first embodiment of the invention According to the process reaction product films around a trench, the one Insulation area in a silicon substrate corresponds, around in the Wei They are trained to have a depth deeper than that of the Gra bens. These reaction product layers are then added under Removed a wet etching process. Consequently, it is possible ei damage to the silicon substrate in the sidewall areas and to avoid the bottom areas of the trench. Simultaneously enable the reaction product layers produce a uniform depth of the trench, regardless of the shape or size of the element iso lationsbereiches. By filling the trench with an insulator Layer for the isolation area is above the trench area kei ne groove or depression produced. As a result, it is possible the up to avoid a micro charge effect.

Im Fall der zweiten Ausführungsform des erfindungsgemäßen Verfahrens wird eine ähnliche Reaktionsproduktschicht in einem Grabenbereich, der in gleicher Weise definiert ist wie der ersten Ausführungsform, gebildet und anschließend unter Anwendung eines Naßätzverfahrens entfernt, so daß ein Graben für einen Isolationsbereich gebildet wird. Demzufolge er­ geben sich keine Problem dahingehend, daß das Substrat in den Seiten­ wandbereichen und den Bodenbereichen des Grabens beim Bilden des Grabens unter Anwendung eines Naßätzverfahrens beschädigt wird, wie es bei den Verfahren des Standes der Technik der Fall ist.In the case of the second embodiment of the method according to the invention is a similar reaction product layer in a trench region, the is defined in the same way as the first embodiment, formed and then removed using a wet etching method, so a trench is formed for an isolation area. Consequently he There is no problem in that the substrate in the sides wall areas and the bottom areas of the trench when forming the Grabens using a wet etching process is damaged, such as it is the case with the methods of the prior art.

Claims (25)

1. Verfahren zur Ausbildung eines Isolationsbereichs in einem Halblei­ terbauteil unter Anwendung eines Grabens, dadurch gekennzeichnet, daß man auf einem Halbleitersubstrat (1) eine reaktionsverhindernde Schicht (2, 3) ausbildet;
einen Teil der reaktionsverhindernden Schicht (2, 3), der einem zuvor defi­ nierten Graben entspricht, unter Bildung eines Graben-Maskenfensters entfernt;
eine Reaktionsschicht (4) auf der gesamten freiliegenden Oberfläche er­ zeugt;
die Reaktionsschicht (4) unter Bildung von Seitenwand-Reaktionsschich­ ten (4a) auf den gegenüberliegenden Seitenwänden des Graben-Masken­ fensters ätzt;
die Seitenwand-Reaktionsschichten (4a) und das Substrat (1) bei einer vorbestimmten Temperatur wärmebehandelt zur Bildung von Reaktions­ produktschichten (5) auf den Seitenwand-Reaktionsschichten (4a) und Bereichen des Substrats (1), die unter den Seitenwand-Reaktionsschich­ ten (4a) liegen;
die Reaktionsproduktschichten (5) entfernt und dann einen Teil des Sub­ strats (1), der in dem Graben-Bereich liegt, ätzt unter Bildung eines Gra­ bens vorbestimmter Tiefe in dem Substrat;
eine Isolationsschicht (6) für einen Element-Isolationsbereich auf der ge­ samten freiliegenden Oberfläche in der Weise bildet, daß sie den Graben einschließlich einer durch das Entfernen der Reaktionsproduktschichten (5) gebildeten Vertiefung ausreichend ausfüllt;
eine die Oberfläche glättende Isolationsschicht (7) auf der Isolations­ schicht (6) für den Element-Isolationsbereich erzeugt;
beide Isolationsschichten (6, 7) derart rückätzt, daß ihre oberhalb einer bestimmten Höhe über der Oberfläche des Substrats liegenden Bereiche entfernt werden; und
die verbliebene reaktionsverhindernde Schicht (3) entfernt.1. A method of forming an isolation region in a semiconducting terbauteil using a trench, characterized in that on a semiconductor substrate (1) a reaction-preventing film (2, 3) forms;
removing a portion of the reaction preventing layer ( 2 , 3 ) corresponding to a previously defined trench to form a trench mask window;
a reaction layer ( 4 ) on the entire exposed surface he testifies;
the reaction layer (4) to form sidewall Reaktionsschich th (a 4) etched on the opposite side walls of the trench mask window;
the side wall of reaction layers (4 a) and the substrate (1) at a predetermined temperature heat treated to form reaction product layers (5) on the side wall of reaction layers (4 a) and regions of the substrate (1), under the sidewall Reaktionsschich ten ( 4 a) lie;
removing the reaction product layers ( 5 ) and then etching a portion of the substrate ( 1 ) located in the trench region to form a predetermined depth in the substrate;
forming an insulating layer ( 6 ) for an element isolation region on the entire exposed surface so as to sufficiently fill the trench including a well formed by the removal of the reaction product layers ( 5 );
a surface smoothing insulating layer ( 7 ) on the insulation layer ( 6 ) for the element isolation region generated;
both insulating layers ( 6 , 7 ) etched back so that their lying above a certain height above the surface of the substrate areas are removed; and
remove the remaining reaction preventing layer ( 3 ). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die re­ aktionsverhindernde Schicht eine auf dem Halbleitersubstrat (1) ausge­ bildete Isolationsschicht (pad insulation film) (2) und eine auf der Isola­ tionsschicht (2) ausgebildete reaktionsverhindernde Schicht (3) aufweist.2. The method according to claim 1, characterized in that the re action-preventing layer on the semiconductor substrate ( 1 ) out formed insulation layer (pad insulation film) ( 2 ) and on the Isola tion layer ( 2 ) formed reaction-preventing layer ( 3 ). 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ma­ terial der Reaktionsschicht (4) ein Metall mit einer vorbestimmten Löslich­ keit oder ein Material ist, welches mit dem Halbleitermaterial des Sub­ strats (1) unter Bildung einer Verbindung reagiert.3. The method according to claim 1, characterized in that the Ma material of the reaction layer ( 4 ) is a metal having a predetermined solubility speed or a material which reacts with the semiconductor material of the sub strate ( 1 ) to form a compound. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Me­ tall mit vorbestimmter Löslichkeit aus der Gruppe ausgewählt ist, die Al, Ba, Cr, Cu, Fe, Ni, Pb, Sb, Sn und Ti umfaßt.4. The method according to claim 3, characterized in that the Me is selected with predetermined solubility from the group consisting of Al, Ba, Cr, Cu, Fe, Ni, Pb, Sb, Sn and Ti. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Me­ tall, welches mit dem Halbleitermaterial des Substrats (1) in einer Verbin­ dung reagiert, ein Metall ist ausgewählt aus der Na, Mg, Ca, Ba, La, Ce, Pr, Nd, Sm, Y, Ti, Sr, Zr, Hf, Th, U, Np, Pu, V, Nb, Ta, Cr, Mo, WJ, Mn, Re, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Be-Zr-Legierungen, Cu-Mg-Legierungen, Al-Na- Legierungen, Al-Cr-Legierungen, Al-Mn-Legierungen, Al-Fe-Legierungen, Al-Nl-Legierungen, Al-Fe-Mg-Legierungen und Al-Cu-Mg-Legierungen umfassenden Gruppe ausgewählt ist.5. The method according to claim 3, characterized in that the Me tall, which reacts with the semiconductor material of the substrate ( 1 ) in a connec tion, a metal is selected from the Na, Mg, Ca, Ba, La, Ce, Pr, Nd, Sm, Y, Ti, Sr, Zr, Hf, Th, U, Np, Pu, V, Nb, Ta, Cr, Mo, WJ, Mn, Re, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Be-Zr alloys, Cu-Mg alloys, Al-Na alloys, Al-Cr alloys, Al-Mn alloys, Al-Fe alloys, Al-Nl alloys, Al Fe-Mg alloys and Al-Cu-Mg alloys comprising group is selected. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maß­ nahme des Ätzens der Reaktionsschicht (4) zur Bildung der Seitenwand- Reaktionsschichten ein anisotropes Trockenätzverfahren umfaßt.6. The method according to claim 1, characterized in that the measure measure the etching of the reaction layer ( 4 ) for forming the sidewall reaction layers comprises an anisotropic dry etching. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das ani­ sotrope Trockenätzverfahren ein Ätzverfahren mit reaktiven Ionen ist.7. The method according to claim 6, characterized in that the ani sotropic dry etching is a reactive ion etching process. 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die die Oberfläche glättende Isolationsschicht (7) und die Isolationsschicht (6) für den Element-Isolationsbereich Ätzselektivitäten besitzen, die identisch zueinander und verschieden sind von der der reaktionsverhindernden Schicht (3).8. The method according to claim 1, characterized in that the surface smoothing insulating layer ( 7 ) and the insulating layer ( 6 ) for the element isolation region Ätzselektivitäten have, which are identical to each other and different from that of the reaction-preventing layer ( 3 ). 9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (1) nach der Entfernung der Reaktionsproduktschichten (5) und der Bildung des Grabens einer Wärmebehandlung unterworfen wird, um Fehler des Substrats zu heilen.9. The method according to claim 1, characterized in that the substrate ( 1 ) after the removal of the reaction product layers ( 5 ) and the formation of the trench is subjected to a heat treatment to cure defects of the substrate. 10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß jede der Reaktionsproduktschichten (5) auf dem Substrat (1) eine Tiefe besitzt, die größer ist als die des Grabens. 10. The method according to claim 1, characterized in that each of the reaction product layers ( 5 ) on the substrate ( 1 ) has a depth which is greater than that of the trench. 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Tiefe jeder Reaktionsproduktschicht (5) in dem Substrat (1) durch die vorbe­ stimmte Temperatur bei der Wärmebehandlungsstufe bestimmt wird.11. The method according to claim 1, characterized in that the depth of each reaction product layer ( 5 ) in the substrate ( 1 ) is determined by the vorbe certain temperature in the heat treatment stage. 12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitermaterial Silicium verwendet wird.12. The method according to claim 1, characterized in that as Semiconductor material silicon is used. 13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Re­ aktionsproduktfilme (5) mit Hilfe eines Naßätzverfahrens abgeätzt werden und der Graben mit Hilfe eines Trockenätzverfahrens erzeugt wird.13. The method according to claim 1, characterized in that the Re action product films ( 5 ) are etched by means of a Naßätzverfahrens and the trench is produced by means of a dry etching process. 14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Iso­ lationsschicht (6) für den Element-Isolationsbereich mit Hilfe eines Sput­ ter-Verfahrens oder mit Hilfe eines chemischen Aufdampfverfahrens aus­ gebildet wird.14. The method according to claim 1, characterized in that the Iso lationsschicht ( 6 ) for the element isolation region by means of a sput ter method or by means of a chemical vapor deposition is formed from. 15. Verfahren zur Ausbildung eines Isolationsbereichs in einem Halblei­ terbauteil unter Anwendung eines Grabens, dadurch gekennzeichnet, daß man auf einem Halbleitersubstrat (8) eine reaktionsverhindernde Schicht (9, 10) ausbildet;
einen Teil der reaktionsverhindernden Schicht (9, 10), der einem zuvor de­ finierten Graben entspricht, unter Bildung eines Graben-Maskenfensters entfernt;
eine Reaktionsschicht (11) auf der gesamten freiliegenden Oberfläche er­ zeugt;
die Reaktionsschicht (11) und das Substrat (8) bei einer vorbestimmten Temperatur wärmebehandelt zur Bildung einer Reaktionsproduktschicht (12) vorbestimmter Tiefe in einem Bereich der Reaktionsschicht und ei­ nem Teil des Substrats (8), der dem Graben-Bereich entspricht;
die Reaktionsproduktschicht (12) und die auf der reaktionsverhindernden Schicht verbliebene Reaktionsschicht (11) unter Bildung eines Grabens entfernt;
eine Isolationsschicht (13) für einen Element-Isolationsbereich auf der ge­ samten freiliegenden Oberfläche in der Weise bildet, daß sie den Graben ausreichend ausfüllt;
eine die Oberfläche glättende Isolationsschicht (14) auf der Isolations­ schicht (13) für den Element-Isolationsbereich erzeugt;
beide Isolationsschichten (13, 14) derart rückätzt, daß ihre oberhalb einer bestimmten Höhe über der Oberfläche des Substrats liegenden Bereiche entfernt werden; und
die verbliebene reaktionsverhindernde Schicht (10) entfernt.15. A method for forming an insulating region in a semiconductor device using a trench, characterized in that on a semiconductor substrate ( 8 ) a reaction preventing layer ( 9 , 10 ) is formed;
removing a portion of the reaction preventing layer ( 9, 10 ) corresponding to a previously defined trench to form a trench mask window;
a reaction layer ( 11 ) on the entire exposed surface he witnesses;
the reaction layer ( 11 ) and the substrate ( 8 ) are heat-treated at a predetermined temperature to form a reaction product layer ( 12 ) of predetermined depth in a region of the reaction layer and a part of the substrate ( 8 ) corresponding to the trench region;
the reaction product layer ( 12 ) and the reaction layer ( 11 ) remaining on the reaction-preventing layer are removed to form a trench;
forming an insulating layer ( 13 ) for an element isolation region on the entire exposed surface so as to sufficiently fill the trench;
a surface smoothing insulating layer ( 14 ) on the insulation layer ( 13 ) for the element isolation region generated;
both insulating layers ( 13 , 14 ) etched back so that their lying above a certain height above the surface of the substrate areas are removed; and
remove the remaining reaction preventing layer ( 10 ). 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die re­ aktionsverhindernde Schicht eine auf dem Halbleitersubstrat (1) ausge­ bildete Isolationsschicht (pad insulation film) (2) und eine auf der Isolationsschicht (2) ausgebildete reaktionsverhindernde Schicht (3) aufweist.16. The method according to claim 15, characterized in that the re action-preventing layer on the semiconductor substrate ( 1 ) formed out insulation layer (pad insulation film) ( 2 ) and on the insulating layer ( 2 ) formed reaction-preventing layer ( 3 ). 17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Material der Reaktionsschicht (4) ein Metall mit einer vorbestimmten Lös­ lichkeit oder ein Material ist, welches mit dem Halbleitermaterial des Sub­ strats (1) unter Bildung einer Verbindung reagiert.17. The method according to claim 15, characterized in that the material of the reaction layer ( 4 ) is a metal having a predetermined solubility or a material which reacts with the semiconductor material of the sub strate ( 1 ) to form a compound. 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Metall mit vorbestimmter Löslichkeit aus der Gruppe ausgewählt ist, die Al, Ba, Cr, Cu, Fe, Ni, Pb, Sb, Sn und Ti umfaßt.18. The method according to claim 17, characterized in that the Metal with predetermined solubility is selected from the group consisting of Al, Ba, Cr, Cu, Fe, Ni, Pb, Sb, Sn and Ti. 19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Metall, welches mit dem Halbleitermaterial des Substrats (1) in einer Ver­ bindung reagiert, ein Metall ist ausgewählt aus der Na, Mg, Ca, Ba, La, Ce, Pr, Nd, Sm, Y, Ti, Sr, Zr, Hf, Th, U, Np, Pu, V, Nb,Ta, Cr, Mo, WJ, Mn, Re, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Be-Zr-Legierungen, Cu-Mg-Legierungen, Al- Na-Legierungen, Al-Cr-Legierungen, Al-Mn-Legierungen, Al-Fe-Legierun­ gen, Al-Ni-Legierungen, Al-Fe-Mg-Legierungen und Al-Cu-Mg-Legierun­ gen umfassenden Gruppe ausgewählt ist.19. The method according to claim 17, characterized in that the metal which reacts with the semiconductor material of the substrate ( 1 ) in a United bond, a metal is selected from the Na, Mg, Ca, Ba, La, Ce, Pr, Nd , Sm, Y, Ti, Sr, Zr, Hf, Th, U, Np, Pu, V, Nb, Ta, Cr, Mo, WJ, Mn, Re, Fe, Co, Ni, Ru, Rh, Pd, Os , Ir, Pt, Be-Zr alloys, Cu-Mg alloys, Al-Na alloys, Al-Cr alloys, Al-Mn alloys, Al-Fe alloys, Al-Ni alloys, Al-Al alloys. Fe-Mg alloys and Al-Cu-Mg alloys is selected comprehensive group. 20. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die die Oberfläche glättende Isolationsschicht (7) und die Isolationsschicht (6) für den Element-Isolationsbereich Ätzselektivitäten besitzen, die identisch zueinander und verschieden sind von der der reaktionsverhindernden Schicht (3).20. The method according to claim 15, characterized in that the surface smoothing insulating layer ( 7 ) and the insulating layer ( 6 ) for the element isolation region Ätzselektivitäten have, which are identical to each other and different from that of the reaction-preventing layer ( 3 ). 21. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Substrat (1) nach der Entfernung der Reaktionsproduktschichten (5) und der Bildung des Grabens einer Wärmebehandlung unterworfen wird, um Fehler des Substrats zu heilen. 21. The method according to claim 15, characterized in that the substrate ( 1 ) after the removal of the reaction product layers ( 5 ) and the formation of the trench is subjected to a heat treatment to cure defects of the substrate. 22. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Tiefe des Grabens in dem Substrat (8) durch die vorbestimmte Temperatur bei der Wärmebehandlung bestimmt wird.22. The method according to claim 15, characterized in that the depth of the trench in the substrate ( 8 ) is determined by the predetermined temperature during the heat treatment. 23. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß als Halbleitermaterial Silicium verwendet wird.23. The method according to claim 15, characterized in that as Semiconductor material silicon is used. 24. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Re­ aktionsproduktschicht (12) durch Naßätzen unter Bildung des Grabens entfernt wird.24. The method according to claim 15, characterized in that the Re action product layer ( 12 ) is removed by wet etching to form the trench. 25. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Iso­ lationsschicht (6) für den Element-Isolationsbereich mit Hilfe eines Sput­ ter-Verfahrens oder mit Hilfe eines chemischen Aufdampfverfahrens aus­ gebildet wird.25. The method according to claim 15, characterized in that the iso lationsschicht ( 6 ) for the element isolation region by means of a sput ter method or by means of a chemical vapor deposition is formed from.
DE4219592A 1991-06-17 1992-06-15 Method for forming a trench isolation region using a reaction layer Expired - Fee Related DE4219592C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910009971A KR940001811B1 (en) 1991-06-17 1991-06-17 Isolation forming method of semiconductor device
KR1019910010104A KR940000920B1 (en) 1991-06-18 1991-06-18 Forming method of isolation film for semiconductor device

Publications (2)

Publication Number Publication Date
DE4219592A1 true DE4219592A1 (en) 1992-12-24
DE4219592C2 DE4219592C2 (en) 2001-12-06

Family

ID=26628646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4219592A Expired - Fee Related DE4219592C2 (en) 1991-06-17 1992-06-15 Method for forming a trench isolation region using a reaction layer

Country Status (2)

Country Link
JP (1) JP3309254B2 (en)
DE (1) DE4219592C2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465532A (en) * 1982-11-29 1984-08-14 Fujitsu Limited Method for forming an isolation region for electrically isolating elements
US4506434A (en) * 1981-09-10 1985-03-26 Fujitsu Limited Method for production of semiconductor devices
EP0256311A2 (en) * 1986-08-09 1988-02-24 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
WO1988004106A1 (en) * 1986-11-24 1988-06-02 Xicor, Inc. Apparatus and method for forming self-aligned trench isolation
EP0272143A2 (en) * 1986-12-19 1988-06-22 Applied Materials, Inc. Bromine and iodine etch process for silicon and silicides
US4876216A (en) * 1988-03-07 1989-10-24 Applied Micro Circuits Corporation Semiconductor integrated circuit manufacturing process providing oxide-filled trench isolation of circuit devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506434A (en) * 1981-09-10 1985-03-26 Fujitsu Limited Method for production of semiconductor devices
US4465532A (en) * 1982-11-29 1984-08-14 Fujitsu Limited Method for forming an isolation region for electrically isolating elements
EP0256311A2 (en) * 1986-08-09 1988-02-24 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
WO1988004106A1 (en) * 1986-11-24 1988-06-02 Xicor, Inc. Apparatus and method for forming self-aligned trench isolation
EP0272143A2 (en) * 1986-12-19 1988-06-22 Applied Materials, Inc. Bromine and iodine etch process for silicon and silicides
US4876216A (en) * 1988-03-07 1989-10-24 Applied Micro Circuits Corporation Semiconductor integrated circuit manufacturing process providing oxide-filled trench isolation of circuit devices

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
1-138730 A. E-814,Aug.31,1989,Vol.13,No.393 *
62-65437 A. E-533,Aug.18,1987,Vol.11,No.254 *
Patents Abstracts of Japan: 2-207549 A. E-997,Nov. 2,1990,Vol.14,No.502 *
US-Z. TSOU,L.Y.: Highly Selective Reactive Ion Etching of Polysilicon with Hydrogen Bromide. In: J.Electrochem.Soc.,Vol.136,No.10,Oct.1989, S.3003-3006 *
US-Z: MILLER,R.J. ION-IMPLANTED TRANSISTOR WITH PtSi OR Pd¶2¶Si IMPLANTATION MASK. In: IBM Tech- nical Disclosure Bulletin, Vol.23,No.3,Aug.1980, S.1007-1011 *

Also Published As

Publication number Publication date
JP3309254B2 (en) 2002-07-29
JPH0629377A (en) 1994-02-04
DE4219592C2 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
DE3485880T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS.
DE3689158T2 (en) Methods of manufacturing card-implanted areas and electrodes therefor.
DE102005030065B4 (en) Solid-state epitaxy semiconductor device and method for producing the same
DE19728140C2 (en) Process for producing a metal silicide layer over a semiconductor structure
DE19857095B4 (en) Method for producing a semiconductor device with differently thick gate oxide layers
DE10335101B4 (en) A method of making a polysilicon line having a metal silicide region that enables linewidth reduction
DE3211761A1 (en) METHOD FOR MANUFACTURING INTEGRATED MOS FIELD EFFECT TRANSISTOR CIRCUITS IN SILICON GATE TECHNOLOGY WITH SILICIDE-COVERED DIFFUSION AREAS AS LOW-RESISTANT CONDUCTORS
WO2009016134A9 (en) Production of isolation trenches with different sidewall dopings
DE3129558C2 (en)
DE10154835A1 (en) Method of manufacturing a semiconductor device
DE10002121B4 (en) Production of a semiconductor device with flat barrier layers
DE19526184A1 (en) Method of manufacturing a MOS transistor
DE19615692C2 (en) Semiconductor device and manufacturing method of a semiconductor device
DE102019121169A1 (en) GAP FILLING WITH A CARBON- AND NITROGEN-DOPED LAYER
DE102020109608A1 (en) DUMMY FINS AND METHOD OF MANUFACTURING THEREOF
DE19638793C2 (en) Method of manufacturing MOS transistors
DE4244115C2 (en) Semiconductor device and method of manufacturing the semiconductor device
DE19731857C2 (en) Process for doping a polysilicon region with phosphorus
EP0467081A2 (en) Method of manufacturing a bipolar transistor
DE112006000558T5 (en) Narrow semiconductor trench structure
DE10214065B4 (en) A method of making an improved metal silicide region in a silicon-containing conductive region in an integrated circuit
DE10208751B4 (en) A method for producing a semiconductor element having enlarged metal silicide regions
DE10240422B4 (en) A method of manufacturing a semiconductor element having a metal-silicide enlarged conduction structure
DE102021113003B4 (en) NANO-FET SEMICONDUCTOR COMPONENT AND METHOD FOR FORMING IT
EP0875931B1 (en) Method for the production of a CMOS circuit arrangement

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8141 Disposal/no request for examination
8110 Request for examination paragraph 44
8170 Reinstatement of the former position
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee