DE4143058A1

DE4143058A1 - Digital count value display

Info

Publication number: DE4143058A1
Application number: DE19914143058
Authority: DE
Inventors: Hans Muntwyler; Arnold Eberli
Original assignee: Landis and Gyr Betriebs AG
Current assignee: Electrowatt Technology Innovation AG
Priority date: 1991-03-19
Filing date: 1991-12-27
Publication date: 1992-09-24
Also published as: CH678572A5; SE9200800D0; SE9200800L

Abstract

The display has a count value memory (1) coupled via a coder (4) to a driver stage (8) for a segmental digital display (10,11,12,13). A position detector (3) provides an output fed to a second input of the coder (4), the latter providing a position dependant coding which codes the characters of the count value, so that the head character is normally read out. Pref. the memory (1) and the coder (4) are combined in a control microprocessor for the display driver (8).

Description

Die Erfindung bezieht sich auf eine Anordnung zur Steuerung einer Digitalanzeige eines Zahlenwertes gemäß dem Oberbegriff des Anspruchs 1.The invention relates to an arrangement for control a digital display of a numerical value according to the generic term of claim 1.

Eine Anordnung der im Oberbegriff des Anspruchs 1 genannten Art ist aus dem Buch "Application Handbook, Optoelectronics, Hewlett Packard", 1976, Seiten 5.40 bis 5.43, bekannt.An arrangement of the type mentioned in the preamble of claim 1 is from the book "Application Handbook, Optoelectronics, Hewlett Packard ", 1976, pages 5.40 to 5.43.

Der Erfindung liegt die Aufgabe zugrunde, bekannte Anordnungen der eingangs genannten Art so zu verbessern, daß die Digital anzeige wieder normal lesbar wird, wenn ein die Digitalanzeige, einen Netzstecker und die Anordnung aufweisendes Gerät verkehrt in eine Netzsteckdose gesteckt wird, sofern letzteres mechanisch möglich ist.The invention has for its object known arrangements to improve the type mentioned so that the digital display becomes normally readable again when the digital display, a power plug and the device having the wrong arrangement is plugged into a mains socket, provided the latter is mechanically possible.

Die genannte Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst.The stated object is achieved by the im Characteristic of claim 1 specified features solved.

Vorteilhafte Ausgestaltungen der erfindungsgemäßen Anordnung ergeben sich aus den Unteransprüchen.Advantageous embodiments of the arrangement according to the invention result from the subclaims.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben.Embodiments of the invention are in the drawing are shown and are described in more detail below.

Es zeigen: Fig. 1 ein Blockschaltbild einer ersten Variante der erfindungsgemäßen Anordnung,In the drawings: Fig 1 is a block diagram of a first variant of the arrangement according to the invention.

Fig. 2 ein Blockschaltbild einer zweiten Variante der erfindungsgemäßen Anordnung, Fig. 2 is a block diagram of a second variant of the arrangement according to the invention,

Fig. 3 eine Frontansicht eines eine erfindungsgemäße Anordnung enthaltenden Gerätes, Fig. 3 is a front view of an apparatus according to the invention an assembly containing

Fig. 4 eine Seitenansicht des in der Fig. 3 dargestellten Gerätes, Fig. 4 is a side view of the apparatus shown in Fig. 3,

Fig. 5 eine Frontansicht eines eine erfindungsgemäße Anordnung enthaltenden kopfstehenden Gerätes, Fig. 5 is a front view of an arrangement according to the invention containing upside-down device,

Fig. 6 eine Seitenansicht des in der Fig. 5 dargestellten kopfstehenden Gerätes, Fig. 6 is a side view of the upside-down device shown in FIG. 5,

Fig. 7 eine Anordnung von Segmenten und Dezimal punkten einer erfindungsgemäßen einstelligen Digitalanzeige, Fig. 7 shows an arrangement of segments and decimal points of a single-digit digital display according to the invention,

Fig. 8 eine Zahlenreihe der Ziffern 0 bis 9 in einer 7-Segment-Anzeige, Fig. 8 is a series of numbers of digits 0 to 9 in a 7-segment display,

Fig. 9 eine Zahlenreihe der kopfstehenden Ziffern 0 bis 9 in einer 7-Segment-Anzeige, Fig. 9 is a series of numbers of the inverted digits 0 to 9 in a 7-segment display,

Fig. 10 eine Beschriftung eines Fensters eines eine erfindungsgemäße Anordnung enthaltenden Gerätes, Fig. 10 is a label of a window of a device containing an arrangement according to the invention,

Fig. 11 ein Blockschaltbild einer ersten Variante eines Umcodierers, Fig. 11 is a block diagram of a first variant of a transcoder,

Fig. 12 ein Blockschaltbild einer zweiten Variante des Umcodierers, Fig. 12 is a block diagram of a second variant of the transcoder,

Fig. 13 ein Blockschaltbild einer dritten Variante des Umcodierers, Fig. 13 is a block diagram of a third variant of the transcoder,

Fig. 14 ein detailliertes Blockschaltbild der ersten Variante der erfindungsgemäßen Anordnung mit einem Umcodierer gemäß Fig. 5 und Fig. 14 is a detailed block diagram of the first variant of the inventive arrangement with a re-encoder of FIG. 5 and

Fig. 15 ein detailliertes Schaltbild eines 7-Segment- Codierers. Fig. 15 is a detailed circuit diagram of a 7-segment encoder.

Gleiche Bezugszahlen bezeichnen in allen Figuren der Zeichnung gleiche Teile.The same reference numbers designate in all figures of the drawing same parts.

In der erfindungsgemäßen Anordnung ist immer ein Datenwert DW vorhanden, der mindestens den Wert einer Ziffer des anzuzeigenden Zahlenwertes enthält und vorzugsweise die Gestalt eines Bytes D0; D1; D2; D3; D4; D5; D6; D7 besitzt. Der Wert der betreffenden Ziffer ist z. B. ein 4-Bit BCD-Wert, der die vier niedrigsten Bits D0, D1, D2 und D3 des Bytes und damit des Datenwertes DW belegt. Zur Anzeige von mit Dezimalpunkten versehenen Zahlen werten enthält der Datenwert DW in der Regel noch ein fünftes Bit D4 mit einer Ein-Bit-Information bezüglich des Wertes des Dezimalpunktes, d. h. bezüglich des leuchtenden oder nicht leuchtenden Zustandes des letzteren. In einer ersten, in der Fig. 1 dargestellten Variante der erfindungsgemäßen Anordnung erhalten die einzelnen Ziffern innerhalb eines mehrstelligen Zahlenwertes laufende Nummern, die z. B. rechts im Zahlenwert beginnen und von rechts nach links ansteigend verlaufen. In diesem Fall enthält bei mehrstelligen Zahlenwerten der den Wert D0; D1; D2; D3 einer Ziffer des Zahlenwertes enthaltende Daten wert DW ebenfalls eine binärcodierte Information bezüglich der laufenden Nummer der betreffenden Ziffer, die z. B. aus drei Bits D5, D6 und D7 des Bytes besteht.In the arrangement according to the invention there is always a data value DW which contains at least the value of a digit of the numerical value to be displayed and preferably the shape of a byte D 0 ; D 1 ; D 2 ; D 3 ; D 4 ; D 5 ; D 6 ; D 7 owns. The value of the relevant digit is e.g. B. a 4-bit BCD value, which occupies the four lowest bits D 0 , D 1 , D 2 and D 3 of the byte and thus the data value DW. To display numbers provided with decimal points, the data value DW generally also contains a fifth bit D 4 with one-bit information relating to the value of the decimal point, that is to say with regard to the luminous or non-luminous state of the latter. In a first variant of the arrangement according to the invention shown in FIG. 1, the individual digits within a multi-digit numerical value are given serial numbers which, for. B. start on the right in the numerical value and increase from right to left. In this case, the value D 0 ; D 1 ; D 2 ; D 3 data containing a digit of the numerical value DW also contains binary-coded information relating to the serial number of the digit in question, which z. B. consists of three bits D 5 , D 6 and D 7 of the byte.

In der ersten, in der Fig. 1 dargestellten Variante der erfindungsgemäßen Anordnung enthält letztere einen Speicher 1, einen ersten Zwischenspeicher 2a, einen zweiten Zwischenspeicher 2b, einen dritten Zwischenspeicher 2c, einen Positionsdetektor 3 und einen Umcodierer 4, der seinerseits in einer Untervariante (siehe Fig. 13) aus einem Demultiplexer 5, einer Umschalt anordnung 6 und einem 7-Segment-Codierer 7 besteht. Die erfindungsgemäße Anordnung enthält weiterhin Treiber 8, einen Dezimalpunkt-Treiber 9a, einen einpoligen Umschalter 9b, eine z. B. mehrstellige Digitalanzeige 10; 11; 12; 13, eine Ziffern- Umschaltanordnung 14, einen weiteren Demultiplexer 15 und weitere Treiber 16.In the first variant of the arrangement according to the invention shown in FIG. 1, the latter contains a memory 1 , a first buffer 2 a, a second buffer 2 b, a third buffer 2 c, a position detector 3 and a recoder 4 , which in turn is in a Sub-variant (see Fig. 13) consists of a demultiplexer 5 , a switching arrangement 6 and a 7-segment encoder 7 . The arrangement according to the invention also contains drivers 8 , a decimal point driver 9 a, a single-pole switch 9 b, a z. B. multi-digit digital display 10 ; 11 ; 12 ; 13 , a digit switching arrangement 14 , a further demultiplexer 15 and further drivers 16 .

Die erfindungsgemäße Anordnung ist in einem Gehäuse 17 eines Gerätes 17; 18; 19; 20 enthalten (siehe z. B. Fig. 3), dessen Front platte ein Fenster 18 aufweist, hinter dem die Digitalanzeige 10; 11; 12; 13 angeordnet ist. Das Gehäuse 17 ist dabei mit einem z. B. männlichen Teil eines Netzsteckers 19 versehen, welches zwei Kontaktstifte 20 aufweist. Der zweipolige Netzstecker 19 und damit auch das Gerät 17; 18; 19; 20 können oft um 180° verdreht in eine zweipolige Netzsteckdose gesteckt werden, was dazu führt, daß die Digitalanzeige 10; 11; 12; 13 auf dem Kopf steht. Die letztere besteht z. B. aus vier einstelligen Anzeigen 10, 11, 12 und 13, die in der angegebenen Reihenfolge von links nach rechts seitlich nebeneinander angeordnet sind zwecks Darstellung eines vierstelligen Zahlenwertes, der von rechts nach links aus den vier Ziffern 21, 22, 23 und 24 besteht.The arrangement according to the invention is in a housing 17 of a device 17 ; 18 ; 19 ; 20 included (see, for example, Fig. 3), the front plate has a window 18 , behind which the digital display 10 ; 11 ; 12 ; 13 is arranged. The housing 17 is with a z. B. male part of a power plug 19 which has two contact pins 20 . The two-pin power plug 19 and thus also the device 17 ; 18 ; 19 ; 20 can often be turned through 180 ° into a two-pin mains socket, which means that the digital display 10 ; 11 ; 12 ; 13 is upside down. The latter consists e.g. B. from four single-digit displays 10 , 11 , 12 and 13 , which are arranged side by side in the order given from left to right for the purpose of displaying a four-digit numerical value consisting of the four digits 21 , 22 , 23 and 24 from right to left .

Zur ersten Ziffer 21 gehört in der Regel ein erster rechter Dezimalpunkt 25, zur zweiten Ziffer 22 ein zweiter rechter Dezimalpunkt 26, zur dritten Ziffer 23 ein dritter rechter Dezimalpunkt 27 und zur vierten Ziffer 24 ein vierter rechter Dezimalpunkt 28. Alle Dezimalpunkte 25 bis 26 sind z. B. unten rechts von der zugehörigen Ziffer 21, 22, 23 bzw. 24 angeordnet und werden dann mit DP_R (Dezimalpunkt rechts) bezeichnet. In allen Varianten der erfindungsgemäßen Anordnung sind dagegen jeder Ziffer 21 bis 24 des Zahlenwertes zwei Dezimalpunkte zugeordnet, wovon ein erster Dezimalpunkt DP_L (Dezimalpunkt links) links oben und ein zweiter Dezimalpunkt DP_R rechts unten, oder umgekehrt, neben der betreffenden Ziffer angeordnet ist. Zur ersten Ziffer 21 gehört der erste linke Dezimalpunkt 29, zur zweiten Ziffer 22 der zweite linke Dezimalpunkt 30, zur dritten Ziffer 23 der dritte linke Dezimalpunkt 31 und zur vierten Ziffer 24 der vierte linke Dezimalpunkt 32. Jede einstellige Anzeige 10 bis 13 weist somit eine Ziffer sowie zwei Dezimalpunkte DP_L und DP_R auf und besitzt dann sieben Segmentanschlüsse, zwei Dezimal punkt-Anschlüsse sowie einen gemeinsamen Kathoden- oder einen gemeinsamen Anoden-Anschluß. Der letztere Anschluß ist innerhalb jeder Anzeige 10, 11, 12 bzw. 13 unter anderem auch mit demjenigen Pol der Dezimalpunkte DP_L und DP_R verbunden, der nicht auf die Dezimalpunkt-Anschlüsse der betreffenden Anzeige geführt ist. Im Betrieb leuchtet höchstens nur ein einziger aller dieser Dezimalpunkte 25 bis 29.The first number 21 generally includes a first right decimal point 25 , the second number 22 a second right decimal point 26 , the third number 23 a third right decimal point 27 and the fourth number 24 a fourth right decimal point 28 . All decimal points 25 to 26 are e.g. B. arranged at the bottom right of the associated number 21 , 22 , 23 and 24 and are then designated DP _R (right decimal point). In contrast, in all variants of the arrangement according to the invention, each digit 21 to 24 of the numerical value is assigned two decimal points, of which a first decimal point DP _L (decimal point left) at the top left and a second decimal point DP _R at the bottom right, or vice versa, is arranged next to the relevant digit. The first digit 21 includes the first left decimal point 29 , the second digit 22 the second left decimal point 30 , the third digit 23 the third left decimal point 31 and the fourth digit 24 the fourth left decimal point 32 . Each single-digit display 10 to 13 thus has a number and two decimal points DP _L and DP _R and then has seven segment connections, two decimal point connections and a common cathode or common anode connection. The latter connection is within each display 10 , 11 , 12 and 13 among other things also connected to that pole of the decimal points DP _L and DP _R which is not led to the decimal point connections of the display in question. In operation, at most only one of these decimal points 25 to 29 lights up.

Der Positionsdetektor 3 ist z. B. ein Schwerpunktschalter oder ein Schwerpunktumschalter, der betätigt wird, wenn ein die erfindungsgemäße Anordnung enthaltendes Gerät um 180° um eine senkrecht zu der Frontplatte des Gerätes verlaufende Achse gedreht und dadurch der Schwerpunkt des letzteren verlagert wird. Der Positionsdetektor 3 kann auch eine Drucktaste oder ein Handschalter sein, die betätigt werden, wenn beim Ablesen der Digitalanzeige 10; 11; 12; 13 festgestellt wird, daß diese auf dem Kopf steht. Am Ausgang des Positionsdetektors 3 erscheint je nach Stellung des Schwerpunktschalters, des Schwerpunkt umschalters, der Drucktaste oder des Handschalters ein Logikwert "1" oder ein Logikwert "0".The position detector 3 is e.g. B. a center of gravity switch or a center of gravity switch which is actuated when a device containing the arrangement according to the invention is rotated through 180 ° about an axis running perpendicular to the front plate of the device and the center of gravity of the latter is thereby shifted. The position detector 3 can also be a push button or a manual switch which are actuated when reading the digital display 10 ; 11 ; 12 ; 13 it is found that this is upside down. Depending on the position of the center of gravity switch, the center of gravity switch, the push button or the hand switch, a logic value "1" or a logic value "0" appears at the output of the position detector 3 .

Der Datenwert DW ist im Speicher 1 gespeichert, wobei in der ersten Variante dessen vier dem Wert der Ziffer entsprechenden Bits D0 bis D3 auf einen ersten Busausgang, die drei der laufenden Nummer der betreffenden Ziffer entsprechende Bits D5 bis D7 auf einen zweiten Busausgang und das dem Wert des Dezimalpunktes entsprechende Bit D4 auf einen einpoligen dritten Ausgang des Speichers 1 geführt ist.The data value DW is stored in the memory 1 , in the first variant of which four bits D 0 to D 3 corresponding to the value of the number to a first bus output, the three bits D 5 to D 7 corresponding to the sequence number of the relevant number to a second Bus output and the bit D 4 corresponding to the value of the decimal point is routed to a single-pole third output of the memory 1 .

In der ersten, in der Fig. 1 dargestellten erfindungsgemäßen Anordnung sind die anzuzeigenden Zahlenwerte ziffernweise im Speicher 1 gespeichert. Die einzelnen Ziffern der Zahlenwerte werden dabei zeitseriell gelesen, d. h. die im Speicher 1 gespeicherten Ziffernwerte werden zeitlich nacheinander abgerufen und vorübergehend kurzzeitig in den Zwischenspeicher 2a; 2b; 2c gespeichert. Der Speicher 1 ist z. B. ein Teil eines Schreib/Lese- Speichers (RAM) und dann vorzugsweise ein Teil des Schreib/Lese- Speichers eines Mikrocomputers µC1 oder µC2. Der erste Zwischen speicher 2a ist in der Fig. 1 zweimal dargestellt, jedoch gestrichelt gezeichnet, um anzudeuten, daß er nur einmal vorhanden ist und zwar jeweils am Ausgang des Mikrocomputers µC1 bzw. µC2, falls ein solcher vorhanden ist. Beim ersten Mikro computer µC1 wird angenommen, daß er, falls vorhanden, sowohl den Speicher 1 als auch den Umcodierer 4 enthält. In diesem Fall ist der erste Zwischenspeicher 2a dem Umcodierer 4 nachgeschaltet, so daß der erste Busausgang des Speichers 1 unmittelbar mit einem ersten Eingang des Umcodierers 4 verbunden ist, während ein Busausgang des letzteren über den ersten Zwischenspeicher 2a auf die Eingänge der Treiber 8 geführt ist. Beim zweiten Mikrocomputer µC2 wird dagegen angenommen, daß er, falls vorhanden, nur den Speicher 1 und nicht den Umcodierer 4 enthält, so daß der letztere außerhalb des zweiten Mikro computers µC2 angeordnet ist. In diesem Fall ist der erste Busausgang des Speichers 1 über den ersten Zwischenspeicher 2a mit dem ersten Eingang des Umcodierers 4 verbunden, dessen Busausgang dann unmittelbar auf die Eingänge der Treiber 8 geführt ist. Der erste Eingang des Umcodierers 4 ist dabei jeweils ein Buseingang. Sieben Ausgänge der Treiber 8 sind ihrerseits unmittelbar mit je einem der sieben Segmentanschlüsse aller vier einstelligen Anzeigen 10 bis 13 verbunden. In allen Fällen wird der im Datenwert DW enthaltene Wert der zum Datenwert DW gehörenden Ziffer mittels des ersten Eingangs des Umcodierers 4 über den letzteren und die nachgeschalteten Treiber 8 auf die sieben Segmentanschlüsse der Digitalanzeige 10; 11; 12; 13 geführt.In the first arrangement according to the invention shown in FIG. 1, the numerical values to be displayed are stored digit by digit in the memory 1 . The individual digits of the numerical values are read in time series, ie the numerical values stored in the memory 1 are called up one after the other and temporarily temporarily in the buffer 2 a; 2 b; 2 c saved. The memory 1 is e.g. B. part of a read / write memory (RAM) and then preferably a part of the read / write memory of a microcomputer µC1 or µC2. The first intermediate memory 2 a is shown twice in FIG. 1, but is shown in broken lines to indicate that it is only present once, in each case at the output of the microcomputer µC1 or µC2, if there is one. In the first microcomputer µC1, it is assumed that it, if present, contains both the memory 1 and the recoder 4 . In this case, the first buffer 2 a is connected downstream of the transcoder 4 , so that the first bus output of the memory 1 is connected directly to a first input of the transcoder 4 , while a bus output of the latter via the first buffer 2 a to the inputs of the drivers 8 is led. In the second microcomputer µC2, on the other hand, it is assumed that it, if present, contains only the memory 1 and not the recoder 4 , so that the latter is arranged outside the second microcomputer µC2. In this case, the first bus output of the memory 1 is connected via the first buffer 2 a to the first input of the transcoder 4 , the bus output of which is then routed directly to the inputs of the drivers 8 . The first input of the recoder 4 is in each case a bus input. Seven outputs of the drivers 8 are in turn directly connected to one of the seven segment connections of all four single-digit displays 10 to 13 . In all cases, the value contained in the data value DW of the digit belonging to the data value DW is transferred to the seven segment connections of the digital display 10 by means of the first input of the recoder 4 via the latter and the downstream drivers 8 ; 11 ; 12 ; 13 led.

Der Umcodierer 4 ist immer ein positionsabhängiger Umcodierer, der in Abhängigkeit einer kopfstehenden oder nichtkopfstehenden Position der Digitalanzeige 10; 11; 12; 13 den im Datenwert DW enthaltenen Wert D0; D1; D2; D3 der Ziffer des anzuzeigenden Zahlenwertes so codiert, daß eine auf den Kopf stehende Ziffer des Zahlenwertes ohne Kopfverdrehung und/oder spiegelbildliche Überlegungen normal lesbar ist.The transcoder 4 is always a position-dependent transcoder which, depending on a head-up or non-head-up position of the digital display 10 ; 11 ; 12 ; 13 the value D 0 contained in the data value DW; D 1 ; D 2 ; D 3 of the digit of the numerical value to be displayed is coded so that an upside down digit of the numerical value can be read normally without turning the head and / or mirror-image considerations.

Der Ausgang des Positionsdetektors 3 ist auf einen einpoligen zweiten Eingang des Umcodierers 4 und auf einen einpoligen Steuereingang der Ziffern-Umschaltanordnung 14 geführt, der gleichzeitig ein Steuereingang des einpoligen Umschalters 9b ist.The output of the position detector 3 is supplied to a single-pole second input of the recoder to 4 and a single-pole control input of the switching circuit 14 digits, at the same time a control input of the single-pole change-over switch 9 is b.

Der zweite Busausgang des Speichers 1 und damit die an dem zweiten Busausgang des Speichers 1 anstehende binärcodierte Information D5; D6; D7 ist über den zweiten Zwischenspeicher 2b auf einen Buseingang des weiteren Demultiplexers 15 geführt, der bei einer vierstelligen Digitalanzeige 10; 11; 12; 13 mindestens vier Ausgänge aufweist. Jedem dieser vier Ausgänge ist eine der vier Ziffern 21, 22, 23 bzw. 24 zugeordnet. Die vier Ausgänge des weiteren Demultiplexers 15 sind auf eine erste Gruppe von vier Eingängen der Treiber 16 geführt, während vier Ausgänge der Ziffern-Umschaltanordnung 14 mit einer zweiten Gruppe von vier Eingängen der Treiber 16 verbunden sind. Gemeinsame Kathoden- oder gemeinsame Anodenanschlüsse der vier Anzeigen 10 bis 13 sind auf je einen von vier Eingängen der Ziffern-Umschaltanordnung 14 geführt, die aus einpoligen Umschaltern besteht. Durch die angegebene Verdrahtung sind die vier Ausgänge des weiteren Demultiplexers 15 über die Treiber 16 mittels der Ziffern- Umschaltanordnung 14 so mit dem gemeinsamen Kathoden- oder dem gemeinsamen Anodenanschluß der zugehörigen Ziffer 21, 22, 23 bzw. 24 verbunden, daß in einer ersten Stellung der Umschalter der Ziffern-Umschaltanordnung 14 die Ausgänge des Demultiplexers 15 mit den einzelnen Ziffern 21, 22, 23 bzw. 24 in Richtung der steigenden laufenden Nummer und daß in einer zweiten Stellung dieser Umschalter die Ausgänge des Demultiplexers 15 umgekehrt in Richtung der sinkenden laufenden Nummer der Ziffern verbunden sind. Die erste Stellung der Umschalter entspricht dabei einem am Ausgang des Positionsdetektors 3 anstehenden ersten Logikwert "1" und die zweite Position der Umschalter einem am Ausgang des Positionsdetektors 3 anstehenden zweiten Logikwert "0". In der Zeichnung wurde immer angenommen, daß die Anzeigen 10 bis 13 einen gemeinsamen Kathodenanschluß besitzen. Wenn die binär codierte Information aus drei oktal codierten Bits D5, D6 und D7 besteht, dann ist der weitere Demultiplexer 15 z. B. ein Oktal- zu-8 Linien-Decodierer, der bis zu acht einstellige Anzeigen ansteuern kann.The second bus output of the memory 1 and thus the pending at the second bus output of the memory 1 binary coded information D 5; D 6 ; D 7 is led via the second buffer 2 b to a bus input of the further demultiplexer 15 , which in a four-digit digital display 10 ; 11 ; 12 ; 13 has at least four outputs. One of the four numbers 21 , 22 , 23 and 24 is assigned to each of these four outputs. The four outputs of the further demultiplexer 15 are connected to a first group of four inputs of the drivers 16 , while four outputs of the digit switching arrangement 14 are connected to a second group of four inputs of the drivers 16 . Common cathode or common anode connections of the four displays 10 to 13 are each led to one of four inputs of the digit switching arrangement 14 , which consists of single-pole switches. By means of the specified wiring, the four outputs of the further demultiplexer 15 are connected to the common cathode or common anode connection of the associated numbers 21 , 22 , 23 and 24 via the drivers 16 by means of the digit switching arrangement 14 in such a way that in a first position the switch of the digit switching arrangement 14 the outputs of the demultiplexer 15 with the individual digits 21 , 22 , 23 and 24 in the direction of the increasing serial number and that in a second position these switches the outputs of the demultiplexer 15 in the direction of the decreasing serial number of the digits are connected. The first position of the changeover switch corresponds to a first logic value "1" at the output of the position detector 3 and the second position of the changeover switch corresponds to a second logic value "0" at the output of the position detector 3 . It has always been assumed in the drawing that the displays 10 to 13 have a common cathode connection. If the binary coded information consists of three octally coded bits D 5 , D 6 and D 7 , then the further demultiplexer 15 is e.g. B. an octal to 8 line decoder that can drive up to eight single-digit displays.

Der Dezimalpunkt-Treiber 9a ist dem dritten Zwischenspeicher 2c und der einpolige Umschalter 9b dem Dezimalpunkt-Treiber 9a so nachgeschaltet, daß der einpolige dritte Ausgang des Speichers 1 und damit auch die an diesem Ausgang anstehende Ein-Bit- Information D4 über den dritten Zwischenspeicher 2c und den Dezimalpunkt-Treiber 9a mittels des einpoligen Umschalters 9b entweder auf den ersten oder den zweiten Dezimalpunkt DP_L bzw. DP_R einer jeden Ziffer 21 bis 24 der Digitalanzeige 10; 11; 12; 13 geführt ist. Zu diesem Zweck ist der Ausgang des Dezimalpunkt-Treibers 9a auf einen Eingang des einpoligen Umschalters 9b geführt, dessen beide Ausgänge jeweils mit einem der beiden Dezimalpunkt-Anschlüsse aller Anzeigen 10 bis 13 verbunden sind.The decimal point driver 9 a is the third buffer 2 c and the single-pole changeover switch 9 b is connected downstream of the decimal point driver 9 a so that the single-pole third output of the memory 1 and thus also the one-bit information D 4 present at this output Via the third buffer 2 c and the decimal point driver 9 a by means of the single-pole switch 9 b either to the first or the second decimal point DP _L or DP _R of each digit 21 to 24 of the digital display 10 ; 11 ; 12 ; 13 is performed. For this purpose, the output of the decimal point driver 9 a is guided to an input of the single-pole switch 9 b, the two outputs of which are each connected to one of the two decimal point connections of all displays 10 to 13 .

Die Treiber 9a und 16 besitzen zwei Speiseanschlüsse, an denen eine Gleichspannung V_CC bzw. die Masse liegt.The drivers 9 a and 16 have two supply connections at which a DC voltage V _CC or the ground is located.

In der zweiten Variante bilden der Umcodierer 4 und die mit ihm verbundenen Treiber 8 eine Steueranordnung 4; 8; 9a; 9b, in der auch der Dezimalpunkt-Treiber 9a und der einpolige Umschalter 9b mit ihren Verdrahtungen enthalten sind.In the second variant, the recoder 4 and the drivers 8 connected to it form a control arrangement 4 ; 8 ; 9 a; 9 b, in which the decimal point driver 9 a and the single-pole changeover switch 9 b are also included with their wiring.

Die in der Fig. 2 dargestellte zweite Variante der erfindungsgemäßen Anordnung ist ähnlich aufgebaut wie die in der Fig. 1 dargestellte erste Variante mit folgenden Unterschieden:The second variant of the arrangement according to the invention shown in FIG. 2 is constructed similarly to the first variant shown in FIG. 1 with the following differences:

- The memory 1 no longer has a second bus output and the components 2 a, 2 b, 2 c and 14 to 16 are no longer available.
- The arrangement contains a control arrangement 4 for displaying multi-digit numerical values; 8 ; 9 a; 9 b per digit of the numerical value to be displayed for the purpose of controlling the display of the relevant digit, while the memory 1 has as many bus outputs and as many single-pole outputs as there are digits in the numerical value to be displayed.
- The output of the position detector 3 is on the second input of all in the control arrangements 4 ; 8 ; 9 a; 9 b existing recoder 4 performed .
- Each bus output and each single-pole output of the memory 1 are on inputs of an associated control arrangement 4 ; 8 ; 9 a; 9 b led, the outputs of which are each connected to a segment connection or decimal point connection of a single associated single-digit display 10 , 11 , 12 or 13 , as are the outputs of the driver 8 and the single-pole switch 9 b in the first variant a segment connection or decimal point connection of all displays 10 to 13 are connected. The one-bit information D 4 of each digit present at the single-pole output of the memory 1 is thus via the decimal point driver 9 a present per digit by means of the single-pole switch 9 b also present per digit either to the first or the second decimal point DP L or DP R of the associated digit, the control inputs of all single-pole changeover switches 9 b being connected to the output of the position detector 3 .

Das die erfindungsgemäße Anordnung enthaltende Gerät 17; 18; 19; 20 ist in den Fig. 3 und 4 nichtkopfstehend und in den Fig. 5 und 6 kopfstehend dargestellt. Hinter dem Fenster 18 ist ein einen Dezimalpunkt aufweisender vierstelliger Zahlenwert sichtbar, der z. B. einen Wert 364.7 besitzt. Jeder Ziffer des Zahlenwertes ist nur ein einziger rechter Dezimalpunkt 25, 26, 27 bzw. 28 zugeordnet. Der einzig leuchtende Dezimalpunkt 27 ist schwarz und die nichtleuchtenden Dezimalpunkte 25, 26 und 28 sind weiß dargestellt. Wenn der zweipolige Netzstecker 19 um 180° verdreht in eine Netzsteckdose gesteckt wird, dann wird das Gerät 17; 18; 19; 20, dessen Frontplatte und Digitalanzeige sowie der angezeigte Zahlenwert um 180° um eine senkrecht zur Frontplatte, d. h. in den Fig. 3 und 5 um eine senkrecht zur Papierebene verlaufende Achse gedreht, worauf dann für die Frontplatte das in der Fig. 5 dargestellte Bild entsteht. In diesem stehen alle Ziffern 21 bis 24 nicht nur auf dem Kopf, sondern ihre Reihen folge ist auch umgekehrt, d. h. die höchstwertigste Ziffer steht nicht mehr links, sondern rechts, und der Dezimalpunkt steht nicht mehr unten rechts, sondern oben links neben der zugehörigen Ziffer. Soll die Digitalanzeige trotz der Verdrehung normal, d. h. ohne Kopfverdrehung und ohne spiegelbildliche Überlegungen lesbar bleiben, dann sind bei mehrstelligen, mit Dezimalpunkten versehenen kopfstehenden Anzeigen folgende Änderungen in der Ansteuerung einer Digitalanzeige erforderlich:The device 17 ; 18 ; 19 ; 20 is shown upside down in FIGS . 3 and 4 and upside down in FIGS . 5 and 6. Behind the window 18 a four-digit numerical value having a decimal point is visible. B. has a value of 364.7. Each digit of the numerical value is assigned only a single right decimal point 25 , 26 , 27 or 28 . The only illuminated decimal point 27 is black and the non-illuminated decimal points 25 , 26 and 28 are shown in white. If the two-pin mains plug 19 is turned through 180 ° and inserted into a mains socket, then the device 17 ; 18 ; 19 ; 20 , its front panel and digital display as well as the displayed numerical value rotated by 180 ° about an axis perpendicular to the front panel, ie in FIGS . 3 and 5 about an axis running perpendicular to the paper plane, whereupon the image shown in FIG. 5 is created for the front panel . In this, all digits 21 to 24 are not only upside down, but their order is also reversed, i.e. the most significant digit is no longer on the left, but on the right, and the decimal point is no longer at the bottom right, but at the top left next to the associated digit . If the digital display is to remain legible despite the rotation, ie without turning the head and without mirror image considerations, the following changes in the control of a digital display are required for multi-digit, upside-down displays with decimal points:

- The order of the digits 21 to 24 within the numerical value must be reversed, i.e. the digits 21 to 24 , if they are provided with an increasing consecutive number within the numerical value from the back to the front, no longer with an increasing but with a decreasing consecutive number can be controlled. This is done in the first variant according to the invention (see FIG. 1) with the aid of the digit switching arrangement 14 and in the second variant according to the invention (see FIG. 2) by using a control arrangement 4 ; 8 ; 9 a; 9 b per digit, the inputs of which are controlled by outputs of memory 1 in parallel.
- Numbers 21 to 24 must be rotated 180 ° around the above-mentioned axis so that they can be read normally again. This is done with the aid of the switching arrangement 6 and the second encoder 73 .
- The decimal points are to be shifted from the top right before the associated digit to the bottom left after the relevant digit. This is done by assigning two decimal points DP L and DP R to each digit, which can be switched by means of the single-pole switch 9 b.

In der Fig. 7 ist eine 7-Segment-Anzeige einer rechteckförmigen Ziffer Acht dargestellt, die mit zwei Dezimalpunkten DP_L und DP_R versehen ist. Die einzelnen Segmente der dargestellten 7-Segment- Anzeige sind normiert, beim obersten horizontalen Segment der Ziffer Acht beginnend, im Uhrzeigersinn in der angegebenen Reihenfolge mit a, b, c, d, e und f bezeichnet, während der mittlere Querbalken der dargestellten Ziffer Acht die Bezeichnung g trägt. Bekanntlich besteht jedes Segment a bis g und jeder Dezimalpunkt DP_L und DP_R einer einstelligen 7-Segment-Anzeige aus mindestens einer Leuchtdiode, deren Kathoden oder deren Anoden alle parallel geschaltet sind zwecks Bildung eines gemeinsamen Kathoden- oder eines gemeinsamen Anodenanschlusses.In FIG. 7, a 7-segment display of a rectangular figure eight is shown, which is provided with two decimal points DP _L and DP _R. The individual segments of the 7-segment display shown are normalized, beginning with the top horizontal segment of the number eight, clockwise in the order shown with a, b, c, d, e and f, while the middle crossbar of the number eight shown is called g. As is known, each segment a to g and each decimal point DP _L and DP _{R of} a single-digit 7-segment display consists of at least one light-emitting diode, the cathodes or the anodes of which are all connected in parallel in order to form a common cathode or common anode connection.

In der Fig. 8 sind zehn einstellige Ziffern Null bis Neun und in der Fig. 9 zehn auf den Kopf stehende einstellige Ziffern Null bis Neun dargestellt, wie sie von einer 7-Segment-Anzeige angezeigt werden. Ein Vergleich der Fig. 9 mit der Fig. 8 zeigt, daß die Ziffern Null, Zwei, Fünf und Acht kopfstehend und nichtkopfstehend identisch sind, was in einer in der Fig. 13 dargestellten Variante des Umcodierers 4 zum Einsparen von Speicherstellen eines Festwertspeichers (ROM) ausgenutzt wird. FIG. 8 shows ten single-digit digits zero to nine and in FIG. 9 ten inverted single-digit digits zero to nine, as indicated by a 7-segment display. A comparison of FIG. 9 with FIG. 8 shows that the digits zero, two, five and eight are upside down and non-upside down, which in a variant of the recoder 4 shown in FIG. 13 saves memory locations in a read-only memory (ROM ) is used.

In der Fig. 10 ist das in der Fig. 3 dargesellte Fenster 18 mit seiner zugehörigen Digitalanzeige noch einmal dargestellt, diesmal in einer erfindungsgemäßen Ausführung mit je zwei Dezimalpunkten 25 und 29 bzw. 26 und 30 bzw. 27 und 31 bzw. 28 und 32 pro Ziffer der Digitalanzeige. Am Rand des Fensters 18 ist außerdem auf der Frontplatte des Gehäuses 17 die Bezeichnung mindestens einer zum Zahlenwert gehörenden Meßeinheit, z. B. kWh oder Ampere, in abgekürzter oder nichtabgekürzter Form zweimal hintereinander, zuerst nichtkopfstehend und dann kopfstehend, angegeben, so daß auch beim kopfstehenden Gerät 17; 18; 19; 20 immer eine der beiden Bezeichnungen der Meßeinheit lesbar ist. FIG. 10 shows the window 18 shown in FIG. 3 again with its associated digital display, this time in an embodiment according to the invention with two decimal points 25 and 29 or 26 and 30 or 27 and 31 or 28 and 32 per digit of the digital display. At the edge of the window 18 is also on the front plate of the housing 17, the designation of at least one measuring unit belonging to the numerical value, for. B. kWh or amperes, in abbreviated or non-abbreviated form twice in succession, first not upside down and then upside down, indicated so that the device 17 ; 18 ; 19 ; 20 one of the two names of the measuring unit is always readable.

Das Gerät 17; 18; 19; 20 kann ein Multimeter sein, welches mehrere Arten z. B. elektrischer Größen mißt, denen jeweils unterschiedliche Meßeinheiten zugeordnet sind. In der Fig. 10 wurde angenommen, daß mittels eines Multimeters eine elektrische Spannung, z. B. eine Netzspannung in Volt, ein elektrischer Strom, z. B. ein Netzstrom in Ampere, eine Wirkleistung in kW (Kilowatt) und W (Watt), eine Wirkenergie in kWh (Kilowattstunden) und Wh (Wattstunden) sowie ein Preis einer verbrauchten elektrischen Energie in FR (Franken) ermittelt werden und außerdem ein Preis in Rp (Rappen) pro kWh angezeigt werden soll mit Hilfe einer einzigen Digitalanzeige, die zeitlich nacheinander Zahlenwerte anzeigt, die den verschiedenen angegebenen Arten von Größen entsprechen. In diesem Fall ist die Frontplatte des Gerätes 17; 18; 19; 20 entlang dem Rand des Fensters 18, d. h. an dessen oberen und unteren Rand sowie an dessen beiden Seitenrändern mit abgekürzten oder nichtabgekürzten Bezeichnungen, wie Rp/kWh, kWh, Wh, FR, W und kW bzw. Volt und Ampere, der Meßeinheiten aller möglicherweise mittels des Multimeters meßbaren und/oder anzeigbare Größen beschriftet. Auf der Frontplatte des Gerätes 17; 18; 19; 20 ist dann entlang des Randes des Fensters 18 die Bezeichnung mehrerer zum angezeigten Zahlenwert gehörender Meß einheiten vorhanden und zwar erfindungsgemäß jeweils zweimal hintereinander die gleiche Bezeichnung, die zuerst nicht kopfstehend und dann kopfstehend angegeben ist. Die Digital anzeige 10; 11; 12; 13 weist ihrerseits entlang dem Rand des Fensters 18 und gegenüberliegend zu jeder angegebenen Bezeichnung einer Meßeinheit eine zu der betreffenden Meßeinheit gehörende Leuchtanzeige auf, die so gestaltet ist, daß sie jeweils in Richtung der gegenüberliegenden Bezeichnung der betreffenden Meßeinheit zeigt.The device 17 ; 18 ; 19 ; 20 can be a multimeter, which several types z. B. measures electrical quantities, each of which is assigned different measuring units. In Fig. 10 it was assumed that an electrical voltage, for. B. a mains voltage in volts, an electrical current, for. B. a mains current in amperes, an active power in kW (kilowatts) and W (watts), an active energy in kWh (kilowatt hours) and Wh (watt hours) as well as a price of electrical energy consumed in FR (francs) and also a price should be displayed in Rp (rappen) per kWh with the help of a single digital display that shows numerical values in succession that correspond to the various types of sizes indicated. In this case, the front panel of the device 17 ; 18 ; 19 ; 20 along the edge of the window 18 , ie at its upper and lower edges and on its two side edges with abbreviated or non-abbreviated names, such as Rp / kWh, kWh, Wh, FR, W and kW or volt and ampere, the measuring units of all possibly labeled with the multimeter measurable and / or displayable sizes. On the front panel of the device 17 ; 18 ; 19 ; 20 is then along the edge of the window 18, the designation of several measuring units belonging to the displayed numerical value, namely, twice in succession according to the invention, the same designation, which is first not shown upside down and then upside down. The digital display 10 ; 11 ; 12 ; 13 in turn has along the edge of the window 18 and opposite to each specified designation of a measuring unit a light indicator belonging to the relevant measuring unit, which is designed such that it points in the direction of the opposite designation of the relevant measuring unit.

Die Leuchtanzeigen sind vorzugsweise Leuchtdioden (LED: "Light emitting diodes"), die hinter je einem kleinen, z. B. pfeil förmigen oder dreieckförmigen Fenster angeordnet sind, dessen Pfeilrichtung bzw. Dreiecksspitze in Richtung der Bezeichnung der zugehörigen Meßeinheit zeigt. Im Multimeter wird dann die für den gerade angezeigten Zahlenwert geltende Meßeinheit durch ein Leuchten der zugehörigen Leuchtdiode angezeigt. Die betreffende Leuchtdiode wird dabei jeweils eingeschaltet, sobald das Multi meter auf die Messung der zugehörigen Größe umschaltet. In der Fig. 10 sind acht dreieckförmige Fenster 33 bis 40 dargestellt, die entlang des Randes des Fensters 18 angeordnet sind und deren Spitzen auf die obengenannten Bezeichnungen der zugehörigen Meßeinheiten zeigen. Der besseren Übersichtlichkeit wegen können die zweimal hintereinander geschriebenen Bezeichnungen einer gleichen Meßeinheit durch einen oder zwei parallele Schräg striche voneinander getrennt sein.The light indicators are preferably light emitting diodes (LED: "Light emitting diodes"), each behind a small, z. B. arrow-shaped or triangular windows are arranged, the direction of the arrow or triangle pointing in the direction of the name of the associated measuring unit. The measuring unit valid for the numerical value currently displayed is then displayed in the multimeter by the associated light-emitting diode lighting up. The relevant LED is switched on as soon as the multimeter switches to the measurement of the associated size. In Fig. 10 eight triangular windows 33 to 40 are shown, which are arranged along the edge of the window 18 and the tips of which point to the above-mentioned designations of the associated measuring units. For better clarity, the names of the same measuring unit written twice in succession can be separated from one another by one or two parallel slashes.

In einer ersten Untervariante der erfindungsgemäßen Anordnung besitzt der Umcodierer 4 den in der Fig. 11 dargestellten Aufbau und enthält dann einen ersten Codierer 72, einen zweiten Codierer 73 und eine Umschaltanordnung 6 zur positionsabhängigen Umschaltung der beiden Codierer 72 und 73. Siebenpolige Bus ausgänge der beiden letzteren sind parallel geschaltet und bilden einen siebenpoligen Busausgang des Umcodierers 4. Die Umschalt anordnung 6 weist soviele einpolige Umschalter auf wie der erste Eingang, d. h. der Buseingang, des Umcodierers 4 Anzahl Bits aufweist. Die Steuereingänge der einpoligen Umschalter sind dabei alle miteinander verbunden und bilden einen Steuereingang der Umschaltanordnung 6. Innerhalb des Umcodierers 4 ist ein Daten eingang der Umschaltanordnung 6 derart auf den ersten Eingang des Umcodierers 4 geführt und sind Buseingänge der beiden Codierer 72 und 73 so mit je einem von zwei Busausgängen der Umschalt anordnung 6 verbunden, daß im Umcodierer 4 dessen erster Eingang über die Umschaltanordnung 6 entweder mit dem ersten oder mit dem zweiten Codierer 72 bzw. 73 elektrisch verbunden ist. Der Steuereingang der Umschaltanordnung 6 bildet den zweiten Eingang des Umcodierers 4.In a first sub-variant of the arrangement according to the invention, the recoder 4 has the structure shown in FIG. 11 and then contains a first encoder 72 , a second encoder 73 and a switchover arrangement 6 for the position-dependent changeover of the two encoders 72 and 73 . Seven-pin bus outputs of the latter two are connected in parallel and form a seven-pin bus output of the recoder 4 . The switching arrangement 6 has as many single-pole changeover switches as the first input, ie the bus input, of the recoder 4 has 4 bits. The control inputs of the single-pole changeover switches are all connected to one another and form a control input of the changeover arrangement 6 . Inside the transcoder 4 is a data of the switching circuit 6 input such to the first input of the transcoder 4 out and bus inputs of the two coders 72 and 73 as connected to a respective arrangement of two bus outputs the switching 6 that, in the re-encoder 4 having a first input via the switching arrangement 6 is electrically connected either to the first or to the second encoder 72 or 73 . The control input of the switchover arrangement 6 forms the second input of the recoder 4 .

In einer zweiten Untervariante der erfindungsgemäßen Anordnung besitzt der Umcodierer 4 den in der Fig. 12 dargestellten Aufbau, der ähnlich ist wie der in der Fig. 11 dargestellte Aufbau, mit dem Unterschied, daß der Demultiplexer 5 zusätzlich vorhanden ist und daß im Umcodierer 4 dessen erster Eingang über den Demultiplexer 5 auf den Dateneingang der Umschaltanordnung 6 geführt ist. Jedem der Ausgänge des Demultiplexers 5 ist dabei einer der zehn Werte Null bis Neun der Ziffern des Zahlenwertes zugeordnet. Wenn der im Datenwert DW enthaltene Wert D0; D1; D2; D3 der Ziffer des anzuzeigenden Zahlenwertes in einem BCD-Code ("Binary coded dezimal"-Code) dargestellt ist, dann ist der Demultiplexer 5 ein BCD-zu-10 Linien-Decodierer.In a second sub-variant of the arrangement according to the invention, the recoder 4 has the structure shown in FIG. 12, which is similar to the structure shown in FIG. 11, with the difference that the demultiplexer 5 is additionally present and that in the recoder 4 thereof first input via the demultiplexer 5 to the data input of the switching arrangement 6 . Each of the outputs of the demultiplexer 5 is assigned one of the ten values zero to nine of the digits of the numerical value. If the value D 0 ; D 1 ; D 2 ; D 3 of the digit of the numerical value to be displayed is represented in a BCD code ("binary coded decimal" code), then the demultiplexer 5 is a BCD-to-10 line decoder.

In einer dritten Untervariante der erfindungsgemäßen Anordnung besitzt der Umcodierer 4 den in der Fig. 13 dargestellten Aufbau, der ähnlich ist wie der in der Fig. 12 dargestellte Aufbau, mit dem Unterschied, das er zusätzlich einen weiteren Codierer 71 enthält, dessen Busausgang parallel zu den Busausgängen der beiden anderen Codierer 72 und 73 geschaltet ist und dessen Buseingang mit denjenigen Ausgängen des Demultiplexers 5 verbunden ist, die den Werten Null, Zwei, Fünf oder Acht der Ziffern des Zahlenwertes zugeordnet sind, während die verbleibenden restlichen Ausgänge des Demultiplexers 5, die den Werten Eins, Drei, Vier, Sechs, Sieben oder Neun zugeordnet sind, über die Umschaltanordnung 6 auf den ersten oder den zweiten der beiden anderen Codierer 72 oder 73 geführt sind. Die dritte Untervariante nutzt die Tatsache aus, daß die kopfstehenden und nichtkopfstehenden Ziffern Null, Zwei, Fünf und Acht in einer 7- Segment-Darstellung identisch sind und daher keinen positions abhängigen Umcodierer benötigen. Für diese Ziffern wird die Umschaltanordnung 6 somit nicht benötigt.In a third sub-variant of the arrangement according to the invention, the recoder 4 has the structure shown in FIG. 13, which is similar to the structure shown in FIG. 12, with the difference that it additionally contains a further encoder 71 whose bus output is parallel to the bus outputs of the other two encoders 72 and 73 is connected and its bus input is connected to those outputs of the demultiplexer 5 which are assigned the values zero, two, five or eight of the digits of the numerical value, while the remaining remaining outputs of the demultiplexer 5 which are assigned the values one, three, four, six, seven or nine, via which the switching arrangement 6 is guided to the first or the second of the two other encoders 72 or 73 . The third sub-variant takes advantage of the fact that the top and bottom numbers zero, two, five and eight are identical in a 7-segment representation and therefore do not require a position-dependent recoder. The switching arrangement 6 is therefore not required for these digits.

Die drei Codierer 71, 72 und 73 sind vorzugsweise Festwert speicher (ROM) oder ein Teil eines Festwertspeichers. Da der Inhalt des Codierers 71 auch in der zweiten Untervariante vorhanden ist und zwar zweimal, jeweils einmal im Codierer 72 und im Codierer 73, stellt die dritte Untervariante eine Spar schaltung der Untervariante 2 dar, da in ihr der Inhalt des Codierers 71 total nur einmal vorhanden ist und somit Speicher stellen im Festwertspeicher eingespart werden.The three encoders 71 , 72 and 73 are preferably read-only memories (ROM) or part of a read-only memory. Since the content of the encoder 71 is also present in the second sub-variant, twice, once each in the encoder 72 and in the encoder 73 , the third sub-variant represents an economy circuit of the sub-variant 2 , since in it the content of the encoder 71 is only once is available and thus memory locations can be saved in the read-only memory.

Wenn der im Datenwert DW enthaltene Wert D0; D1; D2; D3 der Ziffer des Zahlenwertes N Bits aufweist, dann ist der Umcodierer 4 in einer vierten Untervariante der erfindungsgemäßen Anordnung ein N+1-Bit Umcodierer, wobei ein am Ausgang des Positions detektors 3 anstehender Logikwert "0" oder "1" ein zusätzliches N+1-tes Bit des Ziffernwertes bildet. In diesem Fall enthält der Umcodierer keine Umschaltanordnung 6 und der gesamte Umcodierer 4 ist vorzugsweise ein Festwertspeicher oder ein Teil eines Festwertspeichers.If the value D 0 ; D 1 ; D 2 ; D 3 of the digit of the numerical value has N bits, then the recoder 4 in a fourth sub-variant of the arrangement according to the invention is an N + 1-bit recoder, with a logic value "0" or "1" at the output of the position detector 3 being an additional N + 1st bit of the numerical value forms. In this case, the transcoder does not contain a switching arrangement 6 and the entire transcoder 4 is preferably a read-only memory or part of a read-only memory.

Die in der Fig. 14 dargestellte Anordnung entspricht der in der Fig. 1 dargestellten Anordnung, in der der Umcodierer 4 den in der Fig. 13 dargestellten Aufbau besitzt, ergänzt durch zusätzliche Details. Der Positionsdetektor 3 ist als einpolige Umschalt-Drucktaste dargestellt, mit deren Hilfe entweder ein Logikwert "0", der der Masse entspricht, oder ein Logikwert "1", der der Gleichspannung V_CC entspricht, auf die Steuereingänge der Umschaltanordnung 6 des einpoligen Umschalters 9b und der Ziffern-Umschaltanordnung 14 geschaltet ist. Die Umschalt anordnung 6 besteht aus sechs einpoligen Umschaltern, von denen je einer den Werten Eins, Drei, Vier, Sechs, Sieben oder Neun der Ziffern des anzuzeigenden Zahlenwertes zugeordnet ist. The arrangement shown in FIG. 14 corresponds to the arrangement shown in FIG. 1, in which the recoder 4 has the structure shown in FIG. 13, supplemented by additional details. The position detector 3 is shown as a single-pole switch pushbutton, with the aid of which either a logic value "0", which corresponds to the ground, or a logic value "1", which corresponds to the DC voltage V _CC , to the control inputs of the switchover arrangement 6 of the single-pole switch 9 b and the digit switching arrangement 14 is switched. The switching arrangement 6 consists of six single-pole switches, one of which is assigned the values one, three, four, six, seven or nine of the digits of the numerical value to be displayed.

Der Datenwert DW wird von einem Mikrocomputer µC2 über eine Busverbindung den Eingängen der Zwischenspeicher 2a, 2b und 2c zugeführt, in denen die Bits D0 bis D7 des Datenwertes DW vorübergehend abgespeichert werden. Vier Ausgänge des den Bits D0 bis D3 zugeordneten Zwischenspeichers 2a sind auf den Buseingang des Demultiplexers 5 geführt, der die zehn möglichen Werte 0 bis 9 des z. B. BCD-Codewortes D3; D2; D1; D0 decodiert. Der Demultiplexer 5 besitzt zehn Ausgänge, von denen je einer einem der Werte von Null bis Neun der Ziffern des Zahlenwertes zugeordnet ist. Die Ausgänge 50, 52, 55 und 58 des Demultiplexers 5, die den Werten Null, Zwei, Fünf und Acht zugeordnet sind, sind je unmittelbar auf einen von vier Eingängen 710, 712, 715 und 718 des weiteren Codierers 71 geführt, während die restlichen sechs Ausgänge 51, 53, 54, 56, 57 und 59 des Demultiplexers 5, die den Werten Eins, Drei, Vier, Sechs, Sieben und Neun zugeordnet sind, in einer ersten Position der einpoligen Umschalter der Umschalt anordnung 6 mit sechs Eingängen 721, 723, 724, 726, 727 und 729 des ersten Codierers 72 und in einer zweiten Position dieser Umschalter mit sechs Eingängen 731, 733, 734, 736, 737 und 739 des zweiten Codierers 73 verbunden sind. Der Codierer 71 codiert die Ziffernwerte Null, Zwei, Fünf und Acht in einen 7-Segment- Code und zwar unabhängig von der Position der Umschalt-Drucktaste 3 und der Position der Umschalter der Umschaltanordnung 6. In einer ersten Position der Umschalt-Drucktaste 3 und der Umschalter der Umschaltanordnung 6 codiert der Codierer 72 und in einer zweiten Position der Codierer 73 die Ziffernwerte Eins, Drei, Vier, Sechs, Sieben und Neun in den 7-Segment-Code, wobei der Codierer 73 jeweils kopfstehende Ziffern erzeugt zur Rückgän gigmachung einer durch die Verdrehung des Gerätes 17; 18; 19; 20 erzeugten Ziffernverdrehung. Es gilt die Annahme, daß der 7- Segment-Codierer 7, der durch die drei Codierer 71, 72 und 73 gebildet ist, ein Festwertspeicher ist und dann aus einer Diodenmatrix besteht, die den in der Fig. 15 dargestellten Aufbau besitzt. In diesem Fall sind die Codierer 71, 72 und 73 ausgangseitig parallel geschaltet und besitzen, wie auch der 7- Segment-Codierer 7 sieben Ausgänge, die je auf einen Eingang der sieben Treiber 8a, 8b, 8c, 8d, 8e, 8f und 8g geführt sind, die zusammen die Treiber 8 bilden, deren Ausgänge auf je einen Segmentanschluß aller einstelligen Anzeigen 10 bis 13 der Digitalanzeige 10; 11; 12; 13 geführt sind.The data value DW is fed from a microcomputer μC2 via a bus connection to the inputs of the intermediate memories 2 a, 2 b and 2 c, in which the bits D 0 to D 7 of the data value DW are temporarily stored. Four outputs of the bits D 0 to D 3 associated buffer 2 a are led to the bus input of the demultiplexer 5 , which the ten possible values 0 to 9 of z. B. BCD code word D 3 ; D 2 ; D 1 ; D 0 decoded. The demultiplexer 5 has ten outputs, one of which is assigned to one of the values from zero to nine of the digits of the numerical value. The outputs 50 , 52 , 55 and 58 of the demultiplexer 5 , which are assigned the values zero, two, five and eight, each lead directly to one of four inputs 710 , 712 , 715 and 718 of the further encoder 71 , while the rest six outputs 51 , 53 , 54 , 56 , 57 and 59 of the demultiplexer 5 , which are assigned the values one, three, four, six, seven and nine, in a first position of the single-pole changeover switch of the changeover arrangement 6 with six inputs 721 , 723 , 724 , 726 , 727 and 729 of the first encoder 72 and in a second position these switches are connected to six inputs 731 , 733 , 734 , 736 , 737 and 739 of the second encoder 73 . The encoder 71 encodes the digit values zero, two, five and eight into a 7-segment code, regardless of the position of the switch push button 3 and the position of the switch of the switch arrangement 6 . In a first position of the switch pushbutton 3 and the switch of the switch arrangement 6 , the encoder 72 and in a second position the encoder 73 encodes the numerical values one, three, four, six, seven and nine into the 7-segment code, the Encoder 73 each upside down digits generated to cancel one by rotating the device 17 ; 18 ; 19 ; 20 generated digit rotation. It is assumed that the 7-segment encoder 7 , which is formed by the three encoders 71 , 72 and 73 , is a read-only memory and then consists of a diode matrix which has the structure shown in FIG . In this case, the encoders 71 , 72 and 73 are connected in parallel on the output side and, like the 7-segment encoder 7, have seven outputs, each of which corresponds to an input of the seven drivers 8 a, 8 b, 8 c, 8 d, 8 e, 8 f and 8 g are performed, which together form the driver 8 , the outputs of which each have a segment connection of all single-digit displays 10 to 13 of the digital display 10 ; 11 ; 12 ; 13 are performed.

Der Treiber 9a besteht aus einem PNP-Bipolartransistor, dessen Emitter an der Gleichspannung V_CC liegt, dessen Basis über einen Basiswiderstand R1 mit dem Ausgang des Zwischenspeichers 2c verbunden ist und dessen Kollektor über einen Kollektorwiderstand R2 auf den einpoligen Umschalter 9b geführt ist, der den Kollektor entweder auf die Dezimalpunkt-Anzeige DP_R oder DP_L aller einstelligen Anzeigen 10 bis 13 schaltet.The driver 9 a consists of a PNP bipolar transistor, the emitter of which is connected to the DC voltage V _CC , the base of which is connected to the output of the intermediate store 2 c via a base resistor R 1 and the collector of which is connected to the single-pole changeover switch 9 b via a collector resistor R 2 is led, which switches the collector to either the decimal point display DP _R or DP _{L of} all single-digit displays 10 to 13 .

Die im zweiten Zwischenspeicher 2b gespeicherten drei Bits D5 bis D7 werden über drei Verbindungen auf den Buseingang des weiteren Demultiplexers 15 geführt, der acht Ausgänge besitzt, von denen in der dargestellten Anordnung jedoch nur vier benutzt und dargestellt sind. Die Treiber 16 bestehen aus vier NPN-Bipolar transistoren 161, 162, 163 und 164, deren Basisanschlüsse mit je einem Ausgang des Demultiplexers 15 verbunden sind und deren Emitteranschlüsse alle an Masse liegen. Jeder der vier einstelligen Anzeigen 10 bis 13 ist ein Ausgang des Demultiplexers 15, ein NPN-Bipolartransistor der Treiber 16 und ein einpoliger Umschalter 141 bzw. 142 bzw. 143 bzw. 144 der Ziffern-Umschaltanordnung 14 zugeordnet. Die vier einpoligen Umschalter 141 bis 144 schalten die Kollektoranschlüsse der NPN- Bipolartransistoren 161 bis 164 in einer ersten ihrer beiden Stellungen in Richtung steigender laufender Nummer und in ihrer zweiten Stellung in Richtung sinkender laufender Nummer der Ziffern auf den gemeinsamen Kathoden- oder den gemeinsamen Anodenanschluß der betreffenden einstelligen Anzeige 10 bzw. 11 bzw. 12 bzw. 13. In der Fig. 14 wurde angenommen, daß die einstelligen Anzeigen 10 bis 13 alle einen gemeinsamen Kathodenanschluß besitzen. Die Ziffern-Umschaltanordnung 14 und die NPN- Bipolartransistoren 161 bis 164 der Treiber 16 verbinden dabei nur jeweils den gemeinsamen Kathoden- bzw. gemeinsamen Anodenanschluß derjenigen einstelligen Anzeige 10 bzw. 11 bzw. 12 bzw. 13 mit Masse, die dem anstehenden Datenwert DW zugeordnet ist. The three bits D 5 to D 7 stored in the second buffer 2 b are routed via three connections to the bus input of the further demultiplexer 15 , which has eight outputs, of which only four are used and shown in the arrangement shown. The drivers 16 consist of four NPN bipolar transistors 161 , 162 , 163 and 164 , the base connections of which are each connected to an output of the demultiplexer 15 and the emitter connections are all connected to ground. Each of the four single-digit displays 10 to 13 is assigned an output of the demultiplexer 15 , an NPN bipolar transistor of the drivers 16 and a single-pole switch 141 or 142 or 143 or 144 of the digit switch arrangement 14 . The four single-pole changeover switches 141 to 144 switch the collector connections of the NPN bipolar transistors 161 to 164 in a first of their two positions in the direction of increasing serial number and in their second position in the direction of decreasing serial number of the digits on the common cathode or the common anode connection relevant single-digit display 10 or 11 or 12 or 13 . In Fig. 14, it was assumed that the single-digit displays 10 to 13 all have a common cathode connection. The digit switchover arrangement 14 and the NPN bipolar transistors 161 to 164 of the driver 16 connect only the common cathode or common anode connection of that single-digit display 10 or 11 or 12 or 13 to ground which is assigned to the pending data value DW is.

Die Umschaltanordnung 6, 9a und 14 können natürlich auch durch einen einzigen elfpoligen Umschalter ersetzt werden. In der Zeichnung wurden aus Gründen der zeichnerischen Einfachheit überall elektromechanische Kontakte als einpolige Umschalter dargestellt. In der Praxis werden dagegen bevorzugt Halbleiter schalter verwendet. Außerdem können statt der dargestellten Analog-Umschalter auch digitale, z. B. mittels Und-Gatter und Inverter aufgebaute einpolige Umschalter verwendet werden, da in der Anordnung nur Logikwerte umgeschaltet werden.The switching arrangement 6 , 9 a and 14 can of course also be replaced by a single eleven-pole switch. For the sake of simplicity of the drawing, electromechanical contacts have been shown everywhere in the drawing as single-pole changeover switches. In practice, however, semiconductor switches are preferably used. In addition, digital, z. B. by means of AND gates and inverters, single-pole changeover switches can be used, since only logic values are switched in the arrangement.

Der in der Fig. 15 dargestellte 7-Segment-Codierer 7 besteht aus einer Diodenmatrix, die sechzehn Zeilen aufweist, deren Eingänge und Zeilen mit einer Nummer 710, 712, 715, 718, 721, 723, 724, 726, 727, 729, 731, 733, 734, 736, 737 und 739 bezeichnet sind, und sieben Spalten besitzt, nämlich eine für jedes der sieben Segmente a, b, c, d, e, f und g einer einstelligen Anzeige 10, 11, 12 oder 13. Die sieben Spalten werden von der Gleichspannung V_CC über je einen Widerstand R_a, R_b, R_c, R_d, R_e, R_f oder R_g gespeist. Desgleichen werden die zwölf unteren Zeilen 721 bis 739 der Diodenmatrix von der Gleichspannung V_CC über je einen von zwölf Widerständen R₃ bis R₁₄ gespeist. Letzteres hat zur Folge, daß diese Zeilen an einem Logikwert "1" liegen, wenn der zugehörige Eingang der Diodenmatrix offen ist, d. h. nicht mittels der Umschaltanordnung 6 (siehe Fig. 14) mit einem Ausgang des Demultiplexers 5 verbunden ist. Die Zeilen der Diodenmatrix sind alle mit Kathoden und ihre Spalten alle mit Anoden der vorhandenen Dioden verbunden.The 7-segment encoder 7 shown in FIG. 15 consists of a diode matrix which has sixteen lines, the inputs and lines of which are numbered 710, 712, 715, 718, 721, 723, 724, 726, 727, 729, 731, 733, 734, 736, 737 and 739 , and has seven columns, namely one for each of the seven segments a, b, c, d, e, f and g of a single-digit display 10 , 11 , 12 or 13 . The seven columns are fed by the DC voltage V _CC via a resistor R _a , R _b , R _c , R _d , R _e , R _f or R _g . Likewise, the twelve lower rows 721 to 739 of the diode matrix are fed by the direct voltage V _CC via one of twelve resistors R ₃ to R ₁₄ each. The latter has the consequence that these lines are at a logic value "1" if the associated input of the diode matrix is open, ie is not connected to an output of the demultiplexer 5 by means of the switching arrangement 6 (see FIG. 14). The rows of the diode matrix are all connected to cathodes and their columns are all connected to anodes of the existing diodes.

Die Zeile 710 ist über eine einzige Diode 710g mit der zum Segment g gehörenden Spalte verbunden. Die Zeile 712 ist über eine Diode 712c mit der zum Segment c und über eine Diode 712f mit der zum Segment f gehörenden Spalte verbunden. Die Zeile 715 ist über eine Diode 715b mit der zum Segment b und über eine Diode 715e mit der zum Segment e gehörenden Spalte verbunden. Die Zeile 718 ist mit keiner Spalte verbunden.Line 710 is connected to the column belonging to segment g via a single diode 710 g. Line 712 is connected via a diode 712 c to the column belonging to segment c and via a diode 712 f to the column belonging to segment f. Line 715 is connected via a diode 715 b to the column belonging to segment b and via a diode 715 e to the column belonging to segment e. Row 718 is not connected to any column.

Die Zeile 721 ist über eine Diode 721a mit der zum Segment a gehörenden Spalte, über eine Diode 721d mit der zum Segment d gehörenden Spalte, über eine Diode 721e mit der zum Segment e gehörenden Spalte, über eine Diode 721f mit der zum Segment f gehörenden Spalte und über eine Diode 721g mit der zum Segment g gehörenden Spalte verbunden. Die Zeile 723 ist über eine Diode 723e mit der zum Segment e und über eine Diode 723f mit der zum Segment f gehörenden Spalte verbunden. Die Zeile 724 ist über eine Diode 724a mit der zum Segment a gehörenden Spalte, über eine Diode 724d mit der zum Segment d gehörenden Spalte und über eine Diode 724e mit der zum Segment e gehörenden Spalte verbunden. Die Zeile 726 ist über eine Diode 726a mit der zum Segment a und über eine Diode 726b mit der zum Segment b gehörenden Spalte verbunden. Die Zeile 727 ist über eine Diode 727d mit der zum Segment d gehörenden Spalte, über eine Diode 727e mit der zum Segment e gehörenden Spalte, über eine Diode 727f mit der zum Segment f gehörenden Spalte und über eine Diode 727g mit der zum Segment g gehörenden Spalte verbunden. Die Zeile 729 ist über eine Diode 729d mit der zum Segment d und über eine Diode 729e mit der zum Segment e gehörenden Spalte verbunden.The line 721 is via a diode 721 a with the column belonging to segment a, via a diode 721 d with the column belonging to segment d, via a diode 721 e with the column belonging to segment e, via a diode 721 f with the column belonging to segment f and connected via a diode 721 g to the column belonging to segment g. Line 723 is connected via a diode 723 e to the column belonging to segment e and via a diode 723 f to the column belonging to segment f. Line 724 is connected via a diode 724 a to the column belonging to segment a, via a diode 724 d to the column belonging to segment d and via a diode 724 e to the column belonging to segment e. Line 726 is connected via a diode 726 a to the column belonging to segment a and via a diode 726 b to the column belonging to segment b. The line 727 is via a diode 727 d with the column belonging to segment d, via a diode 727 e with the column belonging to segment e, via a diode 727 f with the column belonging to segment f and via a diode 727 g with the column belonging to segment g. Line 729 is connected via a diode 729 d to the column belonging to segment d and via a diode 729 e to the column belonging to segment e.

Die Zeile 731 ist über eine Diode 731a mit der zum Segment a gehörenden Spalte, über eine Diode 731b mit der zum Segment b gehörenden Spalte, über eine Diode 731c mit der zum Segment c gehörenden Spalte, über eine Diode 731d mit der zum Segment d gehörenden Spalte und über eine Diode 731g mit der zum Segment g gehörenden Spalte verbunden. Die Zeile 733 ist über eine Diode 733b mit der zum Segment b und über eine Diode 733c mit der zum Segment c gehörenden Spalte verbunden. Die Zeile 734 ist über eine Diode 734a mit der zum Segment a gehörenden Spalte, über eine Diode 734b mit der zum Segment b gehörenden Spalte und über eine Diode 734d mit der zum Segment d gehörenden Spalte verbunden. Die Zeile 736 ist über eine Diode 736d mit der zum Segment d und über eine Diode 736e mit der zum Segment e gehörenden Spalte verbunden. Die Zeile 737 ist über eine Diode 737a mit der zum Segment a gehörenden Spalte, über eine Diode 737b mit der zum Segment b gehörenden Spalte, über eine Diode 737c mit der zum Segment c gehörenden Spalte und über eine Diode 737g mit der zum Segment g gehörenden Spalte verbunden. Die Zeile 739 ist über eine Diode 739a mit der zum Segment a und über eine Diode 739b mit der zum Segment b gehörenden Spalte verbunden.The line 731 is via a diode 731 a with the column belonging to segment a, via a diode 731 b with the column belonging to segment b, via a diode 731 c with the column belonging to segment c, via a diode 731 d with the column belonging to segment d and connected via a diode 731 g to the column belonging to segment g. Line 733 is connected via a diode 733 b to the column belonging to segment b and via a diode 733 c to the column belonging to segment c. Line 734 is connected via a diode 734 a to the column belonging to segment a, via a diode 734 b to the column belonging to segment b and via a diode 734 d to the column belonging to segment d. Line 736 is connected via a diode 736 d to the column belonging to segment d and via a diode 736 e to the column belonging to segment e. The line 737 is via a diode 737 a with the column belonging to segment a, via a diode 737 b with the column belonging to segment b, via a diode 737 c with the column belonging to segment c and via a diode 737 g with the column belonging to segment g. Line 739 is connected via a diode 739 a to the column belonging to segment a and via a diode 739 b to the column belonging to segment b.

Die Diodenmatrix wird mit negativer Logik betrieben: Nur an einem einzigen der zehn Eingänge 710, 712, 715, 718, 721, 723, 724, 726, 727 und 729 oder nur an einem einzigen der zehn Eingänge 710, 712, 715, 718, 731, 733, 734, 736 737 und 739 steht je nach Stellung der Umschalter der Umschaltanordnung 6 ein Logikwert "0" an. Anwesende Dioden bedeuten jeweils das Vorhandensein eines Logikwertes "0", während abwesende Dioden jeweils das Vorhandensein eines Logikwertes "1" bedeuten.The diode matrix is operated with negative logic: only on one of the ten inputs 710, 712, 715, 718, 721, 723, 724, 726, 727 and 729 or only on one of the ten inputs 710, 712, 715, 718, 731, 733, 734, 736 737 and 739 , depending on the position of the changeover switch of the changeover arrangement 6, a logic value "0" is pending. Diodes present each mean the presence of a logic value "0", while diodes absent each mean the presence of a logic value "1".

In der Zeile 710 ist somit das Binärwort 1111110, in der Zeile 712 das Binärwort 1101101, in der Zeile 715 das Binärwort 1011011, in der Zeile 718 das Binärwort 1111111, in der Zeile 721 das Binärwort 0110000, in der Zeile 723 das Binärwort 1111001, in der Zeile 724 das Binärwort 0110011, in der Zeile 726 das Binärwort 0011111, in der Zeile 727 das Binärwort 1110000, in der Zeile 729 das Binärwort 1110011, in der Zeile 731 das Binärwort 0000110, Zeile 733 das Binärwort 1001111, in der Zeile 734 das Binärwort 0010111, in der Zeile 736 das Binärwort 1110011, in der Zeile 737 das Binärwort 0001110 und in der Zeile 739 das Binärwort 0011111 gespeichert.Thus, in line 710 the binary word 1111110, in line 712 the binary word 1101101, in line 715 the binary word 1011011, in line 718 the binary word 1111111, in line 721 the binary word 0110000, in line 723 the binary word 1111001, in line 724 the binary word 0110011, in line 726 the binary word 0011111, in line 727 the binary word 1110000, in line 729 the binary word 1110011, in line 731 the binary word 0000110, line 733 the binary word 1001111, in line 734 binary word 0010111, on line 736 binary word 1110011, on line 737 binary word 0001110 and on line 739 binary word 0011111.

Wie aus der nachfolgenden Tabelle ersichtlich ist, ergibt dies in einer 7-Segment-Darstellung in der angegebenen Reihenfolge die Ziffernwerte Null, Zwei, Fünf, Acht, Eins, Drei, Vier, Sechs, Sieben, Neun, kopfstehende Eins, kopfstehende Drei, kopfstehende Vier, kopfstehende Sechs (d. h. Neun), kopfstehende Sieben und kopfstehende Neun (d. h. Sechs). In der Tabelle sind für jede der zehn Ziffernwerte 0 bis 9 der zugehörige 4-Bit BCD-Wert und der zugehörige 7-Bit 7-Segment-Wert, sowie der zugehörige 7-Segment des auf dem Kopf stehenden Ziffernwertes angegeben. Die Tabelle wurde erstellt unter Verwendung der in der Fig. 7 dargestellten Segmentbezeichnungen einer 7-Segment-Anzeige.As can be seen from the table below, this results in the 7-segment representation in the order given the numerical values zero, two, five, eight, one, three, four, six, seven, nine, upside down one, upside down three, upside down Four, upside down six (ie nine), upside down seven and upside down nine (ie six). The table shows the associated 4-bit BCD value and the associated 7-bit 7-segment value for each of the ten digit values 0 to 9, as well as the associated 7-segment of the inverted digit value. The table was created using the segment designations of a 7-segment display shown in FIG. 7.

Da die Eingänge 731, 733, 734, 736, 737 und 739 zum zweiten Codierer 73 gehören, sind im letzteren die Werte 0000110, 1001111, 0010111, 1110011, 0001110 und 0011111 gespeichert, denen, wie bereits erwähnt, in der angegebenen Reihenfolge ein kopfstehender Ziffernwert Eins, Drei, Vier, Sechs, Sieben oder Neun entspricht. Bei Verwendung einer positiven Logik sind dagegen im zweiten Codierer 73 das Komplement dieser Werte zu speichern. Auch können die Funktionen der beiden Codierer 72 und 73 vertauscht werden.Since the inputs 731, 733, 734, 736, 737 and 739 belong to the second encoder 73 , the values 0000110, 1001111, 0010111, 1110011, 0001110 and 0011111 are stored in the latter, which, as already mentioned, are inverted in the order specified Numerical value corresponds to one, three, four, six, seven or nine. When using positive logic, however, the complement of these values must be stored in the second encoder 73 . The functions of the two encoders 72 and 73 can also be interchanged.

Claims

1. Arrangement for controlling a digital display ( 10 ; 11 ; 12 ; 13 ) of a numerical value, with at least one data value (DW) containing the value (D 0 ; D 1 ; D 2 ; D 3 ) of a digit of the numerical value, the The value of the digit is routed to segment connections of the digital display ( 10 ; 11 ; 12 ; 13 ) by means of a first input of a recoder ( 4 ) via the latter and downstream driver ( 8 ), characterized in that a position detector ( 3 ) is present. whose output is led to a second input of the recoder ( 4 ) and that the transcoder ( 4 ) is a position-dependent recoder which, depending on the position of the digital display ( 10 ; 11 ; 12 ; 13 ), contains the value (DW) contained in the data value (DW) D 0 ; D 1 ; D 2 ; D 3 ) of the digit of the numerical value is encoded in such a way that an upside down digit of the numerical value is normally readable.

2. Arrangement according to claim 1, characterized in that the transcoder ( 4 ) comprises a switching arrangement ( 6 ), the control input of which forms the second input of the transcoder ( 4 ), and contains at least a first encoder ( 72 ) and a second encoder ( 73 ) that bus outputs of the latter two are connected in parallel and that a data input of the switching arrangement ( 6 ) is routed to the first input of the transcoder ( 4 ) and bus inputs of the two coders ( 72 , 73 ) are connected to a bus output of the switching arrangement ( 6 ) are that in the recoder ( 4 ) whose first input is routed via the switching arrangement ( 6 ) either to the first or to the second encoder ( 72 or 73 ).

3. Arrangement according to claim 2, characterized in that in the transcoder ( 4 ) whose first input is routed via a demultiplexer ( 5 ) to the data input of the switching arrangement ( 6 ).

4. Arrangement according to claim 3, characterized in that the demultiplexer ( 5 ) is a BCD-to-10 line decoder.

5. Arrangement according to claim 3 or 4, characterized in that each of the outputs of the demultiplexer ( 5 ) is assigned one of the values from zero to ten of the digits of the numerical value and that the recoder ( 4 ) contains a further encoder ( 71 ), the Bus output is connected in parallel to the bus outputs of the first and second encoder ( 72 , 73 ) and its bus input is connected to those outputs of the demultiplexer ( 5 ) which are assigned the values zero, two, five and eight of the digits of the numerical value.

6. Arrangement according to one of claims 2 to 5, characterized in that the encoders ( 71 , 72 , 73 ) are read-only memories or part of a read-only memory.

7. Arrangement according to one of claims 2 to 6, characterized in that the values 0000110, 01010111, 1110011, 0001110 and 0011111 or their complement are stored in the first or second encoder ( 72 or 73 ) or their complement, which is an upside down in the order specified Numerical value corresponds to one, three, four, six, seven or nine.

8. The arrangement according to claim 1, characterized in that when the value (D 0 ; D 1 ; D 2 ; D 3 ) of the digit of the numerical value contained in the data value (DW) has one bit at the output of the position detector ( 3rd ) pending logic value forms an additional N + 1-th bit of the digit value, and that the recoder ( 4 ) is an N + 1-bit recoder.

9. Arrangement according to claim 8, characterized in that the recoder ( 4 ) is a read-only memory or part of a read-only memory.

10. Arrangement according to one of claims 1 to 9, characterized in that, in the case of multi-digit numerical values, the data value (DW) containing the value (D 0 ; D 1 ; D 2 ; D 3 ) of a digit of the numerical value also contains binary-coded information (D 5 ; D 6 ; D 7 ) contains with regard to the serial number of the relevant digit within the numerical value, and that the binary-coded information (D 5 ; D 6 ; D 7 ) is led to a bus input of a further demultiplexer ( 15 ), the outputs of which are via drivers ( 16 ) by means of a digit switching arrangement ( 14 ), the control input of which is connected to the output of the position detector ( 3 ), with a common cathode or a common anode connection of an associated digit ( 21 or 22 or 23 or 24 ) of the numerical value are connected such that in a present at the output of the position detector (3) first logic value ( "1"), the outputs of the other demultiplexer (15) with the individual digits (21 or 22 bz 23 or 24 ) of the numerical value in the direction of the increasing serial number and, in the case of a second logic value ("0") at the output of the position detector ( 3 ), are connected in the opposite direction in the direction of the decreasing serial number.

11. Arrangement according to one of claims 1 to 10, characterized in that in the case of numerical values with decimal points, each digit of the numerical value is assigned two decimal points, of which a first decimal point (DP _L ) at the top left and a second decimal point (DP _R ) at the bottom right or reversely arranged next to the relevant digit that the data value (DW) containing the value (D 0 ; D 1 ; D 2 ; D 3 ) of a digit of the numerical value also contains one-bit information (D 4 ) with respect to the value of the Decimal point (DP _L or DP _R ) and that the one-bit information (D 4 ) via a decimal point driver ( 9 a) by means of a single-pole switch ( 9 b) connected downstream thereof, the control input of which is connected to the output of the position detector ( 3 ) is connected, either to the first or the second decimal point (DP _L or DP _R ) of each digit of the digital display ( 10 ; 11 ; 12 ; 13 ).

12. Arrangement according to one of claims 1 to 9, characterized in that in the case of multi-digit numerical values, the recoder ( 4 ) and the drivers ( 8 ) connected to it form a control arrangement ( 4 ; 8 ; 9 a; 9 b) and that a tax arrangement ( 4 ; 8 ; 9 a; 9 b) per digit of the numerical value is included in the arrangement for the purpose of controlling the relevant digit.

13. The arrangement according to claim 12, characterized in that in the case of numerical values with decimal points, each digit of the numerical value is assigned two decimal points, of which a first decimal point (DP _L ) at the top left and a second decimal point (DP _R ) at the bottom right or vice versa next to the relevant digit is arranged that the data (DW) containing the value (D 0 ; D 1 ; D 2 ; D 3 ) of a digit of the numerical value also contains one-bit information (D 4 ) with regard to the value of the decimal point and that the on - Bit information (D 4 ) of each digit via a decimal point driver ( 9 a) per digit by means of a single-pole switch ( 9 b) downstream of this, also available for each digit, either to the first or the second decimal point (DP _L or . DP _R ) of the associated digit, the control inputs of the single-pole changeover switch ( 9 b) being connected to the output of the position detector ( 3 ).

14. Arrangement according to one of claims 1 to 13, characterized in that the arrangement is contained in a housing ( 17 ) whose front panel has a window ( 18 ), behind which the digital display ( 10 ; 11 ; 12 ; 13 ) is arranged , and that at the edge of the window ( 18 ) on the front panel, the designation of at least one measuring unit belonging to the numerical value twice in succession, first not upside down and then upside down, is indicated.

15. Arrangement according to claim 14, characterized in that along the edge of the window ( 18 ) on the front panel there is the designation of several measuring units belonging to the numerical value and that the digital display ( 10 ; 11 ; 12 ; 13 ) along the edge of the window ( 18 ) and opposite to each designation of a measuring unit has a light indicator belonging to the relevant measuring unit, which points in the direction of the opposite designation of the relevant measuring unit.