DE4038904A1 - Verfahren zur digitalen signalverarbeitung und/oder signalerzeugung und anordnung zum ausfuehren des verfahrens - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur digitalen Signal­ verarbeitung und/oder Signalerzeugung gemäß Oberbegriff des Patentanspruches 1 sowie eine Anordnung zum Ausführen des Verfahrens. Ein solches Verfahren bzw. eine solche Anordnung in Form eines Verfahrens zur digitalen Filterung mittels eines digitalen Transversalfilters ist beispielsweise in Meinke, Gundlach: "Taschenbuch der Hochfrequenztechnik", Band 1: Grundlagen; 4. Auflage (Springer, Berlin, 1986), Seiten F4-F6 beschrieben.

Bei einem Verfahren dieser Art wird im eingeschwungenen Zustand eine zeitliche Folge von digitalen Ausgangssignalen a_i gebildet, die jeweils die Summe von N Produkten sind, die ihrerseits jeweils das Ergebnis einer Multiplikation eines digitalen Signals erster Art mit einem digitalen Signal zweiter Art sind.

In der Anwendung als Verfahren zur digitalen Filterung beispielsweise werden bei einem solchen Verfahren zeitlich aufeinanderfolgende digitale Eingangssignale e_i, e_i+1, . . . e_i+N-1 (als Signale erster Art) während eines Taktintervalls ΔT_i mit vorgegebenen digitalen Filterkoeffizienten c₁ . . . c_N multipliziert und anschließend die so erhaltenen Produkte zu dem entsprechenden digitalen Ausgangssignal a_i aufsummiert gemäß der Vorschrift:

Im nächsten Taktintervall ΔT_i+1 wird gemäß dieser Vorschrift das nächste digitale Ausgangssignal a_i+1 gebildet:

um im darauf folgenden Taktintervall ΔT_i+2 das digitale Ausgangssignal a_i+2:

usw.

Die Folge der digitalen Eingangssignale e_i ergibt sich dabei i. a. durch Abtastung eines Analogsignals mit der Ab­ tastrate f₁=1/ΔT, sodaß synchron mit jeder Abtastung, d. h. mit jeder Generierung eines digitalen Eingangssignals e_i in dem entsprechenden Taktintervall ΔT_i auch ein digitales Ausgangssignal a_i generiert wird.

Die Leistungsfähigkeit, d. h. die Rechenkapazität der Anordnungen, mit denen diese Verfahren zur digitalen Signalverarbeitung und/oder -erzeugung durchgeführt werden, wird allgemein dadurch bemessen, wie groß die Bandbreite des zu verarbeitenden analogen Signals ist und nach welcher Funktion und mit welcher Genauigkeit dieses Signal bearbeitet werden muß.

Anhand der Bandbreite kann man nach dem Abtasttheorem eine minimale Abtastfrequenz spezifizieren. Digitale Signalverarbeitungssysteme müssen ihren Rechenalgorithmus innerhalb eines Abtastintervalls ausgeführt haben, d. h. je höher die Bandbreite, desto kürzer die dafür zur Verfügung stehende Zeit.

In der Regel werden monolithische Signalprozessoren für solche Aufgaben eingesetzt. Sie haben den Vorteil, daß das Verfahren bzw. der Algorithmus, nach dem das eingehende Signal bearbeitet wird, durch den Programmcode für den Prozessor bestimmt und dadurch äußerst variabel ist. Reicht aber die Rechenleistung des monolithischen Signalprozessors nicht aus, so müßten mehrere Signalprozessoren kaskadiert werden, was schnell kostenintensiv wird.

Eine andere Möglichkeit besteht darin, diskrete Multiplizierer/Addierer­ bausteine (MACs) einzusetzen. Sie können eine oder mehrere Multiplikationseinheiten und eine oder mehrere Additionseinheiten auf einem Baustein besitzen. Sie führen nur die Grundfunktionen Multiplikation und Ad­ dition aus, diese aber schneller als die heute erhältlichen Signalprozessoren.

Der Aufbau eines digitalen Signalverarbeitungs- und -er­ zeugungssystems mit diskreten MACs ermöglicht auf Grund der hohen Verarbeitungsgeschwindigkeit der MACs die Bearbeitung von Eingangssignalen hoher Bandbreite. Ferner wird der Rechenaufwand auch durch den Grad der Genauigkeit der Bearbeitung bestimmt. Innerhalb eines Abtastintervalls muß ein solcher MAC eine bestimmte Anzahl von Multiplikationen und Additionen zur Bildung eines digitalen Ausgangssignals nacheinander erledigen.

Häufig ist jedoch innerhalb eines Abtastintervalls nicht genügend Zeit, um alle zur Bildung eines digitalen Ausgangssignals erforderlichen Multiplikationen bzw. Additionen ausführen zu können, so daß selbst bei Verwendung von MACs anstelle von monolithischen Signalprozessoren solche Systeme bzw. Verfahren bei der Verarbeitung breitbandiger Signale schnell an ihre Leistungsgrenzen stoßen.

Die Aufgabe der Erfindung besteht daher zum einen darin, ein Verfahren der eingangs genannten Art zu schaffen, mit dem ein mit MACs aufgebautes digitales Signalverarbeitungs- und/oder -erzeugungssystem auch bei höheren Abtastraten und/oder bei einer größeren Anzahl von innerhalb eines Abtastintervalls durchzuführenden Multiplikationen bzw. Additionen zuverlässig betrieben werden kann, und zum anderen darin, eine möglichst einfache Anordnung zum Ausführen eines solchen Verfahrens anzugeben.

Die erfindungsgemäße Lösung dieser Aufgabe ist bezüglich des zu schaffenden Verfahrens durch die Merkmale des Anspruchs 1 gegeben und bezüglich der anzugebenden Anordnung durch die Merkmale des Anspruchs 9. Die übrigen Ansprüche enthalten vorteilhafte Aus- und Weiterbildungen der Erfindung (Ansprüche 2 bis 8 und 10 bis 18) sowie vorteilhafte Anwendungen der Erfindung (Anspruch 19).

Bei dem erfindungsgemäßen Verfahren werden die zur Bildung der einzelnen digitalen Ausgangssignale a_i (i=1, 2 . . .) jeweils durchzuführenden N Multiplikationen (N2) der digitalen Signale erster Art mit den digitalen Signalen zweiter Art in M Gruppen G₁ . . . G_M (M2) aufgeteilt. Die einzelnen Gruppen G_m (m=1, 2 . . . M) von Multiplikationen werden nun zur Bildung des entsprechenden Ausgangssignals nicht mehr alle im gleichen Taktintervall ΔT ausgeführt, sondern zeitlich voneinander getrennt in M zeitlich auf­ einanderfolgenden Taktintervallen ΔT₁ . . . ΔT_M.

Die im m-ten Taktintervall ΔT_m (m=2, . . . M) gebildete Produkte der m-ten Gruppe G_m von Multiplikationen werden dabei erfindungsgemäß zu der im jeweils vorangegangenen (m-1)-ten Taktintervall ΔT_m-1 gebildeten und gespeicherten Zwischensumme Z_m-1 der in den jeweils (m-1) vorangegangenen Taktintervallen ΔT₁ . . . ΔT_m-1 gebildeten Produkte der (m-1) Gruppen G₁ . . . G_m-1 hinzuaddiert. Anschließend wird der so gebildete Summenwert der in m Taktintervallen ΔT₁ . . . ΔT_m gebildeten Produkte der m Gruppen G₁ . . . G_m von Multiplikationen für m=2, . . . M-1 jeweils als neue Zwischensumme Z_m für die Summenbildung im jeweils nachfolgenden (m+1)-ten Taktintervall ΔT_m+1 gespeichert und für m=M als das zu diesen N Multiplikationen gehörende digitale Ausgangssignal ausgegeben.

Da in den einzelnen Taktintervallen ΔT_i (=1, 2 . . .) immer nur ein Teil der für die Bildung eines digitalen Ausgangssignals a_i erforderlichen Multiplikationen und Additionen durchgeführt werden, wird beim erfindungsgemäßen Verfahren zur optimalen Ausnutzung der vorhandenen Rechenkapazität bzw. MACs in den einzelnen Taktintervallen ΔT_i parallel und unabhängig voneinander zum einen jeweils das i-te digitale Ausgangssignal a_i ausgegeben und zum anderen für die diesem i-ten digitalen Ausgangssignal a_i jeweils nachfolgenden (M-1) digitalen Ausgangssignale a_i+m (m=1, . . . M-1) jeweils die (M-m)-te Zwischensumme Z_M-m gebildet und gespeichert.

Die zu verarbeitenden digitalen Signale erster Art und zweiter Art bestehen dabei jeweils aus einem oder mehreren Bits. Mit wievielen Bits die Amplitude der digitalen Signale dargestellt wird, hängt davon ab, wie genau die Amplitude dargestellt bzw. quantisiert werden soll. Nimmt man nur ein Bit, so kann man nur die Aussage treffen, Amplitude vorhanden oder keine vorhanden, verwendet man 16 Bits, so kann die Amplitude in 65 536 Stufen aufgelöst werden. Der Vorteil dieses Verfahrens besteht darin, daß es für beliebige Wortbreiten (=Bitanzahl) der digitalen Signale erster und zweiter Art verwendet werden kann, wobei die Anzahl der Bits i. a. für alle Signale erster und zweiter Art gleich ist. Es können dabei aber auch die Wortbreiten von den Signalen erster und zweiter Art verschieden sein (d. h. es ist auch eine (z. B.) 14 Bit mal 16 Bit-Multiplikation denkbar).

In einer vorteilhaften Ausbildung des erfindungsgemäßen Verfahrens weisen für den Fall, daß N/M=K eine natürliche Zahl ist, alle M Gruppen G₁ . . . G_M jeweils die gleiche Anzahl K (K=1, 2, 3. . . ) von Multiplikationen auf. Für den Fall, daß N/M keine natürliche Zahl ist, weisen lediglich (M-1) der M Gruppen G₁ . . .G_M jeweils die gleiche Anzahl K′= (N-L)/(M-1) von Multiplikationen auf, während eine der M Gruppen G₁ . . . G_M eine von K′ verschiedene Anzahl L von Multiplikationen aufweist, wobei K′ und L vorzugsweise so gewählt werden, daß L<K′ ist. Zweckmäßigerweise wird dabei die erste oder die letzte Gruppe G₁ bzw. G_M als die Gruppe mit den L Multiplikationen gewählt.

Bestehen die digitalen Signale erster Art aus einer zeitlichen Folge von digitalen Eingangssignalen e_i (i=1, 2. . . ) und die digitalen Signale zweiter Art z. B. aus N vorgegebenen digitalen Filterfaktoren c₁. . . c_N, sodaß die einzelnen digitalen Ausgangssignale a_i gemäß der in Gleichung (1) wiedergegebenen Vorschrift gebildet werden, ist es von Vorteil, daß die beiden zeitlichen Folgen der digitalen Eingangssignale e_i und digitalen Ausgangssignale a_i (i=1, 2. . .) zeitlich synchronisiert sind mit einer für beide Folgen a_i und e_i übereinstimmenden Taktfrequenz f_e=f_a=f₁=1/ΔT, sodaß im eingeschwungenen Zustand mit jedem neuen, z. B. durch Abtastung eines Analogsignals gewonnenen digitalen Eingangssignal e_i auch ein digitales Ausgangssignal a_i ausgegeben wird.

Für den Fall, daß die Taktfrequenz f_d von zu verarbeitenden digitalen Eingangssignalen d_j (j=1, 2 . . .) für das erfindungsgemäße digitale Signalverarbeitungssystem zu hoch ist bzw. die Taktfrequenz f₁ der erzeugten digitalen Ausgangssignale a_i für nachgeschaltete Anordnungen zu niedrig ist, wird in einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens von den an sich bekannten Decimating- bzw. Interpolatingverfahren Gebrauch gemacht (vgl. hierzu: R. W. Schafer, L. R. Rabiner: "A Digital Signal Processing Approach to Interpolation", in: Proceedings of the IEEE, Vol. 61, No. 6, June 1973, S. 692-702), indem die zeitliche Folge der digitalen Eingangssignale e_i (i=1, 2 . . .), die dem erfindungsgemäßen Verfahren unterzogen werden sollen, durch Decimating aus der zeitlichen Folge der digitalen Eingangssignale d_j (j=1, 2. . . ) mit der Takt­ frequenz f_d=p · f_e=p · f₁ (p=2, 3 . . .) gebildet wird bzw. die zeitliche Folge der digitalen Ausgangssignale a_i (i=1, 2 . . .) durch Interpolating in eine zeitliche Folge digitaler Ausgangssignale b_l (l=1, 2 . . .) mit einer Taktfrequenz f_b=q · f_a=q · f₁ (q=2, 3 . . .) umgewandelt wird.

In manchen Anwendungen sind auch die beiden zeitlichen Folgen der digitalen Eingangssignale d_j und digitalen Ausgangs­ signale b_l zweckmäßigerweise zeitlich synchronisiert mit einer für beide Folgen d_j und b_l übereinstimmenden Taktfrequenz f_b=f_d=f=n · f₁ (n=2, 3 . . .).

Bei der digitalen Filterung eines analogen Signals beispielsweise ist dieses Herunter- und Heraufsetzen der Abtastfrequenz häufig notwendig, da einerseits zur Vereinfachung eines vorgeschalteten analogen Anti-Aliasing-Filters bzw. eines nachgeschalteten Rekonstruktionsfilters die Abtastrate so hoch wie möglich zu wählen ist. Dies steht aber andererseits im Gegensatz zu der Bedingung, die Abtastrate klein zu wählen, um zwischen den einzelnen Ein­ gangswerten möglichst viel Rechenzeit zur Verfügung zu haben, um kompliziertere Übertragungsfunktionen zu realisie­ ren.

Die Lösung besteht, wie oben beschrieben, darin, die Abtastrate am analogen Eingang hoch zu wählen, um sie dann für die eigentliche Berechnung der gewünschten Übertragungsfunktion im Rechenwerk herunterzusetzen. Damit dieses ohne Aliasing-Effekte durchgeführt werden kann, muß vor dem eigentlichen digitalen Filter ein Filter sein, was die Aliasing- Effekte verhindert. Insofern kann man dieses Filter, was in der digitalen Signalkette nach der Analog/Digital- Wandlung, aber vor dem eigentlichen digitalen Filter kommt, als digitales Anti-Aliasing-Filter bezeichnen. Zusammengefaßt gehen in dieses digitale Anti-Aliasing-Filter Eingangswerte mit der wirklichen Abtastfrequenz hinein, Ausgangswerte kommen aber mit der heruntergesetzten Rate heraus.

Mit Hilfe eines digitalen Interpolations- oder Rekonstruktionsfilters ist es möglich, die Ausgaberate wieder auf die eigentliche Abtastfrequenz zu setzen. Dadurch ist das Spektrum mit der (höheren) Abtastfrequenz periodisch, so daß das nachfolgende analoge Rekonstruktionsfilter einfacher gestaltet werden kann.

Die erfindungsgemäße Anordnung zum Ausführen des erfindungsgemäßen Verfahrens besteht aus einem N-stufigen Transversalfilter (FIR-Filter; FIR=Finite-Duration-Impulse- Response), das in üblicher Art und Weise (vgl. hierzu das bereits genannte Taschenbuch der Hochfrequenztechnik) mit einer Eingangsleitung für die digitalen Signale erster Art, einer einen oder mehrere diskrete Addierer enthaltenden Ausgangsleitung für die digitalen Ausgangssignale sowie mit insgesamt N jeweils die Eingangsleitung mit der Ausgangsleitung verbindenden diskreten Multiplizierern und insgesamt N-1 Zwischenspeichern versehen ist und das erfindungsgemäß in M komplette und in kaskadierter Form hintereinander geschaltete Transversal- Teilfilter aufgeteilt ist, indem an M-1 Stellen sowohl in der Eingangsleitung als auch in der Ausgangsleitung jeweils ein zusätzlicher Zwischenspeicher eingefügt ist.

In einer vorteilhaften Ausführungsform der erfindungsgemäßen Anordnung weisen alle M Transversal-Teilfilter dabei jeweils die gleiche Anzahl K=N/M von Multiplizierern auf, sofern N/M eine natürliche Zahl ist.

Für den Fall, daß N/M keine natürliche Zahl ist, weisen in einer anderen vorteilhaften Ausführungsform der erfindungsgemäßen Anordnung lediglich M-1 der M Transversal- Teilfilter jeweils die gleiche Anzahl K′=(N-L)/(M-1) von Multiplizierern auf und das verbleibende eine Transversal- Teilfilter eine von K′ verschiedene Anzahl L von Multiplizierern mit vorzugsweise L<K′. Zweckmäßigerweise wird dabei entweder das erste oder das letzte Transversal-Teilfilter der Filterkaskade, vorzugsweise jedoch das letzte Transversal-Teilfilter mit L Multiplizierern ausgestattet.

Die erfindungsgemäße Kaskadiertechnik sei beispielhaft anhand eines sechsstufigen FIR-Filters näher erläutert:

Wenn wegen der begrenzten Rechenzeit nur dreistufige FIR- Filter zur Anwendung kämen, müßte man ein sechsstufiges FIR-Filter aus zwei dreistufigen FIR-Filtern realisieren. Geht man beispielsweise von der in Bild 8 auf Seite F6 des Bandes 1 des oben genannten Taschenbuchs der Hochfrequenztechnik angegebenen FIR-Filterstruktur mit einer Eingangsleitung für die zu verarbeitenden digitalen Eingangssignale, einer den oder die Addierer enthaltenden Ausgangsleitung, den N (hier: N=6 bzw. 3) jeweils die Eingangsleitung mit der Ausgangsleitung verbindenden Multiplizierern sowie den N-1 (hier: N=5 bzw. 2) Zwischenspeichern bzw. Verzögerungsstufen in der Eingangsleitung aus, erkennt man, daß einerseits die Kette die Zwischenspeicher bzw. Verzögerungsstufen fortgesetzt werden müßte, d. h. daß der Ausgang der zweiten Verzögerungsstufe des ersten dreistufigen FIR-Filters über einen zusätzlichen Zwischenspeicher mit dem Eingang des zweiten dreistufigen FIR-Filters verbunden werden müßte.

Andererseits müßten die beiden Teilsummen der beiden Teilfilter am Ende des Rechenprozesses addiert werden. Dies würde zum einen zusätzlich Zeit im Abtastintervall kosten, so daß im Endeffekt weniger Stufen realisiert werden könnten, zum anderen würde man einen zusätzlichen Addiererbaustein benötigen, an dem man zwei z. B. 35-Bit-breite Summanden anlegen kann, damit die Endsumme verfügbar ist. Die Eingabe eines beispielsweise 35-Bit-breiten Wortes in den schon beschriebenen MAC ohne Vernichtung des vorherigen Addiererinhaltes wäre dabei nicht möglich.

Beides läßt sich mit der erfindungsgemäßen Kaskadierungstechnik vermeiden, die das Teilergebnis des vorhergehenden FIR-Teilfilters in den Addierer des nachfolgenden FIR- Teilfilters um ein Taktintervall verzögert vorlädt.

Das erste dreistufige FIR-Filter berechnet in diesem Beispiel den ersten Teil der Übertragungsfunktion des Digitalfilters, d. h. in diesem Beispiel die Summe der ersten drei Produkte. Diese Teilsumme wird dann in den Addierer des zweiten dreistufigen FIR-Filters vorgeladen, welches dann im nächsten Taktintervall seine Teilsumme der letzten drei Produkte hinzuaddiert. Am Ende des zweiten Taktintervalls ist das Ergebnis fertiggestellt und kann als digitales Ausgangssignal a_i ausgegeben werden. Während des zweiten Taktintervalls rechnet natürlich das erste FIR-Filter an der ersten Teilsumme des nachfolgenden digitalen Ausgangs­ signals a_i+1, d. h. beide Strukturen nutzen die volle Rechenzeit, nur rechnen sie während eines Taktintervalls an verschiedenen Summen.

Da die einzelnen Teilfilter nicht gleichzeitig an der gleichen Summe rechnen, sondern von Teilfilter zu Teilfilter um eine Taktperiode versetzt, muß auch die Kette der verzögerten und gespeicherten Eingangssignale beim Übergang in das nächste Teilfilter um ein zusätzliches Taktintervall verzögert werden. Die erste Teilsumme wird daher erst im nächsten Taktintervall weitergegeben.

Die Multiplizierer/Addierer-Bausteine lassen ein Vorladen des gesamten n-Bit-breiten (beispielsweise des 35-Bit- breiten) Addiererwortes zu, d. h. es ist keine Rundung erforderlich, welche ja auch zu Ungenauigkeiten in der Übertragungsfunktion führen würde.

Das Filter besitzt eine um M · ΔT größere Totzeit, wenn man das FIR-Filter auf diese Art und Weise aus M kaskadierten Teilfiltern zusammensetzt.

Bei der Umsetzung dieses Verfahrens kann man für die zusätzlichen Verzögerungsstufen zusätzliche Speicherelemente verwenden oder dieses Verfahren in den Algorithmus für die Ansteuerung eines oder mehrerer Speicherbausteine inte­ grieren.

Im folgenden sei die Erfindung am Beispiel eines digitalen Filters anhand der Fig. 1 und 2 näher erläutert. Die beiden Figuren zeigen die Schaltbilder zweier vorteilhafter Ausführungsformen der erfindungsgemäßen Anordnung zum Ausführen des erfindungsgemäßen Verfahrens zur digitalen Filterung.

Fig. 1 zeigt eine erfindungsgemäße Anordnung, bei der insgesamt M komplette Transversal-Teilfilter T₁, T₂, . . .T_M in kaskadierter Form hintereinander geschaltet sind.

Jedes dieser M Teilfilter T₁, T₂, . . .T_M besteht jeweils aus einer Eingangsleitung E₁, E₂, . . .E_M für die digitalen Ein­ gangssignale e_i und einem Addierer S₁, S₂, . . .S_M, der die Ausgangsleitung A₁, A₂, . . .A_M für die einzelnen Zwischensummen Z_M-m für die entsprechenden digitalen Ausgangssignale a_i+m (m=1, 2 . . .M-1) bildet, die dem jeweiligen am Ausgang A ausgegebenen digitalen Ausgangssignal a_i zeitlich nachfolgen.

Ein- und Ausgangsleitung des jeweiligen Teilfilters T₁, T₂ . . .T_M sind jeweils durch (beispielhaft) N=3 Multiplizierer M₁-M₃; M₄-M₆, . . .,M_N-2-M_N miteinander verbunden. Die einzelnen Multiplizierer M₁-M_N sind dabei jeweils mit ihrem ersten Eingang an die Eingangsleitung E₁-E_M und mit ihrem Ausgang an den Addierer S₁-S_M des entsprechenden Teilfilters T₁, T₂ . . .T_M angeschlossen. An dem zweiten Eingang der einzelnen Multiplizierer M₁-M_N liegt jeweils einer der N vorgegebenen digitalen Filterkoeffizienten c_N-c₁.

Dabei bestehen die in der Figur symbolhaft nur einfach gezeichneten ersten und zweiten Eingänge und Ausgänge der einzelnen Multiplizierer M₁-M_N in Wirklichkeit i. a. jeweils aus einem oder mehreren Ein- und Ausgängen, deren Zahl jeweils der Zahl der Bits der zu verarbeitenden digitalen Eingangssignale bzw. der digitalen Filterkoeffizienten entspricht (bei Eingangssignalen mit einer Bitlänge von 35 Bit z. B. also jeweils 35 erste und 35 zweite Eingänge und 35 Ausgänge pro Multiplizierer).

Zwischen den ersten Eingängen benachbarter Multiplizierer, M₁, M₂ bzw. M₂, M₃ bzw. M₄, M₅ bzw. M₅, M₆ bzw.M_N-2, M_N-1 bzw. M_N-1, M_N der einzelnen Teilfilter T₁, T₂, . . .T_M ist jeweils ein Zwischenspeicher τ₁-τ_N-1 eingefügt. Sowohl die Eingangsleitungen E₁-E_M als auch die Ausgangsleitungen A₁-A_M benachbarter Teilfilter T₁, T₂. . .T_M sind jeweils durch einen zusätzlichen Zwischenspeicher τ_e1, τ_a1 bzw. τ_e2, τ_a2 bzw. τ_e(M-1), τ_a(M-1) miteinander verbunden.

Die digitalen Eingangssignale e_i liegen am Eingang E der über die zusätzlichen Zwischenspeicher τ_e1, τ_e2. . .τ_e(M-1) hintereinander geschalteten Eingangsleitungen E₁-E_M an. Die in dem digitalen Filter gebildeten Ausgangssignale a_i werden am Ausgang A der über die zusätzlichen Zwischen­ speicher τ_a1, τ_a2. . .τ_a(M-1) hintereinander geschalteten Ausgangsleitungen A₁-A_M ausgegeben.

Die erfindungsgemäße Anordnung gemäß Fig. 2 unterscheidet sich von der Anordnung gemäß Fig. 1 lediglich dadurch, daß zum einen die Zwischenspeicher τ₁-τ_N-1 nunmehr alternierend mit den Addierern S₁-S_N-1 die Ausgangsleitungen A₁-A_M der einzelnen Transversal-Teilfilter T₁′, T₂′. . .T_M′ bilden und daß zum anderen die ersten Eingänge der einzelnen Multiplizierer M₁-M_N parallel am Eingang E für die zu verarbeitenden digitalen Eingangssignale e_i (M₁-M₃) bzw. am Ausgang des jeweils vorgeschalteten zusätzlichen Zwischenspeichers τ_e1(M₄-M₆). . .τ_e(M-1) (M_N-2-M_N) liegen.

Außerdem ist die Reihenfolge der an den zweiten Eingängen der einzelnen Multiplizierer M₁-M_N liegenden digitalen Filterkoeffizienten c₁-c_N gegenüber der Anordnung gemäß Fig. 1 vertauscht worden, damit sowohl in der Anordnung gemäß Fig. 1 als auch in der Anordnung gemäß Fig. 2 die einzelnen digitalen Ausgangssignale a_i nach der Vorschrift gemäß Gleichung (1) gebildet werden.

Die erfindungsgemäße Anordnung gemäß Fig. 1 (und damit das erfindungsgemäße Verfahren) arbeitet wie folgt:

Am Eingang E erscheinen im Takt f₁=1/ΔT zeitlich aufeinanderfolgend die zu verarbeitenden digitalen Eingangssignale . . .e_i-2, e_i-1, e_i, e_i+1, e_i+2, . . . usw., die beispielsweise durch Abtastung eines analogen Signals mit der Abtastfrequenz f₁ oder durch Decimating aus einer Folge zweiter digitaler Signale d_j mit der Taktfrequenz f_d=p · f₁ (p=2, 3. . .) gebildet worden sein können.

Über die Zwischenspeicher τ₁-τ_N-1 bzw. die zusätzlichen Zwischenspeicher τ_e1, τ_e2. . .τ_e(M-1) werden die einzelnen digitalen Eingangssignale e_i Takt für Takt sukzessive durch die einzelnen Teilfilter T₁, T₂, . . .T_M geschoben und dabei im i-ten Takt mit c_N, im (i+1)-ten Takt mit c_N-1, im (i+2)-ten Takt mit c_N-2 usw. und schließlich im (i+N-1)-ten Takt mit c₁ multipliziert. Die dabei jeweils in den zusätzlichen Zwischenspeichern τ_e1, τ_e2. . .τ_e(M-1) gespeicherten Signale werden dabei jedoch erst im jeweils nachfolgenden Taktintervall mit einem der N Filterkoeffizienten multipliziert.

In den zusätzlichen Speichern τ_a(M-1), . . ., τ_a2, τ_a1 werden (in dieser Reihenfolge) pro Taktintervall ΔT_i jeweils die entsprechenden Zwischensummen Z_M-m der einzelnen zu bildenden digitalen Ausgangssignale a_i+m gespeichert (m=1, 2, . . .M-1), während am Ausgang A das i-te digitale Ausgangssignal a_i ausgegeben wird.

Unter Berücksichtigung der Verarbeitungsvorschrift für die digitalen Eingangssignale nach Gleichung (1) geschieht im i-ten Taktintervall ΔT_i folgendes:

• - am Ausgang A wird das i-te digitale Ausgangssignal ausgegeben;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_a(M-m) wird jeweils die Zwischensumme für das dem i-ten digitalen Ausgangssignal a_i im zeitlichen Abstand von m Taktintervallen ΔT nachfolgende (i+m)-te digitale Ausgangssignal a_i+m ge­ speichert;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_e(M-m) wird jeweils das (i+m((N/M)+1)-1)-te digitale Eingangssignal e_{i+m((N/M)+1)-1} (6)
  (m=1, 2, . . .M-1)gespeichert.

Im nachfolgenden (i+1)-ten Taktintervall ΔT_i+1 werden die einzelnen digitalen Eingangssignale e_i jeweils um einen Zwischenspeicher τ₁-τ_N-1 bzw. τ_e1, τ_e2. . .τ_e(M-1) weitergeschoben: wenn also im i-ten Taktintervall ΔT_i z. B. das Signal e_i im Zwischenspeicher τ_N-1, das Signal e_i+1 im Zwischen­ speicher τ_N-2, das Signal e_i+2 im zusätzlichen Zwischenspeicher τ_e(M-1) usw. gespeichert waren, so sind im (i+1)-ten Taktintervall ΔT_i+1 im Zwischenspeicher τ_N-1 nunmehr das Signal e_i+1, im Zwischenspeicher τ_N-2 nunmehr das Signal e_i+2 und im zusätzlichen Zwischenspeicher τ_e(M-1) nunmehr das Signal e_i+3 usw. gespeichert.

Unter Berücksichtigung der Verarbeitungsvorschrift für die digitalen Eingangssignale nach Gleichung (1) geschieht im (i+1)-ten Taktintervall ΔT_i+1 dann folgendes:

• - am Ausgang A wird das (i+1)-te digitale Ausgangs­ signal ausgegeben;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_a(M-m) wird jeweils die Zwischensumme für das dem (i+1)-ten digitalen Ausgangssignal a_i+1 im zeitlichen Abstand von m Taktintervallen ΔT nachfolgende (i+1+m)-te digitale Ausgangssignal a_i+1+m gespeichert;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_e(M-m) wird jeweils das (i+1+m((N/M)+1)-1)-te digitale Eingangssignal e_{i+1+m((N/M)+1)-1} (9)
  (m=1, 2. . .M-1)gespeichert.

Allgemein stellt sich im (i+j)-ten Taktintervall ΔT_i+j (i, j=1, 2. . .) folgende Situation dar:

• - am Ausgang A wird das (i+j)-te digitale Ausgangs­ signal ausgegeben;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_a(M-m) wird jeweils die Zwischensumme für das dem (i+j)-ten digitalen Ausgangssignal a_i+j im zeitlichen Abstand von m Taktintervallen ΔT nachfolgende (i+j+m)-te digitale Ausgangssignal a_i+j+m gespeichert;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_e(M-m) wird jeweils das (i+j+m((N/M)+1)-te digitale Eingangssignal e_{i+j+m((N/M)+1)-1} (12)
  (m=1, 2, . . . M-1)gespeichert.

In ähnlicher Weise funktioniert die erfindungsgemäße Anordnung gemäß Fig. 2.

Dort geschieht ganz allgemein im k-ten Taktintervall ΔT_k folgendes:

• - am Ausgang A wird das k-te digitale Ausgangssignal ausgegeben;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_a(M-m) wird jeweils die Zwischensumme für das dem k-ten digitalen Ausgangssignal a_k im zeitlichen Abstand von m Taktintervallen ΔT nachfolgende (k+m)-te digitale Ausgangssignal a_k+m ge­ speichert;
• - in den einzelnen zusätzlichen Zwischenspeichern τ_e(M-m) wird jeweils das (k+2m-1)-te digitale Ein­ gangssignal e_k+2m-1 (15)
  (m=1, 2. . .)gespeichert,

wobei k im Vergleich zur vorhergehenden Funktionsbeschreibung der Anordnung gemäß Fig. 1 z. B. k=i, i+1 oder allgemein i+j sein kann (i, j=1, 2. . .).

Die in den beiden Anordnungen gemäß Fig. 1 bzw. Fig. 2 gewählte Konfiguration mit M Teilfiltern mit jeweils drei Multiplizierern ist lediglich als ein Beispiel aufzufas­ sen.

Für den Fall, daß N/M eine natürliche Zahl ist, ist es ganz allgemein von Vorteil, wenn alle M Transversal-Teilfilter T₁, T₂, . . . T_M bzw. T₁′, T₂′. . . T_M′ jeweils die gleiche Anzahl K=N/M von Multiplizierern aufweisen.

Für den Fall, daß N/M keine natürliche Zahl ist, ist es allgemein von Vorteil, wenn zumindest (M-1) der M Transversal-Teilfilter jeweils die gleiche Anzahl K′=(N-L)/(M-1) von Multiplizierern aufweisen und das verbleibende eine der M Teilfilter (insbesondere das erste oder das letzte, vorzugsweise aber das letzte Teilfilter) eine von K′ verschiedene Anzahl L von Multiplizierern aufweist mit vorzugsweise L<K′.

Die zur Multiplikation benötigten Faktoren müssen den einzelnen Multiplizierer/Addiererbausteinen (MACs) von außen angeboten werden. Zweckmäßigerweise sind diese Faktoren in einer Speichereinheit mit mehreren Speicherstellen abgelegt. An diese Speichereinheit müssen Adressen angelegt werden, damit eine Speicherstelle und damit ein Datum für die zu vollziehende Multiplikation ausgewählt werden kann.

Besonders vorteilhaft ist es daher, auch die einzelnen Zwischenspeicher τ₁-τ_N-1 und/oder zusätzlichen Zwischenspeicher τ_e1, τ_e2. . .τ_e(M-1) bzw. τ_a1, τ_a1. . .τ_a(M-1) jeweils durch eine adressierbare und/oder steuerbare Speichereinheit zu realisieren und diese Speichereinheiten über ihre Adressier- und/oder Steuereingänge mit einem einen oder mehrere Adreßgeneratoren enthaltenden Adressier- und/oder Steuerwerk zu verbinden.

Für eine einfach FIR-Filterstruktur genügt beispielsweise zur Adreßgenerierung ein Zähler.

Signaleingangswerte, Faktoren, Teilergebnisse und Signalausgangswerte werden von einer solchen Speichereinheit angeboten bzw. übernommen. Dabei kann diese logische Speichereinheit aus mehreren diskreten Speicherbausteinen aufgebaut sein.

Die Speichereinheit kann auch mehrere MACs bedienen. Die Speichereinheit wiederum erhält ihre Adressen von dem Steuerwerk, welches die Adreßgeneratoren enthält. Ferner erzeugt dieses Steuerwerk auch Steuersignale für die Speichereinheit und für die MACs. Von der Art und Weise wie die Steuersignale bzw. nach welchem Algorithmus die Adressen erzeugt werden, hängt die Art der eigentlichen digitalen Signalverarbeitung ab.

Die jeweiligen Adressen und Steuersignale für die Speichereinheiten können vorteilhafterweise durch einen oder mehrere programmierbare digitale Logikbausteine generiert werden, so daß die eigentliche Art der Signalverarbeitung von dem Algorithmus der Adreßgenerierung, d. h. von diesen Logikbausteinen abhängt. Unter programmierbaren logischen Bausteinen versteht man diskrete digitale Schaltkreise, die die Ausgangssignale durch logische Verknüpfung von Eingangssignalen und Ausgangssignalen generieren, wobei die Art der Verknüpfung davon abhängig ist, wie diese Bausteine programmiert wurden.

Abhängig von den Steuersignalen, die an diesen Logikbausteinen anliegen, kann sich der Algorithmus der Adreßerzeugung ändern, so daß das Signal in einer anderen Weise bearbeitet werden kann. Dies hat zur Folge und den erfindungsgemäßen Vorteil, daß die Art der Signalbearbeitung bzw. der Algorithmus von der Programmierung dieser Bausteine abhängig ist. Ferner kann in Abhängigkeit von den Eingangssignalen für diese Bausteine die Verarbeitung des eigentlichen Signales geändert werden. In der Anwendung als digitales Filter kann die Anordnung auf diese Weise eine andere Filterstruktur und/oder Filterlänge erhalten. Ferner kann die Filterstruktur in mehrere Teilfilter aufgeteilt werden, so daß aus einem digitalen Filter eine Kette von im Signalweg hintereinandergeschalteten digitalen Filtern wird (z. B. eine Filterkette, bestehend aus einem vorgeschalteten digitalen Anti-Aliasing-Filter, einem digitalen Bandsperrenfilter und einem nachgeschalteten digitalen Interpolations- bzw. Rekonstruktionsfilter).

Daraus folgt, daß somit die eigentliche Art der Signalverarbeitung von dem Algorithmus abhängt, nach dem diese Adressen für einen oder mehrere Speicherbausteine generiert werden.

Gemäß der Erfindung ist es von Vorteil, diesen Algorithmus der Adreßgenerierung variabel zu gestalten, um ein mit diskreten Multiplizierer/Addiererbausteinen (MACs) aufgebautes Signalverarbeitungssystem schaffen zu können, was in der Signalverarbeitungsart variabel ist.

Wie bereits beschrieben, ist dieses Steuerwerk vorteilhaft durch einen oder mehrere programmierbare digitale Logikbausteine realisiert. Dadurch erreicht man Flexibilität in der Art der digitalen Signalverarbeitung, d. h. welche Aufgaben das Signalverarbeitungssystem erfüllt. Dies kann man zum einen durch Umprogrammierung der logischen Bausteine erreichen, zum anderen kann durch Steuersignale für diese logischen Bausteine bestimmt werden, wie das eigentliche Signal verarbeitet werden soll. Auf diese Art und Weise können realisiert bzw. variiert werden:

• 1. Digitale Filterung, und hier insbesondere:
  • a) Filterstruktur
  • b) Filterlänge
  • c) Aufteilung des Gesamtfilters in mehrere Teilfilter mit unterschiedlichen Durchsatzraten, so daß Decimating und Interpolating möglich sind
• 2. Digitale Modulation
• 3. Digitale Signalerzeugung
• 4. oder Verknüpfungen dieser drei Verarbeitungsarten

Ferner können in dieses Steuerungswerk Optionen zum Selbsttest und Überwachung der Schaltung eingebaut werden.

Das erfindungsgemäße digitale Signalverarbeitungs- und/oder Signalerzeugungssystem weist folgende Vorteile auf:

• - Es ist linearphasig.
• - Es ist nicht nur im NF-Bereich einsetzbar, sondern auch in Frequenzbereichen darüber hinaus.
• - Filterkennwerte wie Filterordnung, Abtastrate sind einstellbar. Wahlweise kann durch eine dem Rechenwerk vorgeschaltete, aber in das System integrierte, digitale Filterstruktur die Durchsatzrate f₁ der Eingangswerte am Rechenwerk auf den Wert f₁=f/n (n=2, 3. . .) (f=Abtastfrequenz) reduziert werden. Diese Einstellung kann auch ohne eine Hardwaremodifikation erfolgen und wird durch ein digitales Steuerwort bestimmt. Durch diese Option kann die Rechenleistung effektiver eingesetzt werden, da mehr Rechenleistung zur Verfügung steht. Wahlweise kann (in Umkehr hierzu) durch eine dem Rechenwerk nachgeschaltete, aber in das System integrierte, digitale Filterstruktur die Ausgaberate f_a der Ausgangswerte am Ausgang des digitalen Systems auf den Wert f=n · f₁ (f₁=Durchsatzrate im Rechenwerk) erhöht werden. Diese Einstellung kann ebenfalls ohne eine Hardwaremodifikation erfolgen und wird durch ein digitales Steuerwerk bestimmt. Durch eine Datenschnittstelle ist es möglich, Kennwerte dem System zu übermitteln, wodurch z. B. die Übertragungsfunktion, der Filtergrad, die Filterstruktur und/oder die Abtastfrequenz verändert werden können.
• - Mit dem erfindungsgemäßen System können insbesondere
  • - Signale, deren Bandbreite größer 80 KHz ist,
  • - unmodulierte Signale,
  • - Signale, die aus mehreren Frequenzbändern bestehen (Multiplexband),
  • - Signale eines Multiplexbandes im Bereich des Rundfunks,
  • - Signale eines Multiplexbandes im Bereich des UKW-Rundfunks
• auf effiziente Art und Weise verarbeitet werden.
• - Die Kaskadierungstechnik gemäß der Erfindung kann z. B. durch Einfügen von hardwaremäßigen Elementen (wie z. B. Zwischenspeicher bzw. arithmetische Bauelemente) realisiert werden, sie kann aber auch durch einen speziellen Algorithmus, der in den Adreßgeneratoren umgesetzt ist, realisiert werden. Ferner sind Kombinationen aus hardwaremäßigen Elementen und Software möglich.
• - Es können nicht nur FIR-Filterstrukturen (FIR=Finite- Duration-Impulse-Response) realisiert werden, sondern auch IIR-Filterstrukturen (IIR=Infinite-Duration-Im­ pulse-Response)-
• - Selbst bei hohen Rechenleistungen und einer daraus resultierenden hohen Verarbeitungsgeschwindigkeit ist eine schnelle synchrone Verwaltung der Daten möglich.

Mit dem erfindungsgemäßen Verfahren kann heutzutage ein Signalverarbeitungs- und/oder -erzeugungssystem geschaffen werden, das Bandbreiten von mindestens 80 KHz verarbeiten kann, linearphasig ist und das Eingangssignal so bearbeitet, daß Frequenzbänder des Eingangssignales, deren Abstand zueinander rund das (7 · 10^-3)-fache der Bandbreite ist, mit eigenen Filterfunktionen beaufschlagt werden können. Die nach der Bearbeitung weiterverwendeten Frequenz­ bänder sind dabei in Amplitude und Phase nur unwesentlich verändert. Das erfindungsgemäße Verfahren ist dabei etwa um einen Faktor zehn schneller als vergleichbare herkömmliche Systeme, die mit monolithischen Signalprozessoren aufgebaut sind.

Besonders vorteilhaft läßt sich das erfindungsgemäße System daher als digitales Filter (d. h. als signalverarbeitende Einheit) im Modulationsweg zu einem Sender einsetzen, welches selektiv einzelne Frequenzbereiche in der Amplitude verringert, beibehält oder erhöht.

Das Modulationssignal zu einem Sender enthält heute nicht nur die eigentlichen Programmsignale, wie z. B. ein Hör­ rundfunkprogramm, sondern immer mehr Zusatzsignale, die unterschiedliche Aufgaben erfüllen. Da die Bandbreite des Modulationssignales begrenzt ist, werden diese Zusatzsignale im Frequenzspektrum meist dicht beieinander gelegt.

Will man die einzelnen Signalanteile wieder trennen, so ist dies analog meist nur sehr schwierig und mit Qualitätseinbußen zu realisieren. Als Beispiel sei hier das UKW-Multiplexspektrum (UKW=Ultrakurzwellen-Rundfunk) genannt, welches u. a. auch ein Signalanteil für die RDS- Daten (RDS=Radio-Daten-System) besitzt. Dieser liegt bei 57 KHz+/-2,4 KHz. Will man diesen Anteil wieder heraustrennen, so muß dabei das bis 53 KHz reichende Differenzsignal und der ab 61 KHz beginnende SCA-Kanal (SCA= Subsidiary-Communications-Authorization) unbeeinflußt bleiben, wobei das SCA-Signal allgemein die Funktion eines Zusatzsignals hat. Dies bedeutet, es muß in diesem Beispiel eine Filterfunktion realisiert werden, welche bis 53 KHz und ab 61 KHz einen Durchlaßbereich und von 54,6 KHz 59,4 KHz einen Sperrbereich besitzt. Ferner muß dabei die Filterfunktion linearphasig sein, damit beim späteren Demultiplexen des UKW-MPX-Signales (MPX=Multiplex) die beiden Stereo-Kanäle des Programms gut getrennt werden können.

Mit dem erfindungsgemäßen digitalen Filter können diese Anforderungen erfüllt werden. Das digitale Filter gemäß der Erfindung bietet weiterhin Vorteile im Hinblick auf seine Genauigkeit, Reproduzierbarkeit und Flexibilität. So kann, wie bereits diskutiert, die Filterfunktion verändert werden. Die einzelnen Frequenzanteile können individuell in der Amplitude unverändert gelassen, gedämpft oder auch verstärkt werden.

In der Praxis (z. B. beim RDS-Ballempfang) wird meist die Aufgabe gestellt, bestimmte Signalanteile (z. B. die alten RDS-Daten) zu ersetzen. Dazu müssen die alten Signalanteile aus dem Signalspektrum herausgefiltert werden und die neuen mit Hilfe eines Summierpunktes hinzugefügt werden. Bei der Bearbeitung des UKW-Multiplexsignals zwecks Austausch des RDS-Signals benötigt der RDS-Coder, der das neue RDS-Signal erzeugen soll, dazu einen 19-KHz-Pilotton, der im phasenstarren Bezug mit dem 19-KHz-Pilotton steht, der sich in dem mit dem RDS-Signal zu ergänzenden Multiplexsignal befindet.

Bei einem Einsatz des Filters im Modulationsweg zu einem Sender darf das Modulationssignal aufgrund von Störungen am Filter nicht ausfallen. Sollte das digitale Filter nicht störungsfrei arbeiten, kann mit Hilfe einer Umge­ hungsschaltung dennoch ein Modulationssignal zum Sender geführt werden, sodaß es zu keinem Ausfall des Programms kommt. Die Umgehungsschaltung kann durch einen Befehl von außen, aber auch bei interner Fehlererkennung aktiviert werden.

Kommt das erfindungsgemäße Filter zum Einsatz im Modulationsweg zu einem FM-Sender zwecks Bearbeitung eines Multiplexsignals (z. B. zwecks Austauschs der RDS-Daten), so werden an die Filterfunktion hohe Forderungen an die Phasenlinearität gestellt, d. h. die Phase muß im Frequenzbereich derart linear verlaufen, daß beim späteren Demultiplexen des Multiplexsignales die einzelnen Kanäle ohne größere Qualitätseinbußen getrennt werden können.

Das Filter besitzt dabei eine Übertragungsfunktion in der Art, daß ein oder mehrere Zusatzsignale wie z. B. die alten RDS-Daten in der Amplitude soweit gedämpft werden, damit in die entstandene Lücke bzw. entstandenen Lücken neue aktualisierte Zusatzsignale wie z. B. die neuen RDS-Daten eingefügt werden können, ohne daß dabei das verbleibende Restsignal das neue Signal störend beeinflußt.

Die Filterfunktion ist dabei zweckmäßigerweise in der Art variabel, daß aus mehreren vorher definierten Übertragungsfunktionen auf eine Filterfunktion umgeschaltet werden kann, sodaß die Behandlung der einzelnen Signale im Multiplexspektrum variabel ist.

Claims (19)

1. Verfahren zur digitalen Signalverarbeitung und/oder Signalerzeugung mittels einer mehrere Zwischenspeicher sowie mehrere diskrete Multiplizierer und Addierer enthaltenden Anordnung, bei welchem Verfahren im eingeschwungenen Zustand eine zeitliche Folge von digitalen Ausgangssignalen gebildet wird, welche jeweils die Summe von N Produkten sind, welche ihrerseits jeweils das Ergebnis einer Multiplikation eines digitalen Signals erster Art mit einem digitalen Signal zweiter Art sind, dadurch gekennzeichnet,

• - daß die zur Bildung der einzelnen digitalen Ausgangssignale a_i (i=1, 2. . .) jeweils durchzuführenden N Multiplikationen (N2) in M Gruppen G₁. . .G_M (M2) aufgeteilt werden und die einzelnen Gruppen G_m (m=1, . . .M) von Multiplikationen zeitlich voneinander getrennt in M zeitlich aufeinanderfolgenden Taktintervallen ΔT₁ . . .ΔT_M durchgeführt werden;
• - daß die im m-ten Taktintervall ΔT_m (m=2, . . .M) gebildeten Produkte der m-ten Gruppe G_m zu der im jeweils vorausgegangenen (m-1)-ten Taktintervall ΔT_m-1 gebildeten und gespeicherten Zwischensumme Z_m-1 der in den jeweils (m-1) vorausgegangenen Taktintervallen ΔT₁. . .ΔT_m-1 gebildeten Produkte der (m-1) Gruppen G₁. . .G_m-1 hinzuaddiert werden und der so gebildete Summenwert für m=2, . . .M-1 jeweils als neue Zwischensumme Z_m für die Summenbildung im jeweils nachfolgenden (m+1)-ten Taktintervall ΔT_m+1 gespeichert wird und für m=M als das zu diesen N Multiplikationen gehörende digitale Ausgangssignal ausgegeben wird;
• - daß in den einzelnen Taktintervallen ΔT_i (i=1, 2. . .) jeweils parallel und unabhängig voneinander zum einen jeweils das i-te digitale Ausgangssignal a_i ausgegeben wird und zum anderen für die diesem i-ten digitalen Aus­ gangssignal a₁ jeweils nachfolgenden (M-1) digitalen Ausgangssignale a_i+m (m=1, . . .M-1) jeweils die (M-m)-te Zwischensumme Z_M-m gebildet und gespeichert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die digitalen Signale erster Art und zweiter Art jeweils aus einem oder mehreren Bits bestehen und die Anzahl dieser Bits für alle Signale erster und zweiter Art vorzugsweise gleich ist.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß alle M Gruppen G₁. . .G_m jeweils die gleiche Anzahl K=N/M von Multiplikationen aufweisen.

4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß (M-1) der M Gruppe G₁. . .G_M jeweils die gleiche Anzahl K′=(N-L)/(M-1) von Multiplikationen aufweisen und die verbleibende eine Gruppe, insbesondere die erste Gruppe G₁ oder die letzte Gruppe G_M, vorzugsweise die letzte Gruppe G_M′ eine von K′ verschiedene Anzahl L von Multiplikationen aufweist mit vorzugsweise L<K′.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die digitalen Signale erster Art eine zeitliche Folge von digitalen Eingangssignalen e_i (i=1, 2. . .) und die digitalen Signale zweiter Art N vorgegebene digitale Faktoren c₁. . .c_N sind und daß die einzelnen digitalen Ausgangssignale a_i (i=1, 2. . .) gemäß der Vorschrift gebildet werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die beiden zeitlichen Folgen der digitalen Eingangssignale e_i und digitalen Ausgangssignale a_i (i=1, 2. . .) zeitlich synchronisiert sind mit einer für beide Folgen a_i und e_i übereinstimmenden Taktfrequenz f_e=f_a=f=1/ΔT.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zeitliche Folge der digitalen Eingangssignale e_i (i=1, 2. . .) durch ein Decimatingverfahren aus einer zeitlichen Folge zweiter digitaler Eingangssignale d_j (j=1, 2. . .) mit einer Taktfrequenz f_d=p · f₁ (p=2, 3. . .) gebildet wird und/oder die zeitliche Folge der digitalen Ausgangssignale a_i (i=1, 2. . .) durch ein Interpolatingverfahren in eine zeitliche Folge zweiter digitaler Ausgangssignale b_l (l=1, 2. . .) mit einer Takt­ frequenz f_b=q · f₁ (q=2, 3. . .) umgewandelt wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die beiden zeitlichen Folgen der zweiten digitalen Ein­ gangssignale d_j und zweiten digitalen Ausgangssignale b_l (l, j=1, 2. . .) zeitlich synchronisiert sind vorzugsweise mit einer für beide Folgen d_j und b_l übereinstimmenden Taktfrequenz f_b=f_d=f=n · f₁ (n=2, 3. . .).

9. Anordnung zum Ausführen des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,

• - daß sie als Transversalfilter ausgebildet ist mit einer Eingangsleitung (E, E₁-E_M) für die digitalen Signale erster Art (e_i), mit einer die mehreren diskreten Addierer (S₁-S_M bzw. S₁-S_N-1) enthaltenden Ausgangsleitung (A₁-A_M, A) für die digitale Ausgangssignale (a_i) sowie mit insgesamt N jeweils die Eingangsleitung (E, E₁-E_M) mit der Ausgangsleitung (A₁-A_M, A) verbindenden diskreten Multiplizierern (M₁-M_N) und insgesamt N-1 Zwischenspeichern (τ₁-τ_N-1);
• - daß das Transversalfilter in M komplette und in kaskadierter Form hintereinandergeschaltete Transversal-Teilfilter (T₁, T₂. . .T_M bzw. T₁′, T₂′. . .T_M′) aufgeteilt ist, indem an M-1 Stellen sowohl in der Eingangsleitung (E, E₁-E_M) als auch in der Ausgangsleitung (A₁-A_M, A) jeweils ein zusätzlicher Zwischenspeicher (τ_e1, τ_a1; τ_e2, τ_a2; . . .; τ_e(M-1), τ_a(M-1) eingefügt ist.

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß alle M Transversal-Teilfilter (T₁, T₂. . .T_M bzw. T₁′, T₂′. . .T_M′) jeweils die gleiche Anzahl K=N/M von Multi­ plizierern (M₁-M₃; M₄-M₆; . . .; M_N-2-M_N) aufweisen.

11. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß (M-1) der M Transversal-Teilfilter jeweils die gleiche Anzahl K′=(N-L)/(M-1) von Multiplizierern aufweisen und das verbleibende eine der M Transversal-Teilfilter, insbesondere das erste oder das M-te Transversal-Teilfilter, vorzugsweise das M-te Transversal-Teilfilter, eine von K′ verschiedene Anzahl L von Multiplizierern aufweist mit vorzugsweise L<K′.

12. Anordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die N-1 Zwischenspeicher (τ₁-τ_N-1) entweder in der Eingangsleitung (E, E₁-E_M) oder in der Ausgangsleitung (A₁-A_M, A) angeordnet sind.

13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die einzelnen Zwischenspeicher (τ₁-τ_N-1) innerhalb der einzelnen Transversal-Teilfilter (T₁, T₂. . .T_M bzw. T₁′, T₂′. . .T_M′) jeweils zwischen zwei aufeinanderfolgenden Multiplizierern (M₁, M₂; M₂, M₃; M₃, M₄; . . . ; M_N-1, M_N) angeordnet sind.

14. Anordnung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß die Zwischenspeicher (τ₁-τ_N-1) und/oder die zusätzlichen Zwischenspeicher (τ_e1-τ_e(M-1)), τ_a1-τ_a(M-1)) jeweils durch adressier- und/oder steuerbare Speichereinheiten realisiert sind und daß diese Speichereinheiten über ihre Adressier- und/oder Steuereingänge mit einem einen oder mehrere Adreßgeneratoren enthaltenden Adressier- und/oder Steuerwerk verbunden sind.

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß als Adreßgenerator ein Zähler vorgesehen ist.

16. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß das Adressier- und/oder Steuerwerk mit einem oder mehreren programmierbaren digitalen Logikbausteinen aufgebaut ist.

17. Anordnung nach Anspruch 16, dadurch gekennzeichnet, daß der oder die Logikbausteine über ihre Steuereingänge an einen Rechner angeschlossen sind.

18. Anordnung nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß weitere dem Transversalfilter vor- und/oder nachgeschaltete Transversal-Teilfilter, z. B. zur Durchführung eines Decimating- und/oder Interpolatingverfahrens, mit dem Adressier- und/oder Steuerwerk verbunden sind.

19. Verfahren (Anordnung) nach einem der Ansprüche 1 bis 8 (9 bis 18), gekennzeichnet durch die Verwendung als Verfahren zur digitalen Filterung (als digitales Filter) und/oder als Verfahren zur digitalen Modulation (als digi­ taler Modulator) und/oder als Verfahren zur digitalen Signal­ erzeugung (als digitaler Signalerzeuger).