DE4020192A1 - Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors - Google Patents

Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors

Info

Publication number
DE4020192A1
DE4020192A1 DE19904020192 DE4020192A DE4020192A1 DE 4020192 A1 DE4020192 A1 DE 4020192A1 DE 19904020192 DE19904020192 DE 19904020192 DE 4020192 A DE4020192 A DE 4020192A DE 4020192 A1 DE4020192 A1 DE 4020192A1
Authority
DE
Germany
Prior art keywords
signal
sine
signals
error
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904020192
Other languages
German (de)
Inventor
Winfrid Dipl Ing Birth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19904020192 priority Critical patent/DE4020192A1/en
Publication of DE4020192A1 publication Critical patent/DE4020192A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

The phase error compensation system detects the orthogonal phase error at the transmission and reception side, the transmitted signal (s(t)) subjected to quadrature demodulation to provide 2 signal components (q(t),i(t)). A correction signal obtained from the product of a control signal (k,k') and one signal component (q(t),i(t)) is subtracted from each signal component (q(t),i(t)). The control signals (k,k') are provided by the sum of the sines of the transmission and reception phase errors and by the sum of the cosines of the transmission and reception phase errors. ADVANTAGE - Maintains low orthogonal phase error.

Description

Die Erfindung betrifft ein Verfahren zur Kompensation von Phasenfehlern eines quadraturphasenmodulierten Trägersignals und eine Anordnung zur Durchführung des Verfahrens.The invention relates to a method for compensating Phase errors of a quadrature phase modulated carrier signal and an arrangement for performing the method.

Die Quadraturphasenmodulation eines hochfrequenten Trägersignals mit einem insbesondere digitalen Informationssignal, auch Phase- Shift-Keying (PSK) genannt, findet unter anderem beim digitalen Mobilfunk-Telefonnetz (D-Netz) Verwendung. Bei einer 4-PSK-Übertragung beispielsweise werden beim Sender Trägersignal und Informationssignal jeweils zunächst in zwei orthogonale, also um 90° gegeneinander phasenverschobene Komponenten zerlegt und die Komponenten des Informationssignals mit jeweils einer Komponente des Informationssignals multipliziert. Die beiden sich ergebenden Produkte werden anschließend aufsummiert und bilden das Sendesignal, welches wie folgt formal beschrieben werden kann:The quadrature phase modulation of a high-frequency carrier signal with a digital information signal in particular, also phase Shift-keying (PSK) is used, among other things, in digital Mobile phone network (D network) use. With a 4-PSK transmission for example, the carrier signal and the information signal at the transmitter first in two orthogonal, i.e. 90 ° disassembled components disassembled and the Components of the information signal with one component each of the information signal multiplied. The two resulting Products are then added up and form that Transmitted signal, which can be formally described as follows:

s(t) = A(T₁ - T₂)s (t) = A (T₁ - T₂)

mit T₁ = cos(wt + P(t) + P₀ + Pe)with T₁ = cos (wt + P (t) + P₀ + P e )

und T₂ = sin(2Pe) sin(wt - P(t) + P₀ + Pe) (1)and T₂ = sin (2P e ) sin (wt - P (t) + P₀ + P e ) (1)

Das Sendesignal s(t) weist eine maximale Amplitude A sowie zwei Terme T₁ und T₂ auf, von denen der Term T₁ den Idealfall darstellt und der Term T₂ einen Fehlerterm, der aufgrund eines Orthogonalphasenfehlers Pe beim Aufspalten des Trägersignals auftritt. Der Therm T₁ ist gleich dem Cosinus der Summe aus einer Phasenverschiebung P₀ zwischen Träger- und Informationssignal, aus einer durch die Modulation selbst entstehenden, vom Informationssignal abhängigen Phasenverschiebung P(t), aus dem orthogonalen Phasenfehler Pe und aus dem Produkt der Kreisfrequenz w des Trägersignals und der Zeit t. Beim Term T₁ addiert sich der Orthogonalphasenfehler Pe zur bereits vorhandenen Phasenverschiebung P₀ und hat wie diese dabei keinen unerwünschten Einfluß auf das Sendesignal. Der Therm T₂ geht zum einen aus dem Sinus der Summe aus der Phasenverschiebung P₀, der negativen Phasenverschiebung P(t) sowie dem Produkt der Kreisfrequenz w und der Zeit t und zum anderen aus einem zweiten Faktor hervor, der gleich dem Sinus des doppelten Orthogonalphasenfehlers Pe ist und der im Idealfall verschwindet. Ist dieser zweite Faktor ungleich Null, so ergeben sich störende Signalkomponenten, die insbesondere beim Empfang des Sendesignals Probleme bereiten.The transmission signal s (t) has a maximum amplitude A and two terms T₁ and T₂, of which the term T₁ represents the ideal case and the term T₂ is an error term that occurs due to an orthogonal phase error P e when splitting the carrier signal. The therm T₁ is equal to the cosine of the sum of a phase shift P₀ between the carrier and information signal, from a modulation itself resulting from the information signal dependent phase shift P (t), the orthogonal phase error P e and the product of the angular frequency w des Carrier signal and the time t. At the term T₁ the orthogonal phase error P e adds to the already existing phase shift P₀ and, like this, has no undesirable influence on the transmission signal. The Therm T₂ results on the one hand from the sine of the sum of the phase shift P₀, the negative phase shift P (t) and the product of the angular frequency w and time t and on the other hand from a second factor which is equal to the sine of the double orthogonal phase error P e is and which ideally disappears. If this second factor is not equal to zero, then there are disruptive signal components which cause problems, in particular when receiving the transmission signal.

Um den Orthogonalphasenfehler Pe gering zu halten, werden üblicherweise die Phasenlagen des aufgespaltenen Trägersignals durch Abgleichmaßnahmen aufeinander abgestimmt. Die Abgleichmaßnahmen sind jedoch sehr aufwendig und in vielen Fällen auch zu ungenau.In order to keep the orthogonal phase error P e low, the phase positions of the split carrier signal are usually matched to one another by adjustment measures. However, the adjustment measures are very complex and in many cases too imprecise.

Aufgabe der Erfindung ist es daher, ein Verfahren und eine Anordnung zur Durchführung des Verfahrens anzugeben, das den auftretenden Fehler kompensiert.The object of the invention is therefore a method and an arrangement to carry out the procedure to indicate the occurring Error compensated.

Diese Aufgabe wird durch ein Verfahren und eine Anordnung zur Durchführung des Verfahrens gemäß dem Patentanspruch 1 bzw. 3 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.This task is accomplished by a method and an arrangement for Implementation of the method according to claim 1 or 3 solved. Refinements and developments of the inventive concept are marked in subclaims.

Vorteile der Erfindung sind, daß die Komponenten des hochfrequenten Trägersignals bezüglich der Orthogonalität nur einer geringen Präzision bedürfen und deshalb unter anderem der relativ hohe Strombedarf für Präzisionsschaltungen entfällt, daß der Abgleich sich erheblich vereinfacht, da aufwendige Abgleichmaßnahmen weitgehenst entfallen, sowie daß die Korrektur im Frequenzbereich des Informationssignals in einem relativ aufwandsarmen Analogrechner oder nach einer Analog-Digital-Umsetzung in einem Digitalrechner erfolgen kann.Advantages of the invention are that the components of the high frequency Carrier signal with respect to the orthogonality only a small one Precision is required and therefore, among other things, the relatively high Power requirements for precision circuits eliminates the need for adjustment is considerably simplified since complex adjustment measures are largely necessary omitted, and that the correction in the frequency range of Information signal in a relatively inexpensive analog computer or after an analog-digital conversion in a digital computer can be done.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. The invention is described below with reference to the figures of the Drawing illustrated embodiments explained in more detail.  

Es zeigt:It shows:

Fig. 1 ein erstes Ausführungsbeispiel einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens bei nichtkohärentem Empfang und Fig. 1 shows a first embodiment of an arrangement for performing the method according to the invention with non-coherent reception and

Fig. 2 eine zweite Ausführungsform einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens für kohärenten Empfang. Fig. 2 shows a second embodiment of an arrangement for performing the method according to the invention for coherent reception.

Bei dem Ausführungsbeispiel nach Fig. 1 der Zeichnung wird das Sendesignal s(t), das, wie eingangs dargelegt, formal durch die Gleichung (1) beschrieben werden kann, an den Eingang einer Mischstufe MX gelegt. Die Mischstufe MX besteht aus zwei Multiplizierern M1 und M2, wobei jeweils ein Eingang der beiden Multiplizierer M1 und M2 mit dem Sendesignal S(t) beaufschlagt ist. Der andere Eingang des Multiplizierers M1 ist mit einem Signal g(t), das von einem Oszillator E1 abgegeben wird, und der andere Eingang des Oszillators E2 mit einem Signal h(t), das durch einen Generator G2 abgegeben wird, belegt. Die Signale g(t) und h(t) sind zwei zueinander orthogonale Signale, die folgender Beziehung genügen:In the exemplary embodiment according to FIG. 1 of the drawing, the transmission signal s (t), which, as stated at the beginning, can be formally described by equation (1), is applied to the input of a mixing stage MX. The mixing stage MX consists of two multipliers M 1 and M 2 , one input of each of the two multipliers M 1 and M 2 being acted upon by the transmission signal S (t). The other input of the multiplier M 1 is with a signal g (t), which is output by an oscillator E 1 , and the other input of the oscillator E 2 with a signal h (t), which is output by a generator G 2 , busy. The signals g (t) and h (t) are two signals orthogonal to each other, which satisfy the following relationship:

g(t) = -K sin(wt + P₁ + Pf) (2)g (t) = -K sin (wt + P₁ + P f ) (2)

h(t) = K cos(wt + P₁ + Pf) (3)h (t) = K cos (wt + P₁ + P f ) (3)

An den Ausgängen der Multiplizierer M1 und M2 liegen die Produkte der Signale s(t) und g(t) bzw. h(t) als Signale q(t) bzw. i(t) an.The products of the signals s (t) and g (t) and h (t) are present as signals q (t) and i (t) at the outputs of the multipliers M 1 and M 2 .

Die Anordnung zur Durchführung des erfindungsgemäßen Verfahrens besteht bei dem Ausführungsbeispiel nach Fig. 1 aus einer Auswerteschaltung CC1 und einer Phasenkorrekturschaltung PC1. An die Eingänge der Auswerteschaltung PC1 sind die Signale g(t) und h(t) sowie das Sendesignal s(t) geführt. Die Auswerteschaltung CC1 ermittelt daraus den Orthogonalphasenfehler Pe des Sendesignals s(t) sowie einen Orthogonalphasenfehler Pf zwischen den beiden Signalen g(t) und h(t) und generiert davon abhängig zwei Steuersignale k und k′. Die Abhängigkeiten der Steuersignale k und k′ werden durch folgende Gleichungen wiedergegeben:In the exemplary embodiment according to FIG. 1, the arrangement for carrying out the method according to the invention consists of an evaluation circuit CC 1 and a phase correction circuit PC 1 . The signals g (t) and h (t) and the transmission signal s (t) are fed to the inputs of the evaluation circuit PC 1 . The evaluation circuit CC 1 uses this to determine the orthogonal phase error P e of the transmission signal s (t) and an orthogonal phase error P f between the two signals g (t) and h (t) and generates two control signals k and k 'as a function thereof. The dependencies of the control signals k and k 'are given by the following equations:

k = sin(Pf) + sin(Pe) (4)k = sin (P f ) + sin (P e ) (4)

k′ = sin (Pe) (5)k ′ = sin (P e ) (5)

Die Phasenfehlerkorrekturschaltung PC1 besteht aus zwei Multiplizierern M3 und M4, wobei an die beiden Eingänge des Multiplizierers M3 das Signal q(t) und das Steuersignal k sowie an dem Multiplizierer M4 das Signal i(t) und das Steuersignal k′ gelegt sind. Das Ausgangssignal des Multiplizierers M3 wird durch einen Subtrahierer S2 von dem Signal i(t) abgezogen. Ebenso subtrahiert ein Subtrahierer S1 das Ausgangssignal des Multiplizierers M4 von dem Signal q(t). An den Ausgängen der Subtrahierer S1 und S2 erscheinen Signale p(t) und j(t), welche die in der Phase korrigierten Signale q(t) und i(t) darstellen.The phase error correction circuit PC 1 consists of two multipliers M 3 and M 4 , the signal q (t) and the control signal k at the two inputs of the multiplier M 3 and the signal i (t) and the control signal k 'at the multiplier M 4 are laid. The output signal of the multiplier M 3 is subtracted from the signal i (t) by a subtractor S 2 . Likewise, a subtractor S 1 subtracts the output signal of the multiplier M 4 from the signal q (t). Signals p (t) and j (t) appear at the outputs of the subtractors S 1 and S 2 , which represent the signals q (t) and i (t) corrected in phase.

Beim Ausführungsbeispiel nach Fig. 2 werden die Auswerteschaltung CC1 und die Phasenfehlerkorrekturschaltung PC1 durch eine Auswerteschaltung CC2 und durch eine Phasenfehlerkorrekturschaltung PC2 ersetzt. Die Auswerteschaltung CC2 generiert nun vier Steuersignale k₁, k₂, k₃ und k₄ und ermittelt aus dem Sendesignal s(t) sowie den Signalen g(t) und h(t) den orthogonalen Phasenfehler Pe des Sendesignals s(t), den Orthogonalphasenfehler Pf zwischen den Signalen g(t) und h(t) sowie einen Kohärenzfehler D. Der Kohärenzfehler D berücksichtigt die Phasendifferenz zwischen dem aufgespaltenen Trägersignal auf Sendezeit und den Signalen g(t) und h(t) auf Empfängerseite. Damit ergibt sich:In the exemplary embodiment according to FIG. 2, the evaluation circuit CC 1 and the phase error correction circuit PC 1 are replaced by an evaluation circuit CC 2 and by a phase error correction circuit PC 2 . The evaluation circuit CC 2 now generates four control signals k₁, k₂, k₃ and k₄ and determines the orthogonal phase error P e of the transmission signal s (t), the orthogonal phase error from the transmission signal s (t) and the signals g (t) and h (t) P f between the signals g (t) and h (t) and a coherence error D. The coherence error D takes into account the phase difference between the split carrier signal at the transmission time and the signals g (t) and h (t) at the receiver end. This results in:

D = P₀ + Pe - P₁ (6)D = P₀ + P e - P₁ (6)

Die Abhängigkeit der Steuersignale k₁, k₂, k₃ und k₄ läßt sich wie folgt beschreiben:The dependence of the control signals k₁, k₂, k₃ and k₄ can be describe as follows:

k₁ = cos(D) + (sin(Pf) - sin(Pe)) sin(D) (7)k₁ = cos (D) + (sin (P f ) - sin (P e )) sin (D) (7)

k₂ = sin(D) - (sin(Pf) + sin(Pe)) cos(D) (8)k₂ = sin (D) - (sin (P f ) + sin (P e )) cos (D) (8)

k₃ = sin(D) + sin(Pe) cos(D) (9)k₃ = sin (D) + sin (P e ) cos (D) (9)

k₄ = cos(D) + sin(Pe) sin(D) (10)k₄ = cos (D) + sin (P e ) sin (D) (10)

Die Phasenfehlerkorrekturschaltung PC2 besteht aus vier Multiplizierern M5, M6, M7 und M8. Jeweils ein Eingang der Multiplizierer M5 und M6 ist mit dem Signal q(t) und jeweils ein Eingang der Multiplizierer M7 und M8 ist mit dem Signal i(t) beaufschlagt. Die jeweils anderen Eingänge der Multiplizierer M5, M6, M7 und M8 sind mit den Steuersignalen k₁, k₂, k₃ und k₄ belegt. Von dem Ausgangssignal des Multiplizierers M5 wird mittels eines Subtrahierers S3 das Ausgangssignal des Multiplizierers M7 abgezogen. Der Ausgang des Subtrahierers S3 führt dabei das Signal p(t). Die Ausgangssignale der Multiplizierer M6 und M8 sind auf einen Addierer AD geführt, der das Signal j(t) abgibt.The phase error correction circuit PC 2 consists of four multipliers M 5 , M 6 , M 7 and M 8 . In each case one input of the multipliers M 5 and M 6 is supplied with the signal q (t) and one input of the multipliers M 7 and M 8 is supplied with the signal i (t). The other inputs of the multipliers M 5 , M 6 , M 7 and M 8 are assigned the control signals k₁, k₂, k₃ and k₄. The output signal of the multiplier M 7 is subtracted from the output signal of the multiplier M 5 by means of a subtractor S 3 . The output of the subtractor S 3 carries the signal p (t). The output signals of the multipliers M 6 and M 8 are fed to an adder AD, which outputs the signal j (t).

Ein Verfahren zur Korrektur von Phasenfehlern und die Anordnung zur Durchführung des Verfahrens gemäß Fig. 1 ist für nichtkohärenten Empfang, d. h. für eine Phasendifferenz zwischen den Komponenten des Sendesignals s(t) und der Signale g(t) und h(t) gleich Null, während das Verfahren bzw. die Anordnung zur Durchführung des Verfahrens gemäß Fig. 2 für kohärenten Empfang, d. h. für Phasendifferenzen ungleich Null, vorgesehen ist. Darüber hinaus ergeben sich vereinfachte Lösungen, wenn durch andere Maßnahmen sichergestellt wird, daß beispielsweise die Phasenverschiebungen P₀ und P₁ auf Sende- bzw. Empfangsseite ungefähr gleich Null gehalten werden. Die Auswerteschaltungen CC1 und CC2 ermitteln aus dem Sendesignal s(t) und den Signalen g(t) und h(t) den Orthogonalphasenfehler Pe sowie die Phasenverschiebungen P₀ und P₁. Diesbezügliche Meßverfahren sind in einer Vielzahl bekannt und hierbei nicht näher erläutert. Aus den gewonnenen Meßwerten werden dann anhand von Analogrechenschaltungen oder nach erfolgter Analog- Digital-Umsetzung mittels digitaler Recheneinheiten die Ansteuersignale k, k′ bzw. k₁ bis k₄ gebildet. Der Aufbau der analogen bzw. digitalen Rechenschaltungen ist unproblematisch, da die Rechenoperationen im Frequenzbereich des Informationssignals durchzuführen sind.A method for correcting phase errors and the arrangement for carrying out the method according to FIG. 1 are zero for non-coherent reception, ie for a phase difference between the components of the transmission signal s (t) and the signals g (t) and h (t), while the method or the arrangement for carrying out the method according to FIG. 2 is provided for coherent reception, ie for non-zero phase differences. In addition, there are simplified solutions if it is ensured by other measures that, for example, the phase shifts P₀ and P₁ on the transmitting or receiving side are kept approximately zero. The evaluation circuits CC 1 and CC 2 determine the orthogonal phase error P e and the phase shifts P₀ and P₁ from the transmission signal s (t) and the signals g (t) and h (t). A large number of measurement methods in this regard are known and are not explained in more detail here. The control signals k, k 'and k₁ to k₄ are then formed from the measured values obtained using analog computing circuits or after analog-digital conversion using digital computing units. The construction of the analog or digital arithmetic circuits is unproblematic since the arithmetic operations are to be carried out in the frequency range of the information signal.

Abschließend sei darauf hingewiesen, daß ein Vertauschen der Informationssignale und/oder der Ausgangssignale der Oszillatoren E1 und E2 in gleicher Weise möglich ist.In conclusion, it should be pointed out that the information signals and / or the output signals of the oscillators E 1 and E 2 can be interchanged in the same way.

Claims (4)

1. Verfahren zur empfangsseitigen Korrektur von sende- und empfangsseitigen Phasenfehlern eines quadraturphasenmodulierten Trägersignals, bei dem sende- und empfangsseitige Orthogonalphasenfehler (Pe, Pf) bestimmt werden, bei dem von zwei durch eine Quadraturdemodulation aus einem gesendeten Signal (s(t)) hervorgehenden Teilsignalen (q(t), i(t)) jeweils ein Korrektursignal subtrahiert wird, bei dem die Korrektursignale gleich dem Produkt jeweils eines Steuersignals (k, k′) und des jeweiligen Teilsignals (q(t), i(t)) sind, bei dem das eine Steuersignal (k) gleich der Summe aus dem Sinus des sendeseitigen Orthogonalphasenfehlers (Pe) und aus dem Sinus des empfangsseitigen Orthogonalfehlers (Pf) und das andere Steuersignal (k′) gleich dem Sinus des sendeseitigen Orthogonalphasenfehlers (Pe) ist.1. Method for correcting transmission-side and reception-side phase errors of a quadrature-phase-modulated carrier signal in the reception, in which transmission-side and reception-side orthogonal phase errors (P e , P f ) are determined, in which two are transmitted by a quadrature demodulation from a transmitted signal (s (t)) resulting partial signals (q (t), i (t)) a correction signal is subtracted in which the correction signals are equal to the product of a control signal (k, k ′) and the respective partial signal (q (t), i (t)) are, in which the one control signal (k) is equal to the sum of the sine of the transmission-side orthogonal phase error (P e ) and the sine of the reception-side orthogonal error (P f ) and the other control signal (k ′) is equal to the sine of the transmission-side orthogonal phase error (P e ) is. 2. Verfahren zur empfangsseitigen Korrektur von sende- und empfangsseitigen Phasenfehlern,
bei dem sende- und empfangsseitige Orthogonalphasenfehler (Pe, Pf) sowie ein Kohärenzfehler (D) bestimmt werden,
bei dem zwei durch eine Quadraturdemodulation aus einem gesendeten Signal (s(t)) hervorgehende Teilsignale (q(t), i(t)) jeweils zum einen mit einem ersten bzw. vierten Steuersignal (k₁, k₄) ein erstes bzw. viertes Korrektursignal bildend und zum anderen mit einem zweiten bzw. dritten Steuersignal (k₂, k₃) ein zweites bzw. drittes Korrektursignal bildend multipliziert werden,
bei dem vom ersten das zweite Korrektursignal subtrahiert sowie drittes und viertes Korrektursignal miteinander addiert werden,
bei dem das erste Steuersignal (k₁) gleich dem Cosinus des Kohärenzfehlers (D) zuzüglich der mit dem Sinus des Kohärenzfehlers (D) multiplizierten Differenz aus dem Sinus des empfangsseitigen Orthogonalphasenfehlers (Pf) und dem Sinus des sendeseitigen Orthogonalphasenfehlers (Pe) ist,
bei dem das zweite Steuersignal (k₂) gleich dem Sinus des Kohärenzfehlers (D) abzüglich der mit dem Cosinus des Kohärenzfehlers (D) multiplizierten Summe aus dem Sinus des sendeseitigen Orthogonalphasenfehlers (Pe) und dem Sinus des empfangsseitigen Orthogonalphasenfehlers (Pf) ist,
bei dem das dritte Steuersignal (k₃) gleich dem Sinus des Kohärenzfehlers zuzüglich dem Produkt aus dem Sinus des sendeseitigen Orthogonalphasenfehlers (Pe) und dem Cosinus des empfangsseitigen Orthogonalphasenfehlers (Pf) ist und
bei dem das vierte Steuersignal (k₄) gleich dem Cosinus des Kohärenzfehlers (D) zuzüglich dem Produkt aus dem Sinus des sendeseitigen Orthogonalphasenfehlers (Pe) und dem empfangsseitigen Orthogonalphasenfehlers (Pf) ist.2. Method for the correction on the reception side of transmission and reception phase errors,
in which orthogonal phase errors (P e , P f ) and a coherence error (D) are determined on the transmission and reception side,
in the two by a quadrature demodulation from a transmitted signal (s (t)) resulting partial signals (q (t), i (t)) each with a first or fourth control signal (k₁, k₄) a first or fourth correction signal forming and, secondly, being multiplied by a second or third control signal (k₂, k₃) forming a second or third correction signal,
in which the second correction signal is subtracted from the first and the third and fourth correction signals are added together,
in which the first control signal (k 1) is equal to the cosine of the coherence error (D) plus the difference multiplied by the sine of the coherence error (D) from the sine of the reception-side orthogonal phase error (P f ) and the sine of the transmission-side orthogonal phase error (P e ),
in which the second control signal (k₂) is equal to the sine of the coherence error (D) minus the sum multiplied by the cosine of the coherence error (D) from the sine of the transmission-side orthogonal phase error (P e ) and the sine of the reception-side orthogonal phase error (P f ),
in which the third control signal (k₃) is equal to the sine of the coherence error plus the product of the sine of the transmission-side orthogonal phase error (P e ) and the cosine of the reception-side orthogonal phase error (P f ) and
in which the fourth control signal (k₄) is equal to the cosine of the coherence error (D) plus the product of the sine of the transmission-side orthogonal phase error (P e ) and the reception-side orthogonal phase error (P f ). 3. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Auwerteschaltung (CC1), an die das gesendete Signal (s(t)) sowie Demodulationssignale (g(t), h(t)) eines empfangsseitigen Quadraturdemodulators (MX) angelegt sind und die Steuersignale (k, k′) abgibt und durch eine Phasenkorrekturschaltung (PC1) mit zwei Multiplizierern (M3, M4) zur Multiplikation jeweils eines Teilsignals (q(t), i(t)) mit jeweils einem Steuersignal (k, k′), an deren Ausgängen die Korrektursignale anliegen, und mit zwei Subtrahierern (S1, S2) zur Subtraktion jeweils eines Korrektursignals von einem Teilsignal (q(t), i(t)), an deren Ausgängen korrigierte Teilsignale (p(t), i(t)) anliegen.3. Arrangement for performing the method according to claim 1, characterized by an evaluation circuit (CC 1 ) to which the transmitted signal (s (t)) and demodulation signals (g (t), h (t)) of a quadrature demodulator (MX) at the receiving end. are applied and the control signals (k, k ') are emitted and by a phase correction circuit (PC 1 ) with two multipliers (M 3 , M 4 ) for multiplying a respective partial signal (q (t), i (t)) with one control signal each (k, k '), at the outputs of which the correction signals are present, and with two subtractors (S 1 , S 2 ) for subtracting one correction signal each from a partial signal (q (t), i (t)), corrected partial signals at their outputs (p (t), i (t)). 4. Anordnung zur Durchführung des Verfahrens nach Anspruch 2, gekennzeichnet durch eine Auswerteschaltung (CC2), an die das gesendete Signal (s(t)) sowie Demodulationssignale (g(t), h(t)) eines empfangsseitigen Quadraturdemodulators (MX) angelegt sind und die Steuersignale (k₁, k₂, k₃, k₄) abgibt und durch eine Phasenkorrekturschaltung (PC2) mit vier Multiplizierern (M5, M6, M7, M8) zur Multiplikation jeweils eines Teilsignals (q(t), i(t)) mit jeweils zwei Steuersignalen (k₁, k₂, k₃, k₄), an deren Ausgängen die Korrektursignale anliegen, mit einem Subtrahierer (S3) zur Subtraktion von erstem und drittem Korrektursignal und mit einem Addierer (AD) zur Addition von zweitem und viertem Korrektursignal, wobei an den Ausgängen von Subtrahierer (S3) und Addierer (AD) korrigierte Teilsignale (q(t), i(t)) anliegen.4. Arrangement for performing the method according to claim 2, characterized by an evaluation circuit (CC 2 ) to which the transmitted signal (s (t)) and demodulation signals (g (t), h (t)) of a quadrature demodulator (MX) at the receiving end. are applied and the control signals (k₁, k₂, k₃, k₄) are emitted and by a phase correction circuit (PC 2 ) with four multipliers (M 5 , M 6 , M 7 , M 8 ) for multiplying a partial signal (q (t), i (t)) with two control signals (k₁, k₂, k₃, k₄), at whose outputs the correction signals are present, with a subtractor (S 3 ) for subtracting the first and third correction signals and with an adder (AD) for adding second and fourth correction signal, corrected partial signals (q (t), i (t)) being present at the outputs of subtractor (S 3 ) and adder (AD).
DE19904020192 1990-06-25 1990-06-25 Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors Withdrawn DE4020192A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904020192 DE4020192A1 (en) 1990-06-25 1990-06-25 Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904020192 DE4020192A1 (en) 1990-06-25 1990-06-25 Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors

Publications (1)

Publication Number Publication Date
DE4020192A1 true DE4020192A1 (en) 1992-01-02

Family

ID=6409031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904020192 Withdrawn DE4020192A1 (en) 1990-06-25 1990-06-25 Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors

Country Status (1)

Country Link
DE (1) DE4020192A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639309A1 (en) * 1996-09-25 1998-04-02 Rohde & Schwarz Frame synchronization procedure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639309A1 (en) * 1996-09-25 1998-04-02 Rohde & Schwarz Frame synchronization procedure

Similar Documents

Publication Publication Date Title
DE60313166T2 (en) AMPLITUDE BALANCE COMPENSATION OF A SQUARE MODULATOR
DE102014001552A1 (en) SYSTEMS AND METHOD FOR PRODUCING COMPENSATED FEEDBACK PHASE INFORMATION
EP0019755B1 (en) Method and circuit arrangement for cross-talk-suppression during data transmission over a two-wire line
DE2359465A1 (en) DIVERSITY RECEPTION SYSTEM
EP1759508A1 (en) Method and device for the simultaneous compensation of signal errors in iq-modulators
DE2921453C2 (en)
DE3446268C2 (en)
DE1816033C3 (en)
DE4020192A1 (en) Phase error compensation system for quadrature phase modulated carrier - uses correction signals obtained from control signals related to sum of sine and cosine of phase errors
DE4238542C1 (en) Method and device for correcting DC voltage error signals in direct-mixing receiving devices
EP0602394B1 (en) Method and device for the correction of phase and amplitude errors for direct conversion receiving devices
DE2040339C3 (en) System for coding and decoding signals
DE69818075T2 (en) SIGNAL PROCESSING SYSTEM
DE2746979C2 (en) Arrangement for synchronous demodulation of a double sideband amplitude-modulated signal with or without a carrier frequency component
DE10012539A1 (en) I/Q modulator for signal pre-attenuation has I and Q components multiplied with pre-attenuated carrier signal components before addition
DE19616368C1 (en) Demodulation method for single side band signal
DE2361546C2 (en) Broadband phase shifter
DE1206496B (en) Circuit arrangement for frequency conversion of alternating current signals
EP0786921B1 (en) Digital demodulator
EP0608697A1 (en) Modulation method and circuit for high frequency signals
DE2033017C3 (en)
EP1133126B1 (en) Removal of distortion in quadrature modulation
DE4020191C2 (en) Method for compensating for phase and frequency errors of a quadrature phase-modulated carrier signal and arrangement for carrying out the method
DE1762478A1 (en) Process for digital data transmission on telephone lines
DE861872C (en) Modulator in push-pull or double push-pull circuit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal