DE4006569A1

DE4006569A1 - Multiplier circuit for digitally coded numbers - has part stages coupled to shift register generating outputs

Info

Publication number: DE4006569A1
Application number: DE19904006569
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1989-12-28
Filing date: 1990-03-02
Publication date: 1991-09-12

Abstract

A digital multiplier system operates on numbers in 52 code and has a main matrix multiplier circuit (1) that combines with adder circuits (2,3). Carry propagation is handled by a number of coupled adder stages (4) and all units provide outputs to a shift register (5b). The shift register provides for parallel inputs and effects a shift to the right data to generate a multibit output. A controller unit provides operation of the stages and includes a programmable counter. ADVANTAGE - Efficient part product addition.

Description

Gegenstand der Erfindung ist die Ausbildung der Multiplizierschaltung nach P 40 02 660.4 als Spezial-Multiplizierschaltung, welche als Ergebnis-Schieberegister ein vierfaches Schieberegister aufweist und somit einerseits vierfach ist und andererseits frei von Umgehungs-Leitungen ist. Diese Multiplizierschaltung hat somit auch ein rückgekoppeltes Ergebnis-Schieberegister und ein Zusatz-Ergebnis-Schieberegister, in das die fest-stehenden Ergebnis-Ziffern abgezweigt werden. Die Multiplizierschaltung Type A hat auch im Eingangs-Bereich Schieberegister. Die Multiplizierschaltung Type B braucht für die Eingabe der Faktorenziffern kein Schieberegister, weil deren Steuerwerk die Eingabe dieser Ziffern mit Tor-Schaltungen bewirkt, welche vom zugehörigen Steuerwerk angesteuert werden. Die Ziffern werden auch im 5211-Unter-Code verarbeitet.The invention relates to the formation of the multiplier circuit according to P 40 02 660.4 as a special multiplier circuit, which is a fourfold as the result shift register Has shift register and thus on the one hand fourfold and is free of bypass lines. This multiplier circuit also has a feedback loop Result shift register and an additional result shift register, branched into the fixed result digits will. The multiplier circuit Type A also has Input area shift register. The multiplier circuit Type B does not need to enter the factor numbers Shift registers because their control mechanism is entering this Digits with gate circuits caused by the associated Control unit can be controlled. The digits are also in the 5211 subcode processed.

Die Multiplizierschaltung Type A ist in Fig. 1 als Block- Schaltbild dargestellt, aber nicht in voller Länge, sondern um zwei Teil-Schaltungen verkürzt. Die Stellen-Multiplizierschaltung 1 ist nur in Fig. 1 als Rechteck eingezeichnet. Die zweite Tetraden-Addierschaltung 3 ist in Fig. 2 dargestellt. Eine Übertrag-Addierschaltung 4 ist in Fig. 3 dargestellt. In Fig. 4 ist der duale Voll-Addierer 23 dargestellt. In Fig. 5 ist ein Teil-Stück des vierfachen Schieberegisters 5b dargestellt. In Fig. 6 ist ein Teil-Stück des Schieberegisters 5a dargestellt. In Fig. 7 ist das unvollständige Steuerwerk 9 dargestellt. In Fig. 8 ist die Schaltung 10 dargestellt. In Fig. 9 ist der Impuls-Zähler 11 dargestellt. In Fig. 10 ist der Impuls-Zähler 12a dargestellt. In Fig. 11 ist der Impuls-Zähler 31 dargestellt. In Fig. 12 ist spiegelbildlich und verkürzt der Impuls- Zähler 32 dargestellt. In Fig. 13 ist die doppelte Tor- Schaltung 50 dargestellt. In Fig. 14 ist das Ansteuer-Diagramm dargestellt. The multiplier circuit type A is shown in Fig. 1 as a block diagram, but not in full length, but shortened by two sub-circuits. The position multiplier circuit 1 is shown as a rectangle only in FIG. 1. The second tetrad adding circuit 3 is shown in FIG. 2. A carry adder circuit 4 is shown in FIG. 3. The dual full adder 23 is shown in FIG . In Fig. 5 a part of the fourfold shift register 5 b is shown. In Fig. 6 a part of the shift register 5 a is shown. In Fig. 7 the incomplete control unit 9 is shown. The circuit 10 is shown in FIG . In Fig. 9, the pulse counter 11 is shown. In Fig. 10 the pulse counter 12 a is shown. In Fig. 11, the pulse counter 31 is shown. In Fig. 12, the pulse counter 32 is shown in mirror image and shortened. In Fig. 13, the double gate circuit 50 is shown. The control diagram is shown in FIG. 14.

In Fig. 15 ist das unvollständige Steuerwerk 9b dargestellt. In Fig. 16 ist der Impuls-Zähler 11b dargestellt. In Fig. 17 ist der Impuls-Zähler 12b dargestellt.In Fig. 15 the incomplete control unit 9 b is shown. In Fig. 16, the pulse counter is shown b11. In Fig. 17, the pulse counter is shown b12.

Die Multiplizierschaltung Type A, deren Steuerwerk in Fig. 7 dargestellt ist, besteht aus der Matrix-Stellen-Multiplizierschaltung 1 oder einer sonstigen Stellen-Multiplizierschaltung und der ersten Tetraden-Addierschaltung 2 und der zweiten Tetraden-Addierschaltung 3 und 6 Übertrag-Addierschaltungen 4 und dem vierfachen Schieberegister 5b und dem vierfachen Schieberegister 5a, das die rechts-seitige Verlängerung des Schieberegisters 5b bildet und dem Steuerwerk 9 und den Eingangs-Schieberegistern A und B, welche nicht dargestellt sind.The multiplier circuit Type A, the control unit of which is shown in FIG. 7, consists of the matrix digit multiplier circuit 1 or another digit multiplier circuit and the first tetrad adder circuit 2 and the second tetrad adder circuit 3 and 6 carry adder circuits 4 and four times the shift register 5 b and four times the shift register 5 a, which constitutes the right-side extension of the shift register 5 b and the control unit 9 and the input shift registers A and B, which are not shown.

Die Tetraden-Addierschaltung 3 (Fig. 2) besteht aus 2 Negier- Schaltungen 11 und 4 Und-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 2 Eingängen und der Oder-Schaltung 14 mit 2 Eingängen und 5 Und-Schaltungen 15 mit je 2 Eingängen und 5 Oder-Schaltungen 16 mit je 2 Eingängen und 7 Und-Schaltungen 17 mit je 2 Eingängen und der Oder-Schaltung 18 mit 2 Eingängen und 2 Negier-Schaltungen 19 und der Oder-Schaltung 20 mit 2 Eingängen und 2 Oder- Schaltungen 21 mit je 3 Eingängen und den dualen Voll-Addierern 22 und 23 und den zugehörigen Leitungen. Der Tetraden- Addierer 2 hat an Stelle des dualen Voll-Addierers 22 nur einen dualen Halb-Addierer 22b. Die Eingänge und die Ausgänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekennzeichnet.The tetrad adder circuit 3 ( FIG. 2) consists of 2 negation circuits 11 and 4 AND circuits 12 with 2 inputs each and 2 OR circuits 13 with 2 inputs each and the OR circuit 14 with 2 inputs and 5 AND- Circuits 15 with 2 inputs and 5 OR circuits 16 with 2 inputs and 7 AND circuits 17 with 2 inputs each and the OR circuit 18 with 2 inputs and 2 negation circuits 19 and the OR circuit 20 with 2 inputs and 2 OR circuits 21 with 3 inputs each and the dual full adders 22 and 23 and the associated lines. The tetrad adder 2 has instead of the dual full adder 22 only a dual half adder 22 b. The inputs and the outputs are marked with the corresponding numerical values 5 2 1 1.

Die Übertrag-Addierschaltung 4, welche entsprechend der wirklichen Länge des Schieberegisters 5b in sechs-facher Anzahl erforderlich ist, besteht aus 12 Und-Schaltungen 25 mit je 2 Eingängen und 6 Oder-Schaltungen 26 mit je 2 Eingängen und 2 Und-Schaltungen 27 mit je 3 Eingängen und 4 Negier-Schaltungen 28 und den zugehörigen Leitungen. Der Übertrag-Eingang hat die Bezeichnung a, der Übertrag-Ausgang hat die Bezeichnung b. Die Eingänge und die Ausgänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekennzeichnet. The carry adder circuit 4 , which is required in six times the number corresponding to the actual length of the shift register 5 b, consists of 12 AND circuits 25 with 2 inputs each and 6 OR circuits 26 with 2 inputs each and 2 AND circuits 27 with 3 inputs and 4 negation circuits 28 and the associated lines. The carry input has the designation a, the carry output has the designation b. The inputs and the outputs are marked with the corresponding numerical values 5 2 1 1.

Ein dualer Voll-Addierer (Fig. 4) besteht aus 4 Und-Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53 und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnungen a bis c. Der Ausgang hat die Bezeichnung d und der Übertrag-Ausgang die Bezeichnung e.A dual full adder ( FIG. 4) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 2 negation circuits 53 and the associated lines. The inputs have the designations a to c. The output is labeled d and the carry output is labeled e.

Das Schieberegister 5b (Fig. 5) ist ein vierfaches Schieberegister mit Rechts-Verschiebung und Quer-Eingabe. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 41 mit je 2 Eingängen und 2 Und-Schaltungen 42 mit je 2 Eingängen und 2 Oder-Schaltungen 43 mit je 2 Eingängen und den Und-Schaltungen 44 und 45 mit je 2 Eingängen und 2 Negier-Schaltungen 46, wovon eine nur als Punkt dargestellt ist.The shift register 5 b ( Fig. 5) is a fourfold shift register with right shift and cross input. A partial circuit consists of a double flip-flop 40 and 2 AND circuits 41 with 2 inputs each and 2 AND circuits 42 with 2 inputs each and 2 OR circuits 43 with 2 inputs each and the AND circuits 44 and 45 each with 2 inputs and 2 negation circuits 46 , one of which is only shown as a point.

Das Schieberegister 5a (Fig. 6) hat nur Rechts-Verschiebung und besteht pro Teil-Schaltung aus einem Doppel-Flip- Flop 40 und 2 Und-Schaltungen 42 mit je 2 Eingängen.The shift register 5 a ( FIG. 6) has only a right shift and consists of a double flip-flop 40 and 2 AND circuits 42 , each with 2 inputs, for each sub-circuit.

Das Steuerwerk 9, welches in Fig. 7 dargestellt ist, besteht aus der Schaltung 10 und den Impuls-Zählern 11 und 12a und der Zusatz-Schaltung 13 und 5 Und-Schaltungen 14 bis 18 mit je 2 Eingängen und den Negier-Schaltungen 19 bis 21 und der Oder-Schaltung 22 mit 3 Eingängen und 2 Oder- Schaltungen 23 mit je 2 Eingängen und den Oder-Schaltungen 24 und 25 mit je 2 Eingängen und der Oder-Schaltung 30 mit 8 Eingängen und den zugehörigen Leitungen. Die Zusatz- Schaltung 13 besteht aus dem Flip-Flop 26 und 4 Und-Schaltungen 27 mit je 2 Eingängen und 2 Negier-Schaltungen 28 und der Oder-Schaltung 29 mit 2 Eingängen. Die Schaltung 10 besteht aus dem Impuls-Zähler 31 (Fig. 11) und dem in Fig. 12 spiegelbildlich dargestellten Impuls-Zähler 32 und der Oder-Schaltung 33 und der Und-Schaltung 34 und den zugehörigen Leitungen. Der Impuls-Zähler 11 ist in Fig. 9 dargestellt und der Impuls-Zähler 12a in Fig. 10. The control unit 9 , which is shown in Fig. 7, consists of the circuit 10 and the pulse counters 11 and 12 a and the additional circuit 13 and 5 AND circuits 14 to 18 , each with 2 inputs and the negating circuits 19th to 21 and the OR circuit 22 with 3 inputs and 2 OR circuits 23 with 2 inputs each and the OR circuits 24 and 25 with 2 inputs each and the OR circuit 30 with 8 inputs and the associated lines. The additional circuit 13 consists of the flip-flop 26 and 4 AND circuits 27 each with 2 inputs and 2 negation circuits 28 and the OR circuit 29 with 2 inputs. The circuit 10 consists of the pulse counter 31 ( FIG. 11) and the pulse counter 32 shown in mirror image in FIG. 12 and the OR circuit 33 and the AND circuit 34 and the associated lines. The pulse counter 11 is shown in FIG. 9 and the pulse counter 12 a in FIG. 10.

Der Impuls-Zähler 11 (Fig. 9) besteht aus 4 einfachen Flip-Flops 1 bis 4 und 4 Oder-Schaltungen 5 mit je 2 Eingängen und 3 Und-Schaltungen 6 mit je 2 Eingängen und 3 Und-Schaltungen 7 mit je 2 Eingängen und der Oder-Schaltung 8 mit 2 Eingängen und der Negier-Schaltung 9 und der Und- Schaltung 10 und 4 Und-Schaltungen 11 mit je 2 Eingängen und dem einfachen Flip-Flop 12 und den Negier-Schaltungen 13 und 14. Der Impuls-Eingang hat die Bezeichnung a. Die Ausgänge sind mit den Ziffern 1 bis 4 gekennzeichnet. Der Rückstell-Eingang hat die Bezeichnung r.The pulse counter 11 ( Fig. 9) consists of 4 simple flip-flops 1 to 4 and 4 OR circuits 5 with 2 inputs each and 3 AND circuits 6 with 2 inputs each and 3 AND circuits 7 with 2 inputs each and the OR circuit 8 with 2 inputs and the negation circuit 9 and the AND circuit 10 and 4 AND circuits 11 with 2 inputs each and the simple flip-flop 12 and the negation circuits 13 and 14 . The pulse input has the designation a. The outputs are marked with the numbers 1 to 4 . The reset input has the designation r.

Der Impuls-Zähler 12a (Fig. 10) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 8 Und-Schaltungen 9 mit je 2 Eingängen und 8 Oder-Schaltungen 10 mit je 2 Eingängen und 8 Und-Schaltungen 11 mit je 2 Eingängen und der Oder-Schaltung 12 mit 4 Eingängen und 4 Und-Schaltungen 13 mit je 2 Eingängen und 3 Negier-Schaltungen 14 und dem einfachen Flip-Flop 15. Der Impuls-Eingang hat die Bezeichnung a. Der Ausgang für den achten Zähl-Impuls hat die Bezeichnung c. Der Rückstell-Eingang hat die Bezeichnung r.The pulse counter 12 a ( FIG. 10) consists of 8 simple flip-flops 1 to 8 and 8 AND circuits 9 with 2 inputs each and 8 OR circuits 10 with 2 inputs each and 8 AND circuits 11 with 2 each Inputs and the OR circuit 12 with 4 inputs and 4 AND circuits 13 , each with 2 inputs and 3 negation circuits 14 and the simple flip-flop 15 . The pulse input has the designation a. The output for the eighth counting pulse has the designation c. The reset input has the designation r.

Der Impuls-Zähler 31 (Fig. 11) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 7 Und-Schaltungen 9 mit je 2 Eingängen und 4 Und-Schaltungen 10 mit je 2 Eingängen und der Oder-Schaltung 11 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen und 2 Negier-Schaltungen 14. Der Impuls-Eingang hat die Bezeichnung a. Die Ausgänge sind mit den Ziffern 1 bis 8 gekennzeichnet. Der Rückstell-Eingang hat die Bezeichnung r.The pulse counter 31 ( Fig. 11) consists of 8 simple flip-flops 1 to 8 and 7 AND circuits 9 with 2 inputs each and 4 AND circuits 10 with 2 inputs each and the OR circuit 11 with 4 inputs and the further simple flip-flop 12 and 4 AND circuits 13 , each with 2 inputs and 2 negation circuits 14 . The pulse input has the designation a. The outputs are marked with the numbers 1 to 8 . The reset input has the designation r.

Der Impuls-Zähler 32 (Fig. 12) ist spiegelbildlich dargestellt und außerdem verkürzt dargestellt und besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 12 mit je 2 Eingängen und 9 Und-Schaltungen 14 mit je 2 Eingängen und der Oder-Schaltung 15 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18. Der Impuls- Eingang hat die Bezeichnung a. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet. Der Rückstell-Eingang hat die Bezeichnung r.The pulse counter 32 ( Fig. 12) is shown in mirror image and also shown abbreviated and consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 12 with 2 inputs each and 9 AND circuits 14 with 2 inputs each and OR circuit 15 with 4 inputs and the further simple flip-flop 16 and 4 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 . The pulse input has the designation a. The outputs are marked with the numbers 1 to 9 . The reset input has the designation r.

Bei der Multiplizierschaltung Type B werden die Ziffern des Multiplikanden und des Multiplikators über ein entsprechendes Leitungsnetz in die Stellen-Multiplizierschaltung 1 eingegeben und somit über Tor-Schaltungen der Schaltung 1 zugeführt.In the multiplier circuit Type B the digits of the multiplicand and the multiplier via a corresponding line network in job-multiplying circuit 1 are inputted, and thus supplied through gate circuits of the circuit. 1

Das entsprechende Steuerwerk 9b ist in Fig. 15 dargestellt. Die entsprechende Schaltung 12b ist in Fig. 17 dargestellt.The corresponding control unit 9 b is shown in Fig. 15. The corresponding circuit 12 b is shown in Fig. 17.

Bei diesem Steuerwerk 9b hat der Impuls-Zähler 12b und die Zusatz-Schaltung der Schaltung 10 je 8 Ausgänge, welche mit den Ziffern 1 bis 8 gekennzeichnet sind. Der Ausgang A1 steuert die Tor-Schaltung an, welche die erste Ziffer des Multiplikanden in die Schaltung 1 einblendet. Der Ausgang A4 steuert die Tor-Schaltung an, welche die vierte Ziffer des Multiplikanden in die Schaltung 1 einblendet. Der Ausgang B1 steuert die Tor-Schaltung an, welche die erste Ziffer des Multiplikators in die Schaltung 1 einblendet. Der Ausgang B4 steuert die Tor-Schaltung an, welche die vierte Ziffer des Multiplikators in die Schaltung 1 einblendet. Die Ziffern des Multiplikanden können links in die Schaltung 1 eingeblendet werden; in diesem Fall werden die Ziffern des Multiplikators rechts in die Schaltung 1 eingeblendet. Bei der Ausführung 2 werden die Ziffern des Multiplikanden rechts in die Schaltung 1 eingeblendet und die Ziffern des Multiplikators links in die Schaltung 1 eingeblendet. Hierbei sind somit 2 × 8 vier-fache Tor-Schaltungen erforderlich, welche von den Ausgängen A und B angesteuert werden. In this control unit 9 b, the pulse counter 12 b and the additional circuit of the circuit 10 each have 8 outputs, which are identified by the numbers 1 to 8 . Output A 1 controls the gate circuit, which fades in the first digit of the multiplicand in circuit 1 . Output A 4 controls the gate circuit, which fades in the fourth digit of the multiplicand in circuit 1 . The output B 1 controls the gate circuit, which fades the first digit of the multiplier into the circuit 1 . Output B 4 controls the gate circuit, which fades in the fourth digit of the multiplier in circuit 1 . The digits of the multiplicand can be faded into circuit 1 on the left; in this case the numbers of the multiplier are shown on the right in circuit 1 . In version 2, the numbers of the multiplicand are shown on the right in circuit 1 and the numbers of the multiplier on the left in circuit 1 . This means that 2 × 8 four-fold gate circuits are required, which are controlled by outputs A and B.

Die Wirkungsweise dieser Multiplizierschaltung Type A ergibt sich wie folgt: Der Multiplikand ist 5211-codiert im nicht dargestellten rück-gekoppelten Schieberegister A gespeichert und der Multiplikator auch 5211-codiert im Schieberegister B gespeichert, das nicht rück-gekoppelt ist und auch nicht dargestellt ist. Sofern die Zahl 357 als Multiplikand verarbeitet wird und die Zahl 236 als Multiplikator verarbeitet wird, wird zunächst der Impuls-Zähler 31 der Schaltung 10 mit 3 H-Impulsen angesteuert und dieser damit auf 3 gesetzt. Die Multiplikation wird damit eingeleitet, daß der Start-Eingang S mit einem H-Impuls angesteuert wird. Hierbei wird zunächst der spiegelbildlich dargestellte Impuls-Zähler 32 der Schaltung 10 auf 1 gesetzt, womit die Oder-Schaltung 30 an ihrem Ausgang H-Potential hat und damit die Und-Schaltung 16 normal vor-angesteuert ist. Zunächst wird hierbei die Produktzahl 42=6 × 7 verarbeitet, indem die Zahl 42 in die Schaltungen 2 und 3 zur Zahl 00 addiert wird und dann in das Schieberegister 5b eingegeben wird und dann im Schieberegister 5b um 1 bit nach rechts verschoben wird. Hierbei ist die Tor-Schaltung 52 vor-angesteuert und wird die Ziffer 2 in das Schieberegister 5b eingetaktet, weil bei jedem ersten Zyklus des Impuls-Zählers 11 diese Ziffer-Abzweigung erforderlich ist. Beim zweiten Zyklus des Impuls-Zählers 11 wird die Produktzahl 30=6 × 5 verarbeitet, indem zunächst die Zahl 30 nur Zahl 4 addiert wird und dann die Zahl 34 in das Schieberegister 5b eingegeben wird und dann der Inhalt des Schieberegisters 5b wieder um 1 bit nach rechts verschoben wird. Das nächste Ziffern-Produkt 18=6 × 3 wird auf dieselbe Weise verarbeitet. Dann wird der Impuls-Zähler 11 mit 5 leeren Zyklen durchgesteuert, weil als Multiplikandenziffer 5mal die Zahl 0 zur Verarbeitung kommt. Beim achten Zyklus des Impuls-Zählers 11 hat die Schaltung 12a an ihrem Ausgang H- Potential, womit vom dritten Ausgang des Impuls-Zählers 11 eine zusätzliche Verschiebung des Inhalts des Schieberegisters 5b angesteuert wird und vom vierten Ausgang des Impuls-Zählers 11 über die Und-Schaltung 27 der Impuls- Zähler 12a auf 1 rückgesetzt wird und der Impuls-Zähler 32 auf 2 gesetzt wird und beide Eingangs-Schieberegister A und B mit einem Verschiebe-Takt angesteuert werden. Damit ist der zweite Haupt-Zyklus eingeleitet, der genau so abläuft, wie der erste Haupt-Zyklus und somit auch aus 8 Zyklen des Impuls-Zählers 11 besteht. Auch der dritte Haupt-Zyklus verläuft auf dieselbe Weise, weil auch beim dritten und letzten Haupt-Zyklus 5 Leer-Zyklen der Schaltung 11 ablaufen. Am Ende des dritten Haupt-Zyklus wird der letzte Zusatz- Verschiebe-Takt durchgesteuert, der auch den Inhalt des Schieberegisters 5b zusätzlich um 1 bit nach rechts verschiebt. Vom vierten Ausgang des Impuls-Zählers 11 wird dann der Impuls-Zähler 32 der Schaltung 10 auf 4 gesetzt, womit die Oder-Schaltung 30 an ihrem Ausgang L-Potential hat und damit die Und-Schaltung 16 nicht mehr vor-angesteuert ist. Damit ist andererseits die Und-Schaltung 18 vorangesteuert, womit der Endlauf beginnt, weil nun die Negierschaltung 20 an ihrem Ausgang H-Potential hat. Dieser Endlauf ist nach 5 Takten zu Ende, weil mit dem fünften Endlauf-Takt der Impuls-Zähler 32 den Zählerstand 9 erreicht und beim nächsten Takt keinen Ausgangs-Impuls mehr abgibt. Diese 5 Endlauf-Takte steuern die Rechts-Verschiebung der Inhalte der Schieberegister 5b und 5a an, wobei der Eingang n der Tor-Schaltung 50 mit H-Potential angesteuert wird. Damit befindet sich der Stellenwert 10° der Ergebniszahl im Stellenwert-Bereich 10° des Schieberegisters 5a und steht somit die Größe der Ergebniszahl auch dann fest, wenn diese im Anfang-Bereich nur Nullen aufweist. Der Eingang T des Steuerwerks (9 oder 9b) ist der Takt- Eingang. Der Eingang R ist der Gesamt-Rückstell-Eingang. Der Eingang S ist der Start-Eingang, der zu Beginn ganz kurz mit H-Potential angesteuert wird, damit die Multiplikation anläuft. The operation of this type A multiplier circuit is as follows: the multiplicand is stored in a 5211-coded manner in the feedback register A, not shown, and the multiplier is also stored in 5211 code, in the shift register B, which is not coupled back and is also not shown. If the number 357 is processed as a multiplicand and the number 236 is processed as a multiplier, the pulse counter 31 of the circuit 10 is first activated with 3 H pulses and is thus set to 3. The multiplication is initiated by triggering the start input S with an H pulse. First of all, the mirror counter 32 of the circuit 10 shown in mirror image is set to 1, which means that the OR circuit 30 has H potential at its output and the AND circuit 16 is thus normally pre-activated. First, the product number 42 = 6 × 7 is processed by adding the number 42 in the circuits 2 and 3 to the number 00 and then entering it in the shift register 5 b and then shifting it 1 bit to the right in the shift register 5 b. Here, the gate circuit 52 is pre-activated and the number 2 is clocked into the shift register 5 b, because this number branch is required for every first cycle of the pulse counter 11 . In the second cycle of the pulse counter 11 , the product number 30 = 6 × 5 is processed by first adding the number 30 only to the number 4 and then entering the number 34 in the shift register 5 b and then the content of the shift register 5 b again 1 bit to the right. The next digit product 18 = 6 × 3 is processed in the same way. Then the pulse counter 11 is controlled with 5 empty cycles because the number 0 is processed as the multiplicand number 5 times. In the eighth cycle of the pulse counter 11, the circuit 12 a at its output H- potential, thus an additional shift of the contents of the shift register 5 is driven b from the third output of the pulse counter 11 and the fourth output of the pulse counter 11 via the AND circuit 27 of the pulse counter 12 a is reset to 1 and the pulse counter 32 is set to 2 and both input shift registers A and B are driven with a shift clock. The second main cycle is thus initiated, which runs exactly as the first main cycle and thus also consists of 8 cycles of the pulse counter 11 . The third main cycle also proceeds in the same way, because 5 empty cycles of the circuit 11 also occur in the third and last main cycle. At the end of the third main cycle, the last additional shift clock is controlled, which also shifts the content of shift register 5 b to the right by 1 bit. From the fourth output of the pulse counter 11 , the pulse counter 32 of the circuit 10 is then set to 4, which means that the OR circuit 30 has L potential at its output and the AND circuit 16 is therefore no longer pre-activated. On the other hand, the AND circuit 18 is thus precontrolled, with which the end run begins because the negation circuit 20 now has H potential at its output. This end run ends after 5 cycles because the pulse counter 32 reaches the counter reading 9 with the fifth end run cycle and no longer outputs an output pulse on the next cycle. These 5 end cycle clocks control the right shifting of the contents of the shift registers 5 b and 5 a, the input n of the gate circuit 50 being driven with H potential. The position value 10 ° of the result number is thus in the position value area 10 ° of the shift register 5 a and the size of the result number is thus also fixed if it has only zeros in the beginning area. The input T of the control unit ( 9 or 9 b) is the clock input. The R input is the total reset input. Input S is the start input, which is briefly activated at the beginning with H potential so that the multiplication starts.

Die Multiplikation 357 × 236 = 84 252 ergibt sich wie folgt:The multiplication 357 × 236 = 84 252 results as follows:

Vom Ausgang a des Steuerwerks 9 wird das Multiplikanden- Schieberegister A Takt-angesteuert.The multiplicand shift register A is clock-controlled from the output a of the control unit 9 .

Vom Ausgang b des Steuerwerks 9 wird das Multiplikator- Schieberegister B Takt-angesteuert.The multiplier shift register B is clock-controlled from the output b of the control unit 9 .

Vom Ausgang c des Steuerwerks 9 wird die Quer-Eingabe in das Schieberegister 5b angesteuert.From the output c of the control unit 9 , the cross input into the shift register 5 b is controlled.

Vom Ausgang h des Steuerwerks 9 wird das Schieberegister 5b Takt-angesteuert (Rechts-Verschiebung).From the output h of the control unit 9 , the shift register 5 b is clock-controlled (shift to the right).

Vom Ausgang e des Steuerwerks 9 wird das Schieberegister 5a Takt-angesteuert (Rechts-Verschiebung).From the output e of the control unit 9 , the shift register 5 a is clock-controlled (right shift).

Vom Ausgang n des Steuerwerks 9 wird der Eingang n der Tor- Schaltung 50 angesteuert.The input n of the gate circuit 50 is controlled from the output n of the control unit 9 .

Die linken vier Eingänge der Schaltung 1 sind die Multiplikanden- Eingänge.The left four inputs of circuit 1 are the multiplicand inputs.

Die rechten vier Eingänge der Schaltung 1 sind die Multiplikator- Eingänge.The right four inputs of circuit 1 are the multiplier inputs.

Diese Stellen-Multiplizierschaltung 1 kann auch mit vertauschter Ansteuerung betrieben werden.This digit multiplier circuit 1 can also be operated with reversed control.

Die Verschiebung des Inhalts des Schieberegisters 5b um 1 bit nach rechts erfolgt dadurch, daß die Leitungen v und s mit einem H-Impuls angesteuert werden.The content of the shift register 5 b is shifted by 1 bit to the right in that the lines v and s are driven with an H pulse.

Die Quer-Eingabe eines neuen Inhalts in das Schieberegister 5b erfolgt dadurch, daß die Leitungen w und s mit einem Takt-Impuls angesteuert werden.The cross-entry of a new content in the shift register 5 b takes place in that the lines w and s are driven with a clock pulse.

Die Verschiebung des Inhalts des Schieberegisters 5a um 1 bit nach rechts erfolgt dadurch, daß die Leitung k mit einem H-Impuls angesteuert wird.The content of the shift register 5 a is shifted by 1 bit to the right in that the line k is driven with an H pulse.

Claims

1. Electronic multiplier circuit, which is designed so that the digit part products are added individually to the total intermediate product number and in which the result shift register ( 5 b) has only one direction of movement, characterized in that this shift register ( 5 b) is a four-fold shift register or a five-fold shift register or a nine-fold shift register or a ten-fold shift register, which also has parallel inputs (cross inputs).

2. Electronic multiplier circuit according to claim 1, characterized in that the result shift register ( 5 b) is combined with an additional shift register ( 5 a) which has no parallel inputs (cross inputs).

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the result shift register ( 5 b) and the shift register ( 5 a) are only quadruple shift registers.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the control unit ( 9 ) has only a programmable counter circuit ( 10 ).

5. Electronic multiplier circuit according to claim 1 or according to claims 1 and 2 or according to claims 1 to 3 or according to claim 1 to 4, characterized in that that the input of the factor numbers by means of shift registers he follows.

6. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the input of the factor numbers takes place via gate circuits which are controlled by the associated control unit ( 9 b) .