DE3936932A1 - TRIGGER SIGNAL GENERATOR FOR OSCILLOSCOPE - Google Patents

TRIGGER SIGNAL GENERATOR FOR OSCILLOSCOPE

Info

Publication number
DE3936932A1
DE3936932A1 DE19893936932 DE3936932A DE3936932A1 DE 3936932 A1 DE3936932 A1 DE 3936932A1 DE 19893936932 DE19893936932 DE 19893936932 DE 3936932 A DE3936932 A DE 3936932A DE 3936932 A1 DE3936932 A1 DE 3936932A1
Authority
DE
Germany
Prior art keywords
input
value
trigger
signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19893936932
Other languages
German (de)
Inventor
John Macgibbon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thermo Electron Scientific Instruments LLC
Original Assignee
Nicolet Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nicolet Instrument Corp filed Critical Nicolet Instrument Corp
Publication of DE3936932A1 publication Critical patent/DE3936932A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/20—Cathode-ray oscilloscopes
    • G01R13/22—Circuits therefor
    • G01R13/32—Circuits for displaying non-recurrent functions such as transients; Circuits for triggering; Circuits for synchronisation; Circuits for time-base expansion

Abstract

A circuit is disclosed for providing a digital trigger generator for oscilloscopes and similar triggered instruments such as logic analyzers. The digital trigger circuit includes an analog-to-digital converter 104 and a digital comparator 106 to compare two digital values to determine triggering conditions. The desired triggering level is set in a digital register 108, connected to an input of the comparator, by use of a microprocessor 110. The microprocessor is programmed to instruct the trigger signal generator as to which two of the three output signal states (A>B,A=B,A<B) signalled by the comparator are to be used to initiate the triggering signal. The use of two digital comparators (206, 207) and two registers (208, 209) Figure 2 allows for the trigger level and the noise sensitivity to be independently set digitally. <IMAGE>

Description

Die Erfindung betrifft Triggersignalerzeuger für Oszil­ loskope.The invention relates to trigger signal generators for Oszil loskope.

Bekanntlich werden in analogen und digitalen Oszillos­ kopen zum Synchronisieren der Signaldarstellung mit ei­ nem sich wiederholenden externen Signal seit langem Triggergeneratoren benutzt. Das Triggersignal wird von dem Eingangsmeßsignal abgeleitet und startet die Zeit­ ablenkung für die Signaldarstellung auf dem Bildschirm. Mit dem Aufkommen digitaler Aufzeichnungsgeräte wie Transientenschreiber, Logikanalysatoren und digitalen Speicheroszilloskopen wurde das Triggersignal zu dem Bezugspunkt für das Ende oder den Beginn der Datenauf­ zeichnung. Die Benutzung des Triggersignals als Stop­ signal gestattet die Aufzeichnung und Wiedergabe von Da­ ten, die unmittelbar vor dem Eintreten des Triggerereig­ nisses vorhanden waren.As is well known, in analog and digital oscillos copy to synchronize the signal representation with ei a repetitive external signal for a long time Trigger generators used. The trigger signal is from derived from the input measurement signal and starts the time distraction for the display of signals on the screen. With the advent of digital recording devices like Transient recorders, logic analyzers and digital Storage oscilloscopes became the trigger signal Reference point for the end or the start of the data drawing. The use of the trigger signal as a stop signal allows the recording and playback of Da immediately before the trigger occurs nisses were present.

Die Erzeugung von Triggersignalen geschah für digitale Aufzeichnungsgeräte lange Zeit auf die gleiche Weise wie für analoge Oszilloskope. Gewöhnlich wird ein Analog­ signal aufbereitet und an den Eingang eines Analogver­ gleichers angelegt, der die Signalspannung mit einem vor­ gewählten analogen Spannungspegel vergleicht. Das Durch­ laufen dieses Schwellwertes des Analogvergleichers er­ zeugt am Ausgang des Vergleichers eine ansteigende oder abfallende Flanke, die als Triggersignal verwendet werden kann. Die Hysterese (Empfindlichkeit) des Vergleichers ist häufig einstellbar, um die Erzeugung fehlerhafter Trigger­ signale infolge Rauschens in dem Eingangsmeßsignal zu ver­ hindern. Die Hysterese wird durch Änderung der Rückkopp­ lung auf den Analogvergleicher erzielt. Dieses Verfahren zur Erzeugung eines Triggersignals erfordert eine sorg­ fältige Auslegung der Analogschaltung, um bei hohen Fre­ quenzen die gleiche Empfindlichkeit wie bei niedrigen Frequenzen zu erzielen. Einer der allgemeinen Auslegungs­ grundsätze besteht darin, in dem Triggersignalerzeuger einen einzigen Analogvergleicher vorzusehen, an den unter­ schiedliche Analogsignale als Eingangssignal angeschal­ tet werden. Die Verwendung nur eines Vergleichers ge­ schieht aus Kostengründen. Man kann aus einem beliebigen von mehreren Datenkanälen oder aus einem externen Trigger­ signal ein internes Triggersignal gewinnen. Das Aufbe­ reiten und Schalten von Signalen aus einer Anzahl von Signalquellen erfordert allerdings die Lösung des Pro­ blems der Anpassung des Offset und der Verstärkungsfak­ toren der unterschiedlichen Signalwege an den Vergleicher. Ein früher Versuch, einen digitalprogrammierbaren Trigger­ pegel zu erzeugen, bestand darin, das normalerweise zur Erzeugung des zweiten Eingangssignals des Triggersignal­ vergleichers benutzte, einfache Potentiometer durch ein digitales Register und einen D/A-Wandler zu ersetzen.The generation of trigger signals was done for digital Recording devices in the same way for a long time like for analog oscilloscopes. Usually an analog becomes processed signal and to the input of an analog ver the same applied that the signal voltage with a before compares the selected analog voltage level. The through run this threshold of the analog comparator  produces a rising or at the output of the comparator falling edge, which are used as trigger signal can. The hysteresis (sensitivity) of the comparator is often adjustable to generate faulty triggers signals due to noise in the input measurement signal prevent. The hysteresis is changed by changing the feedback achieved on the analog comparator. This method to generate a trigger signal requires a care Comprehensive interpretation of the analog circuit in order to at high fre the same sensitivity as at low To achieve frequencies. One of the general interpretations principles is in the trigger signal generator to provide a single analog comparator to the under different analog signals as an input signal be tested. The use of only one comparator happens for cost reasons. You can choose from any from multiple data channels or from an external trigger signal to receive an internal trigger signal. The Aufbe riding and switching signals from a number of However, signal sources require the solution of the Pro the adjustment of the offset and the gain factor gates of the different signal paths to the comparator. An early attempt at a digitally programmable trigger generating levels consisted of normally Generation of the second input signal of the trigger signal comparably used, simple potentiometer by a digital register and a D / A converter.

Der Erfindung liegt die Aufgabe zugrunde, einen Trigger­ signalerzeuger zu schaffen, der das Triggersignal voll­ ständig auf digitalem Wege erzeugt, abgesehen selbstver­ ständlich von dem analogen Eingangssignal, aus dem das Triggersignal abgeleitet werden soll.The invention has for its object a trigger to create signal generator full of the trigger signal constantly generated digitally, apart from self-ver of the analog input signal from which the Trigger signal is to be derived.

Eine erste Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben. A first solution to this problem is in claim 1 specified.  

Die Ansprüche 2 und 3 beziehen sich auf vorteilhafte Aus­ führungsformen dieser ersten Lösung.Claims 2 and 3 relate to advantageous forms of management of this first solution.

Eine zweite Lösung, die auf demselben Konzept wie die erste Lösung beruht gegenüber dieser jedoch den zusätz­ lichen Vorteil einer getrennten Einstellbarkeit des Triggerpegels und der Rauschempfindlichkeit hat, ist im Anspruch 4 angegeben.A second solution based on the same concept as that The first solution is based on the additional one Lichen advantage of a separate adjustability of the Trigger level and noise sensitivity is in Claim 4 specified.

Die Ansprüche 5 und 6 beziehen sich auf Weiterbildungen dieser zweiten Lösung.Claims 5 and 6 relate to further training this second solution.

In der Zeichnung ist ein Triggersignalerzeuger der hier vorgeschlagenen Art anhand von Ausführungsbeispielen dar­ gestellt. Es zeigt:In the drawing is a trigger signal generator here proposed type based on exemplary embodiments posed. It shows:

Fig. 1 ein vereinfachtes Blockschaltbild einer ersten Ausführungsform, Fig. 1 is a simplified block diagram of a first embodiment;

Fig. 2 ein vereinfachtes Blockschaltbild einer zweiten Ausführungsform und Fig. 2 is a simplified block diagram of a second embodiment and

Fig. 3 ein vereinfachtes Blockschaltbild einer mehrkanali­ gen Ausführungsform. Fig. 3 is a simplified block diagram of a multi-channel gene embodiment.

In dem Ausführungsbeispiel nach Fig. 1 wird das Eingangs­ signal, aus dem das Triggersignal abgeleitet werden soll, dem Eingang einer Signalformerschaltung 102 zugeführt, deren Ausgang mit dem Eingang eines A/D-Wandlers 104 ver­ bunden ist. Der digitale Datenstrom, den der A/D-Wandler 104 an seinem Ausgang liefert, wird dem ersten Eingang eines Digitalvergleichers 106 zugeführt. Der Ausgang ei­ nes digitalen Registers 108 ist mit dem zweiten Eingang des Digitalvergleichers 106 verbunden. Die in dem digi­ talen Register 108 gespeicherte Zahl kommt von einem Mikroprozessor 110, der so programmiert ist, daß er den von dem Benutzer gewählten und gegebenenfalls vor der jeweiligen Messung geänderten Triggerpegel in die ent­ sprechende Digitalzahl umsetzt. Der Ausgang des Digital­ vergleichers 106 ist mit dem eigentlichen Triggersignal­ generator 112 verbunden, der außerdem über einen weiteren Eingang ein Signal von dem Mikroprozessor 110 erhält.In the exemplary embodiment according to FIG. 1, the input signal from which the trigger signal is to be derived is fed to the input of a signal shaping circuit 102 , the output of which is connected to the input of an A / D converter 104 . The digital data stream which the A / D converter 104 supplies at its output is fed to the first input of a digital comparator 106 . The output of a digital register 108 is connected to the second input of the digital comparator 106 . The number stored in the digital register 108 comes from a microprocessor 110 which is programmed so that it converts the trigger level selected by the user and, if necessary, changed before the respective measurement into the corresponding digital number. The output of the digital comparator 106 is connected to the actual trigger signal generator 112 , which also receives a signal from the microprocessor 110 via a further input.

Die Schaltung arbeitet folgendermaßen: Zunächst wird das Eingangssignal zur Filterung und/oder zur Anpassung der Offsetspannung des Eingangssignals der Signalformerschal­ tung 102 zugeführt. Deren analoges Ausgangssignal wird dann durch den A/D-Wandler 104 digitalisiert. Der erzeug­ te Digitalwert wird in dem Digitalvergleicher 106 mit dem Digitalwert verglichen, auf den der Mikroprozessor 110 das Digitalregister 108 gesetzt hat. Der Digitalvergleicher 106 vermag entsprechend dem Ergebnis der an seinen beiden Eingängen anstehenden Digitalwerte drei Ausgangssignale zu liefern, nämlich "kleiner als", "größer als" oder "gleich". Der Triggersignalgenerator 112 erhält von dem Mikroprozessor 110 den Befehl, bei welchem der drei Er­ gebnisse er das tatsächliche Triggersignal liefern soll.The circuit operates as follows: First, the input signal for filtering and / or for adjusting the offset voltage of the input signal is supplied to the signal shaping circuit 102 . The analog output signal is then digitized by the A / D converter 104 . The generated digital value is compared in the digital comparator 106 with the digital value to which the microprocessor 110 has set the digital register 108 . The digital comparator 106 can deliver three output signals, namely "less than", "greater than" or "equal", in accordance with the result of the digital values present at its two inputs. The trigger signal generator 112 receives the command from the microprocessor 110 in which of the three results it is to deliver the actual trigger signal.

Der Triggergenerator 112 kann also so programmiert werden, daß er dann tätig wird, wenn das Eingangssignal von einem Wert "kleiner als" zu einem Wert "größer als" geht, je­ weils bezogen auf den an dem zweiten Eingang des Digital­ vergleichers 106 anstehenden Digitalwert, oder umgekehrt, abhängig davon, ob auf die ansteigende Flanke oder die abfallende Flanke getriggert werden soll. Wenn der Digi­ talvergleicher 106 hingegen nur zwei Signale entsprechend den zwei Zuständen "größer als" und "nicht größer als" liefern könnte, wäre ersichtlich die Triggerempfindlich­ keit an den Spannungswert des niederwertigsten Bits der in den Digitalvergleicher 106 verglichenen Digitalwerte gebunden. Daher kann die Empfindlichkeit, einschließlich der Rauschempfindlichkeit, durch Änderung der Anzahl an Bits vermindert werden, die der Digitalvergleicher 106 berücksichtigt.The trigger generator 112 can thus be programmed so that it becomes active when the input signal goes from a value "less than" to a value "greater than", in each case based on the digital value present at the second input of the digital comparator 106 , or vice versa, depending on whether you want to trigger on the rising edge or the falling edge. On the other hand, if the digital comparator 106 could only deliver two signals corresponding to the two states "greater than" and "not greater than", the trigger sensitivity would be apparent to the voltage value of the least significant bit of the digital values compared in the digital comparator 106 . Therefore, sensitivity, including noise sensitivity, can be reduced by changing the number of bits that digital comparator 106 takes into account.

Anders als Analogvergleicher können Digitalvergleicher jedoch drei Bedingungen unterscheiden. Die Ausgangsgröße des A/D-Wandlers 104 kann größer als, gleich wie oder kleiner als die in dem Digitalregister 108 gespeicherte Zahl sein. Wenn eine gültige Triggerbedingung dahin­ gehend neu definiert wird, daß sie erfüllt ist, wenn das Signal am ersten Eingang von einem Wert kleiner als das Signal am zweiten Eingang zu einem Wert größer als das Signal am zweiten Eingang wird (für Triggern auf die ansteigende Flanke), kann die Triggerrauschempfindlich­ keit um einen Faktor zwei vermindert werden. Wenn eine noch höhere Rauschtoleranz (geringere Empfindlichkeit) erforderlich ist, können das niederwertigste Bit oder die niederwertigeren Bits der verglichenen Digitalwerte durch Maskierung von dem Vergleich ausgeschlossen werden.Unlike analog comparators, digital comparators can distinguish three conditions. The output of the A / D converter 104 may be greater than, equal to, or less than the number stored in the digital register 108 . When a valid trigger condition is redefined to be satisfied when the signal at the first input changes from a value less than the signal at the second input to a value greater than the signal at the second input (for triggers on the rising edge) , the trigger noise sensitivity can be reduced by a factor of two. If an even higher noise tolerance (lower sensitivity) is required, the least significant bit or the least significant bits of the compared digital values can be excluded from the comparison by masking.

Das Verfahren der Änderung der Empfindlichkeit durch Maskieren der niederwertigeren Bits hat den Nachteil, daß die Auflösung des Triggerpegels begrenzt wird. Bei­ spielsweise wird in einem Vier-Bit-Digitalsystem, bei dem die Binärzahl 0110 der Triggerpegel ist, bei Fehlen der Maskierung irgendeines der vier Bits der Trigger er­ zeugt, wenn der Eingangswert von kleiner/gleich 6 auf größer als 6 geht. Wenn das niederwertigste Bit maskiert ist, haben die Digitalzahlen 0110 und 0111 den gleichen Wert. Daher kann an dem Übergang von "gleich 6" zu "größer als 6 (gleich 7)" kein Triggerpegel festge­ legt werden. Erforderlich ist, daß der Wert am ersten Eingang von weniger als oder gleich 6 auf größer als 7 geht. Dies vergrößert die Rauschtoleranz (vermindert die Empfindlichkeit) und vermindert die Auflösung um einen Faktor 2. Durch Maskieren der zwei am wenigsten signifi­ kanten Bits werden alle Werte von 4 bis 7 gleich dem Vergleicherwort 01XX, worin X entweder 0 oder 1 bezeich­ net. In diesem Fall vermindert sich die Empfindlichkeit um einen Faktor 4. Allgemein gesprochen kann die Empfind­ lichkeit um einen Faktor von 2 n vermindert werden, worin n die Anzahl maskierter Bits bedeutet. Zu beachten ist, daß die Empfindlichkeit ebenfalls um 2 n vermindert wird. The method of changing the sensitivity by masking the lower bits has the disadvantage that the resolution of the trigger level is limited. For example, in a four-bit digital system in which the binary number 0110 is the trigger level, in the absence of masking of any of the four bits, the trigger is generated when the input value goes from less than or equal to 6 to greater than 6. If the least significant bit is masked, the digital numbers 0110 and 0111 have the same value. Therefore, no trigger level can be set at the transition from "equal to 6" to "greater than 6 (equal to 7)". It is necessary that the value at the first input go from less than or equal to 6 to greater than 7. This increases the noise tolerance (reduces sensitivity) and reduces the resolution by a factor of 2. By masking the two least significant bits, all values from 4 to 7 become equal to the comparator word 01XX, where X denotes either 0 or 1. In this case, the sensitivity is reduced by a factor of 4. Generally speaking, the sensitivity can be reduced by a factor of 2 n , where n is the number of masked bits. It should be noted that the sensitivity is also reduced by 2 n .

Durch Einsatz eines zweiten Digitalvergleichers und eines zweiten Digitalregisters ist es möglich, die Empfindlichkeit ohne Verminderung der Auflösung zu ver­ ringern. Mit zwei Digitalvergleichern kann die Eingangs­ spannung digital mit einem ersten und einem zweiten Span­ nungspegel verglichen werden. Ein Triggersignal wird dann erzeugt, wenn das Signal zuerst den ersten Wert und anschließend den zweiten Wert durchläuft. Dies er­ möglicht die Wahl eines Triggerpegels und einer Empfind­ lichkeit jeweils mit einer Auflösung gleich dem nieder­ wertigsten (am wenigsten signifikanten) Bit. Mann kann auch zwei Digitalvergleicher und zwei Digitalregister verwenden um eine Empfindlichkeit zu haben, die keine Potenz von 2 ist. Bei Benutzung der zwei Vergleicher und der zwei Register ist es möglich, einen Triggerpegel mit einem bestimmten ersten Wert und eine Empfindlichkeit mit einem bestimmten zweiten Wert zu wählen, beide mit einer Auflösung gleich dem Wert des am wenigsten signifi­ kanten Digitalbits. Mit einem einzigen Vergleicher und einem einzigen Register ist dies nicht möglich.By using a second digital comparator and a second digital register, it is possible to Sensitivity without reducing the resolution wrestle. With two digital comparators, the input voltage digital with a first and a second span voltage levels are compared. A trigger signal is generated when the signal first reaches the first value and then iterates through the second value. This he enables the selection of a trigger level and a sensitivity each with a resolution equal to that most significant (least significant) bit. one can also two digital comparators and two digital registers use to have a sensitivity that does not Is power of 2. When using the two comparators and of the two registers it is possible to have a trigger level a certain first value and a sensitivity to choose with a certain second value, both with a resolution equal to the value of the least signifi edge digital bits. With a single comparator and this is not possible in a single register.

Fig. 2 zeigt ein Beispiel einer Ausführungsform mit zwei Vergleichern. Das Signal wird in einer Signal­ formerschaltung 202 verarbeitet und dann durch einen A/D- Wandler 204 in ein digitales Signal umgesetzt. Das Aus­ gangssignal des A/D-Wandlers 204 bildet das Eingangssignal für die jeweiligen ersten Eingänge von zwei Digitalver­ gleichern 206 und 207. Ein Mikroprozessor 210 liefert di­ gitale Zahlenwerte entsprechend den vom Benutzer ausge­ wählten Triggerparametern an digitale Register 208 und 209. Der Digitalvergleicher 206 erhält an seinem zweiten Eingang den Ausgangswert des Digitalregisters 208 und der Digitalvergleicher 207 erhält an seinem zweiten Eingang den Ausgangswert des Digitalregisters 209. Die Werte in den Digitalregistern 208 und 209 werden von dem Mikro­ prozessor 210 so gesetzt, daß zwischen ihnen der Digital­ wert des gewählten Triggerpegels liegt und der Unterschied gleich dem gewünschten Pegel an Rauschempfindlichkeit ist. Wenn das Signal am jeweiligen ersten Eingang der Digital­ vergleicher 206 und 207 sich von einem Wert, der kleiner ist als der Wert an dem zugehörigen zweiten Eingang, in einen Wert ändert, der gleich oder größer dem Wert an dem jeweiligen zweiten Eingang ist, liefert der betref­ fende Digitalvergleicher ein Signal an den Triggergenera­ tor 212. Der Triggergenerator 212 erzeugt ein Trigger­ signal, wenn er von einem der Digitalvergleicher ein Si­ gnal erhalten hat, nachdem er bereits ein entsprechendes Signal von dem anderen Digitalvergleicher erhalten hat. Für den Fall einer Triggerung auf ein positiv gehendes Signal und wenn der Wert in dem digitalen Register 208 größer als derjenige in dem digitalen Register 209 ist, wird der Triggergenerator 212 von dem Mikroprozessor 210 so gesteuert, daß er ein Triggersignal abgibt, wenn ein Signal "größer als" des Vergleichers 206 auf ein Signal "größer als" des Vergleichers 207 folgt. Eine Triggerung auf negativ gehende Signale wird erreicht, wenn die Bedingung lautet, daß als erstes von dem Digi­ talvergleicher 206 ein Signal "kleiner als" empfangen wird, gefolgt von einem Signal "kleiner als" von dem Vergleicher 207. Ein Datenempfangsspeicher 214 erhält, gesteuert von dem Mikroprozessor 210, Daten von dem A/D- Wandler 204. Der Datenempfangsspeicher 214 zeichnet einen kontinuierlichen Datenstrom auf, der auf ein Triggersi­ gnal hin dargestellt werden kann. Eine solche getriggerte Datenstromaufzeichnung wird zur Untersuchung von Daten benutzt, die während der Zeit unmittelbar vor dem Trig­ gerereignis präsent waren. Fig. 2 shows an example of an embodiment with two comparators. The signal is processed in a signal shaping circuit 202 and then converted into a digital signal by an A / D converter 204 . The output signal from the A / D converter 204 forms the input signal for the respective first inputs of two digital comparators 206 and 207 . A microprocessor 210 supplies digital numerical values corresponding to the trigger parameters selected by the user to digital registers 208 and 209 . The digital comparator 206 receives the output value of the digital register 208 at its second input and the digital comparator 207 receives the output value of the digital register 209 at its second input. The values in the digital registers 208 and 209 are set by the microprocessor 210 so that the digital value of the selected trigger level lies between them and the difference is equal to the desired level of noise sensitivity. If the signal at the respective first input of the digital comparators 206 and 207 changes from a value which is less than the value at the associated second input to a value which is equal to or greater than the value at the respective second input, the relevant digital comparators send a signal to the trigger generator 212 . The trigger generator 212 generates a trigger signal if it has received a signal from one of the digital comparators after it has already received a corresponding signal from the other digital comparator. In the event of a trigger on a positive going signal and if the value in the digital register 208 is greater than that in the digital register 209 , the trigger generator 212 is controlled by the microprocessor 210 so that it outputs a trigger signal when a signal " greater than "comparator 206 follows a signal" greater than "comparator 207 . Triggering on negative going signals is achieved when the condition is that first a signal "less than" is received by the digital comparator 206 , followed by a signal "less than" by the comparator 207 . A data receive memory 214 receives data from the A / D converter 204 , controlled by the microprocessor 210 . The data reception memory 214 records a continuous data stream that can be displayed in response to a trigger signal. Such triggered data stream recording is used to examine data that was present during the time immediately prior to the trigger event.

Der vorliegende Vorschlag kann sehr einfach bei einem vielkanaligen Oszilloskop verwirklicht werden. Jeder Datenempfangskanal 301-304 in Fig. 3 umfaßt eine Trigger­ signalerzeugungsschaltung gleich oder ähnlich wie in den Fig. 1 oder 2 dargestellt und erzeugt ein Triggersig­ nal auf der Basis des an den einzelnen Kanal angelegten Analogsignals. Das Vorzeichen und der Triggerpegel werden für jeden Kanal einzeln gesteuert. Ein optionaler externer Triggergenerator 306 wird in der üblichen Weise benutzt. The present proposal can be implemented very easily with a multi-channel oscilloscope. Each data receiving channel 301-304 in Fig. 3 includes a trigger signal generating circuit the same or similar to that shown in Fig. 1 or 2 and generates a trigger signal based on the analog signal applied to the individual channel. The sign and the trigger level are controlled individually for each channel. An optional external trigger generator 306 is used in the usual manner.

Dies ermöglicht eine Systemsynchronisation unabhängig von der Digitalisierungsrate der Analog/Digital-Umsetzung. Ein Haupttriggergenerator 307 ist mit digitalen Multi­ plexern zur Erzeugung des Systemtriggersignal versehen. Dieser Schaltungsblock kann auch in der Weise programmier­ bar ausgebildet sein, daß er das Triggersignal bei bestimmten logischen Kombinationen von Triggerbedingungen erzeugt. Als weitere Möglichkeit kann jeder Kanal seinen eigenen Kanaltrigger zur Steuerung des Datenempfangs für diesen oder für irgendeinen anderen Kanal des Systems verwenden. Der Signalformgebungsteil vereinfacht sich durch das Vorhandensein der Digitalvergleicher. Normaler­ weise wird eine Pufferschaltung benötigt, um den A/D- Wandler von den analogen Triggervergleichern elektrisch zu trennen. Häufig war diese Pufferschaltung erforderlich um das Analogsignal zu einem körperlich getrennten Teil des Systems zu übertragen. Mit Triggervergleichern in jedem Kanal ergibt sich die Möglichkeit, jeden Kanal unabhängig von dem Gesamtsystem zu betreiben.This enables system synchronization regardless of the digitization rate of the analog / digital conversion. A main trigger generator 307 is provided with digital multiplexers for generating the system trigger signal. This circuit block can also be designed in such a way that it generates the trigger signal with certain logical combinations of trigger conditions. As another option, each channel can use its own channel trigger to control data reception for that or any other channel in the system. The signal shaping part is simplified by the presence of the digital comparator. A buffer circuit is normally required to electrically separate the A / D converter from the analog trigger comparators. This buffer circuit was often required to transmit the analog signal to a physically separate part of the system. With trigger comparators in each channel, it is possible to operate each channel independently of the overall system.

Claims (6)

1. Triggersignalerzeuger für Oszilloskope, gekennzeichnet durch
  • - einen A/D-Wandler (104), an dessen Eingang das Analogsignal, aus dem das Triggersignal erzeugt werden soll, anliegt und dessen Ausgang ein Digitalsignal mit einem Wert entsprechend dem Wert des Eingangssignals liefert,
  • - ein erstes Register (108) zur Speicherung eines dem Wert des gewünschten Triggerpegels entsprechenden Digitalsignals,
  • - einen Vergleicher (106), dessen erster Eingang mit dem Ausgang des A/D-Wandlers (104) verbunden ist, dessen zweiter Eingang mit dem Ausgang des ersten Registers (108) ver­ bunden ist und dessen Ausgang einen ersten Zustand hat, wenn der Wert an seinem ersten Eingang kleiner als der Wert an seinem zweiten Eingang ist, und einen zweiten Zustand hat, wenn der Wert an seinem ersten Eingang gleich dem Wert an seinem zweiten Eingang ist sowie einen dritten Zustand hat, wenn der Wert an seinem ersten Eingang größer als der Wert an seinem zweiten Eingang ist,
  • - ein Triggergenerator (112), dessen Eingang mit dem Ausgang des Vergleichers (106) ver­ bunden ist und der ein Triggersignal lie­ fert, wenn sich das Signal an seinem Eingang von einem ersten vorgegebenen Wert in einen zweiten vorgegebenen Wert ändert, wobei der erste und der zweite vorgegebene Wert aus einer Wertegruppe ausgewählt sind, die den ersten Zustand, den zweiten Zustand und den dritten Zustand umfaßt.
1. trigger signal generator for oscilloscopes, characterized by
  • an A / D converter ( 104 ) at the input of which the analog signal from which the trigger signal is to be generated is present and the output of which supplies a digital signal with a value corresponding to the value of the input signal,
  • a first register ( 108 ) for storing a digital signal corresponding to the value of the desired trigger level,
  • - A comparator ( 106 ), the first input of which is connected to the output of the A / D converter ( 104 ), the second input of which is connected to the output of the first register ( 108 ) and whose output has a first state if the Value at its first input is less than the value at its second input and has a second state if the value at its first input is equal to the value at its second input and a third state when the value at its first input is greater than the value is at its second input,
  • - A trigger generator ( 112 ), the input of which is connected to the output of the comparator ( 106 ) and which delivers a trigger signal when the signal at its input changes from a first predetermined value to a second predetermined value, the first and the second predetermined value is selected from a value group that includes the first state, the second state and the third state.
2. Triggersignalerzeuger nach Anspruch 1, dadurch gekennzeichnet, daß der erste vorgegebene Wert der erste Zustand und der zweite vorgegebene Wert der zweite Zustand ist.2. trigger signal generator according to claim 1, characterized in that the first predetermined Value the first state and the second predetermined Value is the second state. 3. Triggersignalerzeuger nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Vergleicher (106) eine Anzahl von Bits vergleicht, die kleiner als die Anzahl der Bits an seinem ersten Eingang ist und daß die nicht verglichenen Bits niederwertiger als die verglichenen Bits sind.3. trigger signal generator according to claim 1 or 2, characterized in that the comparator ( 106 ) compares a number of bits which is smaller than the number of bits at its first input and that the non-compared bits are lower than the compared bits. 4. Triggersignalerzeuger für Oszilloskope, gekennzeichnet durch
  • - einen A/D-Wandler (204), an dessen Eingang das Analogsignal, aus dem das Triggersignal erzeugt werden soll, anliegt, und dessen Ausgang ein Digitalsignal mit einem Wert entsprechend dem Wert des Eingangssignals liefert,
  • - ein erstes Register (208) zur Speicherung einer ersten Binärzahl und ein zweites Register (209) zur Speicherung einer zweiten Binärzahl, wobei die erste und die zweite Binärzahl von dem gewünschten Triggerpegel und der gewünschten Empfindlichkeit abhängen,
  • - einen ersten Vergleicher (206), dessen erster Eingang mit dem Ausgang des A/D-Wandlers (204) verbunden ist, dessen zweiter Eingang mit dem Ausgang des ersten Registers (208) verbunden ist und dessen Ausgang einen ersten Zustand hat, wenn der Wert an seinem ersten Eingang kleiner als der Wert an seinem zweiten Eingang ist, und anderenfalls einen zweiten Zustand hat,
  • - einen zweiten Vergleicher (207), dessen erster Eingang mit dem Ausgang des A/D-Wandlers (204) verbunden ist, dessen zweiter Eingang mit dem Ausgang des zweiten Registers (209) verbunden ist und dessen Ausgang einen dritten Zustand hat, wenn der Wert an seinem ersten Eingang kleiner als der Wert an seinem zweiten Eingang ist, und einen vierten Zustand hat, wenn der Wert an seinem ersten Eingang größer als oder gleich dem Wert an seinem zweiten Eingang ist,
  • - einen Triggergenerator (212) mit zwei Eingängen, dessen erster Eingang mit dem Ausgang des ersten Vergleichers (206) und dessen zweiter Eingang mit dem Ausgang des zweiten Ver­ gleichers (207) verbunden ist und der ein Triggersignal liefert, wenn sich das Signal an seinem zweiten Eingang von einem dritten vorgewählten Wert in einen vierten vorgewähl­ ten Wert ändert, nachdem sich das Signal an seinem ersten Eingang von einem ersten vorge­ wählten Wert in einen zweiten vorgewählten Wert geändert hat.
4. trigger signal generator for oscilloscopes, characterized by
  • an A / D converter ( 204 ), at the input of which the analog signal from which the trigger signal is to be generated is present, and the output of which supplies a digital signal with a value corresponding to the value of the input signal,
  • a first register ( 208 ) for storing a first binary number and a second register ( 209 ) for storing a second binary number, the first and the second binary number depending on the desired trigger level and the desired sensitivity,
  • - A first comparator ( 206 ), the first input of which is connected to the output of the A / D converter ( 204 ), the second input of which is connected to the output of the first register ( 208 ) and the output of which has a first state if the Value at its first input is less than the value at its second input, and otherwise has a second state,
  • - A second comparator ( 207 ), the first input of which is connected to the output of the A / D converter ( 204 ), the second input of which is connected to the output of the second register ( 209 ) and the output of which has a third state if the Value at its first input is less than the value at its second input, and has a fourth state if the value at its first input is greater than or equal to the value at its second input,
  • - A trigger generator ( 212 ) with two inputs, the first input of which is connected to the output of the first comparator ( 206 ) and the second input of which is connected to the output of the second comparator ( 207 ) and which supplies a trigger signal when the signal is at its second input changes from a third preselected value to a fourth preselected value after the signal at its first input has changed from a first preselected value to a second preselected value.
5. Triggersignalerzeuger nach Anspruch 4, dadurch ge­ kennzeichnet, daß der erste vorgewählte Wert der erste Zustand, der zweite vorgewählte Wert der zweite Zustand, der dritte vorgewählte Wert der dritte Zustand und der vierte vorgewählte Wert der vierte Zustand ist.5. trigger signal generator according to claim 4, characterized ge indicates that the first selected value is the first state, the second preselected value the  second state, the third preselected value of the third state and the fourth preselected value the fourth state is. 6. Triggersignalerzeuger nach Anspruch 4 oder 5, gekennzeichnet durch einen Datenempfangsspeicher (214), der kontinuierlich Daten von dem A/D-Wandler (204) erhält, so daß diese Daten nach Erzeugung eines Triggersignals verfügbar sind.6. trigger signal generator according to claim 4 or 5, characterized by a data reception memory ( 214 ) which continuously receives data from the A / D converter ( 204 ), so that this data is available after generation of a trigger signal.
DE19893936932 1988-11-07 1989-11-06 TRIGGER SIGNAL GENERATOR FOR OSCILLOSCOPE Ceased DE3936932A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26799188A 1988-11-07 1988-11-07

Publications (1)

Publication Number Publication Date
DE3936932A1 true DE3936932A1 (en) 1990-05-10

Family

ID=23021000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893936932 Ceased DE3936932A1 (en) 1988-11-07 1989-11-06 TRIGGER SIGNAL GENERATOR FOR OSCILLOSCOPE

Country Status (2)

Country Link
DE (1) DE3936932A1 (en)
GB (1) GB2224869A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334264A1 (en) * 1993-03-02 1994-09-08 Hewlett Packard Co Bit-error trigger
WO2007012376A1 (en) * 2005-07-28 2007-02-01 Rohde & Schwarz Gmbh & Co. Kg Method and system for digitally triggering signals on the base of two triggering events separated by a time interval
US7860674B2 (en) 2005-07-27 2010-12-28 Rohde & Schwarz Gmbh & Co. Kg Method and system for secure digital triggering for an oscilloscope
DE102010046098A1 (en) * 2010-06-23 2011-12-29 Rohde & Schwarz Gmbh & Co. Kg Measuring device with a trigger unit
DE102009009171B4 (en) 2008-02-29 2019-09-05 Infineon Technologies Ag Apparatus and method for providing a trigger

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227349B2 (en) * 2002-02-11 2007-06-05 Tektronix, Inc. Method and apparatus for the digital and analog triggering of a signal analysis device
US7352167B2 (en) * 2006-03-24 2008-04-01 Tektronix, Inc. Digital trigger
US7610178B2 (en) 2006-08-02 2009-10-27 Tektronix, Inc. Noise reduction filter for trigger circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215515A1 (en) * 1985-09-04 1987-03-25 Bakker Electronics Dongen B.V. Wave form analyser, especially transient recorder
DE3415004C2 (en) * 1983-04-21 1987-09-17 Tektronix, Inc., Beaverton, Oreg., Us

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3415004C2 (en) * 1983-04-21 1987-09-17 Tektronix, Inc., Beaverton, Oreg., Us
EP0215515A1 (en) * 1985-09-04 1987-03-25 Bakker Electronics Dongen B.V. Wave form analyser, especially transient recorder

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334264A1 (en) * 1993-03-02 1994-09-08 Hewlett Packard Co Bit-error trigger
US7860674B2 (en) 2005-07-27 2010-12-28 Rohde & Schwarz Gmbh & Co. Kg Method and system for secure digital triggering for an oscilloscope
WO2007012376A1 (en) * 2005-07-28 2007-02-01 Rohde & Schwarz Gmbh & Co. Kg Method and system for digitally triggering signals on the base of two triggering events separated by a time interval
US8046182B2 (en) 2005-07-28 2011-10-25 Rohde & Schwarz Gmbh & Co. Kg Method and system for digital triggering of signals on the basis of two triggering events separated by a time difference
DE102009009171B4 (en) 2008-02-29 2019-09-05 Infineon Technologies Ag Apparatus and method for providing a trigger
DE102010046098A1 (en) * 2010-06-23 2011-12-29 Rohde & Schwarz Gmbh & Co. Kg Measuring device with a trigger unit
US9250268B2 (en) 2010-06-23 2016-02-02 Rohde & Schwarz Gmbh & Co. Kg Measuring device having a trigger unit

Also Published As

Publication number Publication date
GB2224869A (en) 1990-05-16
GB8922263D0 (en) 1989-11-15

Similar Documents

Publication Publication Date Title
DE2536585C3 (en) Arrangement for statistical signal analysis
DE2820425C2 (en) Binary random noise generator for stochastic coding
DE2315986C3 (en) Digital-to-analog converter, especially for an iterative coder
DE3001263A1 (en) SIGNAL SHAPE DETECTION CIRCUIT ARRANGEMENT
DE3201297C2 (en)
DE3002199A1 (en) COMPARATOR
DE2809633A1 (en) CONTROLLED GENERATOR OF PERIODIC SIGNAL IMAGES
DE3329242A1 (en) CIRCUIT ARRANGEMENT FOR CHECKING THE DISTANCE OF RECTANGLE SIGNALS
DE2906519C2 (en) Process for analog-digital conversion
DE3041172C2 (en) Test control circuit for a multi-channel device
DE3936932A1 (en) TRIGGER SIGNAL GENERATOR FOR OSCILLOSCOPE
DE2433885C3 (en) Device for synchronizing the input circuit of an electronic test instrument to signal sequences to be tested
DE3533467C2 (en) Method and arrangement for the interference-free detection of data contained in data signals
DE4005037C2 (en)
DE2455440C3 (en) Verification arrangement for a particular pulse pattern
DE2329446A1 (en) EQUIPMENT FOR DISPLAYING AND DRAWING A LINE
DE4115484A1 (en) ANALOG / DIGITAL CONVERTER
EP0177803B1 (en) Method and apparatus for digitising a signal with a high resolution
DE2755038C3 (en) Analog comparator
DE2137126A1 (en) Method for sampling a given percentage of signals from a signal sequence with different amplitudes
DE2158985C3 (en) Device for regulating the gain of an AC voltage amplifier
DE4319376C1 (en) Arrangement for the analog/digital conversion of signals having a different signal level
DE3832330C2 (en) Circuit arrangement for deriving horizontal-frequency and critical-frequency pulses
EP0017245B1 (en) Monolithic integrated semiconductor circuit with clock pulse controlled shift register
DE4407948C2 (en) interface

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection