DE3917766C2 - Thyristor with anode-side emitter short circuits - Google Patents

Thyristor with anode-side emitter short circuits

Info

Publication number
DE3917766C2
DE3917766C2 DE3917766A DE3917766A DE3917766C2 DE 3917766 C2 DE3917766 C2 DE 3917766C2 DE 3917766 A DE3917766 A DE 3917766A DE 3917766 A DE3917766 A DE 3917766A DE 3917766 C2 DE3917766 C2 DE 3917766C2
Authority
DE
Germany
Prior art keywords
thyristor
base
anode
emitter
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3917766A
Other languages
German (de)
Other versions
DE3917766A1 (en
Inventor
Klaus-Guenter Dipl P Oppermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE3917766A priority Critical patent/DE3917766C2/en
Publication of DE3917766A1 publication Critical patent/DE3917766A1/en
Application granted granted Critical
Publication of DE3917766C2 publication Critical patent/DE3917766C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf einen Tyristor nach dem Ober­ begriff des Patentanspruchs 1.The invention relates to a tyristor according to the Ober Concept of claim 1.

Ein Thyristor dieser Art ist aus der US-A- 4 079 406 bekannt. Dabei werden die Ansätze der n-Basis, die den p-Emitter durch­ dringen, sich bis zur anodenseitigen Grenzfläche erstrecken und in dieser von der anodenseitigen Elektrode kontaktiert werden, auch als anodenseitige Emitterkurzschlüsse bezeichnet. Sie bewirken eine Verringerung der dU/dt-Empfindlichkeit des Thyristors gegenüber plötzlich ansteigenden Blockierspannungen U und eine Veringerung seiner Abschaltzeit. Andererseits brin­ gen die anodenseitigen Emitterkurzschlüsse jedoch den wesent­ lichen Nachteil mit sich, daß der Thyristor seine Rückwärts-Sperr­ fähigkeit verliert. Die Ursache hierfür liegt darin, daß sich beim Zuführen von Spannungen, die die anodenseitige Elek­ trode auf ein niedrigeres Potential legen als die kathodensei­ tige Elektrode, wegen der genannten Kurzschlüsse an dem die n-Basis vom p-Emitter trennenden pn-Übergang keine Raumla­ dungszone aufbauen kann, so daß der Thyristor nicht in der Lage ist, bei solchen Spannungen zu sperren.A thyristor of this type is known from US-A-4 079 406. The approaches of the n base that pass through the p emitter penetrate to the anode-side interface and contacted in this by the anode-side electrode are also referred to as anode-side emitter short circuits. They reduce the dU / dt sensitivity of the Thyristors against suddenly increasing blocking voltages U and a decrease in its switch-off time. On the other hand, brin against the anode-side emitter shortcuts, however, the essential Lichen disadvantage that the thyristor its reverse lock ability loses. The reason for this is that when supplying voltages that the anode-side elec Set the trode to a lower potential than the cathode sei term electrode, because of the short circuits mentioned on the n-base from the p-emitter separating pn junction no space can build up so that the thyristor is not able is to block at such voltages.

Der Erfindung liegt die Aufgabe zugrunde, einen Thyristor der eingangs genannten Art anzugeben, der trotz des Vorhandenseins von anodenseitigen Emitterkurzschlüssen eine Rückwärts-Sperr­ fähigkeit aufweist. Das wird erfindungsgemäß durch eine Aus­ bildung nach dem kennzeichnenden Teil des Patentanspruchs 1 erreicht.The invention has for its object a thyristor Specify the type mentioned, despite the presence a reverse blocking of anode-side emitter shorts has ability. According to the invention, this is done by an off education according to the characterizing part of claim 1 reached.

Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß trotz der anodenseitigen Emitterkurzschlusse eine Sperrfähigkeit des Thyristors in Rückwärtsrichtung durch die Einfügung der p-leitenden Zone in seine n-Basis gewährleistet ist, wobei die Parameter der dU/dt-Empfindlichkeit und der St 1 Sti/23.05.1989 Rückwärts-Sperrfähigkeit praktisch unabhängig voneinander festgelegt werden können.The advantage that can be achieved with the invention is in particular that, despite the anode-side emitter short-circuits, the thyristor can be blocked in the reverse direction by inserting the p-conducting zone into its n-base, the parameters of the dU / dt sensitivity and the St 1 Sti / 23.05.1989 Reverse locking ability can be determined practically independently of each other.

Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten, bevorzugten Ausführungsbeispiels näher erläu­ tert. Dabei zeigt:The invention is described below with reference to a drawing illustrated, preferred embodiment explains tert. It shows:

Fig. 1 einen Querschnitt durch einen Thyristor nach der Erfindung und Fig. 1 shows a cross section through a thyristor according to the invention and

Fig. 2 eine beim Anlegen einer Sperrspannung auftretende Feldstärkeverteilung zur Erläuterung der Rückwärt-Sperrfähigkeit eines Thyristors nach Fig. 1. FIG. 2 shows a field strength distribution that occurs when a reverse voltage is applied to explain the reverse blocking capability of a thyristor according to FIG. 1.

In Fig. 1 ist ein Thyristor mit einem aus dotiertem Halblei­ termaterial, z. B. Silizium, bestehenden Halbleiterkörper dar­ gestellt. Er weist vier aufeinanderfolgende Schichten abwech­ selnder Leitungstypen auf. Von diesen bezeichnet man die aus den n-leitenden Teilschichten 1a bis 1d bestehende Schicht als den n-Emitter, die p-leitende Schicht 2 als die p-Basis, die n-leitende Schicht 3 als die n-Basis und die p-leitende Schicht 4 als den p-Emitter. Der p-Emitter ist mit einer ano­ denseitigen Elektrode 5 aus elektrisch leitendem Material, z. B. A1, versehen, die einen Anschluß A aufweist. Der n-Emit­ ter ist mit einer katodenseitigen Elektrode versehen, deren untereinander und mit einem gemeinsamen Anschluß K verbundene Teile 6-9 jeweils die Teilschichten 1a bis 1d kontaktieren. Der Anschluß G einer Gateelektrode GE, die die p-Basis 2 kon­ taktiert, wird zum Zünden des Thyristors in an sich bekannter Weise mit einem positiven Zündspannungsimpuls beaufschlagt und, wenn es sich um einen abschaltbaren Thyristor (GTO) han­ delt, auch mit einem die Abschaltung bewirkenden, negativen Löschspannungsimpuls.In Fig. 1 is a thyristor with a doped semiconductor material, z. B. silicon, existing semiconductor body is provided. It has four successive layers of alternating line types. Of these are called the conductive n-from the partial layers 1 a to 1 d existing layer as the n-type emitter, the p-type layer 2 and the p-type base, the n-type layer 3 as the n-type base and the p conductive layer 4 as the p-emitter. The p-emitter is with an ano-side electrode 5 made of electrically conductive material, for. B. A1, which has a terminal A. The n-th Emit is provided with a cathode-side electrode 6-9 respectively contact d which connected with each other and to a common terminal K parts of the sub-layers 1 a to the first The terminal G of a gate electrode GE, which contacts the p-base 2 , is acted upon with a positive ignition voltage pulse in order to ignite the thyristor in a manner known per se and, if it is a thyristor (GTO) which can be switched off, also with one Disabling negative erase voltage pulse.

Mit 10 sind Ausnehmungen des p-Emitters 4 bezeichnet, die von n-leitenden Ansätzen 11 der n-Basis 3 ausgefüllt werden. Diese erstrecken sich bis zur anodenseitigen Grenzfläche 12 des Thy­ ristors und werden in dieser von der Elektrode 5 kontaktiert. Die Teile 5, 10, 11 bilden anodenseitige Emitterkurzschlüsse, d. h. niederohmige Verbindungen zwischen dem p-Emitter 4 und der n-Basis 3. Um diese Verbindungen mit einen möglichst kleinen Widerstand zu realisieren können die Ansätze 11 auch n-dotiert sein, d. h. einen höheren Dotierungsgrad aufweisen als die n-Basis 3. Mit kleiner werdendem Widerstand verringert sich die dU/dt-Empfindlichkeit des Thyristors gegenüber plötz­ lich ansteigenden Blockierspannungen U, die den Anschluß A auf ein höheres Potential legen als den Anschluß K.With 10 recesses of the p-emitter 4 are designated, which are filled by n-type lugs 11 of the n-base 3 . These extend to the anode-side interface 12 of the thyristor and are contacted by the electrode 5 in this. The parts 5 , 10 , 11 form anode-side emitter short circuits, ie low-resistance connections between the p-emitter 4 and the n-base 3 . In order to implement these connections with the lowest possible resistance, the approaches 11 can also be n-doped, ie have a higher degree of doping than the n-base 3 . As the resistance decreases, the dU / dt sensitivity of the thyristor to suddenly rising blocking voltages U decreases, which put the terminal A at a higher potential than the terminal K.

Wegen der anodenseitigen Emitterkurzschlüsse weist der Emitter jedoch praktisch keine Sperrfähigkeit in Rückwärtsrichtung auf, d. h. gegenüber Spannungen, die den Anschluß K auf ein höheres Potential legen als den Anschluß A. Um den Thyristor bei solchen Spannungen in Sperrzustand betreiben zu können, muß sich nämlich am pn-Übergang 13 zwischen dem p-Emitter 4 und der n-Basis 3 eine Raumladungszone aufbauen können, an der dann der größte Teil der anliegenden Sperrspannung abfällt.Because of the anode-side emitter short circuits, however, the emitter has practically no blocking capability in the reverse direction, ie in relation to voltages which put the terminal K at a higher potential than the terminal A. In order to be able to operate the thyristor at such voltages in the blocking state, pn Transition 13 between the p-emitter 4 and the n-base 3 can build up a space charge zone, at which the largest part of the reverse voltage applied then drops.

Wegen der anodenseitigen Emitterkurzschlüsse 5, 10, 11 kann sich aber an 13 keine Raumladungszone ausbilden, so daß eine Rück­ wärts-Sperrfähigkeit des Thyristors praktisch nicht mehr gege­ ben ist.Because of the anode-side emitter shorts 5 , 10 , 11 but no space charge zone can form at 13, so that a backward blocking capability of the thyristor is practically no longer ben.

Nach der Erfindung wird nun in die n-Basis 3 eine dünne, p-leitende Zone 14 eingefügt, die im wesentlichen parallel zu dem zwischen den Basisschichten 2 und 3 bestehenden pn-Über­ gang 13 verläuft und sich vorteilhafterweise bis zum seitli­ chen Rand 16 des Thyristors erstreckt. Wenn der Thyristor eine Dicke von etwa 400 µm aufweist, so beträgt die Dicke der Zone 14 z. B. 10 µm. In Fig. 2 ist eine Verteilung der im Inneren der Raumladungszone am pn-Übergang 18 vorhandenen, in V/cm gemessenen Feldstärke E über dem Abstand d von der oberen Grenzfläche 17 des Thyristors angegeben, wenn zwischen den Anschlüssen A und K eine den Anschluß K auf ein höheres Po­ tential als den Anschluß A legende Sperrspannung vorhanden ist. Dabei entspricht der pn-Übergang 18 der oberen Begren­ zungsfläche der Zone 14 gegenüber dem Teil der n-Basis 3, der zwischen 14 und dem pn-Übergang 15 liegt. Unterhalb des Dia­ gramms ist in Fig. 2 eine schematische Querschnittsdarstel­ lung des Thyristors nach Fig. 1 angegeben, die die bei einer praktischen Ausführung realisierten Abstände d der einzelnen Thyristorteile von der oberen Grenzfläche 17 erkennen läßt. Die Breite der sich an 18 aufbauenden Raumladungszone ist mit RLZ bezeichnet, die am pn-Übergang 18 auftretende Feldstärke mit Emax. Die innerhalb der Raumladungszone vorhandene Feld­ stärkeverteilung wird durch zwei von dem die maximale Feld­ stärke Emax. darstellenden Punkt 19 nach links und rechts abfallende Geraden 20 und 21 veranschaulicht, wobei die Ge­ raden 20 und 21 die horizontale Koordinatenachse jeweils in den Punkten schneiden, die die Breite RLZ der Raumladungszone zwischen sich begrenzen. Dabei liegt der linke Begrenzungs­ punkt der Strecke RLZ stets rechts von dem Punkt 22 der Ko­ ordinatenachse, der dem pn-Übergang 15 entspricht, während der rechte Begrenzungspunkt stets innerhalb eines Bereiches B liegt, der durch die jeweiligen Abstände des pn-Übergangs 18 und der unteren Begrenzungsfläche der Zone 14 von der oberen Begrenzungsfläche 17 des Thyristors gegeben ist. Die durch die Geraden 20 und 21 und die horizontale Koordinatenachse be­ grenzte Fläche F entspricht dem Wert der jeweils bei A und K angelegten Sperrspannung. Diejenige Sperrspannung, bei der die Breite RLZ der Raumladungszone so groß ist, daß sie sich nach links fast bis zum Punkt 22 erstreckt, ohne daß ihr rechter Rand die rechte Begrenzung des Bereichs B erreicht, stellt die maximal zulässige Sperrspannung des Thyristors dar.According to the invention, a thin, p-type zone 14 is now inserted into the n-base 3 , which runs essentially parallel to the pn junction 13 existing between the base layers 2 and 3 and advantageously extends to the side edge 16 of the Extends thyristors. If the thyristor has a thickness of about 400 microns, the thickness of the zone 14 is z. B. 10 microns. In FIG. 2, a distribution of existing inside the space charge region at the pn junction 18, in V / cm measured field strength E is over the distance d from the upper limit surface 17 of the thyristor specified if between the terminals A and K to terminal K to a higher potential than the terminal A reverse voltage is present. The pn junction 18 corresponds to the upper limit area of the zone 14 with respect to the part of the n base 3 which lies between 14 and the pn junction 15 . Below the dia gram in Fig. 2 is a schematic cross-sectional representation of the thyristor of FIG. 1 is given, which shows the distance d of the individual thyristor parts from the upper interface 17 realized in a practical embodiment. The width of the space charge zone building up at 18 is denoted by RLZ, and the field strength occurring at the pn junction 18 is denoted by Emax. The field strength distribution within the space charge zone is determined by two of which the maximum field strength Emax. illustrates representative point 19 to the left and right sloping lines 20 and 21, wherein the Ge raden 20 and 21, the horizontal coordinate axis in each of the cut points which define the width of residual maturity of the space charge zone between them. The left boundary point of the line RLZ is always to the right of the point 22 of the coordinate axis, which corresponds to the pn junction 15 , while the right boundary point is always within a range B, which is due to the respective distances of the pn junction 18 and the lower boundary surface of zone 14 is given by the upper boundary surface 17 of the thyristor. The area F bounded by the straight lines 20 and 21 and the horizontal coordinate axis corresponds to the value of the reverse voltage applied at A and K, respectively. The reverse voltage at which the width RLZ of the space charge zone is so large that it extends to the left almost to point 22 without its right edge reaching the right boundary of area B represents the maximum permissible reverse voltage of the thyristor.

Die p-leitende Zone 14, die bei einer Dotierungskonzentration der n-Basis 3 von 10¹⁴ cm-3 beispielsweise eine Dotierungs­ konzentration von 10¹⁷ cm-3 aufweisen kann, wird entweder durch eine Hochenergieimplantation von Aktzeptorionen oder durch ein an sich bekanntes Epitaxieverfahren erzeugt. Im letzteren Fall geht man von einem n-dotierten Halbleiterkörper aus, der dem oberhalb der Zone 14 liegenden Teil des Thyristors entspricht. In diesen werden zunächst die Schicht 2 und anschließend die Teilschichten 1a bis 1d durch zwei getrennte Diffusionsschrit­ te eingefügt. Sodann wird der Halbleiterkörper an seiner unte­ ren Grenzfläche mittels eines Diffusions- oder Implantations­ schrittes mit einer p⁺-dotierten Schicht versehen, welche die spätere Zone 14 darstellt. Anschließend wird der untere Teil des Thyristors mittels eines herkömmlichen Epitaxieverfah­ rens abgeschieden. In diesen n-leitenden Teil wird dann der p-Emitter in herkömmlicher Weise eingefügt. Anschließend werden die n⁺-leitenden Ansätze 11 mittels eines maskierten Dotierungsschritts von der Grenzfläche 12 ausgehend in den p-Emitter eingefügt, wobei ihre Eindringtiefe mit der des p-Emitters übereinstimmen oder diese überschreiten kann.The p-type zone 14, which may at a doping concentration of the n-type base 3 of 10¹⁴ cm -3, for example, a doping concentration of 10¹⁷ cm -3 have, is produced either by a high energy implantation of Aktzeptorionen or by a per se known epitaxy. In the latter case, an n-doped semiconductor body is assumed which corresponds to the part of the thyristor located above zone 14 . In this layer 2 and then the sub-layers 1 a to 1 d are first inserted through two separate diffusion steps. Then the semiconductor body is provided at its lower interface by means of a diffusion or implantation step with a p⁺-doped layer, which represents the later zone 14 . The lower part of the thyristor is then deposited using a conventional epitaxial process. The p-emitter is then inserted into this n-conducting part in a conventional manner. Subsequently, the n⁺-conductive approaches 11 are inserted into the p-emitter starting from the interface 12 by means of a masked doping step, their depth of penetration being able to match or exceed that of the p-emitter.

Eine andere Möglichkeit der Einfügung der Zone 14 in die n-Ba­ sis 3 besteht darin, von zwei n-dotierten Halbleiterscheiben auszugehen, die jeweils etwa den oberhalb und unterhalb der Zone 14 liegenden Thyristorteilen entsprechen. Nach Einfügung von dünnen p⁺-dotierten Schichten im Bereich der unteren, zu­ vorpolierten Grenzfläche der oberen und im Bereich der oberen, zuvor polierten Grenzfläche der unteren Halbleiterscheibe werden beide Halbleiterscheiben mittels eines an sich bekann­ ten Schweißverfahrens miteinander verbunden. Dabei bilden die dünnen p⁺-dotierten Schichten nach dem Verschweißen die Zone 14, während die wesentlichen Teile beider Halbleiterscheiben die n-Basisschicht 3 darstellen. Ein Schweißverfahren, das zur Verbindung von Siliziumscheiben dient, ist unter der Bezeich­ nung "Silicon Wafer Direct Bonding (SDB)" - Verfahren bekannt geworden und z. B. in den Extended Abstracts of the 18th (1986) International Conference on Solid State Devices and Materials, Tokyo 1986, auf den Seiten 89-92 beschrieben. Dabei werden die polierten Grenzflächen zweier Siliziumscheiben zunächst ge­ reinigt, z. B. mit Wasser unter Zusatz von einem Lösungsmittel, sodann aufeinandergepreßt und schließlich auf eine Temperatur von 200°C oder mehr erhitzt.Another possibility of inserting the zone 14 into the n-base 3 is to start from two n-doped semiconductor wafers, each of which corresponds approximately to the thyristor parts located above and below the zone 14 . After the insertion of thin p⁺-doped layers in the area of the lower, prepolished interface of the upper and in the area of the upper, previously polished interface of the lower semiconductor wafer, both semiconductor wafers are connected to one another by means of a welding process known per se. The thin p⁺-doped layers form the zone 14 after welding, while the essential parts of both semiconductor wafers represent the n-base layer 3 . A welding process, which is used to connect silicon wafers, has become known under the name "Silicon Wafer Direct Bonding (SDB)" - process and z. B. in the Extended Abstracts of the 18 th (1986) International Conference on Solid State Devices and Materials, Tokyo 1986 , on pages 89-92. The polished interfaces of two silicon wafers are first cleaned ge, for. B. with water with the addition of a solvent, then pressed together and finally heated to a temperature of 200 ° C or more.

Claims (2)

1. Thyristor mit einer Folge von Halbleiterschichten alter­ nierender Leitungstypen, die einen in einer anodenseitigen Grenzfläche (12) von einer anodenseitigen Elektrode (5) kon­ taktierten p-Emitter (4), eine n-Basis (3), eine p-Basis (2) und einen in einer kathodenseitigen Grenzfläche (17) von einer kathodenseitigen Elektrode (6-9) kontaktierten n-Emitter (1a-1d) darstellen, bei dem der p-Emitter (4) mit Ausnehmungen (10) versehen ist, die von Ansätzen (11) der n-Basis (3) aus­ gefüllt sind, welche sich bis zur anodenseitigen Grenzfläche (12) erstrecken und in dieser von der anodenseitigen Elektrode (5) kontaktiert werden, dadurch gekenn­ zeichnet, daß zur Erzielung einer Rückwärts-Sperrfähig­ keit in die n-Basis (3) eine dünne p-leitende Zone (14) ein­ gefügt ist, die im wesentlichen parallel zu dem zwischen den beiden Basisschichten (2, 3) bestehenden pn-Übergang (15) ver­ läuft.1. thyristor with a sequence of semiconductor layers of alternating conduction types which have a p-emitter ( 4 ), an n-base ( 3 ), a p-base (in an anode-side interface ( 12 ) contacting an anode-side electrode ( 5 ) 2 ) and an n-emitter ( 1 a- 1 d) contacted in a cathode-side interface ( 17 ) by a cathode-side electrode ( 6-9 ), in which the p-emitter ( 4 ) is provided with recesses ( 10 ), which are filled from lugs ( 11 ) of the n-base ( 3 ), which extend to the anode-side interface ( 12 ) and are contacted by the anode-side electrode ( 5 ), characterized in that to achieve a backward Lockable speed in the n-base ( 3 ) a thin p-conductive zone ( 14 ) is inserted, which runs essentially parallel to the existing between the two base layers ( 2 , 3 ) pn junction ( 15 ) ver. 2. Thyristor nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Dotierungskonzentration der einge­ fügten Zone (14) größer ist als die Dotierungskonzentration der n-Basis (3), wobei das Maß der Anhebung der ersteren gegenüber der letzteren durch den Wert der maximalen Sperr­ spannung in Rückwärtsrichtung bestimmt ist.2. Thyristor according to claim 1, characterized in that the doping concentration of the inserted zone ( 14 ) is greater than the doping concentration of the n base ( 3 ), the degree of increase in the former compared to the latter by the value of the maximum barrier voltage is determined in the reverse direction.
DE3917766A 1989-05-31 1989-05-31 Thyristor with anode-side emitter short circuits Expired - Fee Related DE3917766C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3917766A DE3917766C2 (en) 1989-05-31 1989-05-31 Thyristor with anode-side emitter short circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3917766A DE3917766C2 (en) 1989-05-31 1989-05-31 Thyristor with anode-side emitter short circuits

Publications (2)

Publication Number Publication Date
DE3917766A1 DE3917766A1 (en) 1990-12-06
DE3917766C2 true DE3917766C2 (en) 1998-04-09

Family

ID=6381786

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3917766A Expired - Fee Related DE3917766C2 (en) 1989-05-31 1989-05-31 Thyristor with anode-side emitter short circuits

Country Status (1)

Country Link
DE (1) DE3917766C2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079406A (en) * 1974-08-13 1978-03-14 Siemens Aktiengesellschaft Thyristor having a plurality of emitter shorts in defined spacial relationship

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079406A (en) * 1974-08-13 1978-03-14 Siemens Aktiengesellschaft Thyristor having a plurality of emitter shorts in defined spacial relationship

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Extended Abstracts of the 18th International Conference on Solid State Devices and Materials, Tokyo 1986, S. 89-92 *

Also Published As

Publication number Publication date
DE3917766A1 (en) 1990-12-06

Similar Documents

Publication Publication Date Title
EP0360036B1 (en) Planar pn-junction having a high withstand voltage
DE2625917C3 (en) Semiconductor device
DE102015111371B4 (en) Semiconductor component with a switchable and a non-switchable diode region
DE102004023856B4 (en) Solar cell with integrated protection diode and additionally arranged on this tunnel diode
DE69305909T2 (en) Power arrangement with insulated gate contact area
DE102017107174B4 (en) IGBT with dV / dt controllability and method for processing an IGBT
DE102015102129A1 (en) Semiconductor device and RC-IGBT with directly adjacent to a backside electrode zones
CH668505A5 (en) SEMICONDUCTOR COMPONENT.
DE102016219020B4 (en) Power semiconductor device and method for processing a power semiconductor device
DE2107564B2 (en) Thyristor controllable by incidence of light
DE2716874C2 (en) Thyristor
DE2800172C2 (en) Thyristor with ignition amplification and extinguishing control
DE102020134850A1 (en) RC-IGBT Method of manufacturing an RC-IGBT
DE3401407A1 (en) SEMICONDUCTOR DEVICE
DE102017118665A1 (en) RC-IGBT
DE69835052T2 (en) Contact on P-type area
EP0332955A2 (en) Thyristor having a large forward and reverse blocking capability, and method of making the same
DE2329398A1 (en) LOCKING THYRISTOR DEVICE AND PROCESS FOR THEIR PRODUCTION
DE3917766C2 (en) Thyristor with anode-side emitter short circuits
DE1539630B1 (en) Controllable semiconductor device
EP0387721B1 (en) Thyristor having a particular switching behaviour
DE3917769A1 (en) Thyristor with emitter shunt connections - has N-doped thermally conductive N-base extensions
DE3112941A1 (en) THYRISTOR WITH INTERNAL POWER AMPLIFICATION AND METHOD FOR ITS OPERATION
DE3932490C2 (en) Thyristor with high blocking capability in the blocking direction
DE4002040A1 (en) RUECKWAERTS CONDUCTIVE SHUT-OFF THRISTOR

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee