DE3915322C2

DE3915322C2 -

Info

Publication number: DE3915322C2
Application number: DE19893915322
Authority: DE
Inventors: Masataka Kamakura Kanagawa Jp Kawaguchi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-05-27
Filing date: 1989-05-08
Publication date: 1991-03-07
Also published as: DE3915322A1; JPH01298417A

Abstract

A substrate, which has a shift register with several flipflops, forms a subsystem which is controlled by a suitable maintenance processor to control the operations of an electronic computer system. A method of establishing the packed state of the substrate includes the stages of feeding input data to the shift register, successive shifting of the input data in the shift register using two types of shift clock signals, supplying the output data depending on the shift process of the shift register, and comparing the input data with the output data, to establish whether the substrate in the subsystem is packed. The distinguishing feature of the method is that the two types of shift clock signals are in the form of level signals, which each have an ON state, so that the shift register works as a single signal line, via which the input data can pass through the shift register unchanged. <IMAGE>

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Überprüfen von integrierten Schaltkreisen nach dem Oberbegriff des Hauptanspruchs.The present invention relates to a method for checking integrated circuits the preamble of the main claim.

Fig. 1 zeigt ein Blockschaltbild der Anordnung eines Untersystems in einem elektronischen Computersystem, das zur Erklärung der Prinzipien des Standes der Technik und der vorliegenden Erfindung notwendig ist. In der Figur bezeichnet das Bezugszeichen 1 ein Untersystem, das eine Zentraleinheit (CPU), eine Kanaleinheit, einen Controller zur Steuerung eines Hauptspeichers oder dergleichen umfaßt, wobei alle als wesentliche Elemente eines Computersystems dienen, 2 ist ein Schaltkreis, der in dem Untersystem angeordnet ist, und 3 ist ein Wartungsprozessor (service processor), der im folgenden als SVP bezeichnet wird, zur Steuerung des Untersystems 1, derart, daß der Betrieb und die Bestandsführung des Computersystems gesteuert wird. Eine Mehrzahl von Flip-Flops 4, die in Reihe geschaltet sind, können auf dem Substrat 2 vorgesehen sein. Zwei Arten von Schiebeimpulsleitungen 5, 6 sind vom SVP 3 in einer abwechselnden Folge, wie in Fig. 1 gezeigt, mit den Flip-Flops 4 verbunden. Der Eingang des Flip- Flops der ersten Stufe ist an einer Eingangsleitung 7 vom SVP und der Ausgang des Flip-Flops der letzten Stufe ist an eine zu dem SVP 3 führenden Ausgangsleitung 8 angeschlossen, so daß die Mehrzahl von Flip-Flops 4 als Schieberegister 9 arbeiten können. Fig. 1 shows a block diagram of the arrangement of a subsystem in an electronic computer system, which is necessary for explaining the principles of the prior art and the present invention. In the figure, reference numeral 1 denotes a subsystem which includes a central processing unit (CPU), a channel unit, a controller for controlling a main memory or the like, all serving as essential elements of a computer system, 2 is a circuit which is arranged in the subsystem , and 3 is a service processor, hereinafter referred to as SVP, for controlling subsystem 1 such that the operation and inventory management of the computer system is controlled. A plurality of flip-flops 4 , which are connected in series, can be provided on the substrate 2 . Two types of shift pulse lines 5 , 6 are connected by the SVP 3 to the flip-flops 4 in an alternating sequence, as shown in FIG. 1. The input of the flip-flop of the first stage is connected to an input line 7 from the SVP and the output of the flip-flop of the last stage is connected to an output line 8 leading to the SVP 3 , so that the plurality of flip-flops 4 are used as shift registers 9 can work.

In der oben beschriebenen Anordnung wird das Vorhanden sein des Schaltkreises 2 in dem Subsystem 1 und sein einwandfreies Arbeiten, entsprechend dem Stand der Technik durch Feststellen der Tatsache überprüft, daß die Eingangsdaten von dem SVP 3 zu dem Schieberegister 9 identisch mit den Ausgangsdaten von dem Schieberegister 9 zu dem SVP 3 sind, die nach Durchführen der üblichen Schiebeoperationen erhalten werden, d. h. durch Ver schieben der Eingangsdaten in dem Schieberegister mittels zweier Arten von Schiebetaktsignalen, die wechselseitig in den signifikanten Zustand geschaltet werden können. In the arrangement described above, the presence of the circuit 2 in the subsystem 1 and its proper functioning is checked according to the prior art by detecting the fact that the input data from the SVP 3 to the shift register 9 are identical to the output data from the shift register 9 to the SVP 3 , which are obtained after performing the usual shift operations, ie by shifting the input data in the shift register by means of two types of shift clock signals, which can be mutually switched to the significant state.

In anderen Worten gesagt, wird die Mehrzahl von Flip-Flops 4 im Schieberegister 9 wechselseitig durch zwei Arten von Schiebetaktsignalen auf den entsprechenden Taktsignalleitungen 5, 6 betrieben, nämlich dem Schiebe taktsignal A und dem Schiebetaktsignal B, wie in Fig. 2a und 2b gezeigt, so daß die Eingangsdaten, die dem Schieberegister über die Eingangsleitung 7 vom SVP 3 zugeleitet werden, sequentiell von dem Flip-Flop der ersten Stufe zu dem Flip-Flop der zweiten Stufe und so weiter übertragen werden und die Ausgangsdaten können somit an dem Flip-Flop der letzten Stufe abge nommen werden, die dem SVP 3 über die Ausgangsleitung 8 überführt werden. Der SVP 3 vergleicht die Ausgangs daten mit den Eingangsdaten hinsichtlich des Daten musters und stellt die Tatsache fest, daß der inte grierte Schaltkreis 2 in dem Untersystem 1 vorhanden ist und richtig arbeitet, wenn die Eingangs- und Aus gangsdaten das gleiche Datenmuster haben oder das Er gebnis des Vergleichs übereinstimmt.In other words, the plurality of flip-flops 4 in the shift register 9 are mutually operated by two types of shift clock signals on the corresponding clock signal lines 5 , 6 , namely the shift clock signal A and the shift clock signal B, as shown in Figs. 2a and 2b, so that the input data supplied to the shift register via the input line 7 from the SVP 3 is sequentially transferred from the flip-flop of the first stage to the flip-flop of the second stage and so on, and the output data can thus be at the flip-flop the last stage are removed, which are transferred to the SVP 3 via the output line 8 . The SVP 3 compares the output data with the input data in terms of the data pattern and determines the fact that the integrated circuit 2 is present in the subsystem 1 and is working properly when the input and output data have the same data pattern or the he result of the comparison agrees.

Wie oben beschrieben, wird entsprechend dem üblichen Verfahren zur Überwachung und Steuerung der Anordnung eines Schaltkreises sein einwandfreies Arbeiten durch Verschieben von Daten in einem Schieberegister 9 mittels einer normalen Verschiebeoperation und durch Vergleich der Eingangsdaten vom SVP 3 mit den Ausgangsdaten vom Schieberegister 9 festgestellt. Es ist daher notwendig, den internen Taktzustand in dem Untersystem 1 einzustel len, um das Schieberegister 9 zu verschieben und daher die in das Schieberegister zu liefernden Taktsignale zu initialisieren, bevor die Überprüfung des Schaltkreises durchgeführt wird.As described above, according to the usual method for monitoring and controlling the arrangement of a circuit, its proper operation is determined by shifting data in a shift register 9 by means of a normal shift operation and by comparing the input data from the SVP 3 with the output data from the shift register 9 . It is therefore necessary to set the internal clock state in the subsystem 1 in order to shift the shift register 9 and therefore to initialize the clock signals to be supplied to the shift register before the circuit is checked.

Dieser Nachteil kann durch Vorsehen einer exklusiven Signalleitung zur Übertragung der Überprüfungs- und Überwachungsdaten an den SVP 3 behoben werden. Das bedeutet allerdings, daß der Aufwand an Hardware für das Computersystem in unerwünschter Weise erhöht wird.This disadvantage can be remedied by providing an exclusive signal line for the transmission of the checking and monitoring data to the SVP 3 . However, this means that the amount of hardware for the computer system is undesirably increased.

Aus der EP-B1 01 46 645 ist ein Verfahren zur Fehler prüfung und -diagnose für eine elektronische Daten verarbeitungsanlage, die aus mindestens einem Prozessor, einem Hauptspeicher und einem Wartungs- und Bedienungs prozessor besteht, bekannt. Die gemäß den LSSD-Ent wurfregeln aufgebauten Logik- und Speicherschaltkreise werden dadurch überprüft, daß die einen Bestandteil der Logik bildenden und auch zwischen den Logikstufen ange ordneten Master-Slave-Flip-Flops im Testbetrieb zu einer oder mehreren Schieberegisterketten zusammenschaltbar sind, über die Prüfmuster hineingeschoben und Ergebnis muster herausgeschoben und verglichen werden.EP-B1 01 46 645 describes a method for errors testing and diagnosis for electronic data processing system consisting of at least one processor, a main memory and a maintenance and operation processor exists, known. According to the LSSD Ent logic and memory circuits based on throwing rules are checked by the fact that a part of the Logic forming and also between the logic levels assigned master-slave flip-flops to one in test mode or several shift register chains can be interconnected are pushed over the test specimen and result patterns are pushed out and compared.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Überwachung und Überprü fung von integrierten Schaltkreisen vorzusehen, ohne den Aufwand an in einem elektronischen Computersystem verwendeter Hardware zu erhöhen.The present invention is based on the object an improved monitoring and review process integrated circuits without providing the effort in an electronic computer system hardware used to increase.

Diese Aufgabe wird erfindungsgemäß durch die kenn zeichnenden Merkmale des Hauptanspruchs gelöst. This object is achieved by the kenn Drawing features of the main claim solved.

Entsprechend der vorliegenden Erfindung werden anstelle der zwei Schiebetaktsignale, zwei Dauerpegel signale mit jeweils einem EIN-Zustand dem Schiebe register auf dem integrierten Schaltkreis zugeführt, so daß das Schieberegister als eine einzige Signal leitung arbeiten kann, in der die Eingangsdaten unver ändert durch das Schieberegister laufen können, d. h. die Eingangsdaten können von dem SVP 3 über das Schie beregister an den SVP 3 übertragen werden, ohne die Not wendigkeit,die Eingangsdaten in dem Schieberegister zu verschieben. Es ist daher einfach die Tatsache festzu stellen, daß der Schaltkreis in dem Untersystem vor handen ist und richtig arbeitet, ohne daß vorher der Taktzustand des Schieberegisters auf dem Schaltkreis eingestellt wurde und der Aufwand der in dem Computer system vorgesehenen Hardware erhöht wurde.According to the present invention, instead of the two shift clock signals, two continuous level signals, each with an ON state, are fed to the shift register on the integrated circuit, so that the shift register can operate as a single signal line in which the input data run unchanged through the shift register can, that is, the input data may be transmitted from the SVP 3 beregister on the slide to the SVP 3, without the necessity need to shift the input data in the shift register. It is therefore easy to ascertain the fact that the circuit is present in the subsystem and is functioning correctly without the clock state of the shift register on the circuit having been set beforehand and the complexity of the hardware provided in the computer system being increased.

Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigtThe present invention is described below Reference to the accompanying drawings explained. It shows

Fig. 1 ein Blockschaltbild, das die Anordnung eines Untersystems mit einem Schieberegister in einem Computersystem darstellt, das zur Er läuterung der Prinzipien des Standes der Technik und der vorliegenden Erfindung verwendet wird, Fig. 1 is a block diagram showing the arrangement of a subsystem with a shift register in a computer system that is to He of the principles of the prior art and the present invention refining used

Fig. 2(a) und 2(b) Diagramme der Wellenform der Signale, die zur Beschreibung der Funktionsweise des Standes der Technik dienen, Fig. 2 (a) and 2 (b) are waveform diagrams of the signals used in the prior art to the description of the operation,

Fig. 3(a) und 3(d) Diagramme für die Signalwellenform, mit denen die Betriebsweise eines Ausführungsbeispiels der vorliegenden Erfindung erläutert wird. Fig. 3 (a) and 3 (d) diagrams for the signal waveform, with which the operation of an embodiment of the present invention is explained.

Die Anordnung eines Untersystems einschließlich eines Schieberegisters in einem elektronischen Computer entsprechend der Erfindung ist ähnlich derjenigen nach Fig. 1, unterscheidet sich aber von den üblichen hin sichtlich der zwei Arten von Schiebetaktsignalen und der vom SVP 3 an das Schieberegister 9 auf dem Schaltkreis 2 gelieferten Eingangsdaten.The arrangement of a subsystem including a shift register in an electronic computer according to the invention is similar to that of Fig. 1, but differs from the usual in terms of the two types of shift clock signals and the input data supplied from the SVP 3 to the shift register 9 on the circuit 2 .

Das Ausführungsbeispiel wird unter Bezugnahme auf die Zeitdiagramme nach den Fig. 3(a) bis 3(d) erklärt. Das Bezugszeichen 10 bezeichnet ein Taktsignal A, das von dem SVP 3 über die Taktleitung 5 dem Schieberegister 9 zugeführt wird, 11 ist ein Taktsignal B, das von dem SVP 3 über die Taktleitung 6 dem Schieberegister 9 zugeführt wird, wobei die zwei Signale als Pegelsignale ausgebildet sind, die jeweils einen EIN-Zustand aufweisen, wenn die Überprüfung des Schaltkreises durchgeführt wird. Die Bezugszeichen 12, 13 zeigen entsprechend die Wellenform der Eingangsdaten. Bei der Untersuchung, ob der inte grierte Schaltkreis vorhanden ist und einwandfrei arbeitet, werden die Eingangsdaten 12 des EIN-Zustandes und die Eingangsdaten 13 des AUS-Zustandes jeweils mit den Aus gangsdaten verglichen.The embodiment will be explained with reference to the time charts of Figs. 3 (a) to 3 (d). Reference numeral 10 denotes a clock signal A, which is supplied from the SVP 3 via the clock line 5 to the shift register 9 , 11 is a clock signal B, which is supplied from the SVP 3 via the clock line 6 to the shift register 9 , the two signals as level signals are formed, each having an ON state when the circuit is checked. Reference numerals 12 , 13 accordingly show the waveform of the input data. When examining whether the integrated circuit is present and working properly, the input data 12 of the ON state and the input data 13 of the OFF state are each compared with the output data.

Als nächstes wird die Betriebsweise des Ausführungs beispiels beschrieben. Die von dem SVP 3 gelieferten Taktsignale A und B, die in Form von Pegelsignalen, die jeweils im EIN-Zustand sind, vorhanden sind, werden seriell der Mehrzahl von Flip-Flops 4 in dem Schiebe register 9 zugeführt, so daß das Schieberegister in einfacher Weise als eine einzige Signalleitung arbeiten kann. Dabei wird die Tatsache benutzt, daß Daten im allgemeinen unverändert durch ein Flip-Flop hindurch gehen, wenn ein dem Flip-Flop zugeführtes Taktsignal im EIN-Zustand ist.Next, the operation of the embodiment will be described. The clock signals A and B supplied by the SVP 3 , which are in the form of level signals which are each in the ON state, are serially fed to the plurality of flip-flops 4 in the shift register 9 , so that the shift register is simpler Way can work as a single signal line. It uses the fact that data generally passes through a flip-flop unchanged when a clock signal supplied to the flip-flop is in the ON state.

In diesem Zustand werden die Eingangsdaten, die ent weder im EIN- oder AUS-Zustand sind, dem Schiebere gister 9 über die Eingangssignalleitung 7 zugeführt und dann werden die entsprechenden Ausgangsdaten von diesem über die Ausgangsleitung 8 dem SVP 3 zurückgeführt. Dann werden die Eingangsdaten in dem SVP 3 mit den Ausgangs daten unter Bezug auf sowohl die Eingangsdaten im EIN- Zustand 12 als auch auf die Eingangsdaten im AUS-Zustand 13 verglichen, wie in den Fig. 3(c) und 3(d) gezeigt, um so festzulegen, ob die Eingangsdaten im Datenmuster identisch mit den Ausgangsdaten sind. Daher wird die Tatsache, daß der Schaltkreis in dem Untersystem 1 vorhanden ist und richtig arbeitet, nur festgestellt, wenn sowohl die Eingangsdaten im EIN-Zustand 12 als auch die im AUS-Zustand 13 jeweils identisch mit den entsprechenden Ausgangsdaten sind.In this state, the input data, which are either in the ON or OFF state, are fed to the shift register 9 via the input signal line 7 and then the corresponding output data are fed back to the SVP 3 via the output line 8 . Then, the input data in the SVP 3 is compared with the output data with respect to both the input data in the ON state 12 and the input data in the OFF state 13 , as shown in Figs. 3 (c) and 3 (d) to determine whether the input data in the data pattern is identical to the output data. Therefore, the fact that the circuit is present in the subsystem 1 and is working properly is only determined if both the input data in the ON state 12 and that in the OFF state 13 are each identical to the corresponding output data.

Claims

Method for checking integrated circuits of an electronic computer system, in which a shift register is arranged on the circuit, which forms a subsystem controlled by a maintenance processor, the maintenance processor being suitable for controlling the operations of the computer system, with the following steps:
Supplying input data to the shift register,
successively shifting the input data in the shift register using two types of shift clock signals,
Delivery of output data depending on the shifting process of the shift register and
Comparing the input data with the output data to determine whether the integrated circuit is working properly,
characterized,
that instead of the two shift clock signals, two continuous level signals are supplied to the shift register, each of which has an ON state, during which the shift register works as a single signal line, through which the input data can run unchanged through the shift register.