DE3911680A1 - DEFLECTION CURRENT CIRCUIT - Google Patents
DEFLECTION CURRENT CIRCUITInfo
- Publication number
- DE3911680A1 DE3911680A1 DE3911680A DE3911680A DE3911680A1 DE 3911680 A1 DE3911680 A1 DE 3911680A1 DE 3911680 A DE3911680 A DE 3911680A DE 3911680 A DE3911680 A DE 3911680A DE 3911680 A1 DE3911680 A1 DE 3911680A1
- Authority
- DE
- Germany
- Prior art keywords
- control signal
- sync
- signal
- capacitor
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Details Of Television Scanning (AREA)
Description
Die Erfindung betrifft eine Ablenkstrom-Korrekturschaltung in einem Fernsehempfänger zum Variieren eines Ablenkstromes in Ansprache auf ein Steuersignal, wie sie im Oberbegriff des Anspruchs 1 vorausgesetzt ist. Das Steuersignal kann bei spielsweise erzeugt werden, wenn der Ablenkstrom nicht mit einem Synchronisationssignal synchronisiert ist.The invention relates to a deflection current correction circuit in a television receiver for varying a deflection current in response to a control signal, as in the preamble of claim 1 is required. The control signal can be at be generated, for example, if the deflection current is not included is synchronized with a synchronization signal.
Üblicherweise steuert ein Steuersignal, das nominell eine Vertikalablenkfrequenz aufweist, einen Vertikal-Sägezahn signalgenerator einer Vertikalablenkschaltung. Das Steuer signal bestimmt die Periode eines Vertikalablenkstroms in einer Vertikalablenkwicklung, die ihrerseits die Amplitude des Vertikalablenkstroms festlegt.Usually controls a control signal, the nominal one Vertical deflection frequency has a vertical sawtooth signal generator of a vertical deflection circuit. The steering wheel signal determines the period of a vertical deflection current in a vertical deflection winding, which in turn determines the amplitude of the vertical deflection current.
Bei einem Fernsehgerät, bei dem ein Steuersignalgenerator wie beispielsweise eine integrierte Schaltung (IC) TA7777 von Toshiba, Japan, verwendet wird, um das Steuersignal zu erzeugen, kann die Frequenz des Steuersignals während des Freilaufs oder des unsynchronisierten Betriebs der Vertikal ablenkschaltung niedriger sein als während des synchronisier ten Betriebs. Der Freilaufbetrieb tritt auf, wenn ein Verti kalsynchronisationssignal von dem Steuersignalgenerator abge koppelt wird, der das obengenannte Steuersignal erzeugt. Das Synchronisationssignal wird beispielsweise während eines Intervalls, in welchem ein neuer Fernsehkanal gewählt wird, abgekoppelt. Die niedrigere Frequenz des Steuersignals kann bewirken, daß die Amplitude des Vertikalablenkstroms größer wird als während des normalen Betriebs, wenn dies nicht korrigiert wird.In a television set in which a control signal generator such as a TA7777 integrated circuit (IC) from Toshiba, Japan, is used to control the signal generate the frequency of the control signal during the Freewheel or unsynchronized operation of the vertical deflection circuit be lower than during synchronization operating. The freewheeling operation occurs when a Verti kalsynchronization signal abge from the control signal generator is coupled, which generates the above control signal. The Synchronization signal is, for example, during a Interval in which a new television channel is selected, uncoupled. The lower frequency of the control signal can cause the amplitude of the vertical deflection current to be larger will be considered during normal operation if not is corrected.
Wenn in dem Fernsehempfänger eine Bildschirmanzeige (on-screen display =OSD) verwendet wird, wird die die anzuzeigenden Zeichen enthaltende Videoinformation den entsprechenden Elek tronenstrahlerzeugungsbaugruppen einer Kathodenstrahlröhre des Fernsehempfängers synchron mit dem obengenannten Vertikal steuersignal zugeführt. Beispielsweise während eines Kanal wechsels und/oder während einer Selbstprogrammierung wird das Vertikalsynchronisationssignal von dem Steuersignalgene rator abgekoppelt. Dies bewirkt, daß die Amplitude des Verti kalablenkstroms größer wird. Das Synchronisationssignal wird von dem Steuersignalgenerator abgekoppelt, um rauschbedingte Störungen während beispielsweise des Intervalls für die Kanal wahl zu vermindern. Falls sie nicht korrigiert wird, kann die erhöhte Amplitude des Ablenkstroms nachteiligerweise zu einer Verschiebung der Zeichen der Bildschirmanzeige nach der Ober seite des Bildschirms führen. Zeichen der Bildschirmanzeige in der Nähe der Oberseite des Schirms können teilweise oder vollständig aus dem Bildfeld des Schirms der Kathodenstrahl röhre geschoben werden.If there is an on-screen display in the television receiver display = OSD) is used, the one to be displayed Video information containing characters the corresponding elec electron beam generating assemblies of a cathode ray tube of the television receiver in sync with the above vertical Control signal supplied. For example, during a channel alternately and / or during self-programming the vertical synchronization signal from the control signal gene rator uncoupled. This causes the amplitude of the verti calender current is larger. The synchronization signal is decoupled from the control signal generator to noise-related Interference during, for example, the interval for the channel to reduce choice. If it is not corrected, the increased amplitude of the deflection current disadvantageously to one Moving the characters on the screen to the top side of the screen. Sign of the display near the top of the screen can be partial or completely out of the field of view of the screen the cathode ray tube are pushed.
Die Aufgabe der Erfindung besteht darin, eine Vertikalablenk schaltung zu schaffen, bei der dieser Effekt nicht auftritt.The object of the invention is a vertical deflection to create circuit in which this effect does not occur.
Gemäß einem Aspekt der Erfindung ist eine zweite Steuerschal tung vorgesehen, die auf ein zweites Steuersignal anspricht. Das zweite Steuersignal zeigt das Vorhandensein von Interval len an, bei denen das erste Steuersignal eine niedrigere Fre quenz hat als während des synchronisierten Betriebs, oder nicht mit dem Vertikalsynchronisationssignal synchronisiert ist. Das zweite Steuersignal bewirkt eine Verminderung der Amplitude eines Sägezahnsignals, das von dem Sägezahnsignal generator erzeugt wird. Daher wird die Änderungsfrequenz des Vertikalablenkstroms vermindert, um dessen Amplitude näher an der während des Normalbetriebs zu halten. Sei der Anzeige von Zeichen der Bildschirmanzeige hat der Vertikalablenkstrom, obwohl er eine niedrigere Frequenz hat als beim Normalbetrieb, einen Wert, der dem während des Normalbetriebs nahe ist. Das Ergebnis ist, daß die Zeichen der Bildschirmanzeige nahe ihrer normalen Position bei synchronisiertem Betrieb ange zeigt werden.According to one aspect of the invention is a second control scarf device provided, which responds to a second control signal. The second control signal shows the presence of interval len at which the first control signal has a lower Fre quenz than during synchronized operation, or not synchronized with the vertical synchronization signal is. The second control signal causes a reduction in Amplitude of a sawtooth signal derived from the sawtooth signal generator is generated. Therefore, the frequency of change of the Vertical deflection current decreased to its amplitude closer to hold on to during normal operation. Be the ad of signs on the screen has the vertical deflection current, although it has a lower frequency than normal operation, a value that is close to that during normal operation. The The result is that the characters on the screen are close their normal position with synchronized operation be shown.
Gemäß einem anderen Aspekt der Erfindung erzeugt eine auf ein Steuersignal ansprechende Anordnung einen Ablenkstrom in einer Ablenkwicklung, wobei das Steuersignal einen ersten Zustand annimmt, wenn der Ablenkstrom mit einem Synchronisa tionseingangssignal synchronisiert ist, und das Steuersignal einen zweiten Zustand annimmt, wenn der Ablenkstrom frei läuft. Das Steuersignal bewirkt, daß die Amplitude des Ab lenkstroms im wesentlichen die gleiche ist, wenn er synchro nisiert ist wie wenn er freiläuft.According to another aspect of the invention, one creates a control signal responsive arrangement a deflection current in a deflection winding, the control signal being a first Assumes state when the deflection current with a synchronisa tion input signal is synchronized, and the control signal assumes a second state when the deflection current is free running. The control signal causes the amplitude of the Ab steering current is essentially the same when it is synchro is like being free-running.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an hand der Zeichnung erläutert. Es zeigen:The following is an embodiment of the invention hand of the drawing explained. Show it:
Fig. 1 eine Vertikalablenkschaltung mit einer Anordnung zur Vertikalstromkorrektur gemäß einem Aspekt der Erfin dung; und Figure 1 is a vertical deflection circuit with an arrangement for vertical current correction according to an aspect of the inven tion. and
Fig. 2a und 2b Schwingungsformen, die zur Erläuterung des Betriebs der in Fig. 1 dargestellten Schaltung nütz lich sind. FIGS. 2a and 2b waveforms are Nütz Lich for explaining the operation of the circuit shown in FIG. 1.
Sei der in Fig. 1 dargestellten Vertikalablenkschaltung 20 für einen Fernsehempfänger oder ein Videoanzeigegerät ist eine Vertikalablenkwicklung L V an einem Ausgangsanschluß A an eine Vertikal-Verstärkerausgangsstufe 21 gekoppelt. Mit der Ablenkwicklung L V ist an einem Anschluß C ein Stromfühl widerstand R 8 gekoppelt, und mit dem Widerstand R 8 ist an einem Anschluß D ein Gleichstromsperr- und S-Form-Kondensator C V gekoppelt.Be the vertical deflection circuit 20 shown in FIG. 1 for a television receiver or a video display device, a vertical deflection winding L V is coupled at an output terminal A to a vertical amplifier output stage 21 . With said deflection winding L V, a current sensing is at a terminal C coupled resistor R 8, and to the resistor R and a Gleichstromsperr- S-shape capacitor C V is coupled to a terminal D. 8
Die Vertikalausgangsstufe 21 enthält einen oberen Verstärker transistor Q 4, der über eine Diode D 2 mit einer +25 V-Gleich stromversorgung gekoppelt ist, und einen unteren Verstärker transistor Q 3, der über einen Widerstand mit einem Punkt eines Massebezugspotentials gekoppelt ist. Mit der Ausgangsstufe 21 ist eine Treiberstufe 22 gekoppelt, um die Ausgangsstufe mit einer Vertikalfrequenz sägezahnmäßig anzusteuern, damit ein Sägezahn-Vertikalablenkstrom I V in der Vertikalablenkwicklung L V erzeugt wird.The vertical output stage 21 contains an upper amplifier transistor Q 4 , which is coupled via a diode D 2 to a +25 V DC power supply, and a lower amplifier transistor Q 3 , which is coupled via a resistor to a point of a ground reference potential. To the output stage 21 is a driver stage 22 is coupled, sägezahnmäßig to control the output stage at a vertical rate, so that a sawtooth vertical deflection current I V in the vertical deflection winding L V is generated.
Die Treiberstufe 22 enthält einen invertierenden Verstärker- Treibertransistor Q 2 und eine mit dem Kollektor des Transi stors gekoppelte Stromquelle 23. Der Treibertransistor Q 2 steuert den oberen Ausgangstransistor Q 4 über einen nicht invertierenden Puffertransistor Q 5 an und den unteren Aus gangstransistor Q 3 über eine invertierende Stufe U 1 und einen nichtinvertierenden Puffertransistor Q 6. Die Treiber- und Ausgangsstufen können in einer integrierten Schaltung IC 1, wie der von Sanyo hergestellten Schaltung LA783l enthalten sein.The driver stage 22 contains an inverting amplifier driver transistor Q 2 and a current source 23 coupled to the collector of the transistor. The driver transistor Q 2 controls the upper output transistor Q 4 via a non-inverting buffer transistor Q 5 and the lower output transistor Q 3 via an inverting stage U 1 and a non-inverting buffer transistor Q 6. The driver and output stages can be integrated in an integrated circuit IC 1 , such as the circuit LA783l manufactured by Sanyo.
Zur Erzeugung eines Vertikal-Sägezahnstromes i V in der Verti kalablenkwicklung L V erzeugt ein Vertikalrampengenerator 26 ein abfallende Vertikalrampenspannung 27, die über einem Kon densator C 2 wechselstrommäßig auf die Basis eines Fehlerver stärkertransistors Q 1 gekoppelt ist. Der Fehlerverstärker transistor Q 1 invertiert die Vertikalrampenspannung 27, um über einem Kollektorlasttransistor R 1 des Transistors Q 1 eine Vertikaleingangsspannung 28 zu erzeugen. Die Eingangsspannung 28 wird einem Eingangsanschluß B der Treiberstufe 22 zuge führt, die über einen Widerstand R 27 auf die Basis des inver tierenden Verstärkertransistors Q 2 gekoppelt ist.To generate a vertical sawtooth current i V in the verti kalablenkwicklung L V , a vertical ramp generator 26 generates a falling vertical ramp voltage 27 , which is coupled via an AC capacitor C 2 alternating current based on a Fehlerver amplifier transistor Q 1 . The error amplifier transistor Q 1 inverts the vertical ramp voltage 27 in order to generate a vertical input voltage 28 via a collector load transistor R 1 of the transistor Q 1 . The input voltage 28 is fed to an input terminal B of the driver stage 22 , which is coupled via a resistor R 27 to the base of the inverting amplifier transistor Q 2 .
Die Vertikaleingangsspannung 28 erhöht fortschreitend die Leitfähigkeit der Treiberstufe 22 während des Vertikalhin laufintervalls, wobei fortschreitend mehr des von der Strom quelle 23 erzeugten Stroms I 1 weg von dem oberen Ausgangs verstärker Q 4 und dem Puffer Q 5 überbrückt wird. Während der ersten Hälfte des Hinlaufs ist der Ausgangstransistor Q 4 lei tend, um die +25 V-Versorgung über die Diode D 2 auf die Ver tikalablenkwicklung L V zu koppeln. In der Ablenkwicklung L V fließt ein abnehmender Vertikalablenkstrom i V und lädt den Gleichstromsperrkondensator C V von der +25 V-Versorgung über den Transistor Q 4.The vertical input voltage 28 progressively increases the conductivity of the driver stage 22 during the vertical running interval, progressively bridging more of the current I 1 generated by the current source 23 away from the upper output amplifier Q 4 and the buffer Q 5 . During the first half of the trace, the output transistor Q 4 is conductive to couple the + 25 V supply via the diode D 2 to the vertical deflection winding L V. In deflection winding L V to flow a decreasing vertical deflection current i V, and charges the DC blocking capacitor C V from the +25 V power supply via the transistor Q. 4
Während der zweiten Hälfte des Vertikalhinlaufs ist der Trei bertransistor Q 2 durch die Eingangsspannung 28 ausreichend leitend gemacht worden, um den oberen Ausgangstransistor Q 4 auszuschalten und den unteren Ausgangstransistor Q 3 einzu schalten. Der Gleichstromsperrkondensator C V entlädt über die Vertikalablenkwicklung L V und den Transistor Q 3 auf Masse, wodurch der negative Sägezahnteil des Vertikalablenkstroms i V erzeugt wird.During the second half of the vertical traverse, the driver transistor Q 2 has been made sufficiently conductive by the input voltage 28 to switch off the upper output transistor Q 4 and to switch on the lower output transistor Q 3 . The DC blocking capacitor C V discharges to ground via the vertical deflection winding L V and the transistor Q 3 , as a result of which the negative sawtooth part of the vertical deflection current i V is generated.
Um das Vertikalrücklaufintervall einzuleiten, schaltet die Eingangsspannung 28 den Treibertransistor Q 2 aus, wodurch der untere Ausgangstransistor Q 3 ausgeschaltet und der obere Aus gangstransistor Q 4 eingeschaltet wird. Eine übliche Vertikal rücklaufschaltung, die in den Figuren nicht dargestellt ist, sorgt für den Rücklauf des Vertikalablenkstroms i V.To initiate the vertical retrace interval, input voltage 28 turns off driver transistor Q 2 from off whereby the lower output transistor Q 3 and the upper From output transistor Q 4 is turned on. A conventional vertical return circuit, which is not shown in the figures, ensures the return of the vertical deflection current i V.
Der Betrieb der Ausgangsstufe 21 in Ansprache auf die Verti kaleingangsspannung 28 erzeugt eine Vertikalausgangsspannung 29 am Ausgangsanschluß A, die der Vertikalablenkwicklung L V zugeführt wird. Der an dem Ausgangsanschluß A erzeugte Gleichspannungswert V 0 erzeugt auch an den Anschlüssen C und D im wesentlichen denselben Gleichstromwert. Der Vertikal ablenkstrom i V erzeugt zwischen den Anschlüssen C und D über dem Fühlerwiderstand R 8 eine Sägezahn-Wechselspannung und er zeugt eine parabolische Komponente 30 für die Spannung V D, die über dem Gleichstromsperrkondensator C V erzeugt wird. The operation of the output stage 21 in response to the vertical input voltage 28 generates a vertical output voltage 29 at the output terminal A , which is fed to the vertical deflection winding L V. The DC voltage value V 0 generated at the output terminal A also generates essentially the same DC current value at the terminals C and D. The vertical deflection current i V generates a sawtooth alternating voltage between the connections C and D via the sensor resistor R 8 and it generates a parabolic component 30 for the voltage V D which is generated across the DC blocking capacitor C V.
Eine negative Gleichstrom-Rückkopplungsschleife von dem Aus gangsanschluß A zu dem Eingangsanschluß B stabilisiert den mittleren Betriebsgleichspannungswert am Anschluß A. Die Gleichspannung am Anschluß A wird über den Anschluß C auf den Emitter des Fehlerverstärkertransistors Q 1 gekoppelt, um die Gleichspannung des Emitters auf den Spannungswert V 0 festzu legen. Der Spannungswert V 0 wird mit einem Eezugsspannungs wert V R verglichen, der an der Basis des Transistors Q 1 mit tels Spannungsteilerwiderständen R 9, R 101 und R 10 erzeugt wird. Der Wert der Eingangsspannung 28 wird durch die Leit fähigkeit des Transistors Q 1 kontrolliert, um den Gleichspan nungswert V 0 auf einen Betriebswert zu stabilisieren, der un gefähr um 1V be über dem Bezugsspannungswert V r liegt.A negative DC feedback loop from the output terminal A to the input terminal B stabilizes the average operating DC voltage value at terminal A. The DC voltage at connection A is coupled via connection C to the emitter of error amplifier transistor Q 1 in order to set the DC voltage of the emitter to the voltage value V 0 . The voltage value V 0 is compared with a reference voltage value V R , which is generated at the base of the transistor Q 1 by means of voltage dividing resistors R 9 , R 101 and R 10 . The value of the input voltage 28 is determined by the routing capability of the transistor Q 1 controlled to the DC clamping voltage value V to stabilize 0 to a value of the operation of the un dangerous to be 1 V is higher than the reference voltage value V r.
Eine wechselstrommäßige negative Rückkopplung für die Abtast linearisierung ist vorgesehen durch Kopplung der über dem Fühlerwiderstand R 8 erzeugten Sägezahn-Wechselspannung auf den Emitter des Fehlertransistors Q 1 über ein Spannungsteiler netzwerk, das ein Potentiometer R 12 und Widerstände R 14 und R 15 enthält. Die Sägezahn-Wechselspannung am Emitter des Feh lertransistors Q 1 wird mit der Vertikalrampenspannung 27 ver glichen, die über den Kondensator C 2 wechselstrommäßig auf die Basis des Transistors gekoppelt wird, um die Wechselstrom komponente der Eingangsspannung 28 zu erzeugen. Die Ablenk stromamplitude wird durch den Schleifer des Potentiometers R 12 eingestellt.An AC negative feedback for the scanning linearization is provided by coupling the sawtooth AC voltage generated across the sensor resistor R 8 to the emitter of the error transistor Q 1 via a voltage divider network that contains a potentiometer R 12 and resistors R 14 and R 15 . The sawtooth AC voltage at the emitter of the error transistor Q 1 is compared with the vertical ramp voltage 27 , which is AC coupled via the capacitor C 2 to the base of the transistor to produce the AC component of the input voltage 28 . The deflection current amplitude is set by the wiper of the R 12 potentiometer.
Der Rampengenerator 26, der die Rampenspannung 27 erzeugt, enthält eine integrierende RC-Schaltung, einen Kondensator C 1 und einen Widerstand R 11. Während des normalen Betriebs hat der Widerstand R 11 einen Anschluß, der auf Masse gekoppelt ist über eine Serienanordnung eines Transistors Q 9, der wäh rend des normalen Betriebs leitend ist, einen Widerstand R 103 und einen Transistor Q 10, der ebenfalls während des normalen Betriebs leitend ist. Ein Rücksetzschalter, ein Transistor Q 7, ist über den Kondensator C 1 gekoppelt. Die über dem Gleichstromsperrkondensator C V erzeugte Spannung V D wird der integrierenden Schaltung aus dem Kondensator C 1 und dem Wider stand R 11 zugeführt. Die Gleichstromkomponente der Spannung V D wird mittels des Kondensators C 1 integriert, um eine ab fallende Rampe der Spannung über dem Widerstand R 11 zu erzeu gen. Die parabolische Wechselstromkomponente der Spannung V D wird durch den Kondensator C 12 integriert, um eine S-Formung der Rampenspannung über dem Widerstand R 11 zu bewirken.The ramp generator 26 , which generates the ramp voltage 27 , contains an integrating RC circuit, a capacitor C 1 and a resistor R 11 . During normal operation, resistor R 11 has a terminal coupled to ground through a series arrangement of transistor Q 9 , which is conductive during normal operation, resistor R 103 and transistor Q 10 , which is also during normal operation is leading. A reset switch, a transistor Q 7, is coupled via the capacitor C 1 . The voltage generated across the DC blocking capacitor C V V D is the integrating circuit of the capacitor C 1 and the abutment stood R 11 supplied. The DC component of the voltage V D is integrated by means of the capacitor C 1 in order to generate a falling ramp of the voltage across the resistor R 11. The parabolic AC component of the voltage V D is integrated by the capacitor C 12 to form an S-shape to cause the ramp voltage across the resistor R 11 .
Um den Vertikalrücklauf einzuleiten, wird der Rampenkondensa tor C 1 entladen, indem der Rücksetztransistor Q 7 leitend ge macht wird. Ein Vertikalrücksetzimpuls 36, der durch eine Vertikalsynchronisationsschaltung 136 erzeugt wird, wie bei spielsweise durch den eingangs genannten Toshiba IC, wird der Basis eines Transistors Q 8 zugeführt und macht den Transistor wahrend eines kurzen Rücksetzimpulsintervalls nichtleitend. Der Kollektor des Transistors U 8 wird über einen Widerstand R 16 mit einer +44 V-Versorgung gekoppelt. Der Kollektor des Transistors Q 8 ist über einen Widerstand R 16 auf die Basis des Rücksetztransistors R 7 gleichstromgekoppelt. Der nach negativ gehende Rücksetzimpuls 36 wird durch den Transistor Q 8 invertiert und der Basis des Transistors Q 7 zugeführt, um den Transistor Q 7 einzuschalten und den Kondensator C 1 zu entladen. Die scharfe Zunahme der Rampenspannung 27, wenn der Kondensator C 1 entladen wird, wird der Basis des Fehlerver stärkertransistors Q 1 zugeführt und sperrt den Transistor, um das Vertikalrücklaufintervall einzuleiten.In order to initiate the vertical return, the ramp capacitor C 1 is discharged by making the reset transistor Q 7 conductive. A vertical reset pulse 36 , which is generated by a vertical synchronization circuit 136 , such as the Toshiba IC mentioned at the beginning, is fed to the base of a transistor Q 8 and makes the transistor non-conductive during a short reset pulse interval. The collector of transistor U 8 is coupled to a +44 V supply via a resistor R 16 . The collector of transistor Q 8 is DC coupled through a resistor R 16 to the base of reset transistor R 7 . The negative going reset pulse 36 is inverted by transistor Q 8 and supplied to the base of transistor Q 7 to turn on transistor Q 7 and discharge capacitor C 1 . The sharp increase in ramp voltage 27 when capacitor C 1 is discharged is applied to the base of error amplifying transistor Q 1 and blocks the transistor to initiate the vertical flyback interval.
Ein Kondensator C 5 in Serie mit einem Widerstand R 19 über der Ablenkwicklung L V dämpft die Resonanzen der Ablenkwicklung. Ein Widerstand R 7 ist zwischen den Ausgangsanschluß A und den Emitter des Fehlerverstärkertransistors Q 1 gekoppelt, um horizontalfrequente Einstreuungen durch die Vertikalablenk wicklung L V zu kompensieren. Ein Kondensator C 6 in Serie mit einem Widerstand R 20 ist zwischen den Eingangsanschluß B und Masse gekoppelt, um die Verstärkung bei höheren Frequenzen zu dämpfen, damit hochfrequente Schwingungen der Ablenkschal tung verhindert werden.A capacitor C 5 in series with a resistor R 19 across the deflection winding L V dampens the resonances of the deflection winding. A resistor R 7 is coupled between the output terminal A and the emitter of the error amplifier transistor Q 1 in order to compensate for horizontal frequency interference by the vertical deflection winding L V. A capacitor C 6 in series with a resistor R 20 is coupled between the input terminal B and ground to damp the amplification at higher frequencies so that high-frequency vibrations of the deflection circuit are prevented.
Während des Betriebs des Fernsehempfängers im Service-Modus, der beispielsweise verwendet wird, wenn die Farbtemperatur manuell eingestellt werden soll, oder wenn das Neutralisieren von Magnetisierungseinflüssen notwendig ist, wird das Raster vertikal zusammengefaltet, indem die Vertikalablenkschaltung 20 außer Betrieb gesetzt wird. Dementsprechend wird die Er zeugung des Vertikalablenkstromes durch eine Service-Modus- Schaltanordnung 50 aufgehoben, wenn ein Betrieb im Service- Modus verlangt wird. Die Service-Modus-Schaltanordnung 50 enthält einen Schalttransistor Q 9, der mit seinem Kollektor an einen Endanschluß des Widerstands R 11 gekoppelt ist, der von der Verbindung zwischen den Kondensatoren C 2 und C 1 ent fernt ist. Ein Widerstand R 100 ist zwischen den Anschluß D des Kondensators C V und den Kollektor des Transistors Q 9 ge koppelt. Der Emitter des Transistors Q 9 ist über einen Wider stand R 103 und einen Transistor Q 10 mit Masse gekoppelt.During the operation of the television receiver in the service mode, which is used, for example, when the color temperature is to be adjusted manually, or when the neutralization of magnetizing influences is necessary, the grid is folded vertically by the vertical deflection circuit 20 being deactivated. Accordingly, the generation of the vertical deflection current by a service mode switching arrangement 50 is canceled when an operation in the service mode is required. The service mode switching arrangement 50 contains a switching transistor Q 9 , which is coupled with its collector to an end connection of the resistor R 11 , which is removed from the connection between the capacitors C 2 and C 1 . A resistor R 100 is coupled between the terminal D of the capacitor C V and the collector of the transistor Q 9 ge. The emitter of the transistor Q 9 is coupled via an opposing R 103 and a transistor Q 10 to ground.
Wahrend des Normalmodus des Fernsehempfängerbetriebs ist ein Mode-Schaltsignal 25, das in üblicher Weise erzeugt sein kann, auf einem hohen Wert oder Zustand, wodurch der Transi stor Q 9 in Sättigung leitend gehalten wird. Daher arbeitet der Generator 26 in der vorstehend beschriebenen Weise.During the normal mode of television receiver operation, a mode switching signal 25 , which can be generated in a conventional manner, is at a high value or state, as a result of which the transistor Q 9 is kept conductive in saturation. Therefore, the generator 26 operates in the manner described above.
Um den Service-Modus des Fernsehempfängerbetriebs herzustel len, wird das Mode-Schaltsignal 25 auf den niedrigen Wert oder Zustand geschaltet, um die Leitung des Transistors Q 9 aufzuheben. Mit dem gesperrten Transistor Q 9 ist der Strom pfad über den Widerstand R 11 zum Laden des Kondensators C 1 geöffnet. Daher kann der Kondensator C 1 nicht länger geladen werden und die "Platte" des Kondensators C 2, die mit dem Kon densator C 1 verbunden ist, wird den Wert der Spannung V D haben. Folglich hört die Erzeugung der Rampenspannung 27 auf. Der Widerstand R 100 verhindert, daß ein Leckstrom den Konden sator C 1 lädt.In order to produce the service mode of television receiver operation, the mode switching signal 25 is switched to the low value or state in order to remove the conduction of the transistor Q 9 . With the transistor Q 9 blocked, the current path is opened via the resistor R 11 for charging the capacitor C 1 . Therefore, capacitor C 1 can no longer be charged and the "plate" of capacitor C 2 connected to capacitor C 1 will have the value of voltage V D. As a result, the generation of the ramp voltage 27 ceases. The resistor R 100 prevents a leakage current from loading the capacitor C 1 .
Infolge der durch die Widerstände R 14, R 15 und R 12 geschaffe nen negativen Gleichstromrückkopplung wird die Gleichspannung an jedem der Anschlüsse A, C und D ungefähr auf +12,5 V ge halten, was ungefähr dem Bezugsspannungswert V r zuzüglich einer Spannung V be des Transistors Q 1 ist. Daher wird der Kondensator C V während des Service-Betriebsmodus auf unge fähr +12,5 V geladen gehalten. Folglich ist der transiente Versorgungsstrom über die Diode D 2 vorteilhafterweise kleiner als wenn der Kondensator C V nicht schon geladen wäre, wenn der normale Betriebsmodus wieder aufgenommen wird.Due to the negative DC feedback created by resistors R 14 , R 15 and R 12 , the DC voltage at each of the terminals A , C and D is kept approximately at +12.5 V ge, which is approximately the reference voltage value V r plus a voltage V be of transistor Q is 1 . Therefore, the capacitor C V is kept charged to approximately +12.5 V during the service mode. As a result, the transient supply current via the diode D 2 is advantageously smaller than if the capacitor C V were not already charged when the normal operating mode is resumed.
Ein Wechselstromrückkopplungspfad zwischen dem Eingang und dem Ausgang des IC 1 enthält einen Kondensator C 1 parallel mit einem Schalttransistor Q 7. Da der Transistorschalter Q 7 sowohl während des normalen als auch während des Service- Modus des Betriebs arbeitet ist die Frequenzcharakteristik der Wechselstromrückkopplungsschleife in beiden Betriebszu ständen im wesentlichen dieselbe. Daher ist es vorteilhafter weise unwahrscheinlich, daß die einmal für den normalen Be triebszustand optimierte Frequenzcharakteristik während des Betriebs im Service-Modus eine Instabilität in der Wechsel stromrückkopplungsschleife bewirkt.An AC feedback path between the input and the output of the IC 1 includes a capacitor C 1 in parallel with a switching transistor Q 7 . Since transistor switch Q 7 operates in both normal and service modes of operation, the frequency characteristic of the AC feedback loop is substantially the same in both operating conditions. Therefore, it is advantageously unlikely that the frequency characteristic, once optimized for the normal operating state, will cause instability in the AC feedback loop during operation in the service mode.
Wenn ein Benutzer ein Kommando zum Ändern des gewählten Kanals in eine Abstimmschaltung 200 eingibt, wird ein übli cher, nicht dargestellter OSD-Zeichengenerator aktiviert, um in einer Ecke des Bildschirms die Anzeige der Kanalnum mer zu erzeugen. Gleichzeitig wird ein Steuersignal SYNC AUS durch die Abstimmschaltung 200 erzeugt, welche bewirkt, daß ein Schalter S ein Vertikalsynchronisierungssignal V V von einem Synchronisationssignal aufnehmenden Anschluß 136 a einer Synchronisationsschaltung 136 abkoppelt. Das Abkoppeln des Signals V V ist wünschenswert, da dieses Signal V V während eines Übergangsintervalls beim Kanalwechsel ein Rauschen ent halten kann, das die Ablenkströme in nachteiliger Weise be einflussen kann. Folglich geht die Schaltung 136 in einen Freilaufbetrieb über, was eine Verminderung der Frequenz des Signals 36 bewirkt.When a user inputs a command to change the selected channel into a tuning circuit 200 , a conventional OSD character generator, not shown, is activated to generate the channel number display in a corner of the screen. Simultaneously, a control signal SYNC OUT produced by the tuning circuit 200, which causes that a switch S, a vertical synchronizing signal V V from a synchronization signal receiving terminal 136 a of a synchronization circuit 136 disconnects. The decoupling of the signal V V is desirable since this signal V V may contain noise during a transition interval when changing channels, which may adversely affect the deflection currents. As a result, circuit 136 goes into a freewheeling mode, causing the frequency of signal 36 to decrease.
Die Fig. 2a und 2b zeigen Schwingungsformen, die zur Erläute rung des Betriebs der Schaltung in Fig. 1 nützlich sind. Gleiche Symbole und Nummerin den Fig. 1, 2a und 2b bezeich nen gleiche Gegenstände oder Funktionen. Wie durch die ge strichelte Linie in Fig. 2b gezeigt, ist das Intervall zwi schen aufeinanderfolgenden vertikalen Rücksetzimpulsen 36 beispielsweise gleich 296H während des Freilaufbetriebs, wobei H die Horizontalperiode ist. Demgegenüber kann ein sol ches Intervall gleich 262,5H im Normalbetrieb sein. Daher kann die Amplitude des Ablenkstroms i V in Fig. 1, der einen in Fig. 2a gezeigten Hinlaufabschnitt hat, während des Frei laufbetriebs größer werden, wenn sie nicht korrigiert wird. Ohne Korrektur würde der Wert des Vertikalablenkstroms i V zur Zeit t 1 während des Freilaufbetriebs, der zu Beginn der Anzeige der OSD-Zeichen auftritt, größer sein als während des Normalbetriebs. Daher würden sich die OSD-Zeichen, die in der Nähe der Oberseite des Bildschirms angezeigt werden sollen, sich nach der Oberseite des Schirms oder sogar voll ständig aus dem Schirm bewegen. FIGS. 2a and 2b illustrate waveforms that are to Erläute tion of the operation of the circuit in Fig. 1 useful. Like symbols and numbers in Figures 1, 2a and 2b denote like items or functions. For example, as shown by the dashed line in Fig. 2b, the interval between successive vertical reset pulses 36 is equal to 296H during freewheeling operation, where H is the horizontal period. In contrast, such an interval can be equal to 262.5H in normal operation. Therefore, the amplitude of the deflection current i V in FIG. 1, which has a trailing portion shown in FIG. 2a, may become larger during the free running operation if it is not corrected. Without correction, the value of the vertical deflection current i V at time t 1 during freewheeling operation, which occurs at the start of the display of the OSD characters, would be greater than during normal operation. Therefore, the OSD characters to be displayed near the top of the screen would move to the top of the screen or even completely out of the screen.
Gemäß einem Aspekt der Erfindung wird das Signal SYNC AUS auf die Basis des Transistors Q 10 einer Korrekturschaltung 60 gekoppelt. Das Signal SYNC AUS bewirkt, daß der Transi stor Q 10 nichtleitend wird, wenn in der Schaltung 136 ein Freilaufbetrieb auftritt. Folglich werden Widerstände R 104 und R 105 der Korrekturschaltung 60 zwischen den Widerstand R 103 und Masse geschaltet. Das Ergebnis ist, daß eine Span nung V Q9 am Kollektor des Transistors Q 9 von beispielsweise +0,4 Volt, die während des Normalbetriebs auftreten, auf +2,13 Volt, die bei der Erzeugung des Signals SYNC AUS auf treten, ansteigt. Die Zunahme der Spannung V Q9 wird durch die vorstehend genannten Widerstände bestimmt, die mit einem Wi derstand R b durch die Basis-Emitter-Strecke des Transistors Q 9 einen Spannungsteiler bilden. Der Widerstand R b koppelt durch einen solchen Spannungsteiler ein Signal 25, das bei ungefähr 5 Volt zu der Basis des Transistors Q 9 liegt. Außer während des vorher beschriebenen Betriebs im Service-Modus liegt das Signal 25 bei ungefähr +5 Volt.According to one aspect of the invention, the signal SYNC OFF is coupled to the base of the transistor Q 10 of a correction circuit 60 . The signal SYNC OFF causes the transistor Q 10 to become non-conductive when a freewheeling operation occurs in the circuit 136 . Consequently, resistors R 104 and R 105 of the correction circuit 60 are connected between the resistor R 103 and ground. The result is that a voltage V Q9 at the collector of transistor Q 9 increases from, for example, +0.4 volts that occur during normal operation to +2.13 volts that occur when the SYNC OFF signal is generated. The increase in voltage V Q9 is determined by the resistors mentioned above, which form a voltage divider with a resistor R b through the base-emitter path of transistor Q 9 . Resistor R b couples a signal 25 through such a voltage divider, which is approximately 5 volts to the base of transistor Q 9 . Except during the previously described service mode operation, signal 25 is approximately +5 volts.
Die Zunahme der Spannung V Q9 bewirkt, daß die Änderungsfre quenz der Vertikalrampenspannung 27 abnimmt. Folglich wird die Zunahme der Amplitude des Ablenkstroms i V infolge der niedrigeren Frequenz des Rücksetzimpulses 36 verhindert. Das Ergebnis ist, daß zur Zeit t 1 in Fig. 2a zum Beginn der An zeige der OSD-Zeichen der Ablenkstrom i V auf einem Wert ist nahe dem während des Normalbetriebs. Daher bleibt vorteil hafterweise die Position der OSD-Zeichen im wesentlichen die selbe wie im Normalbetrieb obwohl die Frequenz des Ablenk stroms niedriger ist.The increase in voltage V Q9 causes the change frequency of the vertical ramp voltage 27 to decrease. As a result, the increase in the amplitude of the deflection current i V due to the lower frequency of the reset pulse 36 is prevented. The result is that at time t 1 in Fig. 2a, at the beginning of the display of the OSD signs, the deflection current i V is at a value close to that during normal operation. Therefore, the position of the OSD characters advantageously remains essentially the same as in normal operation although the frequency of the deflection current is lower.
Claims (15)
einer Vertikalablenkwicklung;
einem Verstärker, der auf ein Sägezahnsignal anspricht, das in einer gegebenen Periode Hinlauf- und Rücklaufabschnitte aufweist, und der mit der Ablenkwicklung gekoppelt ist, um in der Ablenkwicklung einen Ablenkstrom zu erzeugen mit einer Amplitude, die entsprechend einer Amplitude des Sägezahn signals bestimmt ist;
einer Quelle eines Synchronisationseingangssignals mit einer Frequenz, die in Beziehung steht zu einer Vertikalablenk frequenz;
gekennzeichnet durch,
eine Quelle (200) eines ersten Steuersignals (SYNC AUS); eine Einrichtung (136), die auf das Eingangssignal (V V ) und auf das erste Steuersignal (SYNC AUS) anspricht, um ein zwei tes Steuersignal (36) zu erzeugen, das mit dem Eingangssignal (V V ) synchronisiert ist, wenn das erste Steuersignal (SYNC AUS) in einem ersten Zustand ist, und das freiläuft, wenn das erste Steuersignal (SYNC AUS) in einen zweiten Zustand wechselt; und
einen Sägezahnsignalgenerator (26), der auf das zweite Steuersignal (36) anspricht, um das Sägezahnsignal (27) zu erzeugen, das mit dem zweiten Steuersignal (36) synchroni siert ist, wobei der Sägezahngenerator (26) auf das erste Steuersignal (SYNC AUS) anspricht, um die Amplitude des Sägezahnsignals (27) entsprechend dem Zustand des ersten Steuersignals (SYNC AUS) zu variieren, damit verhindert wird, daß die Frequenzänderung des zweiten Steuersignals (36) wesentlich die Amplitude des Sägezahnsignals (27) verändert, wodurch eine wesentliche Änderung der Amplitude des Ablenk stroms (i V ) vermieden wird. 1. Vertical deflection circuit in a video display device with:
a vertical deflection winding;
an amplifier responsive to a sawtooth signal having forward and return portions in a given period and coupled to the deflection winding to generate a deflection current in the deflection winding having an amplitude determined in accordance with an amplitude of the sawtooth signal;
a source of a synchronization input signal at a frequency related to a vertical deflection frequency;
marked by,
a source ( 200 ) of a first control signal (SYNC OFF); means ( 136 ) responsive to the input signal ( V V ) and the first control signal (SYNC OFF) to produce a second control signal ( 36 ) synchronized with the input signal ( V V ) when the first Control signal (SYNC OFF) is in a first state and free running when the first control signal (SYNC OFF) changes to a second state; and
a sawtooth signal generator ( 26 ) responsive to the second control signal ( 36 ) to generate the sawtooth signal ( 27 ) synchronized with the second control signal ( 36 ), the sawtooth generator ( 26 ) responding to the first control signal (SYNC OFF ) responds to vary the amplitude of the sawtooth signal ( 27 ) in accordance with the state of the first control signal (SYNC OFF), so that the frequency change of the second control signal ( 36 ) is prevented from significantly changing the amplitude of the sawtooth signal ( 27 ), whereby a substantial Changing the amplitude of the deflection current ( i V ) is avoided.
eine Quelle (C V ) einer ersten Spannung (V D ), einen ersten Kondensator (C 1) mit einem ersten Anschluß (D), der mit der Quelle (C V ) der ersten Spannung (V D ) gekoppelt ist,
einen ersten Schalter (Q 7), der auf das zweite Steuersignal (36) anspricht und mit dem ersten Kondensator (C 1) gekoppelt ist, wobei der erste Schalter (Q 7) mit einer Frequenz arbei tet, die in Beziehung steht zu der des zweiten Steuersignals (36), um den ersten Kondensator (C 1) über den ersten Schal ter (Q 7) zu entladen und den Rücklaufabschnitt des Sägezahn signals (27) zu bilden, und
eine steuerbare Stromquelle (R 11), die auf das erste Steuer signal (SYNC AUS) anspricht und mit einem zweiten Anschluß des ersten Kondensators (C 1) gekoppelt ist, um einen Strom zu leiten, der den ersten Kondensator (C 1) mit einer Frequenz lädt, die durch den Zustand des ersten Steuersignals (SYNC AUS) bestimmt ist, so daß eine Wechselfrequenz des Sägezahn signals (27) während dessen Hinlaufabschnitt in Übereinstim mung mit dem Zustand des ersten Steuersignals (SYNC AUS) be stimmt ist.2. Vertical deflection circuit according to claim 1, characterized in that the sawtooth signal generator ( 26 ) contains the following:
a source ( C V ) of a first voltage ( V D ), a first capacitor (C 1 ) with a first terminal ( D ), which is coupled to the source ( C V ) of the first voltage ( V D ),
a first switch ( Q 7 ) responsive to the second control signal ( 36 ) and coupled to the first capacitor (C 1 ), the first switch ( Q 7 ) operating at a frequency related to that of the second control signal ( 36 ) to discharge the first capacitor ( C 1 ) via the first switch ter ( Q 7 ) and form the flyback portion of the sawtooth signal ( 27 ), and
a controllable current source ( R 11 ) which responds to the first control signal (SYNC OFF) and is coupled to a second terminal of the first capacitor ( C 1 ) in order to conduct a current which the first capacitor ( C 1 ) with Frequency loads, which is determined by the state of the first control signal (SYNC OFF), so that an alternating frequency of the sawtooth signal ( 27 ) during its trailing portion in accordance with the state of the first control signal (SYNC OFF) is determined.
einer Vertikalablenkwicklung;
einer Quelle eines ersten Steuersignals;
einer Quelle eines Synchronisationseingangssignals mit einer Frequenz, die mit einer Vertikalablenkfrequenz in Beziehung steht;
gekennzeichnet durch,
eine Ablenkeinrichtung (IC 1), die mit der Ablenkwicklung (L V ) gekoppelt ist und auf das Eingangssignal (36) und das erste Steuersignal (SYNC AUS) anspricht, um in der Ablenk wicklung (L V ) einen Ablenkstrom (i V ) zu erzeugen, der mit dem Eingangssignal (36) synchronisiert ist, wenn das erste Steuersignal (SYNC AUS) in einem ersten Zustand ist, und das bei einer anderen Frequenz freiläuft, wenn das erste Steuer signal (SYNC AUS) in einem zweiten Zustand ist, so daß die Amplitude des Ablenkstroms (i V ) im wesentlichen beibehalten wird, wenn der Ablenkstrom (i V ) synchronisiert ist und wenn der Ablenkstrom (i V ) freiläuft.12. Vertical deflection circuit in a video display device, with:
a vertical deflection winding;
a source of a first control signal;
a source of a synchronization input signal having a frequency related to a vertical deflection frequency;
marked by,
a deflection device (IC 1 ), which is coupled to the deflection winding (L V ) and responsive to the input signal ( 36 ) and the first control signal (SYNC OFF), in order to a deflection current ( i V ) in the deflection winding ( L V ) generate, which is synchronized with the input signal ( 36 ) when the first control signal (SYNC OFF) is in a first state, and freewheeling at a different frequency when the first control signal (SYNC OFF) is in a second state, so that the amplitude of the deflection current ( i V ) is substantially maintained when the deflection current ( i V ) is synchronized and when the deflection current ( i V ) runs freely.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/179,371 US4795949A (en) | 1988-04-08 | 1988-04-08 | Deflection current correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3911680A1 true DE3911680A1 (en) | 1989-10-19 |
| DE3911680C2 DE3911680C2 (en) | 2001-03-22 |
Family
ID=22656318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3911680A Expired - Fee Related DE3911680C2 (en) | 1988-04-08 | 1989-04-10 | Deflection current correction circuit |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4795949A (en) |
| JP (1) | JP2829623B2 (en) |
| KR (1) | KR0137274B1 (en) |
| CA (1) | CA1300742C (en) |
| DE (1) | DE3911680C2 (en) |
| FI (1) | FI93292C (en) |
| FR (1) | FR2629971B1 (en) |
| GB (1) | GB2217960B (en) |
| HK (1) | HK21697A (en) |
| SG (1) | SG15495G (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999549A (en) * | 1990-04-27 | 1991-03-12 | Rca Licensing Corporation | Switched mode vertical deflection system and control circuit |
| US5089755A (en) * | 1991-02-19 | 1992-02-18 | Thomson Consumer Electronics, Inc. | Vertical deflection circuit |
| US5608425A (en) * | 1993-08-31 | 1997-03-04 | Zilog, Inc. | Technique for generating on-screen display characters using software implementation |
| US5783913A (en) * | 1993-12-08 | 1998-07-21 | Thomson Consumer Electronics, Inc. | Raster distortion correction arrangement |
| JP3525589B2 (en) * | 1995-11-06 | 2004-05-10 | ソニー株式会社 | Image display device and image display method |
| GB2308792A (en) * | 1995-12-28 | 1997-07-02 | Thomson Multimedia Sa | Vertical deflection stage |
| US6266099B1 (en) * | 1998-08-04 | 2001-07-24 | National Semiconductor Corporation | Video on-screen display with reduced feedthrough and crosstalk |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322204Y2 (en) * | 1973-07-28 | 1978-06-09 | ||
| DK149879A (en) * | 1978-04-12 | 1979-10-13 | Data Recall Ltd | CONTROLLER FOR USE IN VIEWING VIDEO SIGNALS |
| US4365270A (en) * | 1979-08-23 | 1982-12-21 | Rca Corporation | Dual standard vertical deflection system |
| US4272777A (en) * | 1980-02-08 | 1981-06-09 | Rca Corporation | Service switch apparatus |
| GB2094114B (en) * | 1981-03-02 | 1984-10-24 | Croma Research Ltd | Scanning circuit for a television |
| US4544954A (en) * | 1984-01-23 | 1985-10-01 | Rca Corporation | Television receiver with high voltage protection circuit |
| JPS60251777A (en) * | 1984-05-29 | 1985-12-12 | Sony Corp | Amplitude detecting circuit of vertical deflection signal |
| JPS61108255A (en) * | 1984-10-31 | 1986-05-26 | Canon Inc | Gradation recording method |
| US4677484A (en) * | 1985-05-10 | 1987-06-30 | Rca Corporation | Stabilizing arrangement for on-screen display |
| US4731564A (en) * | 1986-05-12 | 1988-03-15 | Rca Corporation | Service switch for video display apparatus |
| US4694226A (en) * | 1986-08-29 | 1987-09-15 | Rca Corporation | Vertical deflection circuit with service mode operation |
-
1988
- 1988-04-08 US US07/179,371 patent/US4795949A/en not_active Expired - Lifetime
-
1989
- 1989-03-21 FR FR8903699A patent/FR2629971B1/en not_active Expired - Fee Related
- 1989-03-23 CA CA000594598A patent/CA1300742C/en not_active Expired - Lifetime
- 1989-03-31 FI FI891556A patent/FI93292C/en not_active IP Right Cessation
- 1989-04-06 GB GB8907785A patent/GB2217960B/en not_active Expired - Fee Related
- 1989-04-06 KR KR1019890004502A patent/KR0137274B1/en not_active IP Right Cessation
- 1989-04-07 JP JP1089590A patent/JP2829623B2/en not_active Expired - Fee Related
- 1989-04-10 DE DE3911680A patent/DE3911680C2/en not_active Expired - Fee Related
-
1995
- 1995-01-27 SG SG15495A patent/SG15495G/en unknown
-
1997
- 1997-02-27 HK HK21697A patent/HK21697A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2829623B2 (en) | 1998-11-25 |
| KR890016826A (en) | 1989-11-30 |
| HK21697A (en) | 1997-02-27 |
| GB8907785D0 (en) | 1989-05-17 |
| US4795949A (en) | 1989-01-03 |
| FR2629971A1 (en) | 1989-10-13 |
| FI93292B (en) | 1994-11-30 |
| FR2629971B1 (en) | 1992-12-24 |
| FI93292C (en) | 1995-03-10 |
| CA1300742C (en) | 1992-05-12 |
| GB2217960B (en) | 1992-02-05 |
| GB2217960A (en) | 1989-11-01 |
| FI891556A (en) | 1989-10-09 |
| SG15495G (en) | 1995-06-16 |
| FI891556A0 (en) | 1989-03-31 |
| DE3911680C2 (en) | 2001-03-22 |
| JPH01305667A (en) | 1989-12-08 |
| KR0137274B1 (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2238548A1 (en) | HIGH VOLTAGE CONTROL CIRCUIT | |
| DE2815028C2 (en) | Circuit arrangement for television sets for generating a parabolic signal | |
| DE2616728B2 (en) | Circuit arrangement for controlling the image display device of a color television receiver | |
| DE3911680C2 (en) | Deflection current correction circuit | |
| DE2449276A1 (en) | CIRCUIT FOR AUTOMATIC GAIN CONTROL WITH NOISE AND OVERLOAD CORRECTION PROPERTIES | |
| DE2819774B2 (en) | Brightness regulator for a transmission channel for processing a video signal | |
| DE2519359A1 (en) | BLACK LEVEL TERMINAL CIRCUIT FOR A DEVICE FOR PROCESSING A VIDEO SIGNAL | |
| DE3786904T2 (en) | Sawtooth generator. | |
| DE2123587C3 (en) | Transistorized vertical deflection circuit | |
| DE2746538C3 (en) | Semiconductor circuit arrangement for processing a color image signal from a color television receiver | |
| DE69303549T2 (en) | Bi-directional deflection circuit | |
| DE3437732C2 (en) | ||
| DE3024347A1 (en) | VERTICAL DISPLAY CONTROLLED SYNCHRONOUSLY WHICH IS CONTROLLED DURING THE RUNNING AND THE RETURN INTERVALS | |
| DE19626597C2 (en) | Synchronous signal separation circuit of an image output device | |
| DE1512406A1 (en) | Vertical deflection circuit for television receivers | |
| DE1462928A1 (en) | Deflection circuit | |
| DE3728856C2 (en) | ||
| DE69030821T2 (en) | Deflection drive stage in a video device | |
| DE2513477C3 (en) | Pillow correction circuit | |
| DE68915303T2 (en) | Image display arrangement with a function generator and a compensation circuit and integrated circuit containing this arrangement. | |
| DE69117574T2 (en) | Circuit for generating a parabolic voltage | |
| DE3744556A1 (en) | High-tension stabilising circuit for protection against overheating | |
| DE2548266B2 (en) | Generator for supplying a television deflection circuit with pulses for the development of deflection signals | |
| DE3788844T3 (en) | Circuit for grid correction. | |
| DE2647929C3 (en) | Automatic ghosting suppressor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |