DE3850770T2 - Verfahren zum informationsaustausch in einem mehrprozessorsystem. - Google Patents

Verfahren zum informationsaustausch in einem mehrprozessorsystem.

Info

Publication number
DE3850770T2
DE3850770T2 DE3850770T DE3850770T DE3850770T2 DE 3850770 T2 DE3850770 T2 DE 3850770T2 DE 3850770 T DE3850770 T DE 3850770T DE 3850770 T DE3850770 T DE 3850770T DE 3850770 T2 DE3850770 T2 DE 3850770T2
Authority
DE
Germany
Prior art keywords
multiprocessor system
exchanging information
exchanging
multiprocessor
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3850770T
Other languages
English (en)
Other versions
DE3850770D1 (de
Inventor
Daniel Litaize
Jean-Claude Salinier
Abdelaziz Mzoughi
Fatima-Zahra Elkhlifi
Mustapha Lalam
Pascal Sainrat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Busless Computers Sarl
Original Assignee
Busless Computers Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Busless Computers Sarl filed Critical Busless Computers Sarl
Application granted granted Critical
Publication of DE3850770D1 publication Critical patent/DE3850770D1/de
Publication of DE3850770T2 publication Critical patent/DE3850770T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE3850770T 1987-12-14 1988-12-09 Verfahren zum informationsaustausch in einem mehrprozessorsystem. Expired - Fee Related DE3850770T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8718103A FR2624631B1 (fr) 1987-12-14 1987-12-14 Systeme multiprocesseur, procede d'echange d'informations mis en oeuvre et composant memoire multiport serie susceptible d'equiper ledit systeme
PCT/FR1988/000608 WO1989006013A1 (fr) 1987-12-14 1988-12-09 Procede d'echange d'information dans un systeme multiprocesseur

Publications (2)

Publication Number Publication Date
DE3850770D1 DE3850770D1 (de) 1994-08-25
DE3850770T2 true DE3850770T2 (de) 1995-01-19

Family

ID=9358264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3850770T Expired - Fee Related DE3850770T2 (de) 1987-12-14 1988-12-09 Verfahren zum informationsaustausch in einem mehrprozessorsystem.

Country Status (5)

Country Link
EP (1) EP0346420B1 (de)
JP (1) JPH02502496A (de)
DE (1) DE3850770T2 (de)
FR (1) FR2624631B1 (de)
WO (1) WO1989006013A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2779843A1 (fr) * 1998-06-16 1999-12-17 Busless Computers Composant memoire multiport serie et application a un ordinateur
US6848067B2 (en) * 2002-03-27 2005-01-25 Hewlett-Packard Development Company, L.P. Multi-port scan chain register apparatus and method
US7149824B2 (en) 2002-07-10 2006-12-12 Micron Technology, Inc. Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412313A (en) * 1981-01-19 1983-10-25 Bell Telephone Laboratories, Incorporated Random access memory system having high-speed serial data paths
US4616310A (en) * 1983-05-20 1986-10-07 International Business Machines Corporation Communicating random access memory
DE3584318D1 (de) * 1984-06-29 1991-11-14 Ibm Hochgeschwindigkeitspufferspeicheranordnung fuer schnelle datenuebertragung.
US4633440A (en) * 1984-12-31 1986-12-30 International Business Machines Multi-port memory chip in a hierarchical memory

Also Published As

Publication number Publication date
JPH02502496A (ja) 1990-08-09
DE3850770D1 (de) 1994-08-25
EP0346420A1 (de) 1989-12-20
WO1989006013A1 (fr) 1989-06-29
FR2624631B1 (fr) 1990-05-04
FR2624631A1 (fr) 1989-06-16
EP0346420B1 (de) 1994-07-20

Similar Documents

Publication Publication Date Title
DE3685065D1 (de) Verfahren zum ausschneiden von bilddaten in einem rechnersystem.
DE3854384T2 (de) Verfahren zum Betreiben eines einen anteilig genutzten virtuellen Speicher verwendenden Multiprozessorsystems.
DE3585323D1 (de) Verfahren und vorrichtung zum ordnen von multiprozessor-operationen in ein multiprozessorsystem.
DE3854481D1 (de) Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem.
DE68924040T2 (de) Verfahren zum Austauschen von Daten zwischen Programmen in einem Datenverarbeitungssystem.
DE68918837T2 (de) Verfahren zur unterbrechungsfreien Rückgewinnungsversorgung in einem Übertragungssystem.
DE3582746D1 (de) Serieller verbindungsbus fuer datenverabeitungssystem und verfahren zum informationsaustausch.
DE3850986T2 (de) Verfahren zur Reservekapazitätsverwendung für Fehlererkennung in einem Multiprozessorsystem.
DE68925470D1 (de) Verfahren zum Abrufen von potentiell ungültigen Daten in einem Mehrrechnersystem
DE3856313T2 (de) Anpassungsprogramm zum Datenaustausch zwischen Objekten in einem objektbasierten Datenverarbeitungssystem
DE3481144D1 (de) Verfahren zum identifizieren von objekten.
DE3668028D1 (de) Verfahren zum handhaben eines sicherheitssystems.
DE3671118D1 (de) Verfahren zum elektronischen bezahlen mit hilfe eines speichers.
DE3751949T2 (de) Verfahren zum Starten eines Untersystems in einem verteilten Verarbeitungssystem
ATE237157T1 (de) Verfahren zum managen von kollisionen in einem kontaktlosen datenaustauschsystem
DE3688423D1 (de) Verfahren zur gesicherten uebertragung in einem uebertragungssystem.
DE3667873D1 (de) Verfahren zur konfliktaufloesung in einem parallelrechnernetzwerk.
DE3650425D1 (de) Verfahren zum Aufzeichnen von Entnahmefehlern in einem Dokumentenausgabegerät.
DE68914652D1 (de) Verfahren zum zurückziehen kleiner katalysatorteilchen in fcc-systemen.
DE3850389T2 (de) Verfahren zum unterteilen einer figur in bereiche in einem graphischen anzeigesystem.
DE3876806D1 (de) Verfahren zum auslesen von phosphorbildern.
DE58903650D1 (de) Verfahren zur interruptverarbeitung in einer datentverarbeitungsanlage.
DE3850770D1 (de) Verfahren zum informationsaustausch in einem mehrprozessorsystem.
DE3684138D1 (de) Verfahren zum abgleichen der aufgaben in einem mehrprozessorsystem.
DE3689279D1 (de) Verfahren und Vorrichtung zum Nachweis einer Fehlerinformation in einem holografischen Bildmuster.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee