DE3839156A1 - Schaltungsanordnung zum ansteuern einer reihenschaltung eines bipolaren transistors und eines mos-feldeffekttransistors - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1. Eine derartige Schaltungsanordnung ist durch das MOS Power Applications Handbook von R. Severus, J. Armÿos, Siliconix Incorporated 1984 (JSBN 0-930 519-00-0) Seiten 6-130 bis 6-133, insbesondere Seite 6-131 bekannt.

Üblicherweise (siehe zum Beispiel Seiten 6 bis 137 der oben ange­ führten Literaturstelle) werden die beiden MOS-Feldeffekttransistoren (MOS-FETs) zwischen ihrem Gate- Anschluß und dem Source-Anschluß mit einem ohmschen (Gate-)Widerstand und parallel zu diesem mit zwei gegeneinandergeschalteten Zenerdioden beschaltet. Diese Z-Dioden begrenzen beim Ein- und Ausschalten der MOS-FETs die am Gate auftretende Spannung, und schützen es somit vor Überspannungen.

Bei der eingangs angegebenen Schaltungsanordnung, bei der aus Gründen des Schaltungsaufwands für beide MOS-FETs die Gate-Steuerspannung aus einer Steuerquelle, nämlich der Ansteuerschaltung, geliefert wird, tritt das Problem auf, daß der Treiber-MOS-FET beim Einschalten der Anordnung mit einer zu geringen Spannung angesteuert wird. Diese gegenüber der Spannung zur vollständigen Ansteuerung verringerte Gate-Steuerspannung (also zum Beispiel statt 12 V nur 7 V) hat ihre Ursache in einer dynamischen Gegenspan­ nung, die im vom Laststrom durchflossenen Abschnitt der Gatesteuerstrecke zwischen dem Basisanschluß des bipolaren Transistors und dem Source-Anschluß des mit ihm in Reihe liegenden MOS-FETs auftritt.

Durch die ungenügende Ansteuerung des Treiber-MOS-FETs schaltet der bipolare Transistor langsamer ein als bei konventioneller Ansteuerung mit anfänglicher Basisstrom-Überhöhung oder bei konventionellen Darlington-Transisto­ ren. Dadurch treten bei der Schaltungsanordnung höhere Einschaltver­ luste auf, und die mögliche Schaltfrequenz wird beschränkt.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsan­ ordnung der eingangs genannten Art anzugeben, bei der auch für den Treiber-MOS-FET die von ihm benötigte volle Steuerspannung zur Verfü­ gung gestellt wird.

Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch 1 gekenn­ zeichneten Merkmale gelöst.

Vorteilhafterweise wird durch den eingefügten Kondensator trotz der an der (ersten) Zenerdiode anliegenden Gegenspannung für den Ein­ schaltvorgang die zum Erreichen der vollen Gate-Steuerspannung benö­ tigte Spannungsdifferenz bereitgestellt.

Zwar ist es bereits bekannt (etz, Band 108 (1987) Seiten 544 bis 547, insbesondere Seite 545), einen sogenannten "speed-up"-Kondensator im Steuerkreis, zum Beispiel von GTO-Thyristoren vorzusehen, jedoch dient dieser Kondensator einer Spannungsüberhöhung, und er besitzt auch ge­ genüber dem bei der Schaltungsanordnung nach der Erfindung vorgese­ henen Kondensator die entgegengesetzte Polarität.

Durch das verbesserte Einschaltverhalten der Schaltungsanordnung nach der Erfindung sind höhere Schaltfrequenzen erzielbar, während der zu­ sätzliche Schaltungsaufwand gegenüber der Schaltungsanordnung nach dem Stand der Technik gering ist.

Eine vorteilhafte Ausgestaltung der Schaltungsanordnung nach der Er­ findung ist im Unteranspruch gekennzeichnet.

Die Erfindung soll im folgenden anhand eines in der Zeichnungsfigur als Prinzipschaltbild dargestellten Ausführungsbeispiels erläutert werden.

Gemäß der Zeichnungsfigur bilden ein bipolarer Transistor T 2 und ein MOS-FET T 3 eine Reihenschaltung, die im eingeschalteten Zustand von einem Strom i _S durchflossen ist, wobei ein Teilstrom i _{T 1} über einen Treiber-MOS-FET T 1 fließt, während der restliche Teilstrom i _{T 2} in den Kollektoranschluß C des bipolaren Transistors T 2 fließt.

Der Basisanschluß B des bipolaren Transistors T 2 ist mit dem Emitter- Anschluß E über einen ohmschen Widerstand R 2 verbunden, wodurch ver­ mieden wird, daß während des Abschaltens die Basis-Emitter-Strecke des Transistors T 2 mit unzulässig hoher Sperrspannung beansprucht wird.

Beim Treiber-MOS-FET T 1 ist der Drain-Anschluß mit D 1, der Source-An­ schluß mit S 1 und der Gate-Anschluß mit G 1 bezeichnet. In gleicher Wei­ se ist beim mit dem bipolaren Transistor T 2 in Reihe liegenden MOS-FET T 3 der Drain-Anschluß mit D 3, der Source-Anschluß mit S 3 und der Gate- Anschluß mit G 3 bezeichnet.

Zwischen den Basis-Anschluß B des bipolaren Transistors T 2 und den Source-Anschluß S 3 des mit dem Transistor T 2 in Reihe liegenden MOS- FETs T 3 ist eine erste Z-Diode D 5 geschaltet.

Die Gate-Anschlüsse G 1 bzw. G 3 der beiden MOS-FETs T 1 bzw. T 3 sind je­ weils mit den Source-Anschlüssen S 1 bzw. S 3 durch einen ohmschen Wi­ derstand R 1 bzw. R 3 verbunden. Parallel zu diesen ohmschen Widerstän­ den R 1 bzw. R 3 liegen jeweils zwei gegeneinandergeschaltete zweite, dritte Dioden D 1, D 2 bzw. D 3, D 4.

Die beiden MOS-FETs T 1 bzw. T 3 werden von einer gemeinsamen Ansteuer­ schaltung V angesteuert.

Diese besteht aus zwei Gleichspannungsquellen E 1 und E 2, die zwei Steuerspannungen U _{H 1} bzw. U _{H 2} bereitstellen. Der negative Pol der Gleichspannungsquelle E 1 und der positive Pol der Gleichspannungs­ quelle E 2 sind zu einem Anschluß S′ der Steuerschaltung V verbun­ den. Der andere Anschluß der Ansteuerschaltung V ist mit G′ bezeich­ net. Mit ihm wird zum Einschalten der Transistoren T 1 bis T 3 der po­ sitive Pol der Gleichspannungsquelle E 1 durch Schließen eines Schal­ ters H 1 verbunden. Für die Abschalt- und Sperrphase der Transisto­ ren T 1 bis T 3 wird der negative Pol der Gleichspannungsquelle E 2 über einen Schalter H 2 an den Anschluß G′ gelegt. Die Gate-Ansteuerspan­ nung zwischen den Anschlüssen G′ und S′ ist mit U′ _GS bezeichnet. In der Zeichnungsfigur ist die Polarität dieser Spannung U′ _GS für die Sperr- und Abschaltphase der Transistoren T 1 bis T 3 eingezeichnet.

Der Anschluß S′ der Ansteuerschaltung V ist an den Source-Anschluß S 3 der MOS-FETs T 3 gelegt. Der Anschluß G′ ist über einen ersten ohmschen Widerstand R 5 an den Gate-Anschluß G 3 des MOS-FETs T 3 und über einen zweiten ohmschen Widerstand R 4 sowie einen durch einen hochohmigen Wi­ derstand R 7 überbrückten Kondensator C 1 an den Gate-Anschluß G 1 des Treiber-MOS-FETs T 1 angeschlossen.

Dem zweiten ohmschen Widerstand R 4 ist eine in Richtung auf das Gate des Treiber-MOS-FETs T 1 gepolte Überbrückungsdiode D 6 in Serie mit einem weiteren ohmschen Widerstand R 6 parallelgeschaltet.

Beim Einschalten der beiden MOS-FETs T 1, T 3 aus der gemeinsamen Steuer­ quelle mit der Spannung U′ _GS entsprechend der von der Gleichspannungs­ quelle E 1 gelieferten positiven Ansteuerspannung U _H1 steht die Span­ nung U′ _GS anfänglich nur zu einem Teil für die Ansteuerung des Treiber MOS-FETs T 1 zur Verfügung. Infolge des Stromanstiegs im Hauptkreis der Transistoren T 2 und T 3 entsteht wegen unvermeidlicher Leitungsinduk­ tivitäten, vor allem zwischen dem Emitter-Anschluß E des Transistors T 2 und dem Drain-Anschluß D 3 des MOS-FETs T 3, und wegen der Schaltträgheit der Steuerstrecke zwischen dem Basis-Anschluß B des Transistors T 2 und dem Source-Anschluß S 3 des MOS-FETs T 3 eine gegen die Steuerspannung gerichtete Gegenspannung. Aus diesem Grunde ist der durch den hoch­ ohmigen Widerstand R 7 überbrückte Kondensator C 1 gemäß der Erfin­ dung vorgesehen:

Während der Sperrphase der Schaltungsanordnung liegt die in ihrer Po­ larität gezeigte negative Steuerspannung am Ausgang G′-S′ der Ansteu­ erschaltung V an (Schalter H 2 geschlossen, Spannung U _{H 2} der Gleich­ spannungsquelle E 2 wirksam). Die dritte Z-Diode D 2 im Steuerkreis des Treiber-MOS-FETs T 1 ist nun so bemessen, daß nur ein Teil der nega­ tiven Steuerspannung (Ausräumspannung) zwischen dem Gate-Anschluß G 1 und dem Source-Anschluß S 1 am Treiber-MOS-FET T 1 anliegt. Den Rest nimmt der Kondensator C 1 auf, der in der gezeigten Polarität aufgela­ den wird.

Beim Einschalten der Schaltungsanordnung (Schließen des Schalters H 1, Spannung U _{H 1} der Gleichspannungsquelle E 1 wirksam) setzt sich diese Kondensatorspannung noch auf die Steuerspannung U′ _GS drauf, so daß bei richtiger Spannungsbemessung der dritten Z-Diode D 2 die beim Einschalt­ vorgang wirksame Gegenspannung kompensiert wird. Damit steht dem Trei­ ber-MOS-FET T 1 eine ausreichend hohe Gate-Steuerspannung zur Verfü­ gung, die ein schnelles Umschalten des MOS-FETs T 1 in den Leitend-Zu­ stand ermöglicht und die Schaltungsanordnung insgesamt ebenfalls schneller und verlustärmer einschaltet.

Die Z-Diode D 1 verhindert, daß die positive Gate-Spannung für den Treiber-MOS-FET T 1 im stationären Durchlaßzustand der Schaltungsan­ ordnung einen kritischen Wert übersteigt.

Im Zuge der Erfindung kann durch das Überbrücken des zweiten ohmschen Widerstands R 4 durch die Reihenschaltung des weiteren ohmschen Wider­ stands R 6 mit der Überbrückungsdiode D 6 die Impedanz im Einschalt­ steuerkreis für den Treiber MOS-FET T 1 verringert werden. Wegen des geringeren Spannungsabfalls verbessert sich somit die Einschaltge­ schwindigkeit zusätzlich. Die Ein- und Abschaltzeiten des Treiber MOS-FETs T 3 können mit dieser Schaltungskombination voneinander unab­ hängig auf die gewünschten Werte eingestellt werden.

Claims (2)

1. Schaltungsanordnung zum Ansteuern einer Reihenschaltung aus einem bipolaren Transistor, dessen Kollektor-Basis-Strecke mit einem Treiber-MOS-Feldeffekttransistor beschaltet ist, und einem MOS-Feld­ effekttransistor, dessen Source-Anschluß über eine erste Z-Diode mit dem Basisanschluß des bipolaren Transistors verbunden ist, mit einem gemeinsamen von einer Ansteuerschaltung gelieferten Steuersignal für die Gate-Anschlüsse der beiden MOS-Feldeffekttransistoren, dadurch gekennzeichnet, daß bei einer Beschaltung der Gate-Source-Strecke (G 1/ S 1) des Treiber-MOS-Feldeffekttransistors (T 1) mit gegeneinandergeschal­ teten zweiten und dritten Z-Dioden (D 1, D 2) parallel zu einem ohmschen Widerstand (R 1) ein durch einen hochohmigen Wider­ stand (R 7) überbrückter Kondensator (C 1) in der Zuleitung von der Ansteuerschaltung (V) zum Gate-Anschluß (G 1) des Treiber- MOS-Feldeffekttransistors (T 1) angeordnet ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß einem zwischen dem Kondensator (C 1) und der Ansteuerschal­ tung (V) angeordneten ohmschen Widerstand (R 4) eine in Richtung auf den Kondensator (C 1) gepolte Überbrückungsdiode (D 6) in Reihe mit einem weiteren ohmschen Widerstand (R 6) parallelge­ schaltet ist.