DE3823399A1

DE3823399A1 - Relief network for electronic branch pairs in a reverse-parallel circuit

Info

Publication number: DE3823399A1
Application number: DE19883823399
Authority: DE
Inventors: Helmut Ing Grad Klemm
Original assignee: Asea Brown Boveri AG Germany; Asea Brown Boveri AB
Current assignee: ABB AG Germany; ABB AB
Priority date: 1988-01-28
Filing date: 1988-07-09
Publication date: 1989-08-10

Abstract

A relief network is proposed for electronic branch pairs in a reverse-parallel circuit of a converter, in the case of which network the losses which are produced especially during the switching-off process are reduced. A GTO thyristor or a transistor with a diode connected in reverse-parallel or a reverse-conducting thyristor which can be switched off is used as the branch pair. Two series-connected storage capacitors (6, 7) are arranged between the terminals (DC voltage source) (1). The common junction point (12) of the two storage capacitors (6, 7) is connected via a turn-off relief capacitor (8) to the common junction point of the two branch pairs (2/4, 3/5). The further connections of the branch pairs in each case are connected to the terminals of the DC voltage source (1), it being possible to connect current-limiting inductors and/or fuses in between. <IMAGE>

Description

Die Erfindung bezieht sich auf ein Entlastungsnetzwerk für elektronische Zweigpaare in Antiparallelschaltung gemäß dem Oberbegriff des Anspruches 1. Ein solches Ent lastungsnetzwerk für elektronische Zweigpaare in Antipa rallelschaltung ist aus der DE-OS 32 44 623 bekannt. Ein Anwendungsgebiet sind dabei selbstgeführte Stromrichter schaltungen.The invention relates to a relief network for electronic branch pairs in anti-parallel connection according to the preamble of claim 1. Such Ent load network for electronic branch pairs in Antipa parallel connection is known from DE-OS 32 44 623. A The field of application is self-commutated converters circuits.

In der aus der DE-OS 32 44 623 bekannten Schaltungsan ordnung sind die Halbleiterschalter und antiparallelen Dioden mit zwei Dioden, einem Beschaltungskondensator (Abschaltentlastungskondensator), einem Speicherkonden sator und einer Strombegrenzungsdrossel zur Begrenzung der Ein- und Ausschaltverluste beschaltet. Die Entladung des Speicherkondensators erfolgt über einen Widerstand oder einen Gleichstromverbraucher. Bei der notwendigen Ladungsbegrenzung des Speicherkondensators mittels eines Widerstandes entstehen zum Teil hohe Verluste. Bei La dungsbegrenzung mit einem Gleichstromverbraucher werden die Verluste zwar reduziert, jedoch sind zusätzliche aktive und passive Bauteile erforderlich (Gleichstrom steller).In the circuit known from DE-OS 32 44 623 order are the semiconductor switches and anti-parallel Diodes with two diodes, a wiring capacitor (Cut-off relief capacitor), a storage capacitor sator and a current limiting choke for limitation the switching on and off losses are connected. The discharge of the storage capacitor takes place via a resistor or a DC consumer. With the necessary Charge limitation of the storage capacitor by means of a Resistance sometimes results in high losses. At La limitation with a DC consumer although the losses are reduced, there are additional ones active and passive components required (direct current controller).

Aus der DE-OS 35 24 522 ist eine rückspeisende Beschal tung für elektronische Zweigpaare in Antiparallelschal tung bekannt, bei der eine Strombegrenzungsdrossel mit zweiter Wicklung (Sekundärwicklung) eingesetzt ist. Die zweite Wicklung liegt in Reihe mit einer Diode an der speisenden Gleichspannungsquelle. Der Wickelsinn von Primär- und Sekundärwicklung ist so gewählt, daß bei abnehmendem Strom in der ersten Wicklung (Primärwick lung) die magnetische Energie der Drossel über die zwei te Wicklung in die Gleichspannungsquelle zurückgespeist wird. Diese Maßnahme entlastet zwar den Speicherkonden sator von der magnetischen Energie der Strombegrenzungs drossel, jedoch ist zur Ladungsbegrenzung des Speicher kondensators ein Entladewiderstand nicht entbehrlich.DE-OS 35 24 522 is a regenerative sound system device for electronic branch pairs in anti-parallel formwork device known in which a current limiting choke second winding (secondary winding) is used. The second winding is in series with a diode on the feeding DC voltage source. The winding sense of Primary and secondary winding is chosen so that at decreasing current in the first winding (primary winding the magnetic energy of the choke via the two th winding fed back into the DC voltage source becomes. This measure relieves the memory probes sator from the magnetic energy of the current limiting throttle, however, is to limit the charge of the storage capacitor, a discharge resistor is not unnecessary.

Bei den Anordnungen gemäß DE-OS 32 44 623 und DE-OS 35 25 522 ist es auch von Nachteil, daß "schnelle" Di oden in den Beschaltungskreisen der abschaltbaren Halb leiterschalter erforderlich sind.In the arrangements according to DE-OS 32 44 623 and DE-OS 35 25 522 it is also disadvantageous that "fast" Di ode in the circuits of the half that can be switched off conductor switches are required.

Der Erfindung liegt davon ausgehend die Aufgabe zugrun de, ein Entlastungsnetzwerk für elektronische Zweigpaare in Antiparallelschaltung der eingangs genannten Art an zugeben, bei dem die Beschaltungsverluste - insbesondere die beim Ausschaltvorgang entstehenden Verluste - auch ohne den Einsatz aktiver Bauelemente minimiert sind.The invention is assuming the task zugrun de, a relief network for electronic branch pairs in anti-parallel connection of the type mentioned to admit where the Beschaltungsverluste - especially the generated during turn-off losses - are minimized without the use of active devices.

Diese Aufgabe wird in Verbindung mit den Merkmalen des Oberbegriffes erfindungsgemäß durch die im Kennzeichen des Anspruches 1 angegebenen Merkmale gelöst. This task is done in conjunction with the characteristics of the Preamble according to the invention by the in the mark of the specified features solved.

Die mit der Erfindung erzielbaren Vorteile bestehen ins besondere darin, daß der Bauteileaufwand beträchtlich reduziert ist. Es sind lediglich passive Bauelemente (und keine steuerbaren elektronischen Schalter) in einer selbsttätig arbeitenden Schaltung erforderlich. Das Ent lastungsnetzwerk muß nicht überwacht oder angesteuert werden. Eine Energierückspeisung in die Gleichspannungs quelle ist aufgrund der geringen Verluste nicht notwen dig. Die Speicherkondensatoren können gleichzeitig die Zwischenkreis-Kondensatoren sein.The advantages that can be achieved with the invention are special in that the cost of components is considerable is reduced. They are only passive components (and no controllable electronic switches) in one automatically operating circuit required. The Ent load network does not have to be monitored or controlled will. An energy recovery in the DC voltage source is not necessary due to the low losses dig. The storage capacitors can simultaneously DC link capacitors.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous embodiments of the invention are in the Subclaims marked.

Die Erfindung wird nachstehend anhand der in der Zeich nung dargestellten Ausführungsbeispiele erläutert.The invention is based on the in the drawing illustrated embodiments explained.

Es zeigen:Show it:

Fig. 1 die Grundausführung des Entlastungsnetz werks mit einem Abschaltentlastungskon densator und zwei Speicherkondensatoren, Fig. 1 shows the basic version of the snubber capacitor with a Abschaltentlastungskon and two storage capacitors,

Fig. 2 eine dreiphasige Variante der Grundaus führung mit zwei Speicherkondensatoren, Fig. 2 is a three-phase variant of the basic versions guide with two storage capacitors,

Fig. 3 eine dreiphasige Variante der Grundaus führung mit sechs Speicherkondensatoren, Fig. 3 is a three-phase variant of the basic versions guide with six storage capacitors,

Fig. 4 eine Variante der Grundausführung mit einer zusätzlichen Strombegrenzungsdros sel, Fig. 4 is a variant of the basic version, with an additional Strombegrenzungsdros sel,

Fig. 5 eine Variante der Grundausführung mit zwei zusätzlichen Strombegrenzungsdros seln, Figure 5 clauses. A variant of the basic version with two additional Strombegrenzungsdros,

Fig. 6 eine dreiphasige Variante der Grundaus führung mit sechs Strombegrezungsdrosseln und zwei Speicherkondensatoren, Fig. 6 is a three-phase variant of the basic versions guide with six Strombegrezungsdrosseln and two storage capacitors,

Fig. 7 eine dreiphasige Variante der Grundaus führung mit zwei Strombegrenzungsdrosseln und zwei Speicherkondensatoren, Fig. 7 is a three-phase variant of the basic versions guide with two current limiting reactors and two storage capacitors,

Fig. 8 eine dreiphasige Variante der Grundaus führung mit sechs Strombegrenzungsdros seln und sechs Speicherkondensatoren, Fig. 8 is a three-phase variant of the basic versions guide with six Strombegrenzungsdros clauses and six storage capacitors,

Fig. 9 eine aus zwei Grundausführungen gebildete Dreipunktwechselrichterschaltung, Fig. 9 is a formed of two basic designs three-level inverter circuit,

Fig. 10, 11 Varianten bei der Anordnung von Sicherun gen,Gen Fig. 10, 11 variants in the arrangement of Sicherun,

Fig. 12 die zeitlichen Verläufe interessierender Spannungen und Ströme. Fig. 12 shows the time courses of interest voltages and currents.

In Fig. 1 ist die Grundausführung des Entlastungsnetz werkes mit einem Abschaltentlastungskondensator und zwei Speicherkondensatoren dargestellt. Es ist eine Gleich spannungsquelle 1 zu erkennen, an deren positiver Klemme ein erster abschaltbarer Halbleiterschalter (GTO-Transi stor) 2 mit antiparalleler Diode 4 und an deren negati ver Klemme ein zweiter abschaltbarer Halbleiterschalter 3 mit antiparalleler Diode 5 angeschlossen sind. Die Bauelemente 2 und 4 bzw. 3 und 5 bilden jeweils ein elektronisches Zweigpaar in Antiparallelschaltung. Es können alternativ auch rückwärtsleitende, abschaltbare elektronische Halbleiterschalter eingesetzt werden. Zwi schen der positiven Klemme und dem gemeinsamen Verbin dungspunkt 13 von Schalter 2 und Diode 4 liegt die Lei tungsinduktivität 9. Zwischen der negativen Klemme und dem gemeinsamen Verbindungspunkt 14 von Schalter 3 und Diode 5 liegt die Leitungsinduktivität 10. Diese Lei tungsinduktivitäten 9, 10 sollten möglichst gering sein, damit die magnetische Energie von 9 und 10 beim Aus schalten der Schalter 2 oder 3 die Kondensatoren 6, 7, 8 nicht mehr überlädt, als die Sperrspannungen von 2, 3, 4, 5 zulassen. Zwischen den Verbindungspunkten 13 und 14 ist die Serienschaltung von zwei Speicherkondensatoren 6, 7, angeordnet, wobei am gemeinsamen Verbindungspunkt 12 der Kondensatoren 6, 7 ein Beschaltungskondensator 8 (Ab schaltentlastungskondensator) liegt, der andererseits an den gemeinsamen Verbindungspunkt 11 der Schalter 2, 3 und Dioden 4, 5 angeschlossen ist. Der letztgenannte Verbindungspunkt 11 bildet gleichzeitig den Phasenan schluß. Die Kapazität der Speicherkondensatoren 6, 7 ist groß im Vergleich zur Kapazität des Beschaltungskonden sators 8.In Fig. 1, the basic version of the relief network is shown with a shutdown relief capacitor and two storage capacitors. A DC voltage source 1 can be seen, to the positive terminal of which a first turn-off semiconductor switch (GTO transistor) 2 with antiparallel diode 4 and to whose negati ver terminal a second turn-off semiconductor switch 3 with antiparallel diode 5 are connected. Components 2 and 4 or 3 and 5 each form an electronic pair of branches in anti-parallel connection. Alternatively, reverse conducting, switchable electronic semiconductor switches can also be used. Between the positive terminal and the common connec tion point 13 of switch 2 and diode 4 is the line inductance 9th The line inductance 10 lies between the negative terminal and the common connection point 14 of switch 3 and diode 5 . This Lei line inductors 9 , 10 should be as low as possible so that the magnetic energy of 9 and 10 when switching off the switch 2 or 3, the capacitors 6 , 7 , 8 no more overloaded than the reverse voltages of 2, 3, 4, 5 allow . Between the connection points 13 and 14 , the series connection of two storage capacitors 6 , 7 , is arranged, wherein at the common connection point 12 of the capacitors 6 , 7 is a wiring capacitor 8 (from switching relief capacitor), which on the other hand to the common connection point 11 of the switches 2 , 3 and Diodes 4 , 5 is connected. The latter connection point 11 forms the phase connection at the same time. The capacitance of the storage capacitors 6 , 7 is large compared to the capacitance of the circuit capacitor 8 .

Diese Grundausführung gemäß Fig. 1 kann nur eingesetzt werden, wenn die Schalter 2 und 3 ausreichend fähig sind, beim Einschalten die Anstiegsgeschwindigkeit di/dt des Stromes zu begrenzen. Sonst sind Strombegrenzungs drosseln notwendig, wie in den Fig. 4 bis 8 dargestellt. Transistoren begrenzen die Anstiegsgeschwindigkeit beim Einschalten in der Regel ausreichend. Bei nicht zu hoher treibender Spannung begrenzen "normale" GTO-Thyristoren die Anstiegsgeschwindigkeit beim Anschalten ebenfalls ausreichend (zulässiges di/dt: 200... 300 A/µs). GTO- Hochfrequenzthyristoren haben darüber hinaus ein zwei- bis dreifach höheres zulässiges di/dt (500...600 A/µs) als "normale" GTO-Thyristoren und werden deshalb bevor zugt eingesetzt.This basic embodiment of FIG. 1 can be used only if the switches are capable of sufficiently 2 and 3, when switching on the rate of rise di / dt to limit the current. Otherwise, current limiting chokes are necessary, as shown in FIGS. 4 to 8. Transistors generally limit the slew rate sufficiently when switched on. If the driving voltage is not too high, "normal" GTO thyristors also limit the slew rate sufficiently when switching on (permissible di / dt : 200 ... 300 A / µs). GTO high frequency thyristors also have a two to three times higher permissible di / dt (500 ... 600 A / µs) than "normal" GTO thyristors and are therefore used before.

Um ein Schwingen in den Stromkreisen 6-8-2 und 7-8-3 zu unterdrücken, sollten die Verbindungen der Kondensatoren zu den Schaltern induktionsarm und widerstandsbehaftet sein.To suppress oscillation in circuits 6-8-2 and 7-8-3 , the connections of the capacitors to the switches should be low-inductance and resistive.

In Fig. 2 ist eine dreiphasige Variante der Grundausfüh rung mit zwei Speicherkondensatoren dargestellt. Die aus den Schaltern 2, 3, Dioden 4, 5, Speicherkondensatoren 6, 7 und dem Beschaltungskondensator 8 bestehende Grundaus führung ist, wie unter Fig. 1 beschrieben, aufgebaut. Zusätzlich sind an die positive Klemme weitere abschalt bare Halbleiterschalter 15 bzw. 20 mit antiparallelen Dioden 17 bzw. 22 und an die negative Klemme weitere abschaltbare Halbleiterschalter 16 bzw. 21 mit antipa rallelen Dioden 18 bzw. 23 angeschlossen. Die der posi tiven Klemme zugewandten Verbindungspunkte von 15/17 bzw. 20/22 sind mit 25 bzw. 27 und die der negativen Klemme zugewandten Verbindungspunkte von 16/18 bzw. 21/23 sind mit 26 bzw. 28 bezeichnet. Der gemeinsame Verbindungspunkt von 15/16/17/18 bildet den Phasenan schluß 19 und der gemeinsame Verbindungspunkt von 20/21/22/23 bildet den Phasenanschluß 24. Der Phasenan schluß 19 ist über einen Beschaltungskondensator 29 an den Verbindungspunkt 12 der Speicherkondensatoren 6, 7 und der Phasenanschluß 20 ist über einen Beschaltungs kondensator 30 an den Verbindungspunkt 12 angeschlossen.In Fig. 2, a three-phase variant of the basic embodiment with two storage capacitors is shown. The basic configuration consisting of the switches 2 , 3 , diodes 4 , 5 , storage capacitors 6 , 7 and the wiring capacitor 8 is constructed as described under FIG. 1. In addition, further switchable semiconductor switches 15 and 20 with antiparallel diodes 17 and 22 are connected to the positive terminal and further switchable semiconductor switches 16 and 21 with antipa parallel diodes 18 and 23 are connected to the negative terminal. The connection points of 15/17 or 20/22 facing the positive terminal are designated 25 or 27 and the connection points of 16/18 or 21/23 facing the negative terminal are designated 26 or 28 . The common connection point of 15/16/17/18 forms the phase connection 19 and the common connection point of 20/21/22/23 forms the phase connection 24 . The phase connection 19 is connected via a wiring capacitor 29 to the connection point 12 of the storage capacitors 6 , 7 and the phase connection 20 is connected via a wiring capacitor 30 to the connection point 12 .

In Fig. 3 ist eine dreiphasige Variante der Grundausfüh rung mit sechs Speicherkondensatoren dargestellt. Der aus den Halbleiterschaltern 2, 3, 15, 16, 20, 21 und den Di oden 4, 5, 17, 18, 22, 23 bestehende Schaltungsaufbau ist wie unter Fig. 2 beschrieben. Es sind jedoch nicht lediglich zwei, allen drei Phasen zugeordnete Speicherkondensato ren 6, 7, sondern sechs Speicherkondensatoren 6, 7, 31, 32, 34, 35 vorgesehen, wobei der gemeinsame Verbin dungspunkt 37 der Kondensatoren 31, 32 über einen Be schaltungskondensator 33 an den Phasenanschluß 19 und der gemeinsame Verbindungspunkt 38 der Kondensatoren 34, 35 über einen Beschaltungskondensator 36 an den Pha senanschluß 24 angeschlossen ist. Der gemeinsame Verbin dungspunkt 12 der Kondensatoren 6, 7 ist über den Beschal tungskondensator 8 an den Phasenanschluß 11 angeschlos sen, wie unter Fig. 1 beschrieben.In Fig. 3, a three-phase variant of the basic embodiment with six storage capacitors is shown. The circuit structure consisting of the semiconductor switches 2 , 3 , 15 , 16 , 20 , 21 and the diodes 4 , 5 , 17 , 18 , 22 , 23 is as described under FIG. 2. However, there are not only two storage capacitors 6 , 7 assigned to all three phases, but six storage capacitors 6 , 7 , 31 , 32 , 34 , 35 are provided, the common connection point 37 of the capacitors 31 , 32 being connected via a switching capacitor 33 the phase connection 19 and the common connection point 38 of the capacitors 34 , 35 is connected via a wiring capacitor 36 to the phase connection 24 . The common connec tion point 12 of the capacitors 6 , 7 is connected to the phase connection 11 via the circuit capacitor 8 , as described under FIG. 1.

In Fig. 4 ist eine Variante der Grundausführung mit ei ner zusätzlichen Strombegrenzungsdrossel dargestellt. Die aus den Schaltern 2, 3; Dioden 4, 5; Speicherkondensa toren 6, 7 und dem Beschaltungskondensator 8 bestehende Anordnung ist wie unter Fig. 1 beschrieben aufgebaut. In Fig. 4 a variant of the basic version with egg ner additional current limiting choke is shown. The switches 2 , 3 ; Diodes 4 , 5 ; Storage capacitors 6 , 7 and the circuit capacitor 8 existing arrangement is constructed as described in Fig. 1.

Zusätzlich ist die Primärwicklung 39 einer Strombegren zungsdrossel 39/40 zwischen der positiven Klemme der Gleichspannungsquelle 1 und dem Verbindungspunkt 13 bzw. der Leitungsinduktivität 9 angeordnet. Die zugehörige Sekundärwicklung 40 ist in Reihe mit einer Diode 41 pa rallel zur Gleichspannungsquelle 1 geschaltet. Dabei zeigt die Kathode der Diode 41 zur positiven Klemme der Gleichspannungsquelle 1. Diese Variante gemäß Fig. 4 mit Strombegrenzungsdrossel sowie die weiteren Varianten ge mäß Fig. 5 bis 8 werden angewendet, wenn die Halbleiter schalter die Anstiegsgeschwindigkeit di/dt des Stromes beim Einschalten nicht selbst ausreichend begrenzen kön nen.In addition, the primary winding 39 of a current limiting choke 39/40 is arranged between the positive terminal of the DC voltage source 1 and the connection point 13 or the line inductance 9 . The associated secondary winding 40 is connected in series with a diode 41 pa parallel to the DC voltage source 1 . The cathode of the diode 41 points to the positive terminal of the DC voltage source 1 . This variant according to FIG. 4 with a current limiting choke and the further variants according to FIGS . 5 to 8 are used when the semiconductor switch itself cannot adequately limit the slew rate di / dt of the current when switched on.

In Fig. 5 ist eine Variante der Grundausführung mit zwei zusätzlichen Strombegrenzungsdrosseln dargestellt. Die aus den Schaltern 2, 3; Dioden 4, 5; Speicherkondensatoren 6, 7 und dem Beschaltungskondensator 8 bestehende Anord nung ist wie unter Fig. 1 beschrieben aufgebaut. Zusätz lich sind jedoch zwei Strombegrenzungsdrosseln 39/40, 42/43 mit Primärwicklungen 39/42 und Sekundärwicklungen 40/43 vorgesehen, und zwar ist die Primärwicklung 39 zwischen der positiven Klemme bzw. der Leitungsindukti vität 9 und dem Verbindungspunkt 13 sowie die Primär wicklung 42 zwischen der negativen Klemme bzw. der Lei tungsinduktivität 10 und dem Verbindungspunkt 14 ange schlossen. Die Sekundärwicklungen 40 bzw. 43 liegen über Dioden 41 bzw. 44 parallel zur Gleichspannungsquelle 1.In Fig. 5 a variant of the basic version is shown with two additional current-limiting chokes. The switches 2 , 3 ; Diodes 4 , 5 ; Storage capacitors 6 , 7 and the circuit capacitor 8 existing arrangement is constructed as described in FIG. 1. In addition, however, two current limiting chokes 39/40 , 42/43 with primary windings 39/42 and secondary windings 40/43 are provided, namely the primary winding 39 between the positive terminal or the line inductance 9 and the connection point 13 and the primary winding 42 between the negative terminal or the line inductance 10 and the connection point 14 is closed. The secondary windings 40 and 43 are connected to the DC voltage source 1 via diodes 41 and 44, respectively.

Dabei zeigen die Kathoden der Dioden 41 und 44 zur posi tiven Klemme der Gleichspannungsquelle 1. Der Wicklungs sinn der Primärwicklungen 39 und der Sekundärwicklung 40 der Strombegrenzungsdrossel 39/40 ist derart, daß bei einem abnehmenden Strom vom positiven Pol der Gleich spannungsquelle 1 durch die Primärwicklung 39 und den Schalter 2 zum Phasenanschluß 11 die magnetische Energie der Strombegrenzungsdrossel 39/40 über die Sekundärwick lung 40 in die Gleichspannungsquelle 1 (oder in einen Gleichstromverbraucher) zurückgespeist wird. Der Wick lungssinn der Primärwicklung 42 und der Sekundärwicklung 43 der Strombegrenzungsdrossel 42/43 ist derart, daß bei einem abnehmenden Strom vom Phasenanschluß 11 durch den Schalter 3 und die Primärwicklung 42 nach dem negativen Pol der Gleichspannungsquelle 1 die magnetische Energie der Strombegrenzungsdrossel 42/43 über die Sekundärwick lung 43 in die Gleichspannungsquelle 1 (oder in einen Gleichstromverbraucher) zurückgespeist wird.The cathodes of the diodes 41 and 44 point to the positive terminal of the DC voltage source 1 . The winding sense of the primary windings 39 and the secondary winding 40 of the current limiting choke 39/40 is such that with a decreasing current from the positive pole of the DC voltage source 1 through the primary winding 39 and the switch 2 to the phase connection 11, the magnetic energy of the current limiting choke 39/40 the secondary winding 40 is fed back into the DC voltage source 1 (or into a DC current consumer). The winding direction of the primary winding 42 and the secondary winding 43 of the current limiting inductor 42/43 is such that with a decreasing current from the phase connection 11 through the switch 3 and the primary winding 42 after the negative pole of the DC voltage source 1, the magnetic energy of the current limiting inductor 42/43 the secondary winding 43 is fed back into the direct voltage source 1 (or into a direct current consumer).

Beim Einschalten des Schalters 2 begrenzt die Drossel 39/40 die Anstiegsgeschwindigkeit des Stromes durch den Schalter 2. Die (Um)Ladung des Beschaltungskondensators 8 beim Einschalten des Schalters 2 wird ebenfalls durch die Drossel 39/40 begrenzt. Beim Ausschalten des Schal ters 2 wird die magnetische Energie der Drossel 39/40 über die Sekundärwicklung 40 abgebaut und die Anstiegs geschwindigkeit der Spannung am Schalter 2 wird durch die Umladung des Beschaltungskondensators 8 begrenzt. Diese Umladung des Beschaltungskondensators 8 bewirkt der Laststrom, der kurzzeitig durch die Speicherkonden satoren 6, 7 und den Beschaltungskondensator 8 fließt und nach Umladung des Beschaltungskondensators 8 von der Diode 5 übernommen wird (Einzelheiten siehe Fig. 12 mit Beschreibung).When switch 2 is switched on , choke 39/40 limits the rate at which current flows through switch 2 . The (re) charge of the wiring capacitor 8 when the switch 2 is switched on is likewise limited by the choke 39/40 . When switching the switch ters 2 , the magnetic energy of the choke 39/40 is reduced via the secondary winding 40 and the rate of increase of the voltage at the switch 2 is limited by the charge reversal of the wiring capacitor 8 . This reloading of the wiring capacitor 8 causes the load current, which briefly flows through the storage capacitors 6 , 7 and the wiring capacitor 8 and is taken over by the diode 5 after recharging the wiring capacitor 8 (for details see FIG. 12 with description).

Die Stromkreise, die durch die Bauelemente 6, 8, 2, 39/40 und 7, 8, 3, 42/43 gebildet werden, müssen induktionsarm aufgebaut sein. Dies erfordert vor allem eine gute Kopp lung zwischen den Primär- und Sekundärwicklungen der Strombegrenzungsdrosseln. Die Verbindungen von diesen Stromkreisen zu den Polen der Gleichspannungsquelle 1 dürfen induktionsbehaftet sein. The circuits which are formed by the components 6 , 8 , 2 , 39/40 and 7 , 8 , 3 , 42/43 must be constructed with little induction. Above all, this requires a good coupling between the primary and secondary windings of the current limiting chokes. The connections from these circuits to the poles of the DC voltage source 1 may be subject to induction.

Zum Schutz der Schalter 2 und 3 können zwischen der Ver bindung von der Gleichspannungsquelle zur Primärwicklung 39 eine Sicherung (Schmelzsicherung) 45 und zwischen der Verbindung von der Gleichspannungsquelle zur Primärwick lung 42 eine Sicherung (Schmelzsicherung) 46 vorgesehen sein.To protect the switches 2 and 3 , a fuse (fuse) 45 between the connection from the DC voltage source to the primary winding 39 and a fuse (fuse) 46 can be provided between the connection from the DC voltage source to the primary winding 42 .

Parallel zu den Speicherkondensatoren 6, 7, kann auch ein Kurzschließer (Thyristor) 47 zu Schutzzwecken angeordnet sein.A short-circuiting device (thyristor) 47 can also be arranged in parallel with the storage capacitors 6 , 7 for protection purposes.

In Fig. 6 ist eine dreiphasige Variante der Grundausfüh rung mit sechs Strombegrenzungsdrosseln und zwei Spei cherkondensatoren dargestellt. Die aus den Schaltern 2, 3; Dioden 4, 5; Speicherkondensatoren 6, 7; dem Beschal tungskondensator 8, den Strombegrenzungsdrosseln 39/40, 42/43 und den Dioden 41, 44 bestehende Schaltung ist wie unter Fig. 5 beschrieben. Die weiteren Schalter 15, 16, 20, 21, Dioden 17, 18, 22, 23 und Beschaltungskonden satoren 29, 30 sind wie unter Fig. 2 beschrieben angeord net, jedoch sind dem Zweigpaar 15/17 eine Primärwicklung 48, dem Zweigpaar 16/18 eine Primärwicklung 51, dem Zweigpaar 20/22 eine Primärwicklung 54 und dem Zweigpaar 21/23 eine Primärwicklung 57 zugeordnet. Die Sekundär wicklungen 49 bzw. 52 bzw. 55 bzw. 58 der Strombegren zungsdrosseln 48/49 bzw. 51/52 bzw. 54/55 bzw. 57/58 liegen jeweils über Dioden 50 bzw. 53 bzw. 56 bzw. 59 parallel zur Gleichspannungsquelle bzw. parallel zu den Speicherkondensatoren 6, 7.In Fig. 6, a three-phase variant of the basic configuration with six current limiting chokes and two storage capacitors is shown. The switches 2 , 3 ; Diodes 4 , 5 ; Storage capacitors 6 , 7 ; the circuit condenser 8 , the current limiting chokes 39/40 , 42/43 and the diodes 41 , 44 existing circuit is as described in Fig. 5. The other switches 15 , 16 , 20 , 21 , diodes 17 , 18 , 22 , 23 and circuit capacitors 29, 30 are arranged as described in FIG. 2, but the pair of branches 15/17 are a primary winding 48 , the pair of branches 16 / 18 a primary winding 51 , the pair of branches 20/22 a primary winding 54 and the pair of branches 21/23 a primary winding 57 . The secondary windings 49 or 52 or 55 or 58 of the current limiting chokes 48/49 or 51/52 or 54/55 or 57/58 are in each case via diodes 50 or 53 or 56 or 59 in parallel DC voltage source or in parallel with the storage capacitors 6 , 7 .

In Fig. 7 ist eine dreiphasige Variante der Grundausfüh rung mit zwei Strombegrenzungsdrosseln und zwei Spei cherkondensatoren dargestellt. Die aus den Schaltern 2, 3, 15, 16, 20, 21, den Dioden 4, 5, 17, 18, 22, 23, den Be schaltungskondensatoren 8, 29, 30 und den Speicherkonden satoren 6, 7 bestehende Anordnung ist wie unter Fig. 6 beschrieben aufgebaut. Im Unterschied zur Anordnung nach Fig. 6 sind die Verbindungspunkte 13, 14, 25, 26, 27, 28 der Zweigpaare nicht mit jeweils eigenen Strombegrenzungs drosseln beschaltet, sondern die Verbindungspunkte 13, 25, 27 sind über eine gemeinsame Primärwicklung 60 einer Strombegrenzungsdrossel 60/61 an die positive Klemme und die Verbindungspunkte 14, 26, 28 sind über eine gemeinsame Primärwicklung 63 einer Strombegrenzungsdros sel 63/64 an die negative Klemme angeschlossen. Die zu gehörigen Sekundärwicklungen 61 bzw. 64 liegen in Reihe mit Dioden 62 bzw. 65 parallel zu den Speicherkondensa toren 6, 7.In Fig. 7, a three-phase variant of the basic embodiment with two current limiting chokes and two storage capacitors is shown. The from the switches 2 , 3 , 15 , 16 , 20 , 21 , the diodes 4 , 5 , 17 , 18 , 22 , 23 , the loading capacitors 8 , 29 , 30 and the storage capacitors 6 , 7 existing arrangement is as below Fig. 6 described. In contrast to the arrangement according to FIG. 6, the connection points 13 , 14 , 25 , 26 , 27 , 28 of the branch pairs are not connected to their own current limiting chokes, but the connection points 13 , 25 , 27 are connected via a common primary winding 60 to a current limiting choke 60 / 61 to the positive terminal and the connection points 14 , 26 , 28 are connected via a common primary winding 63 of a current limiting sel 63/64 to the negative terminal. The associated secondary windings 61 and 64 are in series with diodes 62 and 65 parallel to the storage capacitors 6, 7th

In Fig. 8 ist eine dreiphasige Variante der Grundausfüh rung mit sechs Strombegrenzungsdrosseln und sechs Spei cherkondensatoren dargestellt. Die aus den Schaltern 2, 3, 15, 16, 20, 21, den Dioden 4, 5, 17, 18, 22, 23, den Strom begrenzungsdrosseln 39/40, 42/43, 48/49, 51/52, 54/55, 57/58 und den Dioden 41, 44, 50, 53, 56, 59 bestehende Anord nung ist wie unter Fig. 6 beschrieben ausgeführt. Es sind jedoch nicht lediglich zwei, allen Phasen zugeord nete Speicherkondensatoren 6, 7, sondern sechs Speicher kondensatoren 6, 7, 31, 32, 34, 35 mit den zugeordneten Be schaltungskondensatoren 8, 33, 36 in der unter Fig. 3 be schriebenen Verschaltung vorgesehen.In Fig. 8, a three-phase variant of the basic embodiment with six current limiting chokes and six storage capacitors is shown. The switches 2 , 3 , 15 , 16 , 20 , 21 , diodes 4 , 5 , 17 , 18 , 22 , 23 , current limiting chokes 39/40 , 42/43 , 48/49 , 51/52 , 54 / 55 , 57/58 and the diodes 41 , 44 , 50 , 53 , 56 , 59 existing arrangement is as described under Fig. 6 executed. However, there are not only two, all phases assigned storage capacitors 6 , 7 , but six storage capacitors 6 , 7 , 31 , 32 , 34 , 35 with the associated loading capacitors 8 , 33 , 36 in the connection described under FIG. 3 intended.

In Fig. 9 ist eine aus zwei Grundausführungen gebildete Dreipunktwechselrichterschaltung dargestellt. Die ge zeigte Dreipunktschaltung besteht aus zwei, hintereinan dergeschalteten Grundausführungen 2 bis 8 und 2′ bis 8′ gemäß Fig. 1, wobei jedoch der Phasenanschluß 67 durch den gemeinsamen Verbindungspunkt der beiden Grundausfüh rungen gemäß Fig. 1 gebildet wird (Verbindungspunkt 14 der ersten Grundausführung ist mit Verbindungspunkt 13′ der zweiten Grundausführung direkt verbunden). Der Mit telpunktanschluß 66 der Gleichspannungsquelle ist über die Anoden-Kathoden-Strecke einer Diode 72 an den ge meinsamen Verbindungspunkt von 2/3/4/5/8 und über die Kathoden-Anoden-Strecke einer Diode 73 an den gemeinsa men Verbindungspunkt von 2′/3′/4′/5′/8′ angeschlossen. An der positiven Klemme der Gleichspannungsquelle liegt der Verbindungspunkt 13 der ersten Grundausführung und an der negativen Klemme der Verbindungspunkt 14′ der zweiten Grundausführung.In Fig. 9 a three-point inverter circuit formed of two basic designs is illustrated. The ge showed three-point circuit consists of two, one behind the other switched basic versions 2 to 8 and 2 'to 8 ' according to FIG. 1, but the phase connection 67 is formed by the common connection point of the two basic versions according to FIG. 1 (connection point 14 of the first basic version is directly connected to connection point 13 'of the second basic version). The center point connection 66 of the DC voltage source is via the anode-cathode path of a diode 72 to the common connection point of 2/3/4/5/8 and via the cathode-anode path of a diode 73 to the common connection point of FIG. 2 '/ 3' / 4 '/ 5' / 8 ' connected. At the positive terminal of the DC voltage source is the connection point 13 of the first basic version and at the negative terminal of the connection point 14 'of the second basic version.

In den Fig. 10 und 11 sind Varianten bei der Anordnung von Sicherungen dargestellt, und zwar am Beispiel der Grundausführung gemäß Fig. 1. Bei der in Fig. 10 gezeig ten Variante liegt eine Sicherung 68 zwischen der posi tiven Klemme der Gleichspannungsquelle 1 und dem gemein samen Verbindungspunkt des Speicherkondensators 6 und des elektronischen Zweigpaares in Antiparallelschaltung 2/4 sowie ggf. eine Sicherung 69 zwischen der negativen Klemme der Gleichspannungsquelle 1 und dem gemeinsamen Verbindungspunkt des Speicherkondensators 7 und des elektronischen Zweigpaares 3/5. Im Unterschied hierzu ist bei der Variante gemäß Fig. 11 eine Sicherung 70 zwischen dem elektronischen Zweigpaar 2/4 und dem Ver bindungspunkt des Speicherkondensators 6 und der positi ven Klemme der Gleichspannungsquelle sowie ggf. eine Si cherung 71 zwischen dem Zweigpaar 3/5 und dem Verbin dungspunkt des Speicherkondensators 7 und der negativen Klemme der Gleichspannungsquelle angeordnet.In Figs. 10 and 11 variants are shown in the arrangement of fuses, using the example of the basic embodiment according to Fig. 1. In the gezeig th in Fig. 10 variant is a fuse 68 between the posi tive terminal of the DC voltage source 1 and the common connection point of the storage capacitor 6 and the electronic branch pair in anti-parallel connection 2/4 and possibly a fuse 69 between the negative terminal of the DC voltage source 1 and the common connection point of the storage capacitor 7 and the electronic branch pair 3/5 . In contrast, in the variant according to FIG. 11, a fuse 70 between the electronic branch pair 2/4 and the Ver point of attachment of the storage capacitor 6 and the positi ven terminal of the DC voltage source and possibly a Si assurance 71 between the pair of branches 3/5 and Connection point of the storage capacitor 7 and the negative terminal of the DC voltage source arranged.

Als Sicherungen 68 bis 71 werden im allgemeinen Schmelz sicherungen eingesetzt. Die Sicherungen dienen insbeson dere dazu, die Schalter bei Fehlfunktionen vor Überlast zu schützen.As fuses 68 to 71 fuses are generally used. The fuses are used in particular to protect the switches against overload in the event of malfunctions.

In Fig. 12 sind die zeitlichen Verläufe interessierender Spannungen und Ströme am Beispiel der Grundausführung gemäß Fig. 1 dargestellt. Hierzu sind in Fig. 1 die Spannung U 2 am Zweigpaar 2/4, der Strom i 2 durch das Zweigpaar 2/4, die Spannung U 3 am Zweigpaar 3/5, der Strom i 3 durch das Zweigpaar 3/5, die Spannung U 6 am Speicherkondensator 6, der Strom i 6 durch den Speicher kondensator 6, die Spannung U 7 an Speicherkondensator 7, der Strom i 7 durch den Speicherkondensator 7, die Span nung U 8 am Abschalt-Entlastungskondensator 8 und der Strom i 8 durch den Abschalt-Entlastungskondensator 8 eingezeichnet. Der zeitliche Verlauf dieser Größen U 2, i 2, U 3, i 3, U 6, i 6, U 7, i 7, U 8, i 8 ist in Fig. 12 ge zeigt. Die Spannung an der Gleichspannungsquelle 1 ist mit U bezeichnet. FIG. 12 shows the time profiles of voltages and currents of interest using the example of the basic version according to FIG. 1. 1 For this purpose, in Fig. 2, the voltage U at the pair of branches 2/4, the current i 2 by the branch pair 2/4, the voltage U 3 at the branch pair 3/5, the current i 3 through the branch pair 3/5, the voltage U 6 on the storage capacitor 6 , the current i 6 through the storage capacitor 6 , the voltage U 7 across the storage capacitor 7 , the current i 7 through the storage capacitor 7 , the voltage U 8 at the shutdown discharge capacitor 8 and the current i 8 through the Shutdown relief capacitor 8 is shown. The time course of these variables U 2 , i 2 , U 3 , i 3 , U 6 , i 6 , U 7 , i 7 , U 8 , i 8 is shown in FIG. 12 ge. The voltage at the DC voltage source 1 is denoted by U.

Ausgegangen wird von einem Zustand t<t ₁, in dem beide Schalter 2, 3 ausgeschaltet sind. An den Speicherkonden satoren 6 und 7 sowie an den Zweigpaaren 2/4 und 3/5 liegt jeweils die halbe Spannung der Gleichspannungs quelle 1, d.h. U 2=U 3=U 6=U 7=0,5U. Die Spannung am Abschalt-Entlastungskondensator U 8 weist den Wert 0 auf. Zum Zeitpunkt t ₁ wird der Schalter 2 eingeschaltet. Es ergibt sich im Zeitraum t ₁<t<t ₂ ein Stromfluß über den Schalter 2, den Kondensator 8 und den Kondensator 7 (siehe Ströme i 2, i 8, i 7). Die Spannung U 2 sinkt von 0,5U auf Null, die Spannung U 3 erhöht sich von 0,5U auf U und die Spannung U 8 steigt von Null bis auf 0,5U. Die Spannungen U 6 und U 7 bleiben im wesentlichen konstant (je nach "Größe" der Speicherkondensatoren kann die Spannung U 6 geringfügig absinken und die Spannung U 7 geringfügig erhöht werden). Die Stromanstiegsgeschwin digkeit di/dt des Stromes i 2 durch den Schalter 2 wird bei der Grundausführung im wesentlichen durch den Schal ter selbst gedämpft. Ein geringer ohmscher Widerstand im Kreis 2-8-7 trägt zur Dämpfung bei. The starting point is a state t < t ₁ in which both switches 2 , 3 are switched off. On the storage capacitors 6 and 7 and on the branch pairs 2/4 and 3/5 there is half the voltage of the DC voltage source 1 , ie U 2 = U 3 = U 6 = U 7 = 0.5 U. The voltage at the cut-off relief capacitor U 8 has the value 0. At time t ₁ , switch 2 is turned on. In the period t ₁ < t < t _{2 there is} a current flow through the switch 2 , the capacitor 8 and the capacitor 7 (see currents i 2 , i 8 , i 7 ). The voltage U 2 drops from 0.5 U to zero, the voltage U 3 increases from 0.5 U to U and the voltage U 8 increases from zero to 0.5 U. The voltages U 6 and U 7 remain essentially constant (depending on the “size” of the storage capacitors, the voltage U 6 can drop slightly and the voltage U 7 can be increased slightly). The current rise speed di / dt of the current i 2 through the switch 2 is essentially attenuated by the switch ter itself in the basic version. A low ohmic resistance in the circuit 2-8-7 contributes to the damping.

Im Zeitraum t ₂<t<t ₃ fließt ein Laststrom über den Schalter 2 (siehe i 2) und den Phasenanschluß 11 in die Last, die Spannung am Abschalt-Entlastungskondensator U 8 beträgt 0,5U (U 2=0, U 3=U, i 3=0, U 6=0,5U, i 6=0, U 7=0,5U, i 7=0, i 8=0).In the period t ₂ < t < t ₃ , a load current flows through the switch 2 (see i 2 ) and the phase connection 11 into the load, the voltage at the cut-off discharge capacitor U 8 is 0.5 U ( U 2 = 0, U 3 = U , i 3 = 0, U 6 = 0.5 U , i 6 = 0, U 7 = 0.5 U , i 7 = 0, i 8 = 0).

Zum Zeitpunkt t ₃ wird der Schalter 2 ausgeschaltet. Es ergibt sich im Zeitraum t ₃<t<t ₄ ein Stromfluß über den Speicherkondensator 6, den Abschalt-Entlastungskon densator 8 und den Phasenanschluß 11 zur Last (siehe Ströme i 6 und i 8). Der im Vergleich zum Zeitraum t ₁<t<t ₂ negative Strom i 8 führt zur Umladung des Abschalt-Entlastungskondensator 8, d.h. die Spannung U 8 sinkt von +0,5U auf -0,5U ab (diese Ausführungen gelten bei induktiver Last). Die Spannung U 2 steigt von 0 auf U, der Strom i 2 sinkt auf 0 ab, die Spannung U 3 sinkt von U auf 0 ab und die Spannungen U 6 und U 7 bleiben im wesentlichen konstant (die Spannung U 6 kann sich gering fügig erhöhen und die Spannung U 7 kann geringfügig ab sinken).At time t ₃ , switch 2 is turned off. It results in the period t ₃ < t < t _4, a current flow through the storage capacitor 6 , the shutdown-discharge capacitor 8 and the phase connection 11 to the load (see currents i 6 and i 8 ). The current i 8 , which is negative in comparison with the period t ₁ < t < t ₂ , leads to the charge-reversal discharge capacitor 8 being recharged, ie the voltage U 8 drops from +0.5 U to -0.5 U (these statements apply to inductive Load). The voltage U 2 rises from 0 to U , the current i 2 drops to 0, the voltage U 3 drops from U to 0 and the voltages U 6 and U 7 remain essentially constant (the voltage U 6 may be slightly subordinate) increase and the voltage U 7 can decrease slightly).

Im Zeitraum t ₄<t<t ₅ fließt ein Strom i 3 über den Phasenanschluß 11 und die Diode 5 des Zweigpaares 3/5 (siehe i 3), die Spannung an Abschalt-Entlastungskonden sator U 8 beträgt -0,5U (U 2=U, i 2=0, U 3=0, U 6=0,5U, i 6=0, U 7=0,5U, i 7=0, i 8=0). Infolge der Übernahme des Stromes durch die Diode 5 wird vor teilhaft ein Überschwingen der Spannung U 2 vermieden.In the period t ₄ < t < t ₅ , a current i 3 flows through the phase connection 11 and the diode 5 of the branch pair 3/5 (see i 3 ), the voltage at the switch-off capacitor U 8 is -0.5 U ( U 2 = U , i 2 = 0, U 3 = 0, U 6 = 0.5 U , i 6 = 0, U 7 = 0.5 U , i 7 = 0, i 8 = 0). As a result of the transfer of the current through the diode 5 , an overshoot of the voltage U 2 is avoided.

Zum Zeitpunkt t ₅ wird der Schalter 2 eingeschaltet. Es ergibt sich im Zeitraum t ₅<t<t ₆ wiederum ein Strom fluß über den Schalter 2, den Kondensator 8 und den Kon densator 7 (siehe Ströme i 2, i 8, i 7). Die Spannung U 2 sinkt von U auf den Wert 0 ab, die Spannung U 3 steigt von 0 auf U an, der Strom i 3 durch die Diode 5 geht auf 0 zurück und die Spannung U 8 steigt von -0,5U auf +0,5U, d.h. der Kondensator wird umgeladen. Die Spannungen U 6 und U 7 bleiben im wesentlichen konstant (die Spannung U 6 kann geringfügig absinken und die Spannung U 7 sich ge ringfügig erhöhen). Der Verlauf der Spannungen und Strö me ab dem Zeitraum t ₆ ist wie im Zeitraum t ₂<t<t ₃ beschrieben.At time t ₅ , switch 2 is turned on. In the period t ₅ < t < t _{6 there is} again a current flow through the switch 2 , the capacitor 8 and the capacitor 7 (see currents i 2 , i 8 , i 7 ). The voltage U 2 drops from U to the value 0, the voltage U 3 increases from 0 to U , the current i 3 through the diode 5 drops to 0 and the voltage U 8 increases from -0.5 U to + 0.5 U , ie the capacitor is recharged. The voltages U 6 and U 7 remain essentially constant (the voltage U 6 may drop slightly and the voltage U 7 may increase slightly). The course of the voltages and currents from the period t ₆ is as described in the period t ₂ < t < t ₃ .

Claims

1. Relief network for electronic branch pairs in anti-parallel connection of a converter with switchable semiconductor switches, in which a switch-off capacitor with its first connection is located at the common connection point of two branch pairs and at least one storage capacitor connected to the supplying DC voltage source is provided, characterized in that two in series Switched storage capacitors ( 6 , 7 ) are arranged between the terminals of the DC voltage source ( 1 ) and the common connection point ( 12 ) of the two storage capacitors ( 6 , 7 ) is located at the second connection of the switch-off discharge capacitor ( 8 ) ( Fig. 1) .

2. Relief network according to claim 1, characterized in that in multi-phase execution of the converter, each phase has a shutdown discharge capacitor ( 8 , 29 , 30 ) between the common connection, each forming a phase ( 11 , 19 , 24 ), connecting point of two pairs of branches ( 2/4, 3/5 ; 15/17 , 16/18 ; 20/22 , 21/23 ) and the common connection point ( 12 ) of both storage capacitors ( 6 , 7 ) is located ( Fig. 2).

3. relief network according to claim 1, characterized in that in multi-phase execution of the converter per phase two storage capacitors ( 6 , 7 , 31 , 32 , 34 , 35 ) between the terminals of the DC voltage source ( 1 ) are connected in series and each between the common connection point ( 12 , 37 , 38 ) of two storage capacitors and the common connection point ( 11 , 19 , 24 ) of two pairs of branches ( 2/4 , 3/5 ; 15/17 , 16/18 ; 20/22 , 21/23 ) Shutdown-discharge capacitor ( 8, 33, 36 ) is arranged ( Fig. 3).

4. Relief network according to one of claims 1 to 3, characterized in that in at least one supply line between the DC voltage source ( 1 ) and a pair of branches ( 2/4 , 3/5 ) the primary winding ( 39 , 42 ) of a current limiting choke ( 39/40 , 42/43 ) is where the associated secondary winding ( 40 , 43 ) is connected via a diode ( 41 , 44 ) parallel to the terminals of the DC voltage source ( 1 ) or in parallel to a DC consumer ( Fig. 4, 5) .

5. Relief network according to claim 4, characterized in that in multi-phase execution of the converter between each pair of branches ( 2/4 , 3/5 ; 15/17 , 16/18 ; 20/22 , 21/23 ) and the terminal of the DC voltage source ( 1 ) the primary winding ( 39 , 42 , 48 , 51 , 54 , 57 ) of a current limiting choke ( 39/40 , 42/43 , 48/49 , 51/52 , 54/55 , 57/58 ) lies, the associated Secondary windings ( 40 , 43 , 49 , 52 , 55 , 58 ) via diodes ( 41 , 44 , 50 , 53 , 56 , 59 ) are connected in parallel to the terminals of the DC voltage source ( 1 ) or in parallel to a DC consumer ( Fig . 6).

6. Relief network according to claim 4, characterized in that in multi-phase execution of the converter, several pairs of branches via a common primary winding ( 60 , 63 ) of a current limiting choke ( 60/61 , 63/64 ) with the DC voltage source ( 1 ) are connected ( Fig. 7).

7. Relief network according to one of the preceding claims 1 to 6, characterized in that backups ( 68 , 69 ) between the common connection point of the electronic pair of branches ( 2/4 , 3/5 ) and storage capacitor ( 6 , 8 ) and the DC voltage source ( 1 ) are seen ( Fig. 10).

8. relief network according to one of the preceding claims 1 to 6, characterized in that backups gene ( 70 , 71 ) between the electronic pair of branches ( 2/4 , 3/5 ) and the DC voltage source ( 1 ) are provided ( Fig. 11).