DE3817882A1 - Bipolar transistor structure having a reduced base resistance, and method for fabricating a base terminal zone for the bipolar transistor structure - Google Patents
Bipolar transistor structure having a reduced base resistance, and method for fabricating a base terminal zone for the bipolar transistor structureInfo
- Publication number
- DE3817882A1 DE3817882A1 DE19883817882 DE3817882A DE3817882A1 DE 3817882 A1 DE3817882 A1 DE 3817882A1 DE 19883817882 DE19883817882 DE 19883817882 DE 3817882 A DE3817882 A DE 3817882A DE 3817882 A1 DE3817882 A1 DE 3817882A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- base
- polysilicon layer
- polysilicon
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 83
- 229920005591 polysilicon Polymers 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005475 siliconizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Die Erfindung betrifft eine Bipolartransistorstruktur mit einem n-dotierten Kollektorbereich und einem Kollektoranschlußbereich, mit selbstjustierten Emitter-Basisbereichen, wobei der n-dotierte Emitterbereich zentral im p-dotierten Basisbereich vorgesehen ist, so daß unter dem Emitterbereich eine aktive Ba siszone und ringförmig dazu eine inaktive Basiszone angeord net sind, mit aus einer ersten p-dotierten Polysiliziumschicht bestehenden, direkt auf dem Substrat oberhalb der inaktiven Basiszone angeordneten und mit aus einer dritten n-dotierten Polysiliziumschicht bestehenden, direkt auf dem Substrat oberhalb der Emitterzone und dem Kollektoranschlußbereich an geordneten Strukturen, die die Anschlüsse bilden, mit Metall silizidstrukturen oberhalb der ersten Polysiliziumstrukturen zur Kontaktierung von der Basis, mit SiO2-Schichten als Maskierungs- und Isolationsschichten und mit vertikalen Ätzprofilen in den SiO2-, Polysilizium- und Metallsilizidschichten, sowie ein Ver fahren zum Herstellen eines Basisanschlußbereiches für die Bipolartransistorstruktur.The invention relates to a bipolar transistor structure with an n-doped collector region and a collector connection region, with self-aligned emitter base regions, the n-doped emitter region being provided centrally in the p-doped base region, so that an active base zone and an inactive ring-shaped one under the emitter region Base zone are arranged, with a first p-doped polysilicon layer that is arranged directly on the substrate above the inactive base zone and with a third n-doped polysilicon layer that is directly on the substrate above the emitter zone and the collector connection area on ordered structures form the connections, with metal silicide structures above the first polysilicon structures for contacting from the base, with SiO 2 layers as masking and insulation layers and with vertical etching profiles in the SiO 2 , polysilicon and metal silicide layers, and a method to m Establishing a base connection area for the bipolar transistor structure.
In vielen Anwendungen bipolarer Transistoren wird unter anderem ein geringer Basiswiderstand angestrebt.In many applications of bipolar transistors, among other things aimed for a low base resistance.
Ein Bipolartransistor mit reduziertem Basiswiderstand ist zum Beispiel aus der europäischen Patentanmeldung 02 26 890 bekannt. Die Reduktion des Basiswiderstands wird hier dadurch erzielt, daß auf die den Basisanschluß bildende Polysilizium struktur nach der Herstellung des Emitteranschlusses und nach der Erzeugung der zugehörigen Flankenisolationsschicht eine elektrisch leitfähige Schicht aufgebracht wird, die aus einem Silizid eines hochschmelzenden Metalls oder aus einem hoch schmelzenden Metall selbst besteht. Die elektrisch leitfähige Schicht umschließt den Emitteranschluß ringförmig. Da die elektrisch leitfähige Schicht erst nach der Herstellung des Emitteranschlusses und der Erzeugung der zugehörigen Flanken isolationsschicht auf die den Basisanschluß bildende Polysi liziumstruktur aufgebracht wird, überdeckt die elektrisch leit fähige Schicht nicht die gesamte Oberfläche der Polysilizium struktur, die den Basisanschlußbereich bildet. Eine vollstän dige Überdeckung der Oberfläche, die zu einer weiteren Reduktion des Basiswiderstandes führen würde, ist hier nicht möglich, da die notwendige Überdeckung des p⁺-Polysiliziums für den Basisanschluß durch das n⁺-Polysilizium für den Emitteran schluß, das bei dem selbstjustierten Aufbringen der elektrisch leitfähigen Schicht als Maske verwendet wird, schon einen Teil der Oberfläche der den Basisanschlußbereich bildenden Polysili ziumstruktur bedeckt.A bipolar transistor with reduced base resistance is for Example from European patent application 02 26 890 known. This reduces the base resistance achieves that on the polysilicon forming the base connection structure after the creation of the emitter connection and after the generation of the associated flank insulation layer electrically conductive layer is applied, which consists of a Silicide of a high melting metal or from a high melting metal itself. The electrically conductive Layer surrounds the emitter connection in a ring. Since the electrically conductive layer only after the production of the Emitter connection and the generation of the associated edges insulation layer on the polysi forming the base connection silicon structure is applied, covers the electrically conductive capable layer does not cover the entire surface of the polysilicon structure that forms the base connection area. A complete Coverage of the surface leading to another Reduction of the base resistance would not lead here possible because the necessary coverage of the p⁺ polysilicon for the base connection through the n⁺ polysilicon for the emitter conclusion, the self-aligned application of the electrical conductive layer is used as a mask, already a part the surface of the polysili forming the base connection area cium structure covered.
Der Erfindung liegt die Aufgabe zugrunde, eine Bipolartran sistorstruktur, die einen Basisanschlußbereich mit weiter re duziertem Basiswiderstand aufweist, sowie ein Verfahren zum Herstellen des Basisanschlußbereiches anzugeben.The invention has for its object a bipolar oil sistor structure that has a base connection area with further right reduced base resistance, and a method for Establish the basic connection area.
Die Aufgabe wird durch eine Bipolartransistorstruktur der eingangs genannten Art erfindungsgemäß durch folgende Merk male gelöst:The task is accomplished by a bipolar transistor structure initially mentioned type according to the invention by the following note solved several times:
- a) der Basisanschluß ist als Dreischichtstruktur ausgebil det, die die erste Polysilizium- und die Metallsilizidschicht enthält und in der auf der Metallsilizidschicht eine zweite p-dotierte Polysiliziumschicht angeordnet ist,a) the base connection is designed as a three-layer structure det, the first polysilicon and the metal silicide layer contains and in the on the metal silicide layer a second p-doped polysilicon layer is arranged,
- b) die erste Polysilizium-, die Metallsilizid- und die zweite Polysiliziumsicht weisen gemeinsame vertikale Ätzprofile auf,b) the first polysilicon, the metal silicide and the second Polysilicon view have common vertical etching profiles,
- c) die Oberfläche und die Flanken der Dreischichtstruktur sind mit einer SiO2-Schicht bedeckt.c) the surface and the flanks of the three-layer structure are covered with an SiO 2 layer.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteran sprüchen hervor. Further embodiments of the invention can be found in the subordinate sayings.
Die Aufgabe wird ferner durch ein Verfahren zum Herstellen eines Basisanschlußbereiches für eine erfindungsgemäße Bi polartransistorstruktur gelöst, das durch folgende Schritte gekennzeichnet ist:The object is further achieved by a manufacturing method a base connection area for a Bi according to the invention polar transistor structure solved by the following Steps is marked:
- a) nach der ganzflächigen Erzeugung einer p⁺-leiten den ersten Polysiliziumschicht auf einem Siliziumsubstrat wird auf die erste Polysiliziumschicht ganzflächig eine Metallsilizidschicht aufgebracht,a) after the full-area generation of a p-line the first polysilicon layer on a silicon substrate is a whole area on the first polysilicon layer Metal silicide layer applied,
- b) auf der Metallsilizidschicht wird ganzflächig eine zweite p⁺-leitende Polysiliziumschicht erzeugt,b) on the metal silicide layer is a whole generates second p⁺-conducting polysilicon layer,
- c) auf die zweite Polysiliziumschicht wird ganzflächig eine Oxidschicht aufgebracht,c) on the second polysilicon layer is a whole Oxide layer applied,
- d) nach einer Fotolacktechnik werden die erste Polysilizium schicht, die Metallsilizidschicht, die zweite Polysilizium schicht und die Oxidschicht durch eine Abfolge von vertikale Ätzprofile erzeugenden Trockenätzverfahren so strukturiert, daß sie eine gemeinsame vertikale Flanke aufweisen und der Basisbereich definiert wird.d) using a photoresist technique, the first polysilicon layer, the metal silicide layer, the second polysilicon layer and the oxide layer through a sequence of vertical Structured dry etching process generating etching profiles that they have a common vertical flank and the Base area is defined.
In bekannter Weise wird in einem späteren Schritt der Transi storherstellung der inaktive Basisbereich durch Eindiffundieren der in der ersten Polysiliziumschicht enthaltenen p-Dotier stoffe gebildet und dabei mit der aktiven Basis verbunden. Eine Segregation der Dotierstoffe, d.h. eine Diffusion von in einer Polysiliziumschicht enthaltenen Dotierstoffen durch eine darüberliegende Metallsilizidschicht an die Grenzfläche der Metallsilizidschicht mit einer SiO2-Schicht, wird hier durch die zweite Polysiliziumschicht, die zwischen der Metallsilizid schicht und der SiO2-Schicht angeordnet ist, verhindert.In a known manner, in a later step of transistor production, the inactive base region is formed by diffusing in the p-dopants contained in the first polysilicon layer and thereby being connected to the active base. A segregation of the dopants, ie a diffusion of dopants contained in a polysilicon layer through an overlying metal silicide layer to the interface of the metal silicide layer with an SiO 2 layer, is here by the second polysilicon layer, which is arranged between the metal silicide layer and the SiO 2 layer , prevents.
Bei Nichtverwendung einer zweiten Polysiliziumschicht kommt es zu einer Dotierstoffverarmung in der Polysiliziumschicht, so daß die inaktive Basis nicht in ausreichender Ausdehnung gebildet werden kann und es daher nicht zu der nötigen Ver bindung zwischen der inaktiven und der aktiven Basis kommen kann. If a second polysilicon layer is not used, it happens to dopant depletion in the polysilicon layer, so that the inactive base is not sufficiently extensive can be formed and therefore it does not have the necessary ver bond between the inactive and the active base can.
Dieser gravierende Nachteil, der bei einer aus einer dotierten Polysilizium- und einer Metallsilizidschicht bestehenden soge nannten Polyzidschicht als Basisanschluß auftritt, wird im Stand der Technik dadurch vermieden, daß die Metallsilizid schicht erst nach der Formierung des Emitters aus der Emitter- Polysiliziumschicht und der Bildung der inaktiven Basis auf die Polysiliziumschicht aufgebracht wird.This serious disadvantage, that of a doped So-called polysilicon and a metal silicide layer called polycide layer occurs as a base connection, is in State of the art avoided in that the metal silicide layer only after the formation of the emitter from the emitter Polysilicon layer and the formation of the inactive base on the Polysilicon layer is applied.
Die Erfindung vermeidet diesen Nachteil dadurch, daß in der den Basisanschluß bildenden Dreischichtstruktur die Metall silizidschicht durch die zweite Polysiliziumschicht von der SiO2-Schicht getrennt ist. Die Dreischichtstruktur wird daher schon vor der Bildung der inaktiven Basis aufgebracht.The invention avoids this disadvantage in that in the three-layer structure forming the base connection, the metal silicide layer is separated from the SiO 2 layer by the second polysilicon layer. The three-layer structure is therefore applied before the inactive base is formed.
Gegenüber dem Stand der Technik hat die Erfindung daher den Vorteil, daß die gesamte Oberfläche der Polysiliziumschicht mit der Metallsilizidschicht bedeckt ist. Dadurch wird eine deut liche Reduktion des Basiswiderstands erzielt.Compared to the prior art, the invention therefore has the Advantage that the entire surface of the polysilicon layer with the metal silicide layer is covered. This makes one clear achieved a reduction in base resistance.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteran sprüchen hervor.Further embodiments of the invention can be found in the subordinate sayings.
Anhand von Ausführungsbeispielen, die in den Figuren darge stellt sind, wird die Erfindung im folgenden näher erläutert.Using exemplary embodiments that Darge in the figures represents, the invention is explained in more detail below.
Fig. 1 zeigt einen Ausschnitt aus einem Bipolartransistor, der den Basisanschlußbereich enthält. Fig. 1 shows a section of a bipolar transistor that contains the base terminal region.
Fig. 2 und 3 zeigen Schritte in der Herstellung des erfindungs gemäßen Basisanschlußbereiches. Fig. 2 and 3 show steps in the fabrication of modern fiction, base terminal region.
Fig. 4 zeigt eine in einem Substrat enthaltene Bipolar transistorstruktur, die erfindungsgemäße Basisan schlußbereiche enthält. Fig. 4 shows a bipolar transistor structure contained in a substrate, which contains the base regions according to the invention.
Fig. 5 zeigt eine in einem Substrat enthaltene Bipolar transistorstruktur, die erfindungsgemäße Basis anschlußbereiche enthält und die zusätzlich redu zierte Kontaktwiderstände für Basis-, Emitter- und Kollektoranschluß aufweist. Fig. 5 shows a bipolar transistor structure contained in a substrate, which contains base connection areas according to the invention and which additionally has reduced contact resistances for base, emitter and collector connection.
In allen Figuren haben gleiche Bezugszeichen dieselbe Be deutung.The same reference numerals have the same Be in all figures interpretation.
In Fig. 1 ist ein Ausschnitt eines Bipolartransistors darge stellt. Der Ausschnitt enthält eine aktive Basis 1 und eine inaktive Basis 2. Die Gebiete der aktiven Basis 1 und der inak tiven Basis 2 sind so dotiert, daß sie p-leitend sind, z.B. durch Dotierung mit Bor. Oberhalb der aktiven Basis 1 liegt ein Emitter 7. Oberhalb der inaktiven Basis 2 ist der Basis anschlußbereich angeordnet, der eine erste Polysiliziumschicht 3, eine Metallsilizidschicht 4 und eine zweite Polysili ziumschicht 5 umfaßt. Die erste Polysiliziumschicht 3 und die zweite Polysiliziumschicht 5 sind p-dotiert, z.B. durch Do tierung mit Bor. Die Metallsilizidschicht 4 besteht z.B. aus TaSi2. Auf die zweite Polysiliziumschicht 5 des Basisanschluß bereichs folgt eine Isolationsschicht 6. Die Isolationsschicht 6 besteht z.B. aus SiO2 und ist so ausgebildet, daß sie die Flanken der Dreischichtstruktur, die aus der ersten Polysili ziumschicht 3, der Metallsilizidschicht 4 und der zweiten Polysiliziumschicht 5 besteht, für den Basisanschluß bedeckt. Oberhalb des Emitters 7 ist eine dritte Polysiliziumschicht 8 angeordnet. Die dritte Polysiliziumschicht 8 ist n-dotiert, sie wirkt als Dotierstoffquelle für die Emitterdiffusion und als Emitteranschluß. Da die Isolationsschicht 6 die dritte Polysiliziumschicht 8 von der den Basisanschluß bildenden Dreischichtstruktur trennt, erfolgt die Bildung des aktiven Emitters 7 durch Eindiffusion selbstjustiert zur aktiven Basis 1 und zur inaktiven Basis 2.In Fig. 1 a section of a bipolar transistor is Darge provides. The section contains an active base 1 and an inactive base 2 . The areas of the active base 1 and the inactive base 2 are doped so that they are p-conductive, for example by doping with boron. Above the active base 1 there is an emitter 7 . Above the inactive base 2 , the base connection area is arranged, which comprises a first polysilicon layer 3 , a metal silicide layer 4 and a second polysilicon layer 5 . The first polysilicon layer 3 and the second polysilicon layer 5 are p-doped, for example by doping with boron. The metal silicide layer 4 consists for example of TaSi 2 . An insulation layer 6 follows the second polysilicon layer 5 of the base connection region. The insulation layer 6 consists, for example, of SiO 2 and is designed such that it covers the flanks of the three-layer structure, which consists of the first polysilicon layer 3 , the metal silicide layer 4 and the second polysilicon layer 5 , for the base connection. A third polysilicon layer 8 is arranged above the emitter 7 . The third polysilicon layer 8 is n-doped, it acts as a dopant source for emitter diffusion and as an emitter connection. Since the insulation layer 6 separates the third polysilicon layer 8 from the three-layer structure forming the base connection, the active emitter 7 is formed by self-aligned diffusion into the active base 1 and the inactive base 2 .
Da in dem erfindungsgemäßen Basisanschlußbereich auf die Metallsilizidschicht 4 die zweite Polysiliziumschicht 5 folgt und auf diese die Isolationsschicht 6, enthält der Basis anschlußbereich außer im Flankenbereich keine Grenzfläche Metallsilizid/SiO2, an der es zu einer Borsegregation kommen könnte.Since in the base connection area according to the invention, the metal silicide layer 4 is followed by the second polysilicon layer 5 and this is followed by the insulation layer 6 , the base connection area does not contain any metal silicide / SiO 2 interface except in the flank area, which could lead to boron segregation.
Anhand von Fig. 2 und Fig. 3 wird im folgenden das Verfahren zur Herstellung des Basisanschlußbereichs für eine Bipolartran sistorstruktur geschildert. Die in Fig. 2 dargestellte Anordnung wird durch folgende, aus dem Stand der Technik bekannte (siehe z.B. europäische Patentanmeldung 02 26 890) Verfahrensschritte erzeugt: In einem p-dotierten Siliziumsubstrat 10 wird ein vergrabener Kollektorbereich 15 durch maskierte Ionenimplantation von Antimon oder Arsen gebil det. Auf der den vergrabenen Kollektorbereich 15 enthaltenden Oberfläche des Siliziumsubstrats 10 wird eine n--dotierte Epi taxieschicht 13 abgeschieden. In dem Siliziumsubstrat 10 werden durch Borionenimplantation oder -diffusion channel stopper-Be reiche 11 erzeugt. Die channel stopper-Bereiche 11 haben die Funktion, benachbarte Kollektorgebiete im Siliziumsubstrat 10 sicher zu isolieren und parasitäre Dickoxidtransistoren zu ver meiden. Auf die Oberfläche der Epitaxieschicht 13 wird eine aus Siliziumoxid und Siliziumnitrid bestehende Doppelschicht aufgebracht und für den nachfolgenden LOCOS-Schritt oder ähnliches durch entsprechende Strukturierung der Siliziumni tridschicht vorbereitet. Unter Verwendung der so erzeugten Siliziumnitridstruktur als Oxidationsmaske werden Feldoxid bereiche 14 hergestellt, die für die Trennung der aktiven Transistorbereiche erforderlich sind. Dann wird die Nitrid/Oxidmaskierung entfernt. Nach einer Fotolacktechnik werden Kollektoranschlußbereiche 12 durch Implantation oder Diffusion von Phosphoratomen hergestellt. In einem Hochtem peraturschritt bei 900° bis 1100° wird der Kollektoranschluß bereich 12 bis zum vergrabenen Kollektorbereich 15 einge trieben.Referring to Fig. 2 and Fig. 3, the method for producing the base terminal region for a Bipolartran sistorstruktur is described in the following. The arrangement shown in FIG. 2 is generated by the following process steps known from the prior art (see, for example, European patent application 02 26 890): In a p-doped silicon substrate 10 , a buried collector region 15 is formed by masked ion implantation of antimony or arsenic . An n - -doped epi-taxy layer 13 is deposited on the surface of the silicon substrate 10 containing the buried collector region 15 . In the silicon substrate 10 channel stopper regions 11 are generated by boron ion implantation or diffusion. The channel stopper regions 11 have the function of reliably isolating adjacent collector regions in the silicon substrate 10 and of avoiding parasitic thick oxide transistors. A double layer consisting of silicon oxide and silicon nitride is applied to the surface of the epitaxial layer 13 and prepared for the subsequent LOCOS step or the like by appropriate structuring of the silicon nitride layer. Using the silicon nitride structure thus produced as an oxidation mask, field oxide regions 14 are produced which are required for the separation of the active transistor regions. Then the nitride / oxide mask is removed. According to a photoresist technique, collector connection areas 12 are produced by implantation or diffusion of phosphorus atoms. In a high temperature step at 900 ° to 1100 °, the collector connection area 12 is driven up to the buried collector area 15 .
Auf die so entstandene, aus dem Kollektoranschlußbereich 12, der n--dotierten Epitaxieschicht 13 und den Feldoxidbereichen 14 bestehende Oberfläche 50 wird die erste Polysilizium schicht 3 aufgebracht (siehe Fig. 3). Die erste Polysilizium schicht 3 wird ganzflächig aufgebracht. Darauf folgt eine Borimplantation der ersten Polysiliziumschicht 3, so daß diese p⁺-leitend wird. Eine andere, im Ergebnis gleichwertige Möglichkeit, besteht darin, die erste Polysiliziumschicht 3 dotiert abzuscheiden. Die dotierte Abscheidung hat gegenüber der Dotierung durch Implantation den Vorteil, daß ein Ver fahrensschritt eingespart wird. Die Dotierung der ersten Poly siliziumschicht 3 durch Implantation hat ferner den Nachteil, daß die Implantation wegen der geringen Schichtdicke der ersten Polysiliziumschicht 3 bei niedriger Energie erfolgen muß. Bei niedriger Energie werden die Implantationsstrahl stromstärken sehr gering. Daher ist dieses Verfahren zeit aufwendig.The first polysilicon layer 3 is applied to the surface 50 formed in this way, consisting of the collector connection region 12 , the n - -doped epitaxial layer 13 and the field oxide regions 14 (see FIG. 3). The first polysilicon layer 3 is applied over the entire surface. This is followed by a boron implantation of the first polysilicon layer 3 , so that it becomes p⁺-conductive. Another possibility that is equivalent in the result is to deposit the first polysilicon layer 3 in a doped manner. The doped deposition has the advantage over the doping by implantation that a process step is saved. The doping of the first poly silicon layer 3 by implantation also has the disadvantage that the implantation must be carried out at low energy because of the small layer thickness of the first polysilicon layer 3 . At low energy, the implantation beam currents become very low. This process is therefore time-consuming.
Auf die erste Polysiliziumschicht 3 wird die Metallsilizid schicht 4 aus z.B. TaSi2 aufgebracht. Auf der Metallsilizid schicht 4 wird wiederum ganzflächig eine zweite p⁺-leitende Polysiliziumschicht 5 erzeugt. Auf die zweite Polysilizium schicht 5 wird die Isolationsschicht 6 aufgebracht.The metal silicide layer 4 made of, for example, TaSi 2 is applied to the first polysilicon layer 3 . On the metal silicide layer 4 , a second p⁺-conductive polysilicon layer 5 is in turn generated over the entire surface. On the second polysilicon layer 5 , the insulation layer 6 is applied.
Nach einer Fototechnik werden die Isolationsschicht 6, die zweite Polysiliziumschicht 5, die Metallsilizidschicht 4 und die erste Polysiliziumschicht 3 in mehreren Schritten mit an isotroper Trockenätzung strukturiert (siehe Fig. 3). Diese Strukturierung erfolgt so, daß die erste Polysiliziumschicht 3 die Metallsilizidschicht 4, die zweite Polysiliziumschicht 5 und die Isolationsschicht 6 gemeinsame vertikale Flanken aufweisen und daß die Oberfläche 50 außerhalb der so ent stehenden Mehrschichtstruktur freigelegt wird. Auf diese Weise werden mit nur einer Fototechnik sowohl der aktive Transistor bereich bestehend aus Emitter 7 und aktiver Basis 1 als auch die inaktive Basis 2 und deren Anschluß durch die Dreischicht struktur bestehend aus der ersten Polysiliziumschicht 3, der Metallsilizidschicht 4 und der zweiten Polysiliziumschicht 5 definiert. According to a photo technique, the insulation layer 6 , the second polysilicon layer 5 , the metal silicide layer 4 and the first polysilicon layer 3 are structured in several steps with an isotropic dry etching (see FIG. 3). This structuring takes place in such a way that the first polysilicon layer 3, the metal silicide layer 4 , the second polysilicon layer 5 and the insulation layer 6 have common vertical flanks and that the surface 50 is exposed outside of the multilayer structure thus created. In this way, both the active transistor area consisting of emitter 7 and active base 1 and the inactive base 2 and their connection are defined by the three-layer structure consisting of the first polysilicon layer 3 , the metal silicide layer 4 and the second polysilicon layer 5 with only one photo technique .
Fig. 4 zeigt eine Bipolartransistorstruktur, die aus der in Fig. 3 dargestellten Struktur durch folgende, aus dem Stand der Technik (siehe z.B. europäische Patentanmeldung 02 26 890) be kannte Schritte gewonnen wird: FIG. 4 shows a bipolar transistor structure which is obtained from the structure shown in FIG. 3 by the following steps known from the prior art (see, for example, European patent application 02 26 890):
Auf der Oberfläche 50, die den Kollektoranschlußbereich 12, die n--dotierte Epitaxieschicht 13 und die Feldoxidbereiche 14 enthält und die mit der den Basisbereich definierenden Mehrschichtstruktur, die aus der ersten Polysiliziumschicht 3, der Metallsilizidschicht 4, der zweiten Polisiliziumschicht 5 und der Isolationsschicht 6 besteht, versehen ist, werden Flankenisolationsschichten 20 erzeugt, die die Flanken der Mehrschichtstruktur ganz bedecken. Die Flankenisolations schichten 20 bestehen z.B. aus SiO2. Dann wird ganzflächig die dritte Polysiliziumschicht 8 abgeschieden. Falls die dritte Polysiliziumschicht 8 nicht n-dotiert abgeschieden wurde, folgt ein Implantationsschritt. Nach einer Fotolacktechnik wird die dritte Polysiliziumschicht 8 so strukturiert, daß der Emitteranschlußbereich 22 und der Kollektoranschlußbereich 23 definiert werden. Nach Abscheidung einer weiteren Isolations schicht 51, z.B. SiO2 werden in einem Diffusionsschritt der aktive Emitter 7 und die inaktive Basis 2 gemeinsam ausge trieben. Mit Hilfe einer weiteren Fototechnik werden die Kontaktlöcher für den Emitteranschluß E und den Kollektor anschluß K in der weiteren Isolationsschicht 51 und für den Basisanschluß B in der weiteren Isolationsschicht 51 und in der Isolationsschicht 6 geöffnet. Die Lage der Kontakt löcher wird an die Anschlußbedingungen der jeweiligen Schal tung angepaßt. Die Metallisierung der Kontaktlöcher erfolgt nach Standardprozeßschritten.On the surface 50 , which contains the collector connection region 12 , the n - -doped epitaxial layer 13 and the field oxide regions 14 and that with the multilayer structure defining the base region, which consists of the first polysilicon layer 3 , the metal silicide layer 4 , the second polisilicon layer 5 and the insulation layer 6 there is, is provided, flank insulation layers 20 are produced which completely cover the flanks of the multilayer structure. The flank insulation layers 20 consist, for example, of SiO 2 . The third polysilicon layer 8 is then deposited over the entire surface. If the third polysilicon layer 8 has not been deposited n-doped, an implantation step follows. According to a photoresist technique, the third polysilicon layer 8 is structured in such a way that the emitter connection region 22 and the collector connection region 23 are defined. After deposition of a further insulation layer 51 , for example SiO 2 , the active emitter 7 and the inactive base 2 are driven out together in a diffusion step. With the help of another photo technique, the contact holes for the emitter connection E and the collector connection K in the further insulation layer 51 and for the base connection B in the further insulation layer 51 and in the insulation layer 6 are opened. The position of the contact holes is adapted to the connection conditions of the respective scarf device. The contact holes are metallized according to standard process steps.
Eine weitere Möglichkeit besteht darin, nach der Strukturierung der n⁺-dotierten dritten Polysiliziumschicht 8 ein selbstju stiertes Silizierverfahren nach der EP 02 26 890 einzuführen, um auf diese Weise die Kontaktwiderstände für Basis-, Emitter- und Kollektoranschluß zu reduzieren.Another possibility is to introduce a self-jetting siliconization process according to EP 02 26 890 after structuring the n⁺-doped third polysilicon layer 8 in order to reduce the contact resistances for the base, emitter and collector connection.
Anhand von Fig. 5 wird dieses weitere Verfahren näher erläutert. Nach der Strukturierung der dritten Polysili ziumschicht 8, wodurch der Emitteranschlußbereich 22 und der Kollektoranschlußbereich 23 definiert werden, wird mit derselben Maske die Isolationsschicht 6 oberhalb der zweiten Polysiliziumschicht 5 der den Basisanschlußbereich bildenden Dreischichtstruktur abgeätzt. An allen freiliegen den Flanken werden zweite Flankenisolationsschichten 52 erzeugt. In einem Silizierverfahren wird eine weitere Metallsilizidschicht 9 selbstjustiert oberhalb des freigelegten Teils des Basisanschlußbereichs, oberhalb des Emitteranschluß bereichs und oberhalb des Kollektoranschlußbereichs gebildet. Es folgt die Abscheidung der weiteren Isolationsschicht 51 und die übrigen oben beschriebenen Verfahrensschritte. Dieses Verfahren hat den Vorteil einer deutlichen Reduktion der Kontaktwiderstände für Basis-, Emitter- und Kollektoranschluß.This further method is explained in more detail with reference to FIG. 5. After the structuring of the third polysilicon layer 8 , whereby the emitter connection region 22 and the collector connection region 23 are defined, the insulation layer 6 above the second polysilicon layer 5 of the three-layer structure forming the base connection region is etched off with the same mask. Second flank insulation layers 52 are produced on all exposed flanks. In a siliconizing a further metal silicide layer 9 is self-aligned above the exposed portion of the base terminal region, region above the emitter terminal and collector terminal formed above the range. This is followed by the deposition of the further insulation layer 51 and the other method steps described above. This method has the advantage of a significant reduction in the contact resistance for the base, emitter and collector connection.
Claims (6)
- - mit einem n-dotierten Kollektorbereich und einem Kollektor anschlußbereich,
- - mit selbstjustierten Emitter-Basisbereichen, wobei der n- dotierte Emitterbereich zentral im p-dotierten Basisbereich vorgesehen ist, so daß unter dem Emitterbereich eine aktive Basiszone und ringförmig dazu eine inaktive Basiszone ange ordnet sind,
- - mit aus einer ersten p-dotierten Polysiliziumschicht be stehenden, direkt auf dem Substrat oberhalb der inaktiven Basiszone angeordneten und mit aus einer dritten n-dotierten Polysiliziumschicht bestehenden, direkt auf dem Substrat ober halb der Emitterzone und dem Kollektoranschlußbereich angeord neten Strukturen, die Anschlüsse bilden,
- - mit Metallsilizidstrukturen oberhalb der ersten Polysilizium strukturen zur Kontaktierung der Basis,
- - mit SiO2-Schichten als Maskierungs- und Isolationsschichten und
- - mit vertikalen Ätzprofilen in den SiO2-, Polysilizium- und Metallsilizidschichten,
- with an n-doped collector region and a collector connection region,
- with self-aligned emitter base regions, the n-doped emitter region being provided centrally in the p-doped base region, so that an active base zone and an inactive base zone in a ring shape are arranged underneath the emitter region,
- - With existing from a first p-doped polysilicon layer, arranged directly on the substrate above the inactive base zone and consisting of a third n-doped polysilicon layer, directly on the substrate above the emitter zone and the collector connection region arranged structures that form connections ,
- with metal silicide structures above the first polysilicon structures for contacting the base,
- - With SiO 2 layers as masking and insulation layers and
- with vertical etching profiles in the SiO 2 , polysilicon and metal silicide layers,
- a) der Basisanschluß ist als Dreischichtstruktur ausgebildet, die die erste Polysilizium- (3), und die Metallsilizidschicht (4) enthält und in der auf der Metallsilizidschicht (4) eine zweite p-dotierte Polysiliziumschicht (5) angeordnet ist,
- b) die erste Polysilizium- (3), die Metallsilizid- (4) und die zweite Polysiliziumschicht (5) weisen gemeinsame verti kale Ätzprofile auf,
- c) die Oberfläche und die Flanken der Dreischichtstruktur sind mit einer SiO2-Schicht (6, 20) bedeckt.
- a) the base connection is designed as a three-layer structure which contains the first polysilicon ( 3 ) and the metal silicide layer ( 4 ) and in which a second p-doped polysilicon layer ( 5 ) is arranged on the metal silicide layer ( 4 ),
- b) the first polysilicon ( 3 ), the metal silicide ( 4 ) and the second polysilicon layer ( 5 ) have common vertical etching profiles,
- c) the surface and the flanks of the three-layer structure are covered with an SiO 2 layer ( 6 , 20 ).
- a) nach der ganzflächigen Erzeugung einer p⁺-leitenden ersten Polysiliziumschicht (3) auf einem Siliziumsubstrat (10) wird auf die erste Polysiliziumschicht (3) ganzflächig eine Metallsilizidschicht (4) aufgebracht,
- b) auf der Metallsilizidschicht (4) wird ganzflächig eine zweite p⁺-leitende Polysiliziumschicht (5) erzeugt,
- c) auf die zweite Polysiliziumschicht (5) wird ganzflächig eine Oxidschicht (6) aufgebracht,
- d) nach einer Fotolacktechnik werden die erste Polysilizium schicht (3), die Metallsilizidschicht (4), die zweite Poly siliziumschicht (5) und die Oxidschicht (6) durch die Abfolge von vertikale Ätzprofile erzeugenden Trockenätzverfahren so struktu riert, daß sie eine gemeinsame vertikale Flanke aufweisen und der Basisbereich definiert wird.
- a) after the full-area generation of a p ersten-conducting first polysilicon layer ( 3 ) on a silicon substrate ( 10 ), a metal silicide layer ( 4 ) is applied over the entire area to the first polysilicon layer ( 3 ),
- b) a second pil-conducting polysilicon layer ( 5 ) is produced over the entire surface of the metal silicide layer ( 4 ),
- c) an oxide layer ( 6 ) is applied to the entire surface of the second polysilicon layer ( 5 ),
- d) according to a photoresist technique, the first polysilicon layer ( 3 ), the metal silicide layer ( 4 ), the second poly silicon layer ( 5 ) and the oxide layer ( 6 ) are structured by the sequence of vertical etching profiles generating dry etching processes so that they have a common vertical Have flank and the base area is defined.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883817882 DE3817882A1 (en) | 1988-05-26 | 1988-05-26 | Bipolar transistor structure having a reduced base resistance, and method for fabricating a base terminal zone for the bipolar transistor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883817882 DE3817882A1 (en) | 1988-05-26 | 1988-05-26 | Bipolar transistor structure having a reduced base resistance, and method for fabricating a base terminal zone for the bipolar transistor structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3817882A1 true DE3817882A1 (en) | 1989-12-07 |
Family
ID=6355161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883817882 Withdrawn DE3817882A1 (en) | 1988-05-26 | 1988-05-26 | Bipolar transistor structure having a reduced base resistance, and method for fabricating a base terminal zone for the bipolar transistor structure |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3817882A1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3129539A1 (en) * | 1980-08-04 | 1982-06-03 | Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. | BIPOLAR TRANSISTOR |
| DE3042530A1 (en) * | 1980-11-07 | 1982-06-16 | Andreas 1000 Berlin Nehring | Rotary-piston machine with helical toothed pistons - has radius of tooth base helix defined for variety of output characteristics |
| DE3402188A1 (en) * | 1984-01-23 | 1985-07-25 | Siemens AG, 1000 Berlin und 8000 München | Process for producing boron-doped polycrystalline silicon layers for bipolar-transistor circuits |
| EP0168324A2 (en) * | 1984-07-09 | 1986-01-15 | Fairchild Semiconductor Corporation | Self-aligned silicide base contact for bipolar transistor |
| US4643777A (en) * | 1983-12-20 | 1987-02-17 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device comprising resistors of high and low resistances |
| US4703552A (en) * | 1984-01-10 | 1987-11-03 | Sgs Microelettronica S.P.A. | Fabricating a CMOS transistor having low threshold voltages using self-aligned silicide polysilicon gates and silicide interconnect regions |
-
1988
- 1988-05-26 DE DE19883817882 patent/DE3817882A1/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3129539A1 (en) * | 1980-08-04 | 1982-06-03 | Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. | BIPOLAR TRANSISTOR |
| DE3042530A1 (en) * | 1980-11-07 | 1982-06-16 | Andreas 1000 Berlin Nehring | Rotary-piston machine with helical toothed pistons - has radius of tooth base helix defined for variety of output characteristics |
| US4643777A (en) * | 1983-12-20 | 1987-02-17 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device comprising resistors of high and low resistances |
| US4703552A (en) * | 1984-01-10 | 1987-11-03 | Sgs Microelettronica S.P.A. | Fabricating a CMOS transistor having low threshold voltages using self-aligned silicide polysilicon gates and silicide interconnect regions |
| DE3402188A1 (en) * | 1984-01-23 | 1985-07-25 | Siemens AG, 1000 Berlin und 8000 München | Process for producing boron-doped polycrystalline silicon layers for bipolar-transistor circuits |
| EP0168324A2 (en) * | 1984-07-09 | 1986-01-15 | Fairchild Semiconductor Corporation | Self-aligned silicide base contact for bipolar transistor |
Non-Patent Citations (1)
| Title |
|---|
| US-Z: KURARKA, S.P. et al: Self-Aligned Cobalt Disilicide for Gate and Interconnection and Contacts to Shallow Juntions. In: IEEE Trans- actions on Electron Devices 1987, Vol. ED-34, Nr.10, S.2108 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2661098C2 (en) | ||
| DE69728259T2 (en) | SILICON CARBIDE CMOS AND PRODUCTION METHOD | |
| DE3702810C2 (en) | Method of manufacturing a semiconductor device consisting of CMOS transistors, vertical bipolar transistors and diodes | |
| DE2954501C2 (en) | ||
| DE2933849C2 (en) | ||
| DE2317577C2 (en) | Process for the production of dielectrically isolated semiconductor arrangements | |
| EP0272433B1 (en) | Integrated semiconductor circuit having load resistors arranged as thin-film bars in the field oxide regions separating the active transistor regions, and process for their manufacture | |
| DE2612667A1 (en) | PROCESS FOR PRODUCING DIELECTRICALLY INSULATED SEMICONDUCTOR AREAS | |
| DE3110477A1 (en) | METHOD FOR PRODUCING CMOS COMPONENTS | |
| DE3334337A1 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR DEVICE | |
| DE2655400A1 (en) | Semiconductor device and process for its production | |
| DE3105118A1 (en) | METHOD FOR PRODUCING AN INTEGRATED CIRCUIT WITH COMPLEMENTARY BIPOLAR TRANSISTORS AND COMPLEMENTARY ISOLATED LAYER GATE FIELD EFFECT TRANSISTORS ON A COMMON SUBSTRATE | |
| DE2546314A1 (en) | FIELD EFFECT TRANSISTOR STRUCTURE AND METHOD OF MANUFACTURING | |
| DE19744860A1 (en) | Complementary bipolar transistor component | |
| DE2529598A1 (en) | BIPOLAR INTEGRATED CIRCUIT | |
| DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
| DE10036891A1 (en) | Schottky diode production method involves setting up semiconductor substrate, mounting epitaxial layer followed by doping material on substrate, and depositing metal layer on doping material | |
| EP0226890A1 (en) | Method for the fabrication of self-aligned bipolar transistor structures with reduced base resistance | |
| EP0764982B1 (en) | Process for manufacturing an integrated CMOS circuit | |
| DE3223230A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE3030862A1 (en) | SEMICONDUCTOR DEVICE WITH A MULTILAYERED INSULATION STRUCTURE | |
| DE4130890A1 (en) | METHOD FOR PRODUCING A CONDENSER USING THE FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURE PRODUCED BY THE METHOD | |
| DE3133548C2 (en) | ||
| EP1122796A2 (en) | Vertical semiconductor device with a source-down-design and corresponding fabrication process | |
| EP0396802B1 (en) | Method of making an integrated circuit structure having a lateral bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |