DE3813427C1 - Failsafe memory circuit - Google Patents

Failsafe memory circuit

Info

Publication number
DE3813427C1
DE3813427C1 DE19883813427 DE3813427A DE3813427C1 DE 3813427 C1 DE3813427 C1 DE 3813427C1 DE 19883813427 DE19883813427 DE 19883813427 DE 3813427 A DE3813427 A DE 3813427A DE 3813427 C1 DE3813427 C1 DE 3813427C1
Authority
DE
Germany
Prior art keywords
memory
gate
event
input
criterion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19883813427
Other languages
German (de)
Inventor
Lutz-Werner Dipl.-Ing. Schiwek
Rainer Dipl.-Ing. 1000 Berlin De Spitalny
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19883813427 priority Critical patent/DE3813427C1/en
Application granted granted Critical
Publication of DE3813427C1 publication Critical patent/DE3813427C1/en
Expired legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L1/00—Devices along the route controlled by interaction with the vehicle or vehicle train, e.g. pedals
    • B61L1/20—Safety arrangements for preventing or indicating malfunction of the device, e.g. by leakage current, by lightning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Abstract

To achieve a certain truth table, an intrinsically safe RS memory is to be extended in such a manner that the previous output state A<n-1> is retained even if a logical zero is present at both inputs. It should also continue to meet failsafe requirements. This is achieved by the fact that the RS memory is extended by function elements which supply the event (e.g. a) and the transfer criterion (x), on the one hand, to the S input via an AND gate and, on the other hand, to the R input of the RS memory via an OR gate, negating the transfer criterion (x). The logical OR operation with negation is suitably effected through an OR gate (04') to which, on the one hand, the event (a) and, on the other hand, a continuous logical "1" with interposition of a mandatorily commutated normally-closed contact (x2) of a signal relay (X) is applied which is fed by the transfer criterion (x). The AND operation is effected by means of an AND gate (03) to which the event (a) is applied directly and the transfer criterion (x) is applied by a mandatorily commutated normally-open contact (x1) of the signal relay (X). <IMAGE>

Description

Die Erfindung bezieht sich auf eine signaltechnisch sichere Speicherschaltung, wie sie im Oberbegriff des Anspruchs 1 näher definiert ist.The invention relates to a signal-safe memory circuit, as defined in the preamble of claim 1.

Will man Speicherschaltungen sicher machen, dann muß man diese in aufwendiger und spezieller Sicherheitstechnik bauen und Failsafe-Gatter verwenden. Dies stößt dann auf Grenzen, wenn NAND-Gatter oder NOR-Gatter Verwendung finden sollen, was in der Sicherheitstechnik verboten ist (nur AND- oder OR-Gatter erlaubt).If you want to make memory circuits safe, you have to do this in a more complex manner and special safety technology and use failsafe gates. This comes up against limits when NAND gates or NOR gates are used what is forbidden in safety technology (only AND or OR gate allowed).

Die normalen Speicherschaltungen oder Flipflops sind herkömmlicher Art, d. h. nicht sicherer Art z. B. in TTL-Technik oder aber es finden allenfalls S-Speicherschaltungen nicht sicheren Aufbaus Verwendung (z. B. WILKINSON, BARRY: Digital System Design, Prentice-Hall International (UK) Ltd., 1987, S. 107, ISBN 0-13-214 289-9).The normal memory circuits or flip-flops are conventional, i. H. not sure type z. B. in TTL technology or there are at most S memory circuits unsafe assembly use (e.g. WILKINSON, BARRY: Digital System Design, Prentice-Hall International (UK) Ltd., 1987, p. 107, ISBN 0-13-214 289-9).

Eine andere bekanntgewordene Schaltung geht auf ein heute praktisch ungebräuchliches DV-Flipflop ein, das in seinem Aufbau andersartig als die bekannten S-Flipflops ist und vor allem in Sicherheitstechnik nicht realisierbar ist, da es mit kreuzgekoppelten NAND-Gatter aufgebaut ist (z. B. BERNSTEIN, HERBERT: Schaltungen mit Flipflops, Topp Buchreihe Elektronik 118, Handbuch der TTL-Technik Teil 4, 2. Auflage, Frech-Verlag, 1981, S. 29, ISBN 3-77 24-02 61-5).Another circuit that has become known is based on one that is practically unusable today DV flip-flop, which is different in structure than the known S flip-flops is and especially in security technology is not feasible because it is constructed with cross-coupled NAND gates (e.g. BERNSTEIN, HERBERT: Circuits with flip-flops, Topp book series electronics 118, manual of the TTL technology Part 4, 2nd edition, Frech-Verlag, 1981, p. 29, ISBN 3-77 24-02 61-5).

Failsafe-Betrieb ist nur mit sogenannten sicheren S-Speichern durchzuführen. Solche Speicher sind üblich und bekannt. Fig. 1 zeigt die Prinzipschaltung; Fig. 2 die zugehörige Wahrheitstabelle.Failsafe operation is only to be carried out with so-called safe S memories. Such memories are common and known. Fig. 1 shows the basic circuit; Fig. 2 shows the associated truth table.

Danach besteht ein S-Speicher z. B. aus einem UND-Glied O 1 und einem (internen) ODER-Gatter O 2. An dem einen Eingang des UND-Gliedes O 1, identisch mit dem -Eingang des Speichers, liegt die variable (zu überwachende) Ereignisgröße a an, an dem anderen Eingang des UND-Gliedes O 1 der Ausgang des ODER-Gatters O 2. Dieses wird über den S-Eingang des Speichers mit einem Übernahmekriterium x und von der vom Ausgang A des Speichers rückgekoppelten Ausgangsgröße des UND-Gliedes O 1 beaufschlagt. Beide logischen Glieder (O 1, O 2) sind signaltechnisch sicher, was durch eine geschwärzte untere rechte Ecke gekennzeichnet ist. Diese logischen Bausteine können aus Failsafe-Elementen - z. B. "LOGISAFE"-GS-Schaltungen aufgebaut sein. Diese können durch ein dynamisches Hilfssignal H betrieben werden.Then there is an S memory z. B. from an AND gate and a 1 O (internal) OR gate O 2. At the one input of the AND gate O 1, identical to the input of the memory, is located on the variable (to be monitored) event size a, at the other input of the AND gate O 1 of the output of the OR gate O 2. This is applied via the S input of the memory with a takeover criterion x and from the output variable of the AND gate O 1 fed back from the output A of the memory. Both logic elements (O 1 , O 2 ) are signal-safe, which is indicated by a blackened lower right corner. These logical components can be made from failsafe elements - e.g. B. "LOGISAFE" -GS circuits can be constructed. These can be operated by means of a dynamic auxiliary signal H.

Aus der Wahrheitstabelle nach Fig. 2 geht weiter hervor, daß der S-Speicher eine log. "1" am Ausgang A führt, wenn sowohl die variable Größe a am -Eingang als auch das Übernahmekriterium x log "1" sind. Bei a = 0 und x = 0 (vgl. Z. 1 der Wahrheitstabelle) ist A = 0, ebenso bei x = 1 und x = 0 (vgl. Z. 3 der Wahrheitstabelle). Bei x = 0 und a = 1 (Zeile 2 der Tabelle) verbleibt es beim letzten (vorigen) Zustand A n-1. Wird von Zeile 1 auf Zeile 2 umgeschaltet, bleibt es bei 0; wird von Zeile 4 auf Zeile 2 umgeschaltet, bleibt es bei 1. Will man den S-Speicher auf 0 zurücksetzen, ist am -Eingang für a log 0 erforderlich.From the truth table of FIG. 2 it is further apparent that the S memory is a log. "1" at output A leads if both the variable quantity a at the input and the acceptance criterion x log are "1". With a = 0 and x = 0 (cf. line 1 of the truth table) A = 0, likewise with x = 1 and x = 0 (cf. line 3 of the truth table). If x = 0 and a = 1 (row 2 of the table), it remains in the last (previous) state A n -1 . If you switch from line 1 to line 2, it remains at 0; if you switch from line 4 to line 2, it remains at 1. If you want to reset the S memory to 0, 0 is required at the input for a log.

Für bestimmte Zwecke ist die Einhaltung einer Wahrheitstabelle nach Fig. 3 erforderlich. Hier stellt sich die Aufgabe für die Erfindung. Es geht um die Realisierung einer signaltechnisch sicheren Speicherschaltung für eine spezielle Wahrheitstabelle, die vorher in Failsafe-Technik infolge erforderlicher Negation nicht durchführbar war. Diese Tabelle unterscheidet sich von der nach Fig. 2 in der ersten Zeile. Das bedeutet, daß auch für x = 0 am S-Eingang und a = 0 am -Eingang der vorherige Zustand (A n-1) erhalten bleiben soll. Derartiges ist bisher nicht ohne weiteres erzielbar gewesen.For certain purposes, compliance with a truth table according to FIG. 3 is necessary. This is the task for the invention. It is about the implementation of a signal-safe memory circuit for a special truth table that previously could not be carried out in failsafe technology due to the necessary negation. This table differs from that of FIG. 2 in the first line. This means that the previous state (A n -1 ) should also be retained for x = 0 at the S input and a = 0 at the input. Until now, this has not been readily achievable.

Die Lösung der so gestellten Aufgabe erfolgt entsprechend den kennzeichnenden Merkmalen des Anspruches 1. Vorteilhafte Ausbildungen der Erfindung sind den Unteransprüchen entnehmbar.The solution of the task is carried out according to the characteristic Features of claim 1. Advantageous embodiments of the invention are the Removable subclaims.

Anhand von schematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert.The invention is described below on the basis of schematic exemplary embodiments explained in more detail.

Es zeigen:Show it:

Fig. 3 eine Wahrheitstabelle Fig. 3 is a truth table

Fig. 4 einen erweiterten S-Speicher Fig. 4 shows an expanded S memory

Fig. 5 sicherheitstechnische Realisation beim erweiterten S-Speicher Fig. 5 safety-related implementation in the expanded S memory

Fig. 6 Schema eines Vorwahlspeichers für drei Ereignisse Fig. 6 scheme of a preset memory for three events

Fig. 7 einen Drehwähler Fig. 7 is a rotary selector

Fig. 8 Schaltung gemäß Fig. 6 mit anderen logischen Funktionselementen. Fig. 8 circuit according to Fig. 6 with other logical functional elements.

Die Fig. 1 bis 3 wurden schon erwähnt. Figs. 1 to 3 have already been mentioned.

Fig. 4 zeigt einen gegenüber Fig. 1 erweiterten S-Speicher, der die Bedingungen der Wahrheitstabelle 3 erfüllt. Es sind ein Und-Glied O 3 und ein negiertes Oder-Gatter O 4 hinzugekommen. Jeweils beide Eingangsgrößen, die Variable a und das Übernahmekriterium x werden den Eingängen des Und-Gliedes O 3 - dessen Ausgang mit dem S-Eingang des S-Speichers verbunden ist - und den Eingängen des negierten Oder-Gatters O 4 zugeführt - dessen Ausgang mit dem -Eingang des S-Speichers verbunden ist. Dabei liegt die Größe x am negierten Eingang des Oder-Gatters O 4. Die Failsafe-Funktion der Bauelemente ist wiederum durch eine geschwärzte Ecke gekennzeichnet. Das Prinzip nach Fig. 4 ist jedoch durch die erforderliche Negation vor dem Oder-Gatter O 4 ohne zusätzliche Maßnahmen systemwidrig. FIG. 4 shows an S memory which is expanded compared to FIG. 1 and which fulfills the conditions of the truth table 3 . There were added an AND gate O 3 and a negated OR gate O 4. Both input variables, the variable a and the acceptance criterion x are fed to the inputs of the AND gate O 3 - whose output is connected to the S input of the S memory - and to the inputs of the negated OR gate O 4 - whose output is connected is connected to the input of the S memory. The size x lies at the negated input of the OR gate O 4 . The failsafe function of the components is in turn identified by a blackened corner. The principle according to FIG. 4, however, is against the system without additional measures due to the necessary negation in front of the OR gate O 4 .

Fig. 5 zeigt die sicherheitstechnische Realisierung der Negation durch Kontakte eines Signalrelais X mit zwangsgeführten Kontakten x₁ und x₂. Die Kontakte befinden sich zueinander in Negation. x₁ ist ein Arbeitskontakt (Schließer); x₂ ein Ruhekontakt (Öffner). Beides in Pfeil'scher DB-Darstellung. Fig. 5 shows the safety implementation of the negation by contacts of a signal relay X with positively driven contacts x ₁ and x ₂. The contacts are in negation to each other. x ₁ is a normally open contact; x ₂ a normally closed contact (break contact). Both in arrow DB representation.

Das Übernahmekriterium (Signal) x steuert die Spule des Signalrelais X an. Damit öffnet der die Negation bildende Kontakt x₂ und 0-Potential bzw. liegt - wie gewünscht - am Oder-Gatter O 4′ an. Dieses Oder-Gatter ist normaler Art und hat keinen negierten Eingang mehr.The takeover criterion (signal)x controls the coil of the signal relayX at. This opens the contact forming the negationx₂ and 0 potential or  lies - as desired - on the Oder gateO 4th' at. This OR gate is normal type and no longer has a negated input.

Dies allein ergibt jedoch noch keine sichere Inversion, denn ein Festklemmen des Ankers oder ein Verschweißen des Öffnerkontaktes x₂ wären nicht bemerkbar. Dadurch würde der Speicher nicht abfallen können, ein weiterer Speicher - falls vorhanden vgl. Fig. 6 und 8 - jedoch gesetzt werden können, so daß - verbotenerweise - z. B. zwei Speicher gleichzeitig eine "1" ausgeben können.However, this alone does not result in a safe inversion, because jamming of the armature or welding of the break contact x ₂ would not be noticeable. As a result, the memory would not be able to fall off, another memory - if available cf. Figures 6 and 8 - but can be set such that: -. Illegally - z. B. two memories can simultaneously output a "1".

Aus diesem Grunde ist noch der Arbeitskontakt x₁ des Signalrelais X vorgesehen, der in Reihe mit dem Kriterium x liegt.For this reason, the normally open contact x ₁ of the signal relay X is provided, which is in series with the criterion x .

Falls das Signalrelais X nicht abfällt oder der Öffnerkontakt x₂ verschweißt, fällt der Speicher zwar auch nicht ab, aber das Setzen eines anderen Speichers wird verhindert. Die Sicherheitsbedingung ist damit erfüllt.If the signal relay X does not drop out or the break contact x ₂ welds, the memory does not drop out either, but the setting of another memory is prevented. The safety condition is thus fulfilled.

Auch in dem Fall, daß der geschlossene Schließerkontakt x₁ verschweißt, ist eine gleichzeitige 1-Ausgabe zweier Speicher nicht möglich, da der zugeordnete Öffnerkontakt x₂ dies verhindert (vgl. Fig. 6 und 8).Even in the event that the closed make contact x ₁ welds, a simultaneous 1 output of two memories is not possible because the associated break contact x ₂ prevents this (see. Fig. 6 and 8).

Zum Erzielen dieser Eigenschaft sind unbedingt zwangsgeführte Kontakte erforderlich, bei denen im Fehlerfall Öffner und Schließer nicht gleichzeitig geschlossen sein können. To achieve this property, positively driven contacts are essential required, in which, in the event of a fault, the NC and NO contacts are not simultaneously can be closed.  

Fig. 6 zeigt in einer Anwendung einen negierten sicheren Vorwahlspeicher für drei Ereignisse. Diese Ereignisse können bei einem Bahnsicherungssystem die in der Anlage befindlichen Züge sein, die von Hand vorgewählt und gespeichert werden. Dabei soll bedeuten: Fig. 6 shows in an application a negated secure code storage for three events. In a railroad safety system, these events can be the trains in the system that are preselected and saved by hand. It should mean:

a = 1,  b = 0,  c = 0    Vorwahl "0 Züge"
a = 0,  b = 1,  c = 0    Vorwahl "1 Zug"
a = 0,  b = 0,  c = 1    Vorwahl "2 Züge" a = 1, b = 0, c = 0 preselection "0 moves"
a = 0, b = 1, c = 0 preselection "1 move"
a = 0, b = 0, c = 1 preselection "2 moves"

Nachdem dann ein Übernahmekriterium x, welches nur kurzzeitig log 1 ist, anliegt, soll an den drei Speicherausgängen A, B, C die vorgewählte Zuganzahl erscheinen und auch nach den Null-Werten von Übernahmekriterium x gespeichert bleiben. Die Ausgabe bedeutet dann:After a takeover criterion x , which is only briefly log 1, is then present, the preselected number of trains should appear at the three memory outputs A, B, C and remain stored even after the zero values of takeover criterion x . The output then means:

A = 1,  B = 0,  C = 0    0 Züge vorhanden
A = 0,  B = 1,  C = 0    1 Zug vorhanden
A = 0,  B = 0,  C = 1    2 Züge vorhanden. A = 1, B = 0, C = 0 0 moves available
A = 0, B = 1, C = 0 1 train present
A = 0, B = 0, C = 1 2 moves available.

Als Randbedingung gilt, daß sich die Zuganzahl immer nur um 1 ändern kann. Eine Änderung von 0 auf 2 Züge ist nicht möglich, da erst ein Zug eingeschleust wird (B = 1) und dann der zweite (C = 1).As a boundary condition, the number of moves can only change by 1. A change from 0 to 2 moves is not possible, since one move is introduced (B = 1) and then the second (C = 1).

Als Sicherheitsbedingung gilt, daß immer nur einer der drei Speicher auf 1 liegt, nämlich der richtige, der der Zuganzahl entspricht. Das Hängenbleiben eines Speichers auf 1, wenn er nach 0 gehen soll, muß ausgeschlossen sein.As a safety condition, only one of the three memories is ever open 1 is the correct one, which corresponds to the number of moves. Getting stuck a memory to 1, if it should go to 0, must be excluded be.

In Fig. 6 finden drei negierte erweiterte S-Speicher entsprechend Fig. 5 in spezieller Zusammenschaltung Verwendung. Über einen Vorwahl-Drehschalter (entsprechend z. B. Fig. 7) kann High-Potential ("1") an a, b oder c entsprechend einer Zugvorwahl gelegt werden. Dargestellt ist der Vorwahlspeicher in einem Schaltzustand, bei dem alle drei erweiterten S-Speicher (Vorwahlspeicher I, II, III) abgefallen sind. A, B und C sind 0. Der S-Speicher I für 0 Züge soll nun gesetzt werden. a ist über den Vorwahl-Drehschalter bereits auf "1" gesetzt. Nach dem zusätzlichen Eintreffen des Übernahmekriteriums x = 1 wird der S-Speicher I für 0-Züge gesetzt. Damit wird A = 1. Der Speicher I bleibt auch nach Verschwinden des Übernahmekriteriums x (x geht wieder auf 0 zurück) gesetzt. Die übrigen S-Speicher II und III führen an den Ausgängen b und c log 0.In FIG. 6, three negated expanded S memories corresponding to FIG. 5 are used in a special interconnection. Via a preselection rotary switch (corresponding to e.g. Fig. 7) high potential ("1") can be applied to a, b or c according to a train selection. The preselection memory is shown in a switching state in which all three extended S memories (preselection memories I, II, III) have dropped out. A, B and C are 0. The S memory I for 0 trains should now be set. a is already set to "1" via the pre-selection rotary switch. After the additional acceptance of the acceptance criterion x = 1, the S memory I is set for 0 trains. This makes A = 1. The memory I remains set even after the acceptance criterion x has disappeared (x goes back to 0). The remaining S memories II and III have log 0 at outputs b and c .

Eine Umschaltung über die Vorwahl ist möglich. Wenn dazu z. B. die Information b = 1 (1 Zug) vorgewählt wird, dann bleibt der S-Speicher I mit Ausgang A für 0-Züge weiterhin auf 1 bis zum Eintreffen des Übernahmekriteriums x = 1 von einem Meldepunkt. Erst bei x = 1 geht A → 0 und B → 1. C bleibt 0 (vgl. Fig. 7). Auch während des Anliegens eines Übernahmekriteriums x = 1 ist ein Umschalten möglich. Ist z. B. a = 1 und x = 1 und damit A = 1, dann wird bei Umschaltung auf b = 1 (a → 0) auch B = 1 (A → 0). C bleibt 0.Switching over the area code is possible. If, for example. B. the information b = 1 (1 train) is preselected, then the S memory I with output A for 0 trains remains at 1 until the acceptance criterion x = 1 of a reporting point is met. Only when x = 1 does A → 0 and B → 1. C remains 0 (see Fig. 7). Switching is also possible while applying a takeover criterion x = 1. Is z. B. a = 1 and x = 1 and thus A = 1, then when switching to b = 1 (a → 0) also B = 1 (A → 0). C remains 0.

Gleichartiges gilt für alle S-Speicher bzw. hier Einzel-Vorwahlspeicher.The same applies to all S memories or individual preselection memories.

Die Umschaltung ist somit unabhängig von der Reihenfolge des Auftretens von Vorwahl und Übernahmekriterium.The switchover is therefore independent of the order of occurrence of area code and takeover criterion.

Fig. 8 zeigt prinzipiell die Anordnung nach Fig. 6, realisiert mit Elementen der LOGISAFE-GS-Technik. Die normalen S-Speicher sind wieder strichpunktiert umrahmt. An die Stelle jeweils der Und-Gatter O 3 sind die Und-Gatter 10, 11 und Verstärkerelement 12 getreten. Bei den jeweiligen S-Speichern - sie sind wieder strichpunktiert umrahmt - ist das Oder-Gatter O 2 durch den Verstärker 12 mit Diode 14 ersetzt. Die Oder-Funktion von Gatter O 4′ erfolgt über eine beim UND-Glied 15 dargestellte wired-or-Verbindung. Fig. 8 shows in principle the arrangement according to Fig. 6, realized with elements of the LOGISAFE-GS technology. The normal S memories are again framed by dash-dotted lines. In the place of each of the AND gates O 3, the AND gates 10, 11 and gain element 12 are replaced. In the case of the respective S memories - they are again framed by dash-dotted lines - the OR gate O 2 is replaced by the amplifier 12 with diode 14 . The OR function of gate O 4 'takes place via a wired-or connection shown in the AND gate 15 .

Diese Schaltung ist im vorerwähnten Schaltzustand dargestellt, bei dem bei anliegendem Übernahmekriterium x von a auf b umgeschaltet wird.This circuit is shown in the above-mentioned switching state, in which, when the acceptance criterion x is applied, the system switches from a to b .

Liegen im praktischen Betrieb alle drei Speicherausgänge A, B, C auf 0, dann liegt ein Fehlerfall vor. Dies wird von der Fahrstraßenlogik als Fehler erkannt.If all three memory outputs A, B, C are at 0 in practical operation, there is an error. The route logic recognizes this as an error.

Claims (4)

1. Signaltechnisch sichere Speicherschaltung unter Verwendung eines aus sicheren Bausteinen aufgebauten sicheren S-Speichers mit einem dem -Eingang vorgebbaren Ereignis a, dem S-Eingang zugeführten Übernahmekriterium x und einer Ereignisausgabe A, dadurch gekennzeichnet,
  • - daß der S-Speicher durch ein sicheres UND-Glied (O 3), ein sicheres ODER-Gatter (O 4′) sowie ein Signalrelais (X) mit zwangsgeführten Kontakten x₁, x₂) erweitert ist,
  • - daß das Übernahmekriterium (x) über das UND-Glied (O 3) mit dem Ereignis a verknüpft am S-Eingang des S-Speichers anliegt,
  • - daß das Ereignis a dazu dem UND-Glied (O 3) direkt und das Übernahmekriterium x dem UND-Glied (O 3) über einen zwangsgeführten Schließerkontakt (x₁) des Signalrelais (X) zugeführt ist,
  • - und daß eine sichere Negation des Übernahmekriteriums x durch das ODER-Gatter (O 4′) erfolgt, an das einerseits das Ereignis a und andererseits ständig logisch "1" unter Zwischenschaltung eines zwangsgeführten Öffnerkontaktes (x₂) des Signalrelais (X) gelegt ist, das vom Übernahmekriterium x gespeist wird.
1. Signal-safe memory circuit using a safe S memory constructed from safe components with an event a predeterminable to the input a , the acceptance criterion x supplied to the s input and an event output A , characterized in that
  • - That the S-memory is extended by a safe AND gate (O 3 ), a safe OR gate (O 4 ') and a signal relay (X) with positively driven contacts x ₁, x ₂),
  • - that the acceptance criterion (x) is linked to event a via the AND gate (O 3 ) at the S input of the S memory,
  • - that the event a to the AND gate (O3) to the AND gate (O3) is supplied via a positive-action normally open contact (x ₁) of the relay signal (X) directly, and the acquisition criterion x,
  • - And that there is a safe negation of the acceptance criterion x by the OR gate (O 4 '), to which on the one hand the event a and on the other hand always logically "1" with the interposition of a positively driven break contact (x ₂) of the signal relay (X) that is fed by the takeover criterion x .
2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ODER-Gatter durch Gatter mit anderen logischen Funktionen, insbesondere UND-Funktion ersetzt sind.2. Memory circuit according to claim 1, characterized, that the OR gates are replaced by gates with other logic functions, in particular the AND function. 3. Speicherschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das vorgewählte Ereignis a und das Übernahmekriterium x an zwei verschiedene in Reihe liegende, dynamisch betriebene UND-Glieder (10, 11) mit Ausgang zum S-Eingang des S-Speichers gelegt sind und daß einerseits das vorgewählte Ereignis a sowie andererseits logisch "1" unter Zwischenschaltung des zwangsgeführten Öffnerkontaktes (x₂) des Signalrelais (X) an ein weiteres dynamisch betriebenes UND-Glied (15) gelegt sind, dessen Ausgang mit dem -Eingang des S-Speichers verbunden ist.3. Memory circuit according to claims 1 and 2, characterized in that the preselected event a and the acceptance criterion x are placed on two different, dynamically operated AND gates ( 10, 11 ) in series with an output to the S input of the S memory and that, on the one hand, the preselected event a and, on the other hand, logic "1" with the interposition of the positively driven break contact (x₂) of the signal relay (X) are connected to a further dynamically operated AND gate ( 15 ), the output of which is connected to the input of the S Memory is connected. 4. Speicherschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für n-Ereignisse mehrere (n) Speicherschaltungen (I, II, III) als Vorwahlspeicher parallel mit parallelgeschalteten Eingängen für das Übernahmekriterium x und/oder dessen negierter Form Verwendung finden, wobei separate Ereigniseingänge (a, b, c) und Ausgänge (A, B, C) sowie für die Ereignisvorwahl ein Drehwähler vorgesehen sind.4. Memory circuit according to one of the preceding claims, characterized, that forn-Events multiple(n) Memory circuits (I, II, III) as preselection memory in parallel with inputs connected in parallel for the takeover criterionx and or its negated form  Find use, with separate event inputs (a, b, c) and outputs(A, B, C) and a rotary selector for the event selection are provided.
DE19883813427 1988-04-18 1988-04-18 Failsafe memory circuit Expired DE3813427C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19883813427 DE3813427C1 (en) 1988-04-18 1988-04-18 Failsafe memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19883813427 DE3813427C1 (en) 1988-04-18 1988-04-18 Failsafe memory circuit

Publications (1)

Publication Number Publication Date
DE3813427C1 true DE3813427C1 (en) 1989-07-06

Family

ID=6352559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883813427 Expired DE3813427C1 (en) 1988-04-18 1988-04-18 Failsafe memory circuit

Country Status (1)

Country Link
DE (1) DE3813427C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2864730A1 (en) * 2003-12-26 2005-07-01 Temento Systems Asynchronous storage device, for alarm system, has AND gate with input receiving event signal, another input receiving state signal from OR gate and third input receiving binary intermediary signal

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BERNSTEIN,Herbert: Schaltungen mit Flip-Flops, Topp Buchreihe Elektronik 188, Handbuch der TTL-Technik Teil 4, 2.Aufl., French Verlag, 1981, S.29, ISBN 3-7724-0261-5 *
WILKINSON,Barry: Digital System Design, Preutice- Hall International (UK) Ltd., 1987, S.107, ISBN 0-13-214289-9 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2864730A1 (en) * 2003-12-26 2005-07-01 Temento Systems Asynchronous storage device, for alarm system, has AND gate with input receiving event signal, another input receiving state signal from OR gate and third input receiving binary intermediary signal

Similar Documents

Publication Publication Date Title
DE2360762C3 (en) Integrated large circuit for performing data processing operations and test operations
DE2651314C2 (en) Safety output circuit for a data processing system that emits binary signals
DE3813427C1 (en) Failsafe memory circuit
DE1537379A1 (en) Safety circuit to carry out logical connections, especially for railway safety
EP0033125A1 (en) D-Flip-flop circuit
DE2900587B2 (en) Decoding circuit
DE60223043T2 (en) ELECTRONIC CIRCUIT AND TEST METHODS
DE1814496A1 (en) Switching arrangement with main and slave switch
DE2316904A1 (en) INFORMATION ENTRY DEVICE
DE2743857A1 (en) ELECTRONIC PROGRAM GENERATOR
DE2460245C2 (en) Arrangement for the function monitoring of a digital circuit made up of several semiconductor components
DE2023117B2 (en) Fail safe control for digital information - three channel supervisory control built into processing unit provides full transfer
DE2143375B1 (en) Electronic memory element for digital data processing systems with a high level of error security, in particular for railway safety
DE1957909A1 (en) Teaching machine
DE1499748C3 (en) Self-checking allocator
DE1126938B (en) Circuit arrangement for the central control of switching devices by means of two similar, parallel-acting control devices in centralized telecommunication switching systems, in particular telephone switching systems
DE1090268B (en) Circuit arrangement for connecting any of the existing input lines with an output line leading to a central switching element
DE2247777A1 (en) CIRCUIT ARRANGEMENT FOR STORING AND DISPLAYING SIGNALS IN PARTICULAR FOR EQUIPMENT FOR REMOTE MONITORING AND / OR REMOTE CONTROL
DE1157009B (en) Arithmetic unit of a digital calculating machine
DE1512235C3 (en) Logical link consisting of a stripline
DE1953309C (en) Allocator
DE1474084C3 (en) Test and control circuit for a document sorting machine that works together with a device for mono testing
DE3941710A1 (en) Programmable integrated circuit - uses fusible links accessed by appropriate addressing to program memory
EP0062768A1 (en) Circuitry for monitoring switching devices
DE2132814A1 (en) CIRCUIT ARRANGEMENT OF MOS TRANSISTORS TO DELAY THE REVERSE FLANK OF CONTROL PULSES SUPPLIED AT THE INPUT

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee