DE3808400A1 - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- DE3808400A1 DE3808400A1 DE19883808400 DE3808400A DE3808400A1 DE 3808400 A1 DE3808400 A1 DE 3808400A1 DE 19883808400 DE19883808400 DE 19883808400 DE 3808400 A DE3808400 A DE 3808400A DE 3808400 A1 DE3808400 A1 DE 3808400A1
- Authority
- DE
- Germany
- Prior art keywords
- crystal display
- liquid crystal
- display device
- pixel
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
Description
Die Erfindung betrifft eine Flüssigkristall-Anzeigevorrichtung mit einer Vielzahl von auf einem lichtdurchlässigen und isolierenden Substrat matrix förmig angeordneten Bildpunkten mit jeweils einem zugeordneten Feldeffekt transitor, dessen Drain-Kontakt mit dem Bildpunkt in elektrisch leitender Verbindung steht, während die Gate-Kontakte und die Source-Kontakte der Feldeffekttransitoren jeweils zeilen- bzw. spaltenförmig miteinander elek trisch verbunden sind.The invention relates to a liquid crystal display device with a Variety of matrix on a translucent and insulating substrate pixels arranged in a shape, each with an associated field effect transitor, whose drain contact with the pixel in electrically conductive Connection is established while the gate contacts and the source contacts of the Field effect transistors, each line-shaped or column-shaped with each other are connected.
Eine derartige Flüssigkristall-Anzeigevorrichtung ist aus "Applied Physics", 1981, Seiten 357-362, bekannt. Bei dieser Ausbildung einer Flüssigkri stall-Anzeigevorrichtung erfolgt die Steuerung jedes Bildpunktes durch einen dem Bildpunkt zugeordneten Feldeffekttransistor, der in Dünnfilmtech nik ausgebildet ist. Die Bildpunkte mit ihren zugeordneten Feldeffekttran sistoren sind rasterförmig angeordnet, wobei die Gate-Kontakte der in einer Zeile angeordneten Feldeffekttransistoren miteinander verbunden sind und für jede Zeile ein Anschluß herausgeführt ist, während die Source-Kontakte der Feldeffekttransistoren spaltenförmig zusammengefaßt und verbunden sind und jeweils der elektrische Anschluß einer Spalte herausgeführt wird. Die Steuerung der Bildpunkte erfolgt über aus einer logischen Schaltung stam mende Signale, die den zeilen- und spaltenförmig herausgeführten Anschlüs sen der Gate- und Source-Kontakte zugeführt werden. Der bekannte Aufbau und seine Herstellung des aus Bildpunkten und Feldeffekttransistoren beste henden Systemteils einer Flüssigkristall-Anzeigevorrichtung soll anhand von Fig. 1 näher erläutert werden.Such a liquid crystal display device is known from "Applied Physics", 1981, pages 357-362. In this embodiment of a liquid crystal display device, the control of each pixel is carried out by a field effect transistor assigned to the pixel, which is formed in thin-film technology. The pixels with their associated field-effect transistors are arranged in a grid pattern, the gate contacts of the field-effect transistors arranged in a row being connected to one another and a connection being led out for each line, while the source contacts of the field-effect transistors are combined and connected in a column-like manner and in each case the electrical one Connection of a column is brought out. The pixels are controlled via signals originating from a logic circuit, which are fed to the terminals of the gate and source contacts which are brought out in rows and columns. The known structure and its production of the existing system part consisting of pixels and field effect transistors of a liquid crystal display device will be explained in more detail with reference to FIG. 1.
In der Figur sind verschiedene Herstellungs stadien jeweils in Draufsicht und im Querschnitt zu sehen. Gemäß Fig. 1A wird von einem isolierenden, transparenten Substrat 100, das z. B. aus Glas bestehen kann, ausgegangen. Auf dem Substrat 100 befindet sich eine Viel zahl von rasterförmig aufgebrachten Bildpunkten 101, die das Punktraster für die spätere Anzeige bilden. In Fig. 1 sind jeweils nur ein Bildpunkt und der ihm zugeordnete Feldeffekttransistor dargestellt. Die weiteren Bildpunkte bzw. Transistoren sind in der gleichen Weise aufgebaut. Der Bildpunkt 101 ist als transparente Elektrodenschicht z. B. aus Indium-Zinn oxid, gebildet.In the figure, different stages of manufacture can be seen in plan view and in cross section. According to Fig. 1A which is an insulating transparent substrate 100, for example. B. can be made of glass. On the substrate 100 there is a large number of pixels 101 applied in the form of a grid, which form the grid of points for later display. In Fig. 1 only one pixel and the associated field effect transistor are shown. The other pixels or transistors are constructed in the same way. The pixel 101 is as a transparent electrode layer z. B. made of indium tin oxide.
In den nächsten Herstellungsschritten wird im wesentlichen der Transistor in seinem Aufbau strukturiert. Dazu wird gemäß Fig. 1B zunächst der Gate- Kontakt 102 auf dem Substrat aufgebracht, wobei gleichzeitig auch die elek trischen Verbindungen zu den benachbarten Gate-Kontakten der in einer Reihe liegenden Feldeffekttransitoren gebildet werden. Als Kontaktmaterial kann z. B. Chron, Aluminium oder Nickel Verwendung finden. Anschließend werden sämtliche Bildpunkte und Kontakte mit einer geschlossenen Isolierschicht 103 aus Siliciumoxid oder Siliciumnitrit bedeckt. Diese Isolierschicht dient zur Trennung der Gate-Kontakte von den Halbleiterschichten (Gate-Isolator), um dadurch ohne Stromfluß Ladungsträger im Halbleiter influenzieren zu können und somit die Leitfähigkeit des Halbleiters steuern zu können. An schließend wird die aktive Halbleiterschicht 104 aus amorphem Silicium und über dieser eine Kontaktschicht 105 aus stark mit Phosphor dotiertem Sili cium gebildet. Die Bildung der Siliciumschichten erfolgt in bekannter Weise durch die Zersetzung von Silan mittels einer Glimmentladung, wobei die für die Zusammensetzung der Schichten notwendigen Gase während der Schichtab scheidung beigement werden (Fig. 1C).In the next manufacturing steps, the structure of the transistor is essentially structured. For this, the gate contact is shown in FIG. 1B is first applied to the substrate 102, simultaneously contacts gate of the field effect transistors are formed in-line, the elec trical connections to the adjacent ones. As a contact material z. B. Chron, aluminum or nickel can be used. Then all the pixels and contacts are covered with a closed insulating layer 103 made of silicon oxide or silicon nitrite. This insulating layer serves to separate the gate contacts from the semiconductor layers (gate insulator) in order to be able to influence charge carriers in the semiconductor without current flow and thus to be able to control the conductivity of the semiconductor. At closing, the active semiconductor layer 104 is formed from amorphous silicon and over this a contact layer 105 made of silicon heavily doped with phosphorus. The formation of the silicon layers takes place in a known manner by the decomposition of silane by means of a glow discharge, the gases necessary for the composition of the layers being added during the layer separation ( FIG. 1C).
Nach der Strukturierung der einzelnen Transistorbereiche, die zu den jewei ligen Bildpunkten gehören, wird die Isolierschicht 103 zunächst noch nicht strukturiert (Fig. 1C), da diese Schicht zur Isolierung der Gate-Zulei tungen gegen die Source-Zuleitungen dient, die in einem späteren Herstel lungsschritt aufgebracht werden. Da jedoch der Bildpunkt 101 mit dem Drain-Kontakt 108 zu verbinden ist, muß in den Isolator 103 zunächst ein Kontaktloch 106 geätzt werden (Fig. 1D). Nach dem Beschichten der gesamten Anordnung mit einer Metallschicht werden die Source- und Drain-Kontakte 107, 108 durch weitere lithographische Prozesse hergestellt, wobei gleichzeitig der Drain-Kontakt 108 des Feldeffekttransitors an den Bildpunkt 101 ange schlossen wird. Als Materialien für diese Kontaktierung dienen im allge meinen Aluminium, Chrom oder Nickelchrom. Bevor die gesamte Matrix zu einer fertigen Flüssigkristall-Anzeigevorrichtung komplettiert wird, werden die Feldeffekttransitoren und die Zuleitungsbahnen durch Aufbringen von wei teren Isolationsschichten gegen Umwelteinflüsse passiviert. Ferner ist noch eine Lichtschutzschicht für den fotoempfindlichen Halbleiter 104 erfor derlich.After the structuring of the individual transistor regions which belong to the respective pixels, the insulating layer 103 is initially not structured ( FIG. 1C), since this layer serves to isolate the gate supply lines from the source supply lines, which will be used in a later Manufacturing step are applied. However, since the pixel 101 is to be connected to the drain contact 108 , a contact hole 106 must first be etched into the insulator 103 ( FIG. 1D). After the entire arrangement has been coated with a metal layer, the source and drain contacts 107 , 108 are produced by further lithographic processes, the drain contact 108 of the field effect transistor being connected to the pixel 101 at the same time. Aluminum, chrome or nickel chrome are generally used as materials for this contacting. Before the entire matrix is completed to form a finished liquid crystal display device, the field effect transistors and the supply lines are passivated by applying further insulation layers against environmental influences. Furthermore, a light protection layer for the photosensitive semiconductor 104 is required.
Wie vorstehend erläutert, wird bei der Herstellung der bekannten Flüssig kristall-Anzeigevorrichtung zum Kontaktieren des Bildpunktes 101 ein Loch 106 in den Isolator 103 geätzt. Bei diesem Ätzprozeß wird auch der aus Indium-Zinnoxid bestehende Bildpunkt 101 angegriffen. Die Ursache ist in der unzureichenden Selektivität der bekannten Ätzverfahren zu suchen. Andererseits bleibt bei zu kurzem Ätzangriff ein Rest des Isolators be stehen, der zu einem hohen Übergangswiderstand zwischen dem Bildpunkt und dem Feldeffekttransitor in unerwünschter Weise beträgt. Besondere Schwierig keiten entstehen noch durch Inhomogenitäten in der Isolationsschicht 103. An Stellen mit dickem Isolator wird dieser nicht durchgeätzt, während an Stellen mit dünnem Isolator in unerwünschter Weise der Bildpunkt 101 ange griffen wird. Die angeätzten Bildpunkte gewährleisten keine anschließende Kontaktierung mehr bei der nachfolgenden Aufdampfung der metallischen Kon taktschicht. Auch treten, wie im Falle einer verbleibenden Isolierschicht auf dem Bildpunkt im Verbindungsbereich, relativ hohe Übergangswiderstände zwischen dem Bildpunkt und dem Drain-Kontakt 108 auf.As explained above, a hole 106 is etched in the insulator 103 in the production of the known liquid crystal display device for contacting the pixel 101 . In this etching process, the pixel 101 consisting of indium tin oxide is also attacked. The reason is the insufficient selectivity of the known etching processes. On the other hand, if the etching attack is too short, a remainder of the isolator remains, which is undesirably related to a high contact resistance between the pixel and the field effect transistor. Particular difficulties arise due to inhomogeneities in the insulation layer 103 . In places with a thick insulator this is not etched through, while in places with a thin insulator the pixel 101 is undesirably attacked. The etched pixels no longer guarantee subsequent contacting during the subsequent vapor deposition of the metallic contact layer. Also, as in the case of a remaining insulating layer on the pixel in the connection area, there are relatively high contact resistances between the pixel and the drain contact 108 .
Der Erfindung liegt die Aufgabe zugrunde, eine Flüssigkristall-Anzeigevor richtung verfügbar zu machen, die eine einwandfreie Verbindung mit nie drigem Übergangswiderstand zwischen dem Bildpunkt und den Drain-Kontakt ge währleistet. The invention has for its object to provide a liquid crystal display to make direction available that never connects properly third contact resistance between the pixel and the drain contact ge ensures.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß auf dem Bild punkt in dem Bereich, in dem der Drain-Kontakt mit dem Bildpunkt in Ver bindung steht, auf dem Bildpunkt eine elektrisch leitende Zwischenschicht vorgesehen ist, die resistent gegen die beim Herstellungsprozeß verwendeten Ätzverfahren ist.This object is achieved according to the invention in that on the picture point in the area where the drain contact with the pixel in ver there is an electrically conductive intermediate layer on the pixel is provided, which is resistant to those used in the manufacturing process Is etching process.
Durch diese Struktur des Schichtaufbaus ist gewährleistet, daß der Bild punkt bei den einzelnen Herstellungsschritten nicht beschädigt und insbesondere der für die Verbindung mit dem Drain-Kontakt vorgesehene Be reich durch das Ätzverfahren nicht angegriffen wird. Wenn die Zwischen schicht gleichzeitig mit den Gate-Kontakten hergestellt wird, ist ein zu sätzlicher Maskenschritt nicht erforderlich, so daß sich keine Verteuerung bei der Herstellung der Vorrichtung ergibt.This structure of the layer structure ensures that the image point in the individual manufacturing steps is not damaged and in particular the Be intended for connection to the drain contact rich is not attacked by the etching process. If the intermediate layer is produced at the same time as the gate contacts, is a too additional masking step is not necessary, so that there is no increase in price results in the manufacture of the device.
Weiterbildungen der Erfindung und ein Verfahren zur Herstellung der Flüs sigkristall-Anzeigevorrichtung sind den Unteransprüchen zu entnehmen.Developments of the invention and a method for producing the rivers Sig crystal display device can be found in the subclaims.
Das Wesen der Erfindung soll anhand der Zeichnungen näher erläutert werden. Es zeigen:The essence of the invention will be explained in more detail with reference to the drawings. Show it:
Fig. 1 den Aufbau einer bekannten Transistor-Bildpunktmatrix und Fig. 1 shows the structure of a known transistor pixel matrix and
Fig. 2 eine Transistor-Bildpunkt-Matrix gemäß der Erfindung. Fig. 2 shows a transistor pixel matrix according to the invention.
In den Figuren sind gleiche Teile mit den gleichen Endziffern der Bezugs zeichen versehen.In the figures, the same parts with the same end digits are the reference characters.
Wie in Fig. 1A wird zunächst der transparente Bildpunkt 201 aus Indium- Zinnoxid auf dem Glassubstrat 200 gebildet. Anschließend erfolgt das Auf bringen und die Strukturierung der Gate-Metallisierung. Hier wird jedoch gleichzeitig mit dem Gate-Kontakt 202 die Zwischenschicht 210 auf dem Bild punkt 201 erzeugt, und zwar an der Stelle, die später zum Verbinden des Drain-Kontaktes mit dem Bildpunkt dient. Für die Metallisierung kann bei spielsweise Chrom verwendet werden. Wie im bekannten Fall wird anschließend die Isolierschicht 203 und die amorphe Halbleiterschicht 204 aufgebracht, die zu Kontaktierungszwecken wiederum mit einer hochdotierten Halbleiter schicht 205 bedeckt ist (Fig. 2C). As in FIG. 1A, the transparent pixel 201 is first formed from indium tin oxide on the glass substrate 200 . This is followed by bringing up and structuring the gate metallization. Here, however, the intermediate layer 210 is produced on the image point 201 at the same time as the gate contact 202 , specifically at the point which will later serve to connect the drain contact to the image point. For example, chrome can be used for the metallization. As in the known case, the insulating layer 203 and the amorphous semiconductor layer 204 are then applied, which in turn is covered with a highly doped semiconductor layer 205 for contacting purposes ( FIG. 2C).
Zur Kontaktierung des Bildpunktes wird eine Öffnung 206 in den Isolator 203, und zwar im Bereich der Zwischenschicht 210, geätzt. Die Selektivität des Ätzprozesses läßt sich sich so wählen, daß nur die Isolationsschicht, aber nicht die Metallschicht aus z. B. Chrom angegriffen wird. Diese Selekti vität ist beispielsweise dann gegeben, wenn die Ätzung in einem CF4-Plasma stattfindet, bei dem ein Isolator aus Siliciumdioxid reaktiv durch Plasma ätzen abgetragen, aber die Chromschicht nicht angegriffen wird. Unabhängig von der Zeitdauer des Ätzprozesses wird dieser durch die Chromschicht gestoppt, die ihrerseits die Indium-Zinnoxid-Schicht vor dem Ätzangriff vollständig schützt.To make contact with the image point, an opening 206 is etched into the insulator 203 , specifically in the region of the intermediate layer 210 . The selectivity of the etching process can be chosen so that only the insulation layer, but not the metal layer of z. B. Chromium is attacked. This selectivity is given, for example, when the etching takes place in a CF 4 plasma, in which an insulator made of silicon dioxide is reactively removed by plasma etching, but the chrome layer is not attacked. Regardless of the duration of the etching process, it is stopped by the chrome layer, which in turn completely protects the indium-tin oxide layer from the etching attack.
Wenn, wie beschrieben, die Zwischenschicht 210 gemeinsam mit dem Gate-Kon takt 202 gebildet wird, ergibt sich eine besonders gute Haftfestigkeit der Zwischenschicht auf dem Bildpunkt. Die anschließende Aufbringung der Iso lations- und Halbleiterschichten erfolgt nämlich bei einer erhöhten Tempe ratur zwischen 200 und 300°C, so daß der Kontakt 201, 210 durch diese Tem perung bezüglich des Übergangswiderstandes und seiner Haftfestigkeit ver bessert wird.If, as described, the intermediate layer 210 is formed together with the gate contact 202 , there is a particularly good adhesive strength of the intermediate layer on the pixel. The subsequent application of the insulation and semiconductor layers takes place namely at an elevated temperature between 200 and 300 ° C., so that the contact 201 , 210 is improved by this temperature with respect to the contact resistance and its adhesive strength.
Wie üblich, werden anschließend die Source- und Drain-Kontakte erzeugt, wobei gleichzeitig die Kontaktierung zwischen dem Drain-Kontakt und dem Bildpunkt 201 über die Zwischenschicht 210 erfolgt. Insbesondere bei einer Zwischenschicht aus Chrom und einem Drain- bzw. Source-Kontakt aus Alumi nium ergibt sich eine hervorragende Haftung zwischen der Zwischenschicht und dem Drain-Kontakt.As usual, the source and drain contacts are then produced, with the contacting between the drain contact and the image point 201 taking place simultaneously via the intermediate layer 210 . Particularly with an intermediate layer made of chrome and a drain or source contact made of aluminum, there is excellent adhesion between the intermediate layer and the drain contact.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883808400 DE3808400A1 (en) | 1987-05-14 | 1988-03-12 | Liquid crystal display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3716155 | 1987-05-14 | ||
DE19883808400 DE3808400A1 (en) | 1987-05-14 | 1988-03-12 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3808400A1 true DE3808400A1 (en) | 1988-12-01 |
DE3808400C2 DE3808400C2 (en) | 1990-03-29 |
Family
ID=25855596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883808400 Granted DE3808400A1 (en) | 1987-05-14 | 1988-03-12 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3808400A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0186036A2 (en) * | 1984-12-10 | 1986-07-02 | Hosiden Corporation | Liquid crystal display device |
-
1988
- 1988-03-12 DE DE19883808400 patent/DE3808400A1/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0186036A2 (en) * | 1984-12-10 | 1986-07-02 | Hosiden Corporation | Liquid crystal display device |
Non-Patent Citations (1)
Title |
---|
A.J. Snell, K.D. Mackenzie, W.E. Spear, and P.G. Le Comber, "Application of Amorphous Silicon Field Effect Transistors in Addressable Liquid Crystal Display Panels", aus: "Applied Physics", Springer-Verlag 1981, S. 357-362 * |
Also Published As
Publication number | Publication date |
---|---|
DE3808400C2 (en) | 1990-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69833717T2 (en) | Cross-electric field active matrix liquid crystal display device and method of making the same | |
DE102015116395B4 (en) | THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY DEVICE USING THIS | |
DE19624916C2 (en) | Liquid crystal display device and method of manufacturing the same | |
DE19809084C2 (en) | Liquid crystal display device and manufacturing method therefor | |
DE102009044337B4 (en) | Array substrate for a display and method of making the same | |
DE19610283B4 (en) | A method of manufacturing a liquid crystal display device with increased capacity storage capacitors and liquid crystal device | |
DE10150432B4 (en) | Array substrate for a liquid crystal display and method for its production | |
DE19727212C2 (en) | Manufacturing method for a thin film transistor, thin film transistor and liquid crystal display panel constructed therefrom | |
DE19906815A1 (en) | Manufacture of liquid crystal display with a reduced number of masking steps | |
DE3714164A1 (en) | LIQUID CRYSTAL DISPLAY | |
DE2703957A1 (en) | FET SINGLE ELEMENT STORAGE CELL AND METHOD OF MANUFACTURING IT | |
DE4447266C2 (en) | Method of making a DRAM cell | |
DE2709933A1 (en) | PROCESS FOR PRODUCING CONTINUOUS METALLIC JOINTS BETWEEN MULTIPLE METALLIZATION LEVELS IN SEMICONDUCTOR DEVICES | |
DE2644832A1 (en) | FIELD EFFECT TRANSISTOR AND PROCESS FOR ITS MANUFACTURING | |
DE3038773C2 (en) | Method for producing an integrated semiconductor circuit arrangement with MOS transistors and with voltage-independent capacitors | |
DE10351380A1 (en) | Matrix substrate of a liquid crystal display device and method of manufacturing the same | |
DE3226097C2 (en) | ||
DE19638433B4 (en) | Method for producing a semiconductor device | |
DE4445568A1 (en) | Thin-film, poly:silicon@ transistor mfr. | |
DE2342923B1 (en) | Method for producing a two-phase charge transfer device and two-phase charge transfer device produced according to this method | |
DE3808400C2 (en) | ||
DE2818525A1 (en) | METHOD OF PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT | |
DE19525576A1 (en) | Thin film transistor and method for its production | |
DE19714690C2 (en) | Manufacturing method for a thin film transistor, thin film transistor and liquid crystal display device constructed therefrom | |
DE19754784B4 (en) | Process for producing a matrix from thin-film transistors with storage capacities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |