DE3804332C2

DE3804332C2 - Circuit arrangement for the transition from four-wire operation to two-wire operation in electrical communications engineering

Info

Publication number: DE3804332C2
Application number: DE19883804332
Authority: DE
Inventors: Volker Dr Ing Hespelt; Erwin-Thomas Dipl Ing Frank
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1988-02-12
Filing date: 1988-02-12
Publication date: 1996-02-29
Anticipated expiration: 2008-02-13
Also published as: DE3804332A1

Description

Die Erfindung betrifft eine Schaltungsänderung zum Übergang von Vierdrahtbetrieb auf Zweidraht betrieb in der elektrischen Nachrichtentechnik.The invention relates to a circuit change for the transition from four-wire operation to two-wire operating in electrical communications engineering.

Die DE 30 18 238 A1 und der JP-Abstract 62-144424 (A) zeigen die Verwendung von Hochpässen bei Zwei/Vierdraht-Umsetzern mit Echoreduzierung zur Entfernung von Gleichstromsignalen.DE 30 18 238 A1 and JP abstract 62-144424 (A) show the Use of high passes with two / four-wire converters Echo reduction to remove DC signals.

Über eine andere Schaltungsanordnung wurde auf einer Professorenkonferenz im Fernmeldetechnischen Zentralamt in Darmstadt berichtet. Diese Schaltungsanordnung ist in der Fig. 1 dargestellt. Es bedeuten:Another circuit arrangement was reported at a professor's conference at the Central Telecommunications Office in Darmstadt. This circuit arrangement is shown in FIG. 1. It means:

DQ: eine Datenquelle
G: eine Gabelschaltung
TL: eine Teilnehmerleitung
HP: ein Hochpaß
EL: ein adaptiver Echolöscher
Sub1: ein erster Subtrahierer
Sub2: ein zweiter Subtrahierer
ES: ein Entscheider
KE: ein entscheidungsrückgekoppelter Entzerrer
DE: ein Datenempfänger.DQ: a data source
G: a hybrid
TL: a subscriber line
HP: a high pass
EL: an adaptive echo canceller
Sub1: a first subtractor
Sub2: a second subtractor
ES: a decision maker
KE: a decision feedback equalizer
DE: a data recipient.

Nicht dargestellt wurden Baugruppen, die üblicherweise in solchen Schaltungsanordnungen enthalten sind, deren Darstellung jedoch zum Verständnis der Erfindung nicht erforderlich ist.Assemblies that are usually not shown in such circuit arrangements are included Presentation, however, for understanding the invention is required.

Ein Sendesignal a gelangt von der Datenquelle DQ über die Gabelschaltung G und über die Teilnehmerleitung zu einer hier nicht dargestellten Gegenstation. Ein von dieser gesendetes Empfangssignal b gelangt über folgenden Weg in den Datenempfänger: Teilnehmerleitung TL, Hochpaß HP, erster Subtrahierer Sub1, zweiter Subtrahierer Sub2, Entscheider ES. Diese Baugruppen bilden den Empfangsweg.A transmission signal a arrives from the data source DQ via the Hybrid G and via the subscriber line to a opposite station not shown here. One of these The received signal b is sent in via the following route the data receiver: subscriber line TL, high pass HP, first Subtractor Sub1, second subtractor Sub2, decision maker IT. These modules form the reception path.

Wegen unvollkommener Nachbildung gelangt ein Teil des Sendesignals a als Echosignal e ebenfalls in den Empfangsweg. Das Empfangssignal b ist also von diesem Echosignal e überlagert. Infolge der Übertragungseigenschaften der Teilnehmerleitung und der daran angeschlossenen, hier nicht dargestellten Baugruppen weisen das Empfangssignal b und das Echosignal e verhältnismäßig lange Nachschwinger auf. Der Hochpaß HP ist vorgesehen, um diese Nachschwinger zu verkürzen. Dadurch können der Echolöscher EL und der Entzerrer KE sparsamer bemessen werden, da von ihnen diese Nachschwinger nicht mehr im vollen Umfang kompensiert werden müssen.Due to imperfect replication, part of the Transmitted signal a as an echo signal e also in the Reception path. The received signal b is therefore from this Echo signal e superimposed. As a result of Transmission characteristics of the subscriber line and the connected assemblies, not shown here have the received signal b and the echo signal e relatively long post-oscillation. The high pass is HP provided to shorten these ringing. Thereby can the echo canceller EL and the equalizer KE more economical be dimensioned, because of these these ringing no longer must be fully compensated.

Aufgabe der Erfindung ist eine vorteilhafte Ausbildung des Hochpasses.The object of the invention is an advantageous embodiment of High pass.

Diese Aufgabe wird durch den kennzeichnenden Teil des Patentanspruches 1 gelöst. Der Anspruch 2 gibt eine vorteilhafte Weiterbildung an.This task is carried out by the characteristic part of the Claim 1 solved. Claim 2 gives one advantageous training.

Die Erfindung wird an Hand eines in den Fig. 2 und 3 dargestellten Ausführungsbeispiels beschrieben. Die Fig. 2 gibt die Schaltung der erfindungsgemäßen Ausbildung des Hochpasses wieder. An Hand der Fig. 3 wird die Funktion erläutert. The invention will be described with reference to an embodiment shown in FIGS. 2 and 3. Fig. 2 shows the circuit of the inventive design of the high pass. The function is explained with reference to FIG. 3.

In der Fig. 2 ist wieder die Gabelschaltung G, der erste Subtrahierer Sub1 sowie der Hochpaß HP dargestellt. Der Hochpaß HP weist einen Eingangsanschluß E_H, einen Ausgangsanschluß A_H, einen Subtrahierer Sub3 sowie eine Kettenschaltung aus einer Verzögerungsschaltung T und einem Tiefpaß TP auf. Die Verzögerungsschaltung T weist die Verzögerungszeit τ auf. Der Eingangsanschluß E_H ist mit dem Eingang der Kettenschaltung und dem Plus-Eingang 1 des Subtrahierers Sub3 verbunden. Der Ausgang der Kettenschaltung ist mit dem Minus-Eingang 2 des Subtrahierers Sub3 verbunden. Der Ausgang des Subtrahierers Sub3 ist mit dem Ausgangsanschluß A_H verbunden.In FIG. 2, the hybrid circuit G, the first subtractor SUB1 and the high-pass filter HP is displayed again. The high pass HP has an input terminal E _H , an output terminal A _H , a subtractor Sub3 and a chain circuit comprising a delay circuit T and a low pass TP. The delay circuit T has the delay time τ. The input terminal E _H is connected to the input of the derailleur and the positive input 1 of the subtractor Sub3. The output of the derailleur circuit is connected to the minus input 2 of the subtractor Sub3. The output of the subtractor Sub3 is connected to the output terminal A _H.

Das vom Echosignal überlagerte Empfangssignal b + e ist gleichzeitig das Hochpaßeingangssignals u_E und liegt am Eingangsanschluß E_H. Es wird dem Plus-Eingang 1 des Subtrahierers Sub3 und der Kettenschaltung zugeführt. Das Ausgangssignal dieser Kettenschaltung wird als Tiefpaßausgangssignal mit dem Kurzzeichen u_TP bezeichnet und wird dem Minuseingang 2 des Subtrahierers Sub3 zugeführt. An dessen Ausgang erscheint dann das Hochpaßausgangssignal u_HP.The received signal b + e superimposed by the echo signal is at the same time the high-pass input signal u _E and is connected to the input terminal E _H. It is fed to the plus input 1 of the subtractor Sub3 and the derailleur. The output signal of this derailleur circuit is referred to as a low-pass output signal with the abbreviation u _TP and is supplied to the minus input 2 of the subtractor Sub3. The high-pass output signal u _HP then appears at its output.

In der Fig. 3 sind das Hochpaßeingangssignal u_E, das Tiefpaßausgangssignal u_TP und das Hochpaßausgangssignal u_HP dargestellt. Um die Kompensation des Nachschwingers zu verdeutlichen, ist das Tiefpaßausgangssignal mit umgekehrter Polarität dargestellt. Die dargestellten Kurvenformen ergeben sich unter der Voraussetzung, daß als Sendesignal ein Dirac-Stoß gesendet wurde. Das Hochpaßeingangssignal u_H weist einen ersten Extremwert auf, der mit Hauptwert H bezeichnet wird. Mit N ist der Nachschwinger des Hochpaßeingangssignals bezeichnet. Auch das Tiefpaßausgangssignal u_TP weist einen Nachschwinger auf, der mit N′ bezeichnet ist.In FIG. 3, the Hochpaßeingangssignal u _E, u Tiefpaßausgangssignal the _TP and the Hochpaßausgangssignal u _HP are shown. In order to clarify the compensation of the post-oscillation, the low-pass output signal is shown with reversed polarity. The curve shapes shown result on the assumption that a Dirac burst was sent as the transmission signal. The high-pass input signal u _H has a first extreme value, which is referred to as the main value H. N is the ringing of the high-pass input signal. The low-pass output signal u _{TP also} has a post-oscillation, which is denoted by N '.

Außerdem ist die Verzögerungszeit τ eingezeichnet. Sie ist so bemessen, daß das Tiefpaßausgangssignal u_TP noch keinen von Null verschiedenen Wert aufweist wenn das Hochpaßeingangssignal u_E schon seinen Hauptwert H erreicht hat. So wird bewirkt, daß im dritten Subtrahierer Sub3 der Nachschwinger N des Hochpaßeingangssignals u_E durch den Nachschwinger N′ des Tiefpaßausgangssignals u_TP kompensiert wird, ohne daß die Amplitude des Hauptwertes H vermindert wird.The delay time τ is also shown. It is dimensioned such that the low-pass output signal u _TP does not yet have a non-zero value when the high-pass input signal u _E has already reached its main value H. This has the effect that, in the third subtractor Sub3, the post-oscillator N of the high-pass input signal u _E is compensated for by the post-oscillator N 'of the low-pass output signal u _TP , without the amplitude of the main value H being reduced.

Aus der deutschen Patentschrift 33 37 291, Anspruch 2, ist es an sich bekannt, aus einem Eingangssignal ein Hochpaßausgangssignal zu gewinnen, indem aus dem Eingangssignal durch Tiefpaßfilterung ein Tiefpaßausgangssignal gewonnen wird und dieses vom Eingangssignal subtrahiert wird. Jedoch fehlt in dieser bekannten Anordnung eine Verzögerungsschaltung in Kette mit dem Tiefpaß.From German patent 33 37 291, claim 2 it known per se from an input signal High pass output signal by extracting from the Input signal by low-pass filtering Low pass output signal is obtained and this from Input signal is subtracted. However, this is missing known arrangement with a delay circuit in chain the low pass.

Der Patentanspruch 2 lehrt eine vorteilhafte Weiterbildung der Erfindung. Sie besteht in der Ausbildung des Tiefpasses TP als digitales rekursives Filter. Ein entsprechendes Ausführungsbeispiel ist in der Fig. 4 wiedergegeben. Sie stellt einen Ausschnitt aus der Fig. 2 dar. Der Tiefpaß besteht aus einem ersten Multiplizierer M1, einem zweiten Multiplizierer M2, einem ersten Addierer Ad1, einem zweiten Addierer Ad2 und einer Verzögerungsschaltung T′. Die Multiplizierer M1 und M2 werden mit den Konstanten c bzw. d betriebene. Claim 2 teaches an advantageous development of the invention. It consists in the formation of the low-pass filter TP as a digital recursive filter. A corresponding embodiment is shown in FIG. 4. It represents a section of FIG. 2. The low-pass filter consists of a first multiplier M1, a second multiplier M2, a first adder Ad1, a second adder Ad2 and a delay circuit T '. The multipliers M1 and M2 are operated with the constants c and d, respectively.

Die Verzögerungsschaltung T′ weist die Verzögerungszeit T_A auf, wobei gilt:The delay circuit T 'has the delay time T _A , where:

(k = 1, 2, . . .)(k = 1, 2,...)

undand

Mit f_A ist die Abtastfrequenz des digitalen rekursiven Filters bezeichnet.The sampling frequency of the digital recursive filter is designated with f _A.

Claims

1. Circuit arrangement for the transition from four-wire operation to two-wire in electrical communications engineering with the following features:

a) A hybrid circuit (G) is provided.
b) A high-pass filter is connected in the receive path after the hybrid circuit.
c) The high-pass filter has an input connection (E _H ) and an output connection (A _H ).
d) The high-pass filter has a subtractor (Sub3) and a chain circuit comprising a delay circuit (T) and a low-pass filter (TP).
e) The input connection (E _H ) is connected to the input of the derailleur and the positive input ( 1 ) of the subtractor (Sub3).
f) The output of the derailleur circuit is connected to the minus input ( 2 ) of the subtractor (Sub3).
g) The output of the subtractor (Sub3) is connected to the output terminal (A _H ).
The features a to c form the generic term, the other features form the characterizing part.

2. Circuit arrangement according to claim 1, characterized characterized that the low pass as a digital recursive Filter is executed.