DE3788076T2

DE3788076T2 - Circuit tester.

Info

Publication number: DE3788076T2
Application number: DE3788076T
Authority: DE
Inventors: Stephen Richard Boote; Kevin Edward Brazier; Martin John Oliver
Original assignee: Schlumberger Technologies Ltd
Current assignee: Diagnosys Ltd Petersfield Hampshire Gb
Priority date: 1986-02-14
Filing date: 1987-02-12
Publication date: 1994-05-26
Anticipated expiration: 2007-02-13
Also published as: GB8603665D0; US4827208A; EP0238192A3; EP0238192B1; DE3788076D1; GB2186701A; GB2186701B; EP0238192A2; ATE97238T1; JPS62272166A

Abstract

In circuit testers, notably automatic test equipment for the in circuit testing of digital devices, overheating damage can result if outputs are repeatedly 'back driven', that is whilst applying a test input to a first device, an output of a second connected device is forced into a state contrary to that it would normally adopt.The present invention provides a solution to the problem of damage by enforcing a cooling interval between backdriving test based upon a list of parameters representative of the backdriven device. In order to reduce the overall test time, a parameter is based on a measurement derived from a circuit of the type under test, and another on a subsequent backdriving test.A first test might result in device heating to a value 51 (Fig 5). A cooling interval τ<sub>coolp</sub> is enforced so that a subsequent test (resulting in heating to 54) may be made without exceeding device maximum allowable temperature T<sub>max</sub>.

Description

Die vorliegende Erfindung bezieht sich auf Schaltungsprüfer und insbesondere auf Schaltungsprüfer für die Ausführung eines Tests an einer digitalen Komponente, die in einer Schaltung verdrahtet ist.The present invention relates to circuit testers and, more particularly, to circuit testers for performing a test on a digital component wired in a circuit.

Bei der Produktion von elektrischen Schaltungen wie solchen, die erzeugt werden mittels Montage von Komponenten auf einer Karte, welche ein Verdrahtungsmuster trägt, ist es vorteilhaft, die fertigen Schaltungen zu testen. Es besteht ein Bedarf für eine Hochgeschwindigkeitsprüfung, und dies hat zu automatischen Testeinrichtungen geführt (ATE) für die Beurteilung einer Karte. Zunehmend gibt es einen Trend in Richtung Einrichtungen, welche nicht nur den Gesamtbetrieb der Karte testen durch Anlegen von Signalen an ihre externen Eingänge und Beurteilung der externen Ausgänge relativ zu dem erwarteten Ausgang, sondern des Verhaltens von einzelnen Komponenten durch Anlegen von Eingängen direkt an diese und Beurteilung von Ausgängen direkt von diesen. Zu diesem Zweck ist ein Anschluß an interne Schaltungsknoten erforderlich und können erzielt werden beispielsweise durch die Anwendung eines "Nagelbettgestells", das eine Mehrzahl von Stiften aufweist, mit denen man an verschiedenen Positionen Verdrahtungsknoten auf der Karte kontaktieren kann. Mit einem solchen Gestell können Eingänge direkt Komponenteneingängen zugeführt werden und Ausgänge direkt von Komponentenausgängen abgenommen werden zum Vereinfachen des Testens der betreffenden Komponente durch Anlegen eines vorbestimmten Prüfmusters von Eingängen und Abschätzung des Ausgangs, soweit hinreichend für vollständiges Prüfen der Komponente.In the production of electrical circuits such as those created by mounting components on a board carrying a wiring pattern, it is advantageous to test the finished circuits. There is a need for high speed testing and this has led to automatic test equipment (ATE) for evaluating a board. Increasingly there is a trend towards equipment which tests not only the overall operation of the board by applying signals to its external inputs and assessing the external outputs relative to the expected output, but the behaviour of individual components by applying inputs directly to them and assessing outputs directly from them. For this purpose, connection to internal circuit nodes is required and can be achieved, for example, by the use of a "bed of nails" having a plurality of pins which can be used to contact wiring nodes on the board at various positions. With such a rack, inputs can be fed directly to component inputs and outputs can be taken directly from component outputs to simplify testing of the component in question by applying a predetermined test pattern of inputs and estimating the output sufficient to fully test the component.

Wegen des Vorhandenseins von Komponentenverdrahtungen ist leider das Anlegen von Eingängen häufig in Konflikt mit dem bevorzugten Zustand eines Eingangs dank seiner Ankopplung an einen stromaufliegenden Ausgang. Um demgemäß die interessierende Komponente zu testen, kann es erforderlich sein, einen stromaufliegenden Komponentenausgang zu übersteuern. Tatsächlich involviert dies das Erzwingen eines Rückwärtsstromes durch die stromaufliegende Komponente zum Oberwinden von deren bevorzugtem Zustand, und dies kann Komponentenschäden hervorrufen durch verschiedene Mechanismen einschließlich der direkten Sperrschichtüberhitzung oder, wo mehrere Ausgänge einer einzigen Komponente gleichzeitig im gleichen Sinne übersteuert werden, durch exzessiven Verdrahtungsstromfluß in der Leistungsversorgungsleitung infolge des kumulativen Effektes der übersteuernden Ströme, die sich in der Versorgungsleitung aufsummieren. Welcher Mechanismus auch immer, es ist im allgemeinen jedoch die höchste Temperatur, die erreicht wird, welche die Schwere der Beschädigung bestimmt.Unfortunately, due to the presence of component wiring, applying inputs often conflicts with the preferred state of an input due to its coupling to an upstream output. Accordingly, to test the component of interest, it may be necessary to override an upstream component output. In effect, this involves forcing a reverse current by the upstream component to overcome its preferred state, and this can cause component damage by various mechanisms including direct junction overheating or, where multiple outputs of a single component are simultaneously overdriven in the same sense, by excessive wiring current flow in the power supply line due to the cumulative effect of the overdrive currents accumulating in the supply line. Whatever the mechanism, however, it is generally the highest temperature reached which determines the severity of the damage.

Da Temperatur nicht direkt gemessen werden kann, kann ein theoretisches Modell verwendet werden, um eine Vorhersage des Temperaturanstiegs zu berechnen. Demgemäß wurden Erhitzungsmodelle entwickelt, die eine Funktion des Übersteuerungsstroms und der Zeit sind. Da der Strom abgeschätzt werden kann und die Prüfdauer bekannt ist, kann der Temperaturanstieg von übersteuerten Komponenten abgeschätzt werden. Eine absolute zulässige Maximalkomponententemperatur wird durch den Komponentenhersteller spezifiziert, so daß unter Anwendung des abgeschätzten Temperaturanstiegs eine maximal zulässige anfängliche Komponententemperatur spezifiziert werden kann.Since temperature cannot be measured directly, a theoretical model can be used to calculate a prediction of the temperature rise. Accordingly, heating models have been developed that are a function of the overdrive current and time. Since the current can be estimated and the test duration is known, the temperature rise of overdriven components can be estimated. An absolute maximum allowable component temperature is specified by the component manufacturer, so that using the estimated temperature rise, a maximum allowable initial component temperature can be specified.

Wenn dieses anfängliche Maximum oberhalb der gegenwärtigen Temperatur der Komponente liegt, ist natürlich der Test zu lang und kann nicht mit Sicherheit ausgeführt werden. Unter solchen Umständen muß man die Komponente abkühlen lassen, zumindest bis zu der maximalen Anfangstemperatur, bevor der Test beginnen kann, was bedeutet, daß der Beginn des Tests verzögert werden muß. Eine solche Verzögerung kann manchmal erzielt werden durch Planen der Prüfungen derart, daß eine bestimmte Komponente nicht wiederholt übersteuert wird, doch dies kann häufig nicht vermieden werden, beispielsweise wenn ein Komponenten-Entsperreingang aufrechterhalten werden muß während des gesamten Testmusters einer Komponente. Eine unter solchen Umständen gewählte Lösung besteht darin, ein "Prüftastverhältnis" vorzusehen, wobei eine inaktive Abkühlperiode ein fester Bruchteil der variablen Prüfzeit ist, welche nach einem Test erzwungen wird. Mit dem Erfordernis des vergrößerten Prüfdurchsatzes kann diese Lösung einen zunehmend unakzeptablen Zeitverbrauch bei dem ATE-Betrieb mit sich bringen und man sucht nach anderen Ansätzen.Of course, if this initial maximum is above the current temperature of the component, the test is too long and cannot be carried out with safety. In such circumstances, the component must be allowed to cool down, at least to the maximum initial temperature, before the test can begin, which means that the start of the test must be delayed. Such a delay can sometimes be achieved by scheduling the tests so that a particular component is not repeatedly overdriven, but this often cannot be avoided, for example when a component enable input must be maintained throughout the test pattern of a component. One solution adopted in such circumstances is to provide a "test duty cycle" whereby an inactive cool-down period is a fixed fraction of the variable test time that is enforced after a test. With the need for increased test throughput, this solution may impose an increasingly unacceptable time consumption on the ATE operation and other approaches are sought.

Eine alternative Lösung, beispielsweise offenbart in EP-A-0 128 774, besteht darin, das variable Verzögerungsintervall nicht als eine Funktion des auszuführenden Tests zu spezifizieren, sondern als eine Funktion der Komponente, und die Zeit, die diese benötigt, um zu der maximalen anfänglichen Starttemperatur für den Test abzukühlen. Dieser Ansatz führt zur Einfügung eines Verzögerungsintervalls vor jedem Test. Da leider die Temperatur der Komponente zu Beginn des Verzögerungsintervalls eine unbekannte ist, muß eine Annahme getroffen werden. Die einzige Annahme, die mit Sicherheit gemacht werden kann, ist, daß die Komponente von ihrer maximal zulässigen Temperatur vor jedem Test ausgehend abkühlen muß. Dieses Regime weist immer noch eine Anzahl von Problemen auf, obwohl in den meisten Fällen die Gesamtzeit, erforderlich für einen bedingungslos sicheren Komponententestablauf, der auszuführen ist, herabgesetzt wird. In den meisten Fällen wird die Komponente nämlich nicht ihre maximal zulässige Temperatur als ein Resultat des vorhergehenden Tests erreichen und ein längeres Warteintervall als erforderlich wäre infolgedessen zu spezifizieren. Ein besonders ernsthafter Nachteil dieses Regimes besteht darin, daß ein Abkühlwarteintervall vor einem Test selbst dann erzwungen wird, wenn die übersteuerte Komponente bereits unter der maximalen Anfangsstarttemperatur für diesen Test ist, wenn nämlich überhaupt keine Verzögerung erforderlich wäre.An alternative solution, for example disclosed in EP-A-0 128 774, is to specify the variable delay interval not as a function of the test to be performed, but as a function of the component and the time it takes to cool down to the maximum initial starting temperature for the test. This approach results in the insertion of a delay interval before each test. Unfortunately, since the temperature of the component at the start of the delay interval is an unknown, an assumption must be made. The only assumption that can be made with certainty is that the component must cool down from its maximum allowable temperature before each test. This regime still has a number of problems, although in most cases the total time required for an unconditionally safe component test sequence to be performed is reduced. In most cases, the component will not reach its maximum allowable temperature as a result of the previous test and a longer wait interval than necessary would have to be specified as a result. A particularly serious disadvantage of this regime is that a cool-down wait interval is enforced before a test even if the overdriven component is already below the maximum initial start temperature for that test, when no delay would be required at all.

Gegenwärtige ATE ist so ausgelegt, daß in zwei grundsätzlichen Modus gearbeitet wird, einem Testspezifikationsmodus und einem Testausführungsmodus.Current ATE is designed to operate in two basic modes, a test specification mode and a test execution mode.

In dem Testspezifikationsmodus wird ATE mit Schaltungstopographie und Komponentenanordnungen geladen. Als nächstes muß das Testmuster für das Prüfen jeder einzelnen Komponente spezifiziert werden. Normalerweise werden diese in ATE-Datenbänken gehalten und stehen als Bibliotheksroutinen zur Verfügung, um als Block in die Prüfspezifikation eingefügt zu werden. Gelegentlich trifft man auf Komponenten, die in der Bibliothek nicht enthalten sind, doch kann normalerweise ein ATE-Modus eingegeben werden, der es zuläßt, ein Komponententestmuster für eine unbekannte Komponente zu etablieren. Einmal etabliert ist es so, als wäre das Testmuster der Bibliothek entnommen, von der es nun einen Teil bilden kann.In the test specification mode, ATE is loaded with circuit topography and component layouts. Next, the test pattern for the Testing of each individual component can be specified. These are normally held in ATE databases and are available as library routines to be inserted as a block into the test specification. Occasionally components are encountered that are not in the library, but an ATE mode can usually be entered that allows a component test pattern to be established for an unknown component. Once established, it is as if the test pattern has been taken from the library, of which it can now form a part.

Das ATE ist auch programmiert zum Beurteilen der Notwendigkeit für das Plazieren von Wächtersignalen oder eine Bedienungsperson aufzufordern, diese Beurteilung vorzunehmen, welche Wächtersignale solche sind, die ausschließlich angelegt werden, um unerwünschte Komponenten-Wechselwirkungen zu verhindern.The ATE is also programmed to assess the need for placement of guard signals or to prompt an operator to make that assessment as to which guard signals are those that are applied solely to prevent undesirable component interactions.

In vielen Maschinen kann, wenn einmal ein Test wie oben spezifiziert worden ist, der Testausführungsmodus eingegeben werden für mehrfache Wiederholung an zu prüfenden Karten. Bei einigen Maschinen ist jedoch noch ein weiterer Modus verfügbar, der eine bestimmte Analyse auszuführen ermöglicht bezüglich des spezifizierten Tests zum Lokalisieren potentiell zerstörerischer Prüfungen, was im wesentlichen das Identifizieren von Tests involviert, bei denen Ausgänge übersteuert werden und entweder Tastverhältnisse oder Prätestverzögerungen erzwungen werden, wie oben beschrieben.In many machines, once a test has been specified as above, the test execution mode can be entered for multiple repetitions on cards under test. However, in some machines, a further mode is available which allows specific analysis to be performed on the specified test to locate potentially destructive tests, which essentially involves identifying tests which overdrive outputs and force either duty cycles or pretest delays, as described above.

Aus der vorstehenden kurzen Beschreibung entnimmt man eine Anzahl von Merkmalen von ATE nach dem Stand der Technik. Insbesondere ist zu berücksichtigen, daß ein Gesamttest spezifiziert wird vor der Ausführung des Tests, basierend auf komponentenbezogenen abgespeicherten Daten. Diese Daten können selbst abgeleitet sein von vorheriger Analyse, basierend auf Erhitzungs- und Abkühlmodellen oder auf Analysen, die während der Testspezifikation ausgeführt wurden, doch können bei der Testspezifikation in jedem Falle nur Daten verwendet werden, die als generell komponentenindexierte Daten gespeichert werden können. Man erkennt, daß solche Maschinen natürlicherweise dazu neigen, in die Testspezifikation Abkühlverzögerungen aufzunehmen, vorausgesetzt, daß Zugang zu den Bibliotheksdaten von Komponenten als solchen, die nicht geprüft werden, ermöglicht wird, da die Abkühlzeit vom absoluten Maximum, bevor ein Ausgang übersteuert werden darf, ohne weiteres als ein Komponentenparameter abgespeichert werden kann.From the above brief description, a number of features of state-of-the-art ATE can be seen. In particular, it is important to note that an overall test is specified before the test is carried out, based on component-related stored data. These data may themselves be derived from previous analysis based on heating and cooling models or on analyses carried out during the test specification, but in any case the test specification can only use data that is generally component indexed data can be stored. It will be appreciated that such machines will naturally tend to include cooling delays in the test specification, provided that access to the library data of components as such not under test is provided, since the cooling time from the absolute maximum before an output is allowed to be overdriven can be readily stored as a component parameter.

Man erkennt, daß der Ansatz der Vorangehenden Abkühlung wahrscheinlich das Optimum repräsentiert, das man mit ATE nach dem Stand der Technik erreichen kann. Die Vorliegende Erfindung involviert eine grundsätzliche Untersuchung des Betriebes von ATE und seinen BeschränkungenIt is recognized that the pre-cooling approach probably represents the optimum that can be achieved with ATE in the current state of the art. The present invention involves a fundamental investigation of the operation of ATE and its limitations

Gemäß der vorliegenden Erfindung umfaßt ein Schaltungsprüfer für das Testen von kartenmontierten elektronischen Komponenten in der Schaltung:According to the present invention, a circuit tester for testing board-mounted electronic components in the circuit comprises:

Mittel für das Anlegen von Testsignalen an die Schaltung;Means for applying test signals to the circuit;

Mittel für den Empfang von Reaktionssignalen von der Schaltung;means for receiving response signals from the circuit;

Mittel für das Anlegen eines Musters von Testsignalen, die für das Testen einer Komponente und das Abschätzen der Reaktion genügen;means for applying a pattern of test signals sufficient for testing a component and estimating the response;

Mittel für das Identifizieren von Testmustern, welche die Ausgänge anderer Komponenten übersteuern;Means for identifying test patterns that overdrive the outputs of other components;

Mittel für das Durchsetzen einer Maximumtestdauer, um sicherzustellen, daß eine solche andere Komponente nicht durch Aufheizen beschädigt wird;means for enforcing a maximum test duration to ensure that such other component is not damaged by heating;

Mittel für das Identifizieren von Testmustern, bei denen eine Komponente wiederholt übersteuert wird;Means for identifying test patterns in which a component is repeatedly overdriven;

Mittel für das Etablieren einer Testparameterliste für das Testen;Means for establishing a test parameter list for testing;

Mittel für das Etablieren eines Abkühlintervalls von der Test- Parameterliste, das einzulegen ist, bevor der nächste Obersteuerungstest sicher ausgeführt werden kann; undMeans for establishing a cool-down interval from the test parameter list to be used before the next override test can be safely performed; and

Mittel für das Verzögern eines solchen Tests um zumindest ein solches Intervall, dadurch gekennzeichnet, daßMeans for delaying such a test by at least such an interval, characterized in that

der Wert mindestens eines der Parameter in der Testparameterliste eine Messung ist, abgeleitet von einer Karte der Bauart, die zu prüfen ist, und/oder der Wert von zumindest einem der anderen Parameter in der Testparameterliste eine Messung ist, abgeleitet von der gerade zu prüfenden Karte, und/oder eine Messung ist, abgeleitet von einem aktuellen Test, und einer der gemessenen abgeleiteten Parameter eine Testdauer ist.the value of at least one of the parameters in the test parameter list is a measurement derived from a card of the type to be tested, and/or the value of at least one of the other parameters in the test parameter list is a measurement derived from the card currently being tested, and/or is a measurement derived from a current test, and one of the measured derived parameters is a test duration.

Man erkennt, daß die vorliegende Erfindung eine grundsätzliche Abkehr von ATE nach dem Stand der Technik repräsentiert, da ihre Konfiguration es ermöglicht, sowohl kartenspezifische Daten während der Testspezifikation oder dem eigentlichen Test anzuwenden als auch die Anwendung von Testwechselwirkungen beim Etablieren des Abkühlintervalls mittels einer Parameterliste für jeden Test ermöglicht.It can be seen that the present invention represents a fundamental departure from the prior art ATE, as its configuration allows for the use of card-specific data during the test specification or actual test, as well as the use of test interactions when establishing the cooldown interval using a parameter list for each test.

Vorteilhafterweise ist ein erster Parameter eine Messung, abgeleitet von entweder einer vorher getesteten Karte oder einer Karte, von der bekannt ist, daß sie in Ordnung ist, oder eine historische Ableitung von solchen Karten, oder vorzugsweise von einer gerade geprüften Karte. Dies ermöglicht Abkühlintervalle zu spezifizieren für die konfigurierten Komponenten und zeigt eine deutliche Verbesserung in der Verkürzung der Abkühlintervalle im Vergleich mit ATE nach dem Stand der Technik, wo Intervalle auf Werten des schlimmsten angenommenen Falles für isolierte Komponenten basieren. Demgemäß wird beispielsweise die aktuelle Dauer eines Abkühlintervalls nicht genau vorher für einen Test spezifiziert, sondern wird abhängig gemacht von den aktuellen Tests, die bei fortlaufendem Prüfen ausgeführt werden. Eine bevorzugte Realisierung dieses Merkmals besteht darin, mehrere Abkühlintervalle zu spezifizieren, von denen ein abweichendes in dem Fall ausgewählt werden kann, daß ein kurzer Test auszuführen ist, ein normaler Test, ein langer Test oder ein Test maximaler Dauer.Advantageously, a first parameter is a measurement derived from either a previously tested card or a card known to be OK, or a historical derivation from such cards, or preferably from a card just tested. This allows cooling intervals to be specified for the configured components and shows a significant improvement in shortening the cooling intervals compared to state-of-the-art ATE where intervals are based on worst case assumed values for isolated components. Accordingly, for example, the actual duration of a cooling interval is not precisely specified in advance for a test, but is made dependent on the actual tests being carried out during ongoing testing. A preferred implementation of this feature is to specify several cooling intervals, a different one of which can be selected in the case that a short test is to be carried out, a normal test, a long test or a maximum duration test.

Zusätzlich oder alternativ kann ein Parameter die aktuell in einem Test angewandte Übersteuerungsspannung sein, welche selbst ausgewählt werden kann auf Basis von vorhergehenden Messungen.Additionally or alternatively, a parameter can be the overdrive voltage currently applied in a test, which can be selected by the user can be based on previous measurements.

Zusätzlich oder alternativ kann ein gemessener Parameter ein Übersteuerungsstrom sein, der bei der zu prüfenden oder einer typischen Schaltungskarte gemessen wird.Additionally or alternatively, a measured parameter may be an overdrive current measured on the circuit board under test or a typical circuit board.

Man wird nun erkennen, daß abweichend von ATE nach dem Stand der Technik, wo die Testspezifikation alle Abkühlintervalldauern vor dem eigentlichen Test festlegt, in einigen Formen der vorliegenden Erfindung die Dauer variieren kann zwischen Tests bei Karten desselben Typs.It will now be appreciated that unlike prior art ATE, where the test specification specifies all cool down interval durations prior to the actual test, in some forms of the present invention the duration may vary between tests on cards of the same type.

Damit die Merkmale und Vorteile der vorliegenden Erfindung gewürdigt werden können, werden nachstehend einige Ausführungsformen, die nur als Beispiel zu verstehen sind, unter Bezugnahme auf die beigefügten diagrammartigen Zeichnungen erläutert, von denen:In order that the features and advantages of the present invention may be appreciated, some embodiments thereof will now be described, by way of example only, with reference to the accompanying diagrammatic drawings, in which:

Fig. 1 einen Teil einer zu prüfenden Schaltung repräsentiert, undFig. 1 represents a part of a circuit to be tested, and

Fig. 2 bis 5 Komponenten-Temperatur/Zeitverläufe repräsentieren.Fig. 2 to 5 component temperature/time profiles represent.

In einem Teil einer mittels ATE zu prüfenden Schaltung (Fig. 1) sind Ausgänge von D-Flip-Flops, welche eine Komponente 10 bilden, mit NICHTUND-Gattereingängen verbunden, welche eine Komponente 11 bilden. Das Verbindungsmuster zwischen den Komponenten ist deutlich gezeigt und besteht aus Komponentenstiften, die diagrammartig im Umriß angedeutet sind (wie Stift 12 der Komponente 10) sowie Schaltungsbahnen der gedruckten Schaltungskarte, die ausgezogen gezeigt sind, wie Bahn 14. Die Komponente 10 wird von Fachleuten als Transistor-Transistor-Logikkomponente erkannt, die die Bezeichnung 7474 aufweist, und die Komponente 11 ist eine Komponente mit der Bezeichnung 7400. Es versteht sich, daß es auch Leistungszufuhrleitungsanschlüsse zu beiden Komponenten gibt, die jedoch aus Gründen der Klarheit in der Figur weggelassen sind.In a portion of a circuit to be tested by ATE (Fig. 1), outputs of D flip-flops forming a component 10 are connected to NAND gate inputs forming a component 11. The interconnection pattern between the components is clearly shown and consists of component pins diagrammatically indicated in outline (such as pin 12 of component 10) and printed circuit board circuit traces shown in solid lines such as trace 14. Component 10 will be recognized by those skilled in the art as a transistor-transistor logic component having the designation 7474 and component 11 is a component having the designation 7400. It will be understood that there are also power supply line connections to both components, but these are omitted from the figure for clarity.

Die D-Flip-Flops der Komponente 10 besitzen jeweils einen Takteingang (CA, CB), einen Dateneingang (DA, DB) und einen zwischengespeicherten Ausgang (QA, QB) Zusätzlich sind die Flip-Flops mit einem Setzeingang (PREA, PREB), der es ermöglicht, den entsprechenden Datenausgang hochzusetzen, und einem Rücksetzeingang (CLRA, CLRB) versehen, der es ermöglicht, den Datenausgang auf niedrig rückzusetzen. Bezüglich der PRE- und CLR-Eingänge ist die Wahrheitstabelle für jede Komponente: The D flip-flops of component 10 each have a clock input (CA, CB), a data input (DA, DB) and a latched output (QA, QB). In addition, the flip-flops are provided with a set input (PREA, PREB) that allows the corresponding data output to be set high and a reset input (CLRA, CLRB) that allows the data output to be reset low. Regarding the PRE and CLR inputs, the truth table for each component is:

wobei X einen unbestimmten Zustand für einen direkt angelegten Eingang andeutet.where X indicates an indeterminate state for a directly applied input.

Jedes NICHTUND-Gatter (GA, GB) der Komponente 11 hat zwei Eingänge (I1A) I2A, (I1B, I2B) und einen Ausgang (A, B), wie auch Leistungszufuhrkorrekturen (nicht dargestellt). Die Eingans-/Ausgangswahrheitstabelle für jedes Gatter ist: Each NAND gate (GA, GB) of component 11 has two inputs (I1A) I2A, (I1B, I2B) and one output (A, B), as well as power supply corrections (not shown). The input/output truth table for each gate is:

Für einen gemäß Fig. 1 aufgebauten Schaltkreis können die Ausgänge (A, B) der NICHTUND-Komponente spezifiziert werden zu: For a circuit constructed as shown in Fig. 1, the outputs (A, B) of the NAND component can be specified as:

wofür die Wahrheitstabelle gilt: what the truth table applies to:

und wobei die drei rechten Spalten den Betrieb des NICHTUND-Gatters GB der Komponente 11 repräsentieren.and where the three right columns represent the operation of the NAND gate GB of component 11.

Um den Betrieb des Gatters GB der Komponente 11 zu testen, muß es erregt werden über seine gesamte Wahrheitstabelle hinweg. Aus der obigen Wahrheitstabelle kann man erkennen, daß drei der vier möglichen Eingangskombinationen direkt erprobt werden können unter Verwendung nur der PRE- und CLR-Flip-Flop-Eingänge. Demgemäß wird im ATE ein Nagelkontakt hergestellt mit den Treibernägeln 15, 16 zu den Leiterbahnen 14, 17 der Karte, so daß die erforderlichen PRE- und CLR-Eingänge etabliert werden können. Der letzte verbleibende Eingangszustand (1, 1) kann nicht allein durch die Eingänge zu PRE und CLR etabliert werden. Ein Niedrigeingang für I2B kann etabliert werden durch Anlegen von PRE = 1 und CLR = 0 über die Nägel 15 beziehungsweise 16. Da jedoch diese Eingangskombination zu A= 1 führt, kann dann ein Niedrigeingang nicht angelegt werden an I2B mit der Ausnahme der Übersteuerung des Ausganges von NICHTUND-Gatter GA über Treibernagel 18 zum überwinden des sonst hochliegenden Ausgangs A von Gatter GA. übersteuern des Ausgangs GA bringt alle begleitenden Gefahren der Komponentenübersteuerung mit sich, wie hier und anderswo beschrieben.To test the operation of gate GB of component 11, it must be energized throughout its entire truth table. From the above truth table, it can be seen that three of the four possible input combinations can be tested directly using only the PRE and CLR flip-flop inputs. Accordingly, a nail contact is made in the ATE with the driver nails 15, 16 to the board tracks 14, 17 so that the required PRE and CLR inputs can be established. The last remaining input state (1, 1) cannot be established by the inputs to PRE and CLR alone. A low input to I2B can be established by applying PRE = 1 and CLR = 0 via nails 15 and 16 respectively. However, since this input combination results in A = 1, a low input cannot then be applied to I2B with the exception of overdriving the output of NAND gate GA via driver nail 18 to overcome the otherwise high output A of gate GA. Overdriving the output GA brings with it all the attendant dangers of component overdriving, as described here and elsewhere.

In der Testspezifikation kann der folgende Plan für das Testen des Gatters GB spezifiziert werden. In dem Plan ist festgehalten, daß zwischen jedem Test die Flip-Flop-Eingänge zu ihren inaktiven Zuständen zurückgeführt werden durch Anlegen von PRE=1 und CLR=1: SCHRITT ANSTEUERUNG PRE ZUSTÄNDE CLR A GUT ZUSTAND RÜCKSETZEN TESTIn the test specification, the following plan for testing the gate GB can be specified. The plan states that between each test the flip-flop inputs are switched to their inactive states can be returned by setting PRE=1 and CLR=1: STEP CONTROL PRE STATES CLR A GOOD STATE RESET TEST

In der obigen Tabelle wird der Eingang A angelegt über den übersteuernden Nagel 18. Z deutet an, daß der Nagel im hochimpedanten Zustand ist oder abgetrennt ist, und φ, daß ein übersteuernder Eingang angelegt wird. Die Zeitlage, die Wirkungen und die Gefahren des übersteuernden Ausgangs A werden nun in größeren Einzelheiten betrachtet.In the above table, input A is applied across the overdriving nail 18. Z indicates that the nail is in the high impedance state or disconnected, and φ that an overdriving input is applied. The timing, effects and dangers of overdriving output A will now be considered in greater detail.

Kurve 20 (Fig. 2) stellt die Temperatur der Komponente 11 dar, wenn der Ausgang A übersteuert wird zwischen der Temperaturachse T (21) als Ordinate und der Zeitachse τ (22) als Abszisse. Die Komponente wird erhitzt, ausgehend von einer anfänglichen oder Umgebungstemperatur Tamb während der Dauer des Übersteuerungstests τtest bis zum Erreichen einer Temperatur Ttest (22). Nimmt man als Beispiel den ungünstigsten Fall an, so ist der nächste spezifizierte Test so, daß er ebenfalls den Ausgang A der Komponente 11 übersteuert und erfordert eine Dauer von τtest next. Da das Aufheizprofil der Komponente bekannt ist dank einem Aufheizmodell, kann eine Temperatur T next spezifiziert werden, welche die höchste Temperatur ist, bei der der nächste Test begonnen werden kann, ohne daß die Temperatur Tmax übersteigt, welche die absolute zulässige Maximaltemperatur der Komponente 11 ist. Basierend auf der Kenntnis eines Abkühlmodells für die Komponente 11 kann eine Periode τcool berechnet werden, welche die Periode ist, die erforderlich ist, daß die Komponente auf Tnext abkühlen kann. Der nächste Test, wenn er direkt danach ausgeführt wird, würde bewirken, daß die Komponente 11 ihren absoluten Maximalwert 23 nach der Testperiode τtest next erreicht.Curve 20 (Fig. 2) represents the temperature of the component 11 when the output A is overdriven between the temperature axis T (21) as ordinate and the time axis τ (22) as abscissa. The component is heated starting from an initial or ambient temperature Tamb during the duration of the overdrive test τtest until reaching a temperature Ttest (22). Assuming as an example the worst case, the next test specified is such that it also overdrives the output A of the component 11 and requires a duration of τtest next. Since the heating profile of the component is known thanks to a heating model, a temperature T next can be specified which is the highest temperature at which the next test can be started without exceeding the temperature Tmax which is the absolute permissible maximum temperature of component 11. Based on knowledge of a cooling model for component 11, a period τcool can be calculated, which is the period required for the component to cool to Tnext. The next test, if performed immediately thereafter, would cause component 11 to reach its absolute maximum value 23 after the test period τtest next.

Mit jedem Test ist eine Periode τmax verbunden, welche die Maximalperiode repräsentiert, während der ein Test durchgeführt werden kann, ohne die absolute Maximaltemperatur der Komponente zu übersteigen. Bei ATE ist es die Praxis, daß diese Zeit abgeschätzt wird und Maßnahmen für den Test getroffen werden, daß er unterbrochen wird, bevor diese Periode überstiegen wird, beispielsweise mittels eines Unterbrechungszeitgebers, der mit einem τmax repräsentierenden Zählstand geladen wird, welcher abwärtsgezählt wird während des Tests zum unterbrechen des Tests, sobald ein Übertrag auftritt. Würde die Komponente 11 Tmax erreichen, dann wäre eine Periode τcool max erforderlich für das Abkühlen vor der Ausführung eines nachfolgenden Tests.Associated with each test is a period τmax which represents the maximum period during which a test can be performed without exceeding the absolute maximum temperature of the component. In ATE it is the practice to estimate this time and to take steps to interrupt the test before this period is exceeded, for example by means of an interrupt timer loaded with a count representing τmax which is counted down during the test to interrupt the test as soon as a carry occurs. If the component 11 were to reach Tmax then a period τcool max would be required for cooling before executing a subsequent test.

Eine Kurve 30 (Fig. 3) zeigt die typische Aufzeichnung der Temperatur über der Zeit für drei aufeinanderfolgende übersteuernde Tests, die von ATE ausgeführt wird, ausgelegt gemäß der vorliegenden Erfindung. Während der ersten Testperiode τ&sub1; erreicht die Komponente eine Temperatur 31, ausgehend von einer Starttemperatur T start. Im ATE wird eine Testparameterliste gehalten für den Test, welcher einen gemessenen Parameter der Testdauer τ&sub1; enthält, gewonnen von einer vorher getesteten Karte. Ferner ist eine erreichte Endtemperatur 31 aufgenommen, und die Maximaltemperatur, bei der der nächste Test begonnen werden darf, Tn2.A curve 30 (Fig. 3) shows the typical temperature versus time plot for three consecutive overdrive tests performed by ATE designed in accordance with the present invention. During the first test period τ1, the component reaches a temperature 31, starting from a start temperature T start. In the ATE, a test parameter list is kept for the test, which includes a measured parameter of test duration τ1 obtained from a previously tested card. Also recorded is a final temperature reached 31, and the maximum temperature at which the next test may be started, Tn2.

Da die erreichte Temperatur 31 unter Tn2 liegt, kann unmittelbar der zweite Test begonnen werden, und die Komponente heizt sich zu einer Temperatur 32 am Ende dieses Test auf, der eine Dauer von τ&sub2; hat. Die Testparameterliste für diesen Test enthält die gemessene Periode τ&sub2;, wie auch die maximale sichere Testtemperatur für den dritten Test Tn3.Since the temperature reached 31 is below Tn2, the second test can be started immediately and the component heats up to a temperature 32 at the end of this test, which has a duration of τ2. The test parameter list for this test contains the measured period τ2, as well as the maximum safe test temperature for the third test Tn3.

Da die erreichte Temperatur 32 über Tn3 liegt, ist Abkühlung erforderlich und eine Verzögerung des Intervalls τcool 2, berechnet gemäß einem Komponenten-Abkühlmodell, das die Abkühlung auf Tn3 erzwingt, bevor der Test beginnt. Nach dem dritten Test, der während einer Periode τ&sub3; dauert, erreicht die Komponente ihr absolutes Maximum bei 33.Since the temperature reached 32 is above Tn3, cooling is required and a delay of the interval τcool 2, calculated according to a component cooling model, which forces cooling to Tn3 before the test starts. After the third test, which lasts for a period τ3, the component reaches its absolute maximum at 33.

Damit die Vorteile der vorliegenden Erfindung besser gewürdigt werden, wird das Verhalten des gerade beschriebenen ATE verglichen mit dem Verhalten von ATE nach dem Stand der Technik.In order to better appreciate the advantages of the present invention, the performance of the ATE just described is compared with the behavior of ATEs according to the prior art.

Bei ATE nach dem Stand der Technik wird nicht eine Parameterliste für jeden Test gehalten und deshalb kann die Temperatur, die während eines Tests erreicht wird, nicht benutzt werden, um die Notwendigkeit für Abkühlung abzuschätzen und die Dauer irgendeiner erforderlichen Verzögerung. Demgemäß muß, wie vorbeschrieben, eine Temperaturannahme getroffen werden, und die einzige, bedingungslos sichere Annahme besteht darin, daß eine Komponente ihre absolute Maximaltemperatur erreichen wird bei Beendigung jedes Tests. Diese Annahme erfordert deshalb das Einfügen einer maximalen Abkühlzeit (τcoolmax). Da diese Annahme nicht auf Information beruht, die aus vorherigen oder früheren Tests abgeleitet ist, muß eine maximale Abkühlverzögerung erzwungen werden vor jedem Übersteuerungstest. Wenn dasselbe Beispiel gewählt wird wie unter Bezugnahme auf Fig. 3 beschrieben, erreicht in einem ersten Test eine Komponente eine Temperatur 41 (Fig. 4) während eines Testintervalls τ&sub1;. Bevor der zweite Test durchgeführt wird, läßt man die Komponente abkühlen während einer Periode τcoolmax bis zu einer Temperatur 42. Diese Abkühlperiode (τcoolmax) ist diejenige, die hinreichend gewesen wäre, um die Komponente von ihrer absoluten Maximaltemperatur 43 bis zu einer sicheren Starttemperatur 44 abkühlen zu lassen. Der zweite Test läuft während eines Intervalls τ&sub2; ab und hebt die Temperatur der Komponente auf eine Temperatur 45. Wiederum wird, bevor ein dritter Test ausgeführt werden kann, eine Abkühlverzögerung von τcoolmax erzwungen. Aus der resultierenden Kurve 40 kann man entnehmen, daß die Prüfkomponente unnötig abgekühlt wird.In prior art ATE, a parameter list is not maintained for each test and therefore the temperature reached during a test cannot be used to estimate the need for cooling and the duration of any required delay. Accordingly, as described above, a temperature assumption must be made and the only unconditionally safe assumption is that a component will reach its absolute maximum temperature at the completion of each test. This assumption therefore requires the insertion of a maximum cooling time (τcoolmax). Since this assumption is not based on information derived from previous or past tests, a maximum cooling delay must be enforced before each overdrive test. Taking the same example as described with reference to Fig. 3, in a first test a component reaches a temperature 41 (Fig. 4) during a test interval τ1. Before the second test is performed, the component is allowed to cool for a period τcoolmax to a temperature 42. This cooling period (τcoolmax) is that which would have been sufficient to cool the component from its absolute maximum temperature 43 to a safe starting temperature 44. The second test runs for an interval τ2 and raises the temperature of the component to a temperature 45. Again, before a third test can be performed, a cooling delay of τcoolmax is enforced. From the resulting curve 40, it can be seen that the test component is being cooled unnecessarily.

Man kann unmittelbar erkennen, daß die vorliegende Erfindung die Zeit, erforderlich für die Ausführung der drei Tests, um eine Periode 't' verringert hat, die von erheblicher Länge ist und eine deutliche Verbesserung des Durchsatzes ergibt. Die Verbesserung ergibt sich dank:It can be immediately seen that the present invention has reduced the time required to perform the three tests by a period 't' which is of considerable length and provides a significant improvement in throughput. The improvement is due to:

i) Eliminierung unnötiger Abkühlintervalle;i) Elimination of unnecessary cooling intervals;

ii) Herabsetzung der Abkühlintervalle auf jene, die erforderlich sind für die erreichte Temperatur, und(ii) reducing the cooling intervals to those required for the temperature reached, and

iii) Betrieb der Komponente in Richtung ihres oberen Grenzwertes ihres Betriebstemperaturbereichs, wo die Abkühlprofile steiler sind und demgemäß eine gegebene Temperatur schneller abfällt.iii) Operating the component towards the upper limit of its operating temperature range, where the cooling profiles are steeper and, consequently, a given temperature drops more quickly.

Die Verbesserung wird ermöglicht durch die Spezifikation eines Temperaturparameters für jeden Test, was es ermöglicht, optimierte Abkühlverzögerungen zu erzwingen. Die Temperaturparameter können abgeleitet werden durch Verwendung eines Komponenten-Aufheizmodells in der Testspezifikation oder vorzugsweise an Ort und Stelle während des Tests, so daß ein Wert zur Verfügung steht für den laufenden Wert der Komponententemperatur, welcher transferiert werden kann oder aufrechterhalten werden kann als Testparameterlistenwert. Demgemäß basiert die erzwungene Abkühlverzögerung auf einer repräsentativen Komponententemperatur, erreicht am Ende eines Test, anstatt auf einer Versagens- oder Prozentsatzverzögerung (Tastverhältnis), wie im ATE nach dem Stand der Technik.The improvement is made possible by specifying a temperature parameter for each test, which allows optimized cooling delays to be enforced. The temperature parameters can be derived by using a component heating model in the test specification or preferably in situ during the test, so that a value is available for the running value of the component temperature which can be transferred or maintained as a test parameter list value. Accordingly, the enforced cooling delay is based on a representative component temperature reached at the end of a test, rather than on a failure or percentage delay (duty cycle) as in the prior art ATE.

Man realisiert, daß die Komponententemperatur nur genau berechnet werden kann, wenn die aktuelle Starttemperatur bekannt ist. Wo eine aktuelle Umgebungstemperaturmessung nicht ausgeführt werden kann, kann ein angenommener Umgebungswert verwendet werden. Beispielsweise kann nur vor dem ersten Test ein maximales Abkühlintervall (τcoolmax) erzwungen werden, das hinreicht, um die Komponente von ihrer absoluten Maximaltemperatur aus abzukühlen. Generell wird dies die Komponente auf eine Temperatur deutlich unter der abkühlen, die erforderlich ist, um den ersten Test mit Sicherheit auszuführen. Wenn jedoch diese höhere Temperatur verwendet wird als eine erste angenommene Testparameter- Starttemperatur, werden alle nachfolgenden Temperaturen tatsächlich niedriger sein als berechnet und alle Komponenten können sicher getestet werden. Demgemäß wird für einen Test, ausgehend von einer Temperatur 34 (Fig. 3), das aktuelle Temperaturprofil so verlaufen können, wie mit Linie 35 angedeutet, während die Testparameter das höhere angenommene Profil 36 reflektieren. Es versteht sich, daß selbst dann, wenn diese anfängliche Überschätzung der Starttemperatur zu einer Abkühlverzögerung führt, die länger ist als eigentlich erforderlich, zeigt sich immer noch eine merkbare Prüfzeitverbesserung gegenüber dem Stand der Technik mit ihren wiederholten Annahmen des ungünstigsten Falles.It will be appreciated that the component temperature can only be accurately calculated if the current starting temperature is known. Where an actual ambient temperature measurement cannot be made, an assumed ambient value can be used. For example, a maximum cooling interval (τcoolmax) sufficient to cool the component from its absolute maximum temperature can be enforced only before the first test. Generally, this will cool the component to a temperature well below that required to to perform the first test with confidence. However, if this higher temperature is used as a first assumed test parameter start temperature, all subsequent temperatures will actually be lower than calculated and all components can be safely tested. Accordingly, for a test starting from a temperature 34 (Fig. 3), the actual temperature profile may be as indicated by line 35 while the test parameters reflect the higher assumed profile 36. It will be understood that even if this initial overestimation of the start temperature results in a cooling delay longer than actually required, there is still a noticeable test time improvement over the prior art with its repeated worst case assumptions.

Bei einer Testspezifikation für eine Schaltung, die beispielsweise ausschließlich kombinatorische Logik enthält, kann eine Abkühlverzögerung, abgeleitet von einer anderen Karte, angemessen sein, da keine signifikante Unterschiedlichkeit zwischen den Karten zu erwarten ist. Wenn jedoch Komponenten mit variierender Beruhigungszeit, beispielsweise ein nicht voreinstellbarer Zähler, der vor dem Prüfen auf Null getaktet werden muß, in einem zu prüfenden Schaltkreis enthalten sind, werden Parameter vorzugsweise auf Messungen basiert, die an der gerade der Prüfung unterliegenden Karte ausgeführt werden.For example, in a test specification for a circuit containing only combinational logic, a cooldown delay derived from another board may be appropriate since no significant variation between boards is expected. However, if components with varying settling times, such as a non-presettable counter that must be clocked to zero before testing, are included in a circuit under test, parameters are preferably based on measurements made on the board under test.

In einer Schaltungsanordnung langsamer Komponenten ähnlich jener, die unter Bezugnahme auf Fig. 1 betrachtet wurde, kann unter der Annahme, daß ein Flip-Flop mit Ausgang QB der Komponente 10 langsam zu löschen ist nach Anlegen eines Eingangs CLR=0 ein Test (für Gatter B der Komponente 11) wie folgt ablaufen: TESTSCHRIFT ANGELEGTE SIGNALE BEDINGUNG FÜR GUTBEFUND ERWARTETE ZEIT TATSÄCHLICHE ZEIT Vorbereiten PRE CLR AIn a circuit arrangement of slow components similar to that considered with reference to Fig. 1, assuming that a flip-flop with output QB of component 10 is to be slowly erased after applying an input CLR=0, a test (for gate B of component 11) can proceed as follows: TEST SCRIPT APPLIED SIGNALS CONDITION FOR PASS EXPECTED TIME ACTUAL TIME Prepare PRE CLR A

Der Testschritt wird für gut befunden, wenn der erwartete B-Ausgang über Nagel 19 (Fig. 1) gemessen wird oder wenn ein Übergang zu dem erwarteten Pegel eintritt (wie in Testschritten 3 und 4). Da die D-Flip-Flip- Komponente langsam zu löschen ist, überschreiten die CLEAR-Tests 3 und 4 die erwartete Zeit. Test 3 sollte kein Problem darstellen, doch ist Test 4 ein Übersteuerungstest, der problematisch sein kann, da diesem Test ein anderer Übersteuerungstest folgt, wie bereits beschrieben.The test step is considered good if the expected B output is measured via nail 19 (Fig. 1) or if a transition to the expected level (as in test steps 3 and 4). Since the D-Flip-Flip component is slow to clear, CLEAR tests 3 and 4 exceed the expected time. Test 3 should not be a problem, but test 4 is an overload test which can be problematic because it is followed by another overload test as previously described.

Gemäß der vorliegenden Erfindung wird die tatsächliche Laufzeit des Tests 20 us als ein Testparameter eingegeben und in einem Erhitzungsmodell verwendet zum Erlangen einer erreichten Komponententemperatur. Danach wird ein Abkühlmodell überprüft zum Erzwingen einer Abkühlverzögerung von dieser erreichten Temperatur bis zu der sicheren Temperatur für den Beginn des nächsten Tests.According to the present invention, the actual run time of the test 20 us is entered as a test parameter and used in a heating model to obtain an achieved component temperature. Thereafter, a cooling model is checked to enforce a cooling delay from this achieved temperature to the safe temperature for the start of the next test.

In ATE ist es oft bevorzugt, sowenig Berechnung wie möglich während eines laufenden Tests auszuführen und soviel Arbeitsbelastung als möglich zu einer externen Berechnung zu überführen während der Testspezifikationsphase. Die vorliegende Erfindung kann auf diese Weise angewandt werden für beispielsweise die Berechnung von Abkühlverzögerungen, die zu erzwingen sind, falls bestimmte Testlaufzeiten in der Praxis festgestellt werden. Dann ist alles, was on-line noch erforderlich ist, eine Laufzeitmessung, Vergleich und Intervallauswahl.In ATE it is often preferred to perform as little computation as possible during a running test and to transfer as much workload as possible to external computation during the test specification phase. The present invention can thus be applied for, for example, the calculation of cooling delays to be enforced if certain test run times are encountered in practice. Then all that is required on-line is a run time measurement, comparison and interval selection.

In einer Ausführungsform der vorliegenden Erfindung wird für jeden relevanten Übersteuerungstest eine vorausgesagte Dauer als ein Testparameter abgespeichert. Diese Dauer kann berechnet werden, auf einer Musterkarte gemessen werden oder abgeleitet werden durch Mittelwertbildung der Dauern der tatsächlich ausgeführten Tests an mehreren Karten. Basierend auf dieser vorausgesagten Dauer wird ein Erhitzungsmodell überprüft zum Bestimmen einer erreichten Temperatur und ein Abkühlmodell überprüft zum Bestimmen der Abkühlverzögerung, die erforderlich ist, bevor ein nächster Übersteuerungstest mit Sicherheit begonnen werden kann. Diese vorausgesagte Abkühlverzögerung wird in dem Anlagenspeicher abgespeichert. Zusätzlich berechnet wird die Abkühlzeit von der absoluten zulässigen Maximal-Komponententemperatur Tcoolmax.In one embodiment of the present invention, for each relevant overdrive test, a predicted duration is stored as a test parameter. This duration may be calculated, measured on a sample card, or derived by averaging the durations of the actual tests performed on several cards. Based on this predicted duration, a heating model is checked to determine an achieved temperature and a cooling model is checked to determine the cooling delay required before a next overdrive test can be safely started. This predicted cooling delay is stored in the system memory. In addition, the cooling time is calculated from the absolute allowable maximum component temperature Tcoolmax.

Während des Testens einer zu prüfenden Komponente wird die Testzeit abgefragt. Wenn die tatsächliche Testzeit kürzer als oder gleich der vorausgesagten Testzeit ist, dann wird die vorausgesagte Abkühlverzögerung erzwungen vor dem nächsten Übersteuerungstest. Sollte jedoch die tatsächliche Testdauer die vorausgesagte Dauer übersteigen, wird τcoolmax erzwungen. Demgemäß kann man erkennen, daß die Vorteile der vorliegenden Erfindung ohne erhebliche Rechenbelastung während der Prüfung erreicht werden können und mit Messung des einzelnen Parameters der Prüfzeit.During testing of a component under test, the test time is queried. If the actual test time is less than or equal to the predicted test time, then the predicted cooldown delay is enforced before the next overdrive test. However, should the actual test duration exceed the predicted duration, τcoolmax is enforced. Accordingly, it can be seen that the benefits of the present invention can be achieved without significant computational burden during testing and with measurement of the single parameter of test time.

Für einen Temperaturverlauf 50 eines typischen Komponententests (Fig. 5) bewirkt ein erster Test einen Temperaturanstieg auf eine Temperatur 51. Da die erreichte Temperatur oberhalb der sicheren Starttemperatur für einen nächsten Test τn2 liegt, ist eine Abkühlverzögerung erforderlich. Zugeordnet dem Test ist eine vorausgesagte Testdauer τ1p. Da die tatsächliche Testdauer τ&sub1; kleiner ist als vorhergesagt, wird eine Abkühlverzögerung τcool p eingefügt vor dem nächsten Test. Die Dauer τcool p ist hinreichend, daß die Komponente von einer Temperatur 52 auf τn2 abkühlen kann, die Temperatur also, bei der der zweite Test sicher begonnen werden kann. Man erkennt, daß die gerade getestete Komponente tatsächlich auf eine Temperatur 53 abkühlen wird, die unter Tn2 liegt. Ein zweiter Test wird begonnen, der eine Erwärmung auf eine Temperatur 54 während eines Testintervalls τ&sub2; bewirkt. Da T&sub2; das vorhergesagte Intervall τ2p für den zweiten Test übersteigt, wird eine Abkühlverzögerung τcoolmax erzwungen, die hinreicht, um die Komponente von der absoluten Maximaltemperatur auf eine Temperatur Tn3 abzukühlen, jene, bei der ein dritter Test sicher begonnen werden kann. Da nämlich die Komponente nicht an ihrer absolut maximal zulässigen Temperatur nach dem zweiten Test war, wird eine niedrigere Temperatur 55 erreicht.For a temperature profile 50 of a typical component test (Fig. 5), a first test causes a temperature rise to a temperature 51. Since the temperature reached is above the safe start temperature for a next test τn2, a cooling delay is required. Associated with the test is a predicted test duration τ1p. Since the actual test duration τ1 is less than predicted, a cooling delay τcool p is inserted before the next test. The duration τcool p is sufficient for the component to cool from a temperature 52 to τn2, the temperature at which the second test can be safely started. It can be seen that the component being tested will actually cool to a temperature 53 which is below Tn2. A second test is started which causes a heating to a temperature 54 during a test interval τ2. Since T2 is exceeds the predicted interval τ2p for the second test, a cooling delay τcoolmax is enforced that is sufficient to cool the component from the absolute maximum temperature to a temperature Tn3, that at which a third test can be safely started. In fact, since the component was not at its absolute maximum allowable temperature after the second test, a lower temperature 55 is reached.

Obwohl es die Erwärmung ist, die tatsächlich Beschädigungen an einer Komponente hervorrufen kann, ist festzuhalten aus den vorangehenden Komponenten-Erwärmungsmodellen, daß der Erwärmungseffekt mit der Übersteuerungsspannung zunimmt. Dies kann mit Vorteil in die Testparameterliste aufgenommen werden für Tests, die gemäß er vorliegenden Erfindung ausgeführt werden. Die Übersteuerungsspannung kann ein aktueller Wert sein, gemessen während eines Tests, oder ein Wert, der in einer Testdefinition spezifiziert ist. Da die Erfindung Mittel vorsieht für die Optimierung der Abkühlverzögerung, basierend auf der tatsächlichen Übersteuerungsspannung, kann die angelegte Spannung selbst gewählt werden, um für einen bestimmten Test geeignet zu sein, was es ermöglicht, die angelegte Spannung herabzusetzen (und damit weniger Komponenten-Wärmebelastung) im Vergleich mit ATE nach dem Stand der Technik.Although it is heating that can actually cause damage to a component, it can be noted from the previous component heating models that the heating effect increases with the overdrive voltage. This can be advantageously incorporated into the test parameter list be included for tests carried out in accordance with the present invention. The overdrive voltage may be an actual value measured during a test or a value specified in a test definition. Since the invention provides means for optimizing the cooldown delay based on the actual overdrive voltage, the applied voltage itself can be chosen to suit a particular test, allowing the applied voltage to be lowered (and hence less component thermal stress) compared to prior art ATE.

In einer Ausführungsform der vorliegenden Erfindung enthält die Testparameterliste eine Übersteuerungsspannung, die für jeden Test zu verwenden ist zusammen mit einer entsprechenden Abkühlverzögerung. Diese Parameter werden abgeleitet während der Testdefinitionsphase, beispielsweise wie folgt.In one embodiment of the present invention, the test parameter list contains an overdrive voltage to be used for each test together with a corresponding cooldown delay. These parameters are derived during the test definition phase, for example as follows.

Der Prüfplan wird bezüglich eines Übersteuerungstests inspiziert, und mit einer als gut bekannten Karte in der Einrichtung wird ein Bestätigungstest eines Übersteuerungstests ausgeführt unter Anlegen der vollen Übersteuerungsspannung. Der Test wird dann wiederholt mit der angelegten Übersteuerungsspannung um 10% reduziert. Wenn der Test immer noch bestanden wird, wird der Test wieder wiederholt mit einer 10%igen Herabsetzung der Übersteuerungsspannung und so weiter, bis ein Versagen erfolgt, woraufhin der niedrigste Wert der Übersteuerungsspannung, der einen erfolgreichen Test ergab, in die Testparameterliste als diejenige Übersteuerungsspannung eingegeben wird, die anzuwenden ist, wenn der betreffende Test an aus der Produktion stammenden Schaltungskarten ausgeführt wird. Man erkennt, daß die Übersteuerungsbelastung, die während des Tests angewandt wird, dadurch herabgesetzt wird im Vergleich mit demselben Test, wenn die volle Übersteuerungsspannung angelegt wurde.The test plan is inspected for an overdrive test and with a known good card in the facility, a confirmation test of an overdrive test is carried out with the full overdrive voltage applied. The test is then repeated with the overdrive voltage applied reduced by 10%. If the test still passes, the test is repeated again with a 10% reduction in the overdrive voltage and so on until failure occurs, whereupon the lowest value of the overdrive voltage that resulted in a successful test is entered into the test parameter list as the overdrive voltage to be used when the test in question is carried out on circuit cards from production. It will be seen that the overdrive stress applied during the test is thereby reduced compared to the same test when the full overdrive voltage was applied.

Bei Tests, für die eine Abkühlverzögerung erforderlich ist, wird der spezifizierte herabgesetzte Wert der Übersteuerung angewandt, wenn das Erwärmungsmodell überprüft wird zum Definieren des erforderlichen Intervalls. Demgemäß führt die Erfindung nicht nur zu einer niedrigeren Übersteuerungsbelastung, sondern auch zu einer kürzeren Gesamttestzeit. Bei ATE gemäß der vorliegenden Erfindung werden die herabgesetzten Übersteuerungsspannungen und, wo zutreffend, Abkühlverzögerungen als Parameter für jeden Test gehalten. Im Betrieb kann die Mehrzahl von Karten erfolgreich mit den herabgesetzten Werten geprüft werden. Es kann jedoch eine Minorität von zu überprüfenden Karten vorliegen, welche den Test mit verringerter Spannung nicht bestehen. ATE kann in der Testdefinition so programmiert werden, daß Übersteuerungstests mit voller Übersteuerungsspannung im Falle eines Versagens wiederholt werden. Nach einem solchen Wiederholungstest ist ein Abkühlintervall voller Länge erforderlich, und auf diese Weise wird die Abkühlverzögerung entsprechend dem Anlegen der vollen Übersteuerungsspannung als ein zusätzlicher Testparameter gehalten zur Anwendung im Falle eines wiederholten Tests. In alternativen Ausführungsformen kann eine Mehrzahl von Abkühlintervallen entsprechend verschiedenen Übersteuerungsspannungen als Testparameter gespeichert werden. Demgemäß wird im Falle eines Versagens bei reduzierter Übersteuerung der Test wiederholt mit einer erhöhten Übersteuerungsspannung (und entsprechender Verzögerung wo anwendbar), bis entweder ein Test erfolgreich durchgeführt wird oder die volle Übersteuerungsspannung erreicht wird, wonach festgehalten wird, daß der Test nicht bestanden wurde.For tests where a cooling delay is required, the specified derated value of the override is applied when checking the heating model to define the required interval. Accordingly, the invention results not only in a lower overdrive load but also in a shorter overall test time. In ATE according to the present invention, the reduced overdrive voltages and, where applicable, cooldown delays are held as parameters for each test. In operation, the majority of cards may be successfully tested at the reduced values. However, there may be a minority of cards to be tested which fail the reduced voltage test. ATE can be programmed in the test definition to repeat overdrive tests at full overdrive voltage in the event of failure. After such a repeat test, a full length cooldown interval is required and in this way the cooldown delay corresponding to the application of the full overdrive voltage is held as an additional test parameter for use in the event of a repeat test. In alternative embodiments, a plurality of cooldown intervals corresponding to different overdrive voltages may be stored as test parameters. Accordingly, in the event of a failure at reduced overdrive, the test is repeated with an increased overdrive voltage (and corresponding delay where applicable) until either a test is successfully performed or the full overdrive voltage is reached, after which the test is recorded as failing.

In ATE, bei denen Rechenrecourcen zur Verfügung stehen während des tatsächlichen Prüfens, kann die Übersteuerungsspannung, die für irgendeinen bestimmten Test angewandt wird, als eine laufende beste Schätzung betrachtet werden, und ein Histogramm vorhergehender Testergebnisse kann verwendet werden, um die Schätzung zu verbessern. Typischerweise wird ein Algorithmus, der schnell der niedrigsten angelegten Spannung zustrebt, bei der ein erfolgreicher Test erhalten wird, in den meisten Fällen bevorzugt, so daß sowohl unerwünschte Komponentenbelastung als auch unerwünschte Testwiederholungen vermieden werden. In solchen ATE können entsprechende Abkühlintervalle, wo sie erforderlich sind, während des Prüfens berechnet werden oder ein geeigneter Intervallwert ausgewählt werden aus einer Parametertabelle, die in der Testspezifikationsphase definiert wurde, während gleichwohl für verschiedene Werte das Erwärmungsmodell überprüft wird.In ATE where computational resources are available during actual testing, the overdrive voltage applied for any particular test can be considered a running best estimate, and a histogram of previous test results can be used to improve the estimate. Typically, an algorithm that rapidly moves toward the lowest applied voltage at which a successful test is obtained is preferred in most cases, so that both undesirable component stress and undesirable test repetitions are avoided. In such ATE, appropriate cooling intervals, where required, can be calculated during testing, or an appropriate interval value can be selected. are selected from a parameter table defined in the test specification phase, while the heating model is checked for different values.

Ein anderer Parameter, der gemessen werden kann, um die Auswahl optimierter Abkühlintervalle zu beeinflussen, ist der Übersteuerungsstrom. Für jeden Übersteuerungstest kann der tatsächliche eingespeiste oder abgeführte Strom gemessen werden, alternativ kann eine repräsentative Messung gewonnen werden von einer als gut bekannten Karte während der Testdefinition, oder ein Mittelwert solcher Messungen für einen integrierten Schaltkreis, bei welchem mehrere Komponenten gleichzeitig übersteuert werden, wird sich die Summe der einzelnen Komponentenübersteuerungsströme in einer Leistungszufuhrleitung aufsummieren. Es ist bekannt, daß die Anschlußdrahtüberhitzung ein möglicher Grund für das Versagen sein kann, und ein Drahterwärmungsmodell kann überprüft werden, um sichere Abkühlverzögerungen für verschiedene mögliche Ströme zu etablieren. Da Ströme, die zu oder von einer Leistungsversorgungsschiene fließen, nicht für eine einzelne Komponente gemessen werden können, kann leider ein optimales Abkühlintervall nicht ausgewählt werden.Another parameter that can be measured to influence the selection of optimized cooling intervals is the overdrive current. For each overdrive test, the actual current injected or drawn can be measured, alternatively a representative measurement can be obtained from a known good card during test definition, or an average of such measurements for an integrated circuit where multiple components are overdriven simultaneously, the sum of the individual component overdrive currents in a power supply line will add up. It is known that lead wire overheating can be a possible reason for failure, and a wire heating model can be checked to establish safe cooling delays for various possible currents. Unfortunately, since currents flowing to or from a power supply rail cannot be measured for a single component, an optimal cooling interval cannot be selected.

Gemäß der vorliegenden Erfindung jedoch werden die Übersteuerungsströme der einzelnen Komponenten getrennt gemessen, und ein aufsummierter Wert wird bei den Berechnungen angewandt. Wiederum können diese Werte gemessen werden für die gerade geprüfte Karte und ein angemessenes Intervall ausgewählt werden aus früher berechneten Werten. Die einzelnen Werte können erlangt werden dank anderer Übersteuerungstests, wo einzelne Komponenten allein untersucht werden, oder ein spezieller Übersteuerungsmeßtest kann in den Prüfplan aufgenommen werden.According to the present invention, however, the overdrive currents of the individual components are measured separately and an aggregated value is used in the calculations. Again, these values can be measured for the card being tested and an appropriate interval selected from previously calculated values. The individual values can be obtained thanks to other overdrive tests where individual components are examined alone, or a special overdrive measurement test can be included in the test plan.

Claims

1. An electronic circuit tester for testing board-mounted electronic components in the circuit, which tester comprises:

Means for applying test signals to the circuit;

means for receiving response signals from the circuit;

means for applying a pattern of test signals sufficient for testing a component and estimating the response;

Means for identifying test patterns that overdrive the outputs of other components;

means for enforcing a maximum test duration to ensure that such other component is not damaged by heating;

Means for identifying test patterns in which a component is repeatedly overdriven;

Means for establishing a test parameter list for testing;

Means for establishing a cool-down interval from the test parameter list to be used before the next overdrive test can be safely performed; and

Means for delaying such a test by at least such an interval, characterized in that

the value of at least one of the parameters in the test parameter list is a measurement derived from a card of the type to be tested, and/or the value of at least one of the other parameters in the test parameter list is a measurement derived from the card currently being tested, and/or is a measurement derived from a current test, and one of the measured derived parameters is a test duration.

2. Circuit tester according to claim 1, characterized in that the means for establishing a cooling interval comprise means for the selection between at least a first cooling interval and a second cooling interval of different duration.

3. A circuit tester according to claim 2, characterized in that the first cooldown interval is a predicted cooldown interval and is selected whenever a test duration is less than or equal to a predicted test duration, and the second cooldown interval is the interval required for the overdriven component to cool from its absolute maximum temperature to a temperature acceptable for the next overdrive test.

4. Circuit tester according to one of the preceding claims, characterized in that a measured parameter is the overdrive voltage.

5. A circuit tester according to claim 4, characterized in that the tester comprises means for establishing the overdrive voltage by lowering the voltage on a known good card until a test failure occurs and selecting the lowest voltage that passes the test.

6. Circuit tester according to claim 5, characterized in that the tester comprises means for applying an increased overdrive voltage in a repeat test in the event of a failure of a current test.

7. Circuit tester according to one of the preceding claims, characterized in that a measured parameter is overdrive current.

8. Circuit tester according to claim 7, characterized in that the tester comprises means for calculating, for the test parameter list, the sum of individual output overdrive currents for a component.