DE3743774A1 - Stackable semiconductor components - Google Patents

Stackable semiconductor components

Info

Publication number
DE3743774A1
DE3743774A1 DE19873743774 DE3743774A DE3743774A1 DE 3743774 A1 DE3743774 A1 DE 3743774A1 DE 19873743774 DE19873743774 DE 19873743774 DE 3743774 A DE3743774 A DE 3743774A DE 3743774 A1 DE3743774 A1 DE 3743774A1
Authority
DE
Germany
Prior art keywords
layers
semiconductor
polycrystalline
stackable
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873743774
Other languages
German (de)
Inventor
Ulf Dr Ing Koenig
Max Dr Rer Nat Kuisl
Hans-Eckard Dr Rer Nat Sasse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19873743774 priority Critical patent/DE3743774A1/en
Publication of DE3743774A1 publication Critical patent/DE3743774A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

The invention relates to semiconductor components, especially bipolar transistors and diodes, which are arranged one above another. The component layers and the corresponding contact layers are produced in an epitaxial method. Contact with the component layers is achieved via metal semiconductor layers, which are grown epitaxially between the component layers, and via polycrystalline semiconductor layers bordering on the component layer at the sides.

Description

Die Erfindung betrifft stapelbare Halbleiterbauelemente nach dem Oberbegriff des Patentanspruchs 1.The invention relates to stackable semiconductor components according to the preamble of claim 1.

Stapelbare Halbleiterbauelemente, insbesondere Bipolartran­ sistoren und Dioden, werden zum Aufbau von VLSI (very large scale integration) Schaltungen oder dreidimensiona­ len Schaltungen verwendet.Stackable semiconductor components, in particular bipolar oil sistors and diodes are used to build VLSI (very large scale integration) circuits or three-dimensional len circuits used.

Bei herkömmlicher Herstellung insbesondere von Bipolar­ transistoren werden die Emitter-, Basis- und Kollektor­ schichten entweder direkt über Metallkontakte kontaktiert oder es werden Kontaktwannen senkrecht zur Bauelement­ schichtenfolge implantiert oder diffundiert, die die entsprechende aktive Bauelementschicht mit auf der Ober­ fläche des Halbleiters angebrachten Metallkontakten ver­ binden. Eine derartige Kontaktierung von Mehrschicht-Halb­ leiterbauelementen ist in der nicht vorveröffentlichen deutschen Patentanmeldung P 37 24 012.9 beschrieben.With conventional production, especially of bipolar transistors become the emitter, base and collector layers either contacted directly via metal contacts or contact wells become perpendicular to the component layered implants or diffuses the  corresponding active component layer with on the top surface of the semiconductor attached metal contacts ver tie. Such contacting of multilayer half conductor components is not pre-published in the German patent application P 37 24 012.9.

Nachteilig wirken sich bei der direkten Kontaktierung der Bauelementschichten über Metallkontakte die unterschied­ lichen, lateralen Abmessungen der Bauelementschichten aus. Es entstehen unerwünschte parasitäre Widerstände und Kapazi­ täten. Bei der Herstellung von Kontaktwannen in den Bauele­ menten durch Implantation oder Diffusion ist von Nachteil, daß die Halbleiterschichten in ihrem kristallinen Aufbau derart gestört werden, daß die Qualität der damit herge­ stellten Bauelemente beeinträchtigt ist.Direct contacting has a disadvantage Component layers over metal contacts the difference Lichen, lateral dimensions of the component layers. Unwanted parasitic resistances and capacitances arise would do. In the manufacture of contact troughs in the components elements by implantation or diffusion is disadvantageous, that the semiconductor layers in their crystalline structure be so disturbed that the quality of the herge posed components is impaired.

Der Erfindung liegt die Aufgabe zugrunde, stapelbare Halbleiterbauelemente anzugeben, die dreidimensional ange­ ordnet sind und deren elektrische Zuleitungen platzsparend integrierbar sind, so daß eine hohe Packungsdichte von Halbleiterbauelementen erreicht wird.The invention is based, stackable the task Specify semiconductor devices that are three-dimensional are organized and their electrical leads save space can be integrated so that a high packing density of Semiconductor components is achieved.

Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteran­ sprüchen zu entnehmen.This problem is solved by the in the characterizing part of claim 1 specified features. Beneficial Refinements and / or further training are the Unteran sayings.

Die Erfindung hat den Vorteil, daß zum Teil die Kontaktierung der Halbleiterbauelemente über gut leitende, poly- und einkristalline Silizid-Schichten erfolgt, die zwischen den Bauelementschichten epitaktisch aufgewachsen sind. The invention has the advantage that some of the contacting of semiconductor components via highly conductive, poly and monocrystalline silicide layers that occur between the Device layers have grown epitaxially.  

Weiterhin ist es vorteilhaft, daß im polykristallinen Be­ reich der Halbleiterschichtenfolge halbisolierende, poly­ kristalline Halbleiterschichten erzeugbar sind, derart, daß die Kontaktschichten, die eine platzsparende seitliche Kontaktierung der Bauelementschichten ermöglichen, elek­ trisch separierbar sind.It is also advantageous that in the polycrystalline Be rich in the semiconductor layer sequence semi-insulating, poly crystalline semiconductor layers can be produced in such a way that the contact layers, which is a space-saving side Allow contacting of the component layers, elec are separable.

Die Erfindung wird im folgenden anhand eines Ausführungsbei­ spiels beschrieben unter Bezugnahme auf schematische Zeich­ nungen.The invention is illustrated below with the aid of an embodiment game described with reference to schematic drawing mentions.

Fig. 1 zeigt zwei gestapelte Bipolartransistoren T 1, T 2. Fig. 1 shows two stacked bipolar transistors T 1, T 2.

Fig. 2 und Fig. 3 zeigen ein Verfahren zum Herstellen gesta­ pelter Halbleiterbauelemente. FIG. 2 and FIG. 3 show a method for producing stacked semiconductor components.

Gemäß Fig. 2 ist auf einem hochohmigen Substrat 1 eine ungefähr 50 nm dicke amorphe Oxidschicht 2 aufgebracht. In die Oxidschicht 2 ist ein Oxidfenster 2 a mit einem Durch­ messer von z. B. 1 bis 10 µm geätzt. Mit einem Epitaxie-Verfahren, vorzugsweise MBE (Molecular Beam Epitaxy) wird abwechselnd eine Folge von beispielsweise je 10 nm dicken Metall- und Halbleiterschichten abgeschieden und anschließend einem Temperprozeß unterzogen, so daß sich daraus eine gut leitende Metall- Halbleiter-Schicht von etwa 40 nm bildet. Auf dem Substrat 1 wächst die Metall-Halbleiter-Schicht 3 einkristallin auf und auf der Oxidschicht 2 bildet sich eine polykristalline Metall-Halbleiterschicht 3 a. An der Grenze zwischen ein- und polykristallinem Wachstum entsteht eine Stufe entspre­ chend der Schichtdicke der Oxidschicht 2. Anschließend wird mit der MBE eine Folge von Halbleiterschichten (4, 4 a, 5, 5 a, 6, 6 a) aufgewachsen.Referring to FIG. 2, an about 50 nm thick amorphous oxide layer 2 is deposited on a high-resistivity substrate 1. In the oxide layer 2 is an oxide window 2 a with a diameter of z. B. 1 to 10 microns etched. With an epitaxy method, preferably MBE (Molecular Beam Epitaxy), a sequence of, for example, 10 nm thick metal and semiconductor layers is alternately deposited and then subjected to an annealing process, so that a highly conductive metal-semiconductor layer of approximately 40 nm results therefrom forms. On the substrate 1, the metal oxide semiconductor layer 3 has a polycrystalline metal-semiconductor layer 3 a growing single crystalline forms and on the oxide film 2 itself. At the boundary between single and polycrystalline growth, a step is created corresponding to the layer thickness of the oxide layer 2 . Then a sequence of semiconductor layers ( 4, 4 a , 5, 5 a , 6, 6 a) is grown with the MBE.

Das Schichtwachstum ist innerhalb eines Bereichs 10 ober­ halb des freigelegten Substrates 1 einkristallin und ober­ halb der Oxidschicht 2 bilden sich polykristalline Bereiche 11 aus. Bei genügend geringer Dotierung (<1018 Ladungsträ­ ger pro cm3) sind die polykristallinen Halbleiterschichten halbisolierend mit einem spezfischen Widerstand, der um mehr als 6 Zehnerpotenzen höher liegt als bei entsprechend dotierten einkristallinen Halbleiterschichten. Sind die Halbleiterschichten hochdotiert (<1018 Ladungsträger pro cm3), so sind die polykristallinen Halbleiterschichten elektrisch leitfähig. Ist beispielsweise die Halbleiter­ schicht 4, 4 a gering dotiert, so ist die entsprechende Bauelementschicht 4 über die Metall-Halbleiter-Schicht 3, 3 a kontaktierbar. Die polykristalline Halbleiterschicht 4 a ist aufgrund der geringen Dotierung halbisolierend. Besitzt die Halbleiterschicht 5, 5 a eine hohe Dotierung, so ist die Bauelementschicht 5 über die polykristalline Halbleiter­ schicht 5 a kontaktierbar. Die halbisolierende, polykristal­ line Halbleiterschicht 4 a wirkt als Isolierschicht zwischen der gut leitenden, polykristallinen Metall-Halbleiterschicht 3 a und der leitfähigen polykristallinen Halbleiterschicht 5 a. Ist die Leitfähigkeit der polykristallinen Halbleiter­ schicht 5 a zu gering, so kann durch Unterbrechen des Epitaxieprozesses und durch ein zusätzliches Ionen-Implantationsverfahren die Leitfähigkeit der polykristallinen Halbleiterschicht 5 a erhöht werden. Es entsteht eine hochdotierte, polykristalline Halbleiter­ schicht 5 b (Fig. 3). The layer growth is monocrystalline within a region 10 above the exposed substrate 1 and polycrystalline regions 11 form above the oxide layer 2 . If the doping is sufficiently low (<10 18 charge carriers per cm 3 ), the polycrystalline semiconductor layers are semi-insulating with a specific resistance which is more than 6 orders of magnitude higher than with appropriately doped single-crystalline semiconductor layers. If the semiconductor layers are highly doped (<10 18 charge carriers per cm 3 ), the polycrystalline semiconductor layers are electrically conductive. For example, if the semiconductor layer 4, 4 a low doped, the corresponding device layer 4 may be contacted via the metal oxide semiconductor layer 3, 3 a. The polycrystalline semiconductor layer 4 a is semi-insulating due to the low doping. Has the semiconductor layer 5, 5 a high doping, the device layer 5 is layered over the polycrystalline semiconductor 5a contacted. The semi-insulating, polycrystalline semiconductor layer 4 a acts as an insulating layer between the highly conductive, polycrystalline metal semiconductor layer 3 a and the conductive polycrystalline semiconductor layer 5 a . Is the conductivity of the polycrystalline semiconductor layer 5 a is too small, the conductivity of the polycrystalline semiconductor layer 5 can be a increased by interrupting the epitaxial process and by an additional ion-implantation method. A highly doped, polycrystalline semiconductor layer 5 b is formed ( FIG. 3).

In einem weiteren Prozeßschritt erreicht man eine Isolierung der leitenden, polykristallinen Halbleiterschicht 5 b von eventuell nachfolgenden Kontaktschichten dadurch, daß die einkristalline Bauelementschicht 6 durch eine 0,5 bis 1 µm dicke Deckschicht 7, z. B. aus Lack oder Oxid, abgedeckt wird und aus der polykristallinen Halbleiterschicht 6 a durch Ionen-Implantation eine isolierende Halbleiterschicht 8 gebildet wird (Fig. 3).In a further process step one reaches an insulation of the conductive polycrystalline semiconductor layer 5 b from any subsequent contact layers characterized in that the single crystal device layer 6 by a 0.5 to 1 micron thick layer 7, for example. B. of lacquer or oxide, is covered and an insulating semiconductor layer 8 is formed from the polycrystalline semiconductor layer 6 a by ion implantation ( Fig. 3).

Durch die Wiederholung der entsprechenden Prozeßschritte ist eine Halbleiterstruktur gemäß Fig. 1 herstellbar.A semiconductor structure according to FIG. 1 can be produced by repeating the corresponding process steps.

Im Ausführungsbeispiel gemäß Fig. 1 sind zwei Bipolar- bzw. Heterobipolartransistoren T 1, T 2 übereinander angeordnet.In the exemplary embodiment according to FIG. 1, two bipolar or heterobipolar transistors T 1 , T 2 are arranged one above the other.

Auf einem Si-Substrat 1 mit einem spezifischen Widerstand von mehr als 1000 Qcm ist eine amorphe Oxidschicht 2 aus SiO2 oder Si3N4 mit einer Schichtdicke von etwa 50 nm auf­ getragen. In die Oxidschicht 2 ist ein Oxidfenster 2 a geätzt mit einem Durchmesser von ca. 10 µm. Eine Metall-Halbleiter- Schicht 3, 3 a aus NiSi2 oder CoSi2 mit einer Schichtdicke von ca. 50 nm und einem spezifischen Widerstand von etwa 4 · 10-5 Qcm ist auf dem Substrat 1 und auf der amorphen Oxidschicht 2 epitaktisch aufgewachsen. Es bildet sich eine einkristalline Metall-Halbleiterschicht 3 oberhalb des Si-Substrats 1 und eine polykristalline Metall-Halbleiter- Schicht 3 a auf der amorphen Oxidschicht 2. Auf der Metall- Halbleiter-Schicht 3 ist eine Bauelementschichtenfolge ausAn amorphous oxide layer 2 made of SiO 2 or Si 3 N 4 with a layer thickness of approximately 50 nm is applied to an Si substrate 1 with a specific resistance of more than 1000 Qcm. In the oxide layer 2 is an oxide window 2 a is etched with a diameter of about 10 microns. A metal-semiconductor layer 3, 3 a made of NiSi 2 or CoSi 2 with a layer thickness of approximately 50 nm and a specific resistance of approximately 4 · 10 -5 Qcm has grown epitaxially on the substrate 1 and on the amorphous oxide layer 2 . It builds up a crystalline metal-semiconductor layer 3 above the Si substrate 1 and a polycrystalline metal oxide semiconductor layer 3 a of the amorphous oxide layer on the second A component layer sequence is formed on the metal-semiconductor layer 3

  • - einer n--dotierten einkristallinen Kollektorschicht 4 aus Si oder Si x Ge1 - x mit einer Schichtdicke von 0,1 bis 0,5 µm und einer Ladungsträgerkonzentration von 1015 bis 1016 cm-3, an n - -doped single-crystalline collector layer 4 made of Si or Si x Ge 1 - x with a layer thickness of 0.1 to 0.5 µm and a charge carrier concentration of 10 15 to 10 16 cm -3 ,
  • - einer p⁺-dotierten, einkristallinen Basisschicht 5 aus Si oder Si x Ge1 - x mit einer Schichtdicke von 0,05 bis 0,2 µm und einer Ladungsträgerkonzentration von 1017 bis 5 · 1018 cm-3,a p⁺-doped, single-crystalline base layer 5 made of Si or Si x Ge 1 - x with a layer thickness of 0.05 to 0.2 µm and a charge carrier concentration of 10 17 to 5 · 10 18 cm -3 ,
  • - einer n⁺-dotierten, einkristallinen Emitterschicht 6 aus Si mit einer Schichtdicke von 0,1 bis 0,5 µm und einer Ladungsträgerkonzentration von 1018 bis 1021 cm-3, und- An n⁺-doped, single-crystal emitter layer 6 made of Si with a layer thickness of 0.1 to 0.5 µm and a charge carrier concentration of 10 18 to 10 21 cm -3 , and
  • - einer Metall-Halbleiterschicht 9, 9 a entsprechend der Metall-Halbleiterschicht 3, 3 a - A metal semiconductor layer 9, 9 a corresponding to the metal semiconductor layer 3, 3 a

für einen ersten Bipolar- bzw. Heterobipolartransistor aufgebracht.for a first bipolar or heterobipolar transistor upset.

Die Kollektorschicht 4 ist über die Metall-Halbleiter- Schicht 3, 3 a kontaktierbar. Die Basisschicht 5 grenzt seitlich an eine p++-dotierte Basiskontaktschicht 5 b, die aus polykristallinem Si oder Si x Ge1 - x besteht mit einer Schichtdicke von 0,05 bis 0,2 µm und einer Ladungsträger­ konzentration von mehr als 1018 cm-3. Als Emitterkontakt für die Emitterschicht 6 ist die Metall-Halbleiter-Schicht 9, 9 a ausgebildet. Die polykristallinen Emitter- und Basis-Kon­ taktschichten 9 a, 9 b sind durch eine halbisolierende Halb­ leiterschicht 8 getrennt. Die halbisolierende Halbleiter­ schicht 8 besteht aus einer O⁺-Ionen implantierten, polykri­ stallinen Si-Schicht mit einer Schichtdicke von 0,1 bis 0,5 µm. Die O⁺-Ionen sind mit einer Dosis von 1016 bis 1018 cm-2 und mit Energien von 20 bis 150 keV implantiert.The collector layer 4 can be contacted via the metal-semiconductor layer 3, 3 a . The base layer 5 borders laterally on a p ++ -doped base contact layer 5 b , which consists of polycrystalline Si or Si x Ge 1 - x with a layer thickness of 0.05 to 0.2 μm and a charge carrier concentration of more than 10 18 cm -3 . The metal-semiconductor layer 9, 9 a is formed as an emitter contact for the emitter layer 6 . The polycrystalline emitter and base contact layers 9 a , 9 b are separated by a semi-insulating semiconductor layer 8 . The semi-insulating semiconductor layer 8 consists of an O⁺ ions implanted, polycrystalline Si layer with a layer thickness of 0.1 to 0.5 microns. The O⁺ ions are implanted with a dose of 10 16 to 10 18 cm -2 and with energies of 20 to 150 keV.

Eine n--dotierte Halbleiterschicht 4 a aus polykristallinem Si oder Si x Ge1 - x mit einer Schichtdicke von 0,1 bis 0,5 µm wirkt als Isolatorschicht zwischen den polykristallinen Basis- und Kollektor-Kontaktschichten 5 b, 3 a.An n - -doped semiconductor layer 4 a made of polycrystalline Si or Si x Ge 1 - x with a layer thickness of 0.1 to 0.5 μm acts as an insulator layer between the polycrystalline base and collector contact layers 5 b , 3 a .

Auf die Metall-Halbleiter-Schicht 9, 9 a ist z. B. die analoge Transistorstruktur wie oben bschrieben aufgebracht, wobei gemäß Fig. 1 die Transistoren T 1, T 2 emittergekoppelt angeordnet sind.On the metal-semiconductor layer 9, 9 a z. B. the analog transistor structure as described above, wherein according to FIG. 1 the transistors T 1 , T 2 are arranged emitter-coupled.

Wird nur ein Transistor T 1 hergestellt, so kann die Oberflä­ chenkontaktschicht durch herkömmliche Metallbedampfung oder ein Sputter-Verfahren erzeugt werden. Diese Oberflächenkon­ taktschicht ist quasi-planar dadurch, daß der einkristalline Bereich 10 nur etwa um die Dicke der Oxidschicht 2 tiefer liegt als der polykristalline Bereich 11 (Fig. 2).If only one transistor T 1 is produced, the surface contact layer can be produced by conventional metal vapor deposition or a sputtering process. This surface contact layer is quasi-planar in that the single-crystalline region 10 is only about the thickness of the oxide layer 2 deeper than the polycrystalline region 11 ( FIG. 2).

Besitzen die Transitoren T 1, T 2 eine Heterostruktur mitDo the transistors T 1 , T 2 have a heterostructure?

  • - einer Si x Ge1 - x -Kollektorschicht,- a Si x Ge 1 - x collector layer,
  • - einer Si x Ge1 - x -Basisschicht und- a Si x Ge 1 - x base layer and
  • - einer Si-Emitterschicht- a Si emitter layer

oder eine Doppelheterostruktur mitor a double heterostructure with

  • - einer Si-Kollektorschicht,- a Si collector layer,
  • - einer Si x Ge1 - x -Basisschicht und- a Si x Ge 1 - x base layer and
  • - einer Si-Emitterschicht,- a Si emitter layer,

so kann der Emitterwirkungsgrad durch Ausnutzung der Emit­ ter/Basis-Potentialbarriere erhöht werden. Dadurch kann die Dotierung der Halbleiterschicht 6, 6 a (Fig. 2), die die Emitterschicht bildet, so gering (<1018 Ladungsträger pro cm3) gewählt werden, daß die polykristalline Halbleiter­ schicht 6 a einen hohen spezifischen Widerstand besitzt und als Isolatorschicht wirkt. Es entfällt die in Fig. 3 darge­ stellte 0⁺-Ionen-Implantation zur Erzeugung der halbisolie­ renden Halbleiterschicht 8.so the emitter efficiency can be increased by utilizing the emitter / base potential barrier. As a result, the doping of the semiconductor layer 6, 6 a ( FIG. 2), which forms the emitter layer, can be chosen so small (<10 18 charge carriers per cm 3 ) that the polycrystalline semiconductor layer 6 a has a high specific resistance and as an insulator layer works. The 0⁺ ion implantation shown in FIG. 3 for producing the semi-insulating semiconductor layer 8 is omitted.

Die Erfindung ist nicht auf das beschriebene Ausführungs­ beispiel beschränkt, sondern es sind auch stapelbare Dioden herstellbar, die wiederum mit Bipolartransistoren dreidimen­ sional angeordnet werden können. Der Herstellungsprozeß vereinfacht sich für die Dioden, z. B. in der in Fig. 1 dargestellten Halbleiterstruktur die Halbleiterschichten 6, 8 entfallen.The invention is not limited to the embodiment described, for example, but it is also possible to produce stackable diodes, which in turn can be arranged three-dimensionally with bipolar transistors. The manufacturing process is simplified for the diodes, e.g. B. in the semiconductor structure shown in Fig. 1, the semiconductor layers 6, 8 are omitted.

Außerdem sind außer Si und SiGe weitere Halbleitermate­ rialien, z. B. III/V-Verbindungshalbleiter, zur Herstellung geeigneter stapelbarer Halbleiterbauelemente verwendbar.In addition to Si and SiGe, there are other semiconductor materials rialien, z. B. III / V compound semiconductors, for production suitable stackable semiconductor components can be used.

Claims (10)

1. Stapelbare Halbleiterbauelemente, ausgebildet in einer auf einem Substrat epitaktisch aufgewachsenen Halblei­ terschichtenfolge mit einkristallinen und polykristallinen Bereichen, dadurch gekennzeichnet,
  • - daß die einkristallinen Bereiche (10) der Halbleiter­ schichtenfolge die Bauelementschichten (4, 5, 6) enthalten, und
  • -daß eine seitliche Kontaktierung (A) der Bauelementschichten (4, 5, 6) über Kontaktschichten erfolgt, derart, daß die Kontaktschichten einerseits zwischen die Bauelement­ schichten (4, 5, 6) aufgewachsen sind und aus be­ reichsweise einkristallinen und polykristallinen Metall-Halbleiterschichten (3, 3 a, 9, 9 a) bestehen und andererseits an die Bauelementschichten (4, 5, 6) seitlich angrenzen und aus leitenden polykristallinen Halbleiterschichten (5 b) bestehen (Fig. 1).
1. Stackable semiconductor components, formed in a semiconductor layer sequence epitaxially grown on a substrate, with single-crystal and polycrystalline regions, characterized in that
  • - That the single-crystalline regions ( 10 ) of the semiconductor layer sequence contain the component layers ( 4, 5, 6 ), and
  • -that a lateral contacting (A) of the component layers ( 4, 5, 6 ) via contact layers takes place in such a way that the contact layers on the one hand between the component layers ( 4, 5, 6 ) have been grown and from be richly monocrystalline and polycrystalline metal semiconductor layers ( 3, 3 a , 9, 9 a) exist and on the other hand adjoin the component layers ( 4, 5, 6 ) laterally and consist of conductive polycrystalline semiconductor layers ( 5 b) ( Fig. 1).
2. Stapelbare Halbleiterbauelemente nach Anspruch 1, da­ durch gekennzeichnet,
  • - daß auf dem Substrat (1) ganzflächig eine Oxidschicht (2) aufgebracht ist, die geeignete Oxidfenster (2 a) enthält, so daß das Substrat (1) im Bereich der Oxid­ fenster (2 a) frei liegt, und
  • - daß die nachfolgend aufgebrachten Halbleiterschichten und Metall-Halbleiterschichten auf dem Substrat (1) einkristallin und auf der Oxidschicht (2) polykristal­ lin aufwachsen, derart, daß in der Halbleiterschichten­ folge scharf begrenzte einkristalline Bereiche (10) und polykristalline Bereiche (11) entstehen.
2. Stackable semiconductor components according to claim 1, characterized in that
  • - that an oxide layer (2) on the substrate (1) over the entire surface, the appropriate oxide window contains (2 a), so that the substrate (1) window in the oxide is (2 a) is free, and
  • - That the subsequently applied semiconductor layers and metal semiconductor layers on the substrate ( 1 ) grow single-crystal and on the oxide layer ( 2 ) polycrystalline lin, such that result in sharply delimited single-crystal regions ( 10 ) and polycrystalline regions ( 11 ) in the semiconductor layers.
3. Stapelbare Halbleiterbauelemente nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktschichten im polykristallinen Bereich (11) durch halbisolierende, polykristalline Halbleiterschichten (4 a, 8) getrennt sind (Fig. 1).3. Stackable semiconductor components according to one of the preceding claims, characterized in that the contact layers in the polycrystalline region ( 11 ) by semi-insulating, polycrystalline semiconductor layers ( 4 a , 8 ) are separated ( Fig. 1). 4. Stapelbare Halbleiterbauelemente nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet, daß die Bauelementschichten (4, 5, 6) gleiche laterale Abmessungen besitzen.4. Stackable semiconductor components according to one of the preceding claims, characterized in that the component layers ( 4, 5, 6 ) have the same lateral dimensions. 5. Stapelbare Halbleiterbauelemente nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Bauelementschichten (4, 5, 6) derart strukturiert sind, daß Bipo­ lar- und/oder Heterobipolartransistoren und/oder Dioden herstellbar sind. 5. Stackable semiconductor components according to one of the preceding claims, characterized in that the component layers ( 4, 5, 6 ) are structured such that bipolar and / or heterobipolar transistors and / or diodes can be produced. 6. Stapelbare Halbleiterbauelemente nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet,
  • - daß mindestens zwei Bipolar- und/oder Heterobipolar­ transistoren vertikal zur Hableiterschichtenfolge emittergekoppelt angeordnet sind,
  • - daß die Kontaktierung der Emitterschichten (6) und der Kollektorschichten (4) über Metall-Halbleiterschichten (3, 3 a, 9, 9 a) erfolgt, und
  • - daß die Basisschichten (5) seitlich über leitende, polykristalline Halbleiterschichten (5 b) kontaktierbar sind.
6. Stackable semiconductor components according to one of the preceding claims, characterized in that
  • that at least two bipolar and / or heterobipolar transistors are arranged in an emitter-coupled manner vertically to the semiconductor layer sequence,
  • - That the contacting of the emitter layers ( 6 ) and the collector layers ( 4 ) via metal semiconductor layers ( 3, 3 a , 9, 9 a) , and
  • - That the base layers ( 5 ) can be contacted laterally via conductive, polycrystalline semiconductor layers ( 5 b) .
7. Stapelbare Halbleiterbauelemente nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß die Bipolartransistoren und/oder Dioden aus Si-Schichten aufge­ baut sind.7. Stackable semiconductor devices according to one of the above forthcoming claims, characterized in that the Bipolar transistors and / or diodes made of Si layers are building. 8. Stapelbare Halbleiterbauelemente nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß die Heterobipolartransistoren aus Si- und SiGe-Schichten auf­ gebaut sind.8. Stackable semiconductor devices according to one of the before forthcoming claims, characterized in that the Heterobipolar transistors made of Si and SiGe layers are built. 9. Stapelbare Halbleiterbauelemente nach einem der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß die Metall-Halbleiterschichten (3, 3 a, 9, 9 a) aus NiSi₂, oder CoSi2 bestehen.9. Stackable semiconductor components according to one of the preceding claims, characterized in that the metal semiconductor layers ( 3, 3 a , 9, 9 a) consist of NiSi₂, or CoSi 2 . 10. Stapelbare Halbleiterbauelemente nach einem der vorher­ gehenden Ansprüche, dadurch gekennzeichnet, daß aus den stapelbaren Halbleiterbauelementen dreidimensionale Schal­ tungen herstellbar sind.10. Stackable semiconductor devices according to one of the previously outgoing claims, characterized in that from the stackable semiconductor devices three-dimensional scarf are producible.
DE19873743774 1987-12-23 1987-12-23 Stackable semiconductor components Withdrawn DE3743774A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873743774 DE3743774A1 (en) 1987-12-23 1987-12-23 Stackable semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873743774 DE3743774A1 (en) 1987-12-23 1987-12-23 Stackable semiconductor components

Publications (1)

Publication Number Publication Date
DE3743774A1 true DE3743774A1 (en) 1989-07-13

Family

ID=6343408

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873743774 Withdrawn DE3743774A1 (en) 1987-12-23 1987-12-23 Stackable semiconductor components

Country Status (1)

Country Link
DE (1) DE3743774A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039104A1 (en) * 1990-01-31 1991-08-01 Daimler Benz Ag Semiconductor device prodn. by etching deep groove around device - except under lead to minimise leakage current
US5397903A (en) * 1992-01-31 1995-03-14 Nec Corporation Semiconductor substrate for gettering
EP1628340A1 (en) 2004-07-31 2006-02-22 ATMEL Germany GmbH Method of integrating three bipolar transistors in a semiconductor body, multilayer device and semiconductor apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039104A1 (en) * 1990-01-31 1991-08-01 Daimler Benz Ag Semiconductor device prodn. by etching deep groove around device - except under lead to minimise leakage current
US5397903A (en) * 1992-01-31 1995-03-14 Nec Corporation Semiconductor substrate for gettering
EP1628340A1 (en) 2004-07-31 2006-02-22 ATMEL Germany GmbH Method of integrating three bipolar transistors in a semiconductor body, multilayer device and semiconductor apparatus
US7397109B2 (en) 2004-07-31 2008-07-08 Atmel Germany Gmbh Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement

Similar Documents

Publication Publication Date Title
EP0001550A1 (en) Integrated semiconductor circuit for a small-sized structural element, and method for its production
DE2612667A1 (en) PROCESS FOR PRODUCING DIELECTRICALLY INSULATED SEMICONDUCTOR AREAS
EP0006510B1 (en) Method of forming adjacent impurity regions of different doping in a silicon substrate
DE2441432B2 (en) Method of manufacturing a VMOS transistor
DE2133184A1 (en) Method for manufacturing semiconductor components
EP0684639A1 (en) Method of manufacturing a bipolar transistor
DE4444776A1 (en) Method of manufacturing a bipolar transistor
DE2235185A1 (en) MONOLITHIC INTEGRATED CIRCUIT
DE2128884A1 (en) Method for manufacturing semiconductor components
DE1764570C3 (en) A method of manufacturing a semiconductor device having complementary NPN and PNP transistors
DE1961225A1 (en) Semiconductor integrated circuit and process for its manufacture
DE19615324A1 (en) Vertical bipolar transistor prodn. method
EP0230508B1 (en) Structured semiconductor body
DE4445346A1 (en) Method of manufacturing a heterojunction bipolar transistor
EP0657930A2 (en) Integrated circuit structure with at least a CMOS NAND gate and method of fabricating the same
DE3486144T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT.
DE68928787T2 (en) Method of manufacturing a bipolar transistor
DE3512841A1 (en) Heterojunction bipolar transistor having a planar structure, and method for the fabrication thereof
DE3831264C2 (en) Method for producing a BiCMOS semiconductor circuit arrangement
DE3743774A1 (en) Stackable semiconductor components
DE3813836C2 (en) Process for the production of monolithically integrated, multifunctional circuits
DE1927876C3 (en) Semiconductor device
DE3784974T2 (en) SELF-ADJUSTED VLSI BIPOLAR TRANSISTOR.
EP0381207B1 (en) Process of amorphisation to structure semiconductor body
DE3129487C2 (en)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee