DE3512841A1 - Heterojunction bipolar transistor having a planar structure, and method for the fabrication thereof - Google Patents
Heterojunction bipolar transistor having a planar structure, and method for the fabrication thereofInfo
- Publication number
- DE3512841A1 DE3512841A1 DE19853512841 DE3512841A DE3512841A1 DE 3512841 A1 DE3512841 A1 DE 3512841A1 DE 19853512841 DE19853512841 DE 19853512841 DE 3512841 A DE3512841 A DE 3512841A DE 3512841 A1 DE3512841 A1 DE 3512841A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- collector
- base
- emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 41
- 238000000926 separation method Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- -1 oxygen ions Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 8
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 4
- 150000001875 compounds Chemical class 0.000 claims 4
- 239000001257 hydrogen Substances 0.000 claims 4
- 229910052739 hydrogen Inorganic materials 0.000 claims 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 4
- 239000001301 oxygen Substances 0.000 claims 4
- 239000000126 substance Substances 0.000 claims 4
- 238000002513 implantation Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 239000010409 thin film Substances 0.000 description 23
- 229910052681 coesite Inorganic materials 0.000 description 19
- 229910052906 cristobalite Inorganic materials 0.000 description 19
- 239000000377 silicon dioxide Substances 0.000 description 19
- 229910052682 stishovite Inorganic materials 0.000 description 19
- 229910052905 tridymite Inorganic materials 0.000 description 19
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 12
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 6
- 229910001634 calcium fluoride Inorganic materials 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000005352 clarification Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Heteroübergang-Bipolartransistor mit Planar- Heterojunction bipolar transistor with planar
struktur und Verfahren zu seiner Herstellung Die Erfindung betrifft einen Heteroübergang-Bipolartransistor mit Planarstruktur und ein Verfahren zu seiner Herstellung. structure and method for its manufacture The invention relates to a planar structure heterojunction bipolar transistor and a method for its Manufacturing.
Ein Heteroübergang-Bipolartransistor unter Verwendung eines GaAs-Verbindung-Halbleiters ist als Hochgeschwindigkeitsvorrichtung bekannt. Die Erzeugung eines zufriedenstellenden Heteroübergang-Bipolartransistors mit gesteuerter Größe in einer Längsrichtung erfordert die Anwendung einer (epitaxialen) Aufwachstechnik, wie eines Molekülstrahl-Epitaxie- oder MBE-Verfahrens oder eines metallorganischen chemischen Aufdampf- oder MOCVD-Verfahrens. Ein nach dieser Technik hergestellter Heteroübergang-Bipolartransistor ist von Asbeck u.a.A heterojunction bipolar transistor using a GaAs compound semiconductor is known as a high speed device. The production of a satisfactory Requires heterojunction bipolar transistor of controlled size in a longitudinal direction the application of an (epitaxial) waxing technique, such as a molecular beam epitaxy or MBE process or an organometallic chemical vapor deposition or MOCVD process. A heterojunction bipolar transistor made according to this technique is from Asbeck i.a.
in "4.5 GHz Frequency Dividers using GaAs/(GaAl) as Heterojunction Bipolar Transistors", IEEE International Solid State Circuit Conference, 22. Februar 1984, S. 50-51, beschrieben. Da diese Vorrichtung jedoch eine Mesastruktur besitzt, ergeben sich Probleme bei ihrer Integration. Wenn beispielsweise ein mit einer Kollektorelektrode verbundener Leiterzug (wiring) hergestellt wird, muß die Fertigungsgenauigkeit außerordentlich groß sein, um die Kollektorverdrahtung von einer Basiszone getrennt zu halten. Da zudem die Kollektorverdrahtung eine andere Ebene einnimmt als die Emitter- und Basisverdrahtung, kann es leicht zu einer mangelhaften Stufenbedeckung kommen. Da die Kollektorverdrahtung nur längs einer vorbestimmten Richtung ausgebildet werden kann, lassen sich Leiterzüge mit rechtwinkligen Abschnitten nicht herstellen.in "4.5 GHz Frequency Dividers using GaAs / (GaAl) as Heterojunction Bipolar Transistors, "IEEE International Solid State Circuit Conference, February 22nd 1984, pp. 50-51. However, since this device has a mesa structure, problems arise with their integration. For example, if one with a collector electrode connected conductor (wiring) is produced, the manufacturing accuracy must be extraordinary be great to get the collector wiring from separated from a base zone to keep. Since the collector wiring also occupies a different level than the Emitter and base wiring, poor step coverage can easily occur come. Because the collector wiring is only formed along a predetermined direction can be made, conductor tracks with right-angled sections cannot be produced.
Aus diesem Grund ist ein ungenügender Spielraum für die Leiterzüge oder Verdrahtung vorhanden, und es wird eine große Verdrahtungsfläche benötigt. Aufgrund dieser Mängel ist ein herkömmlicher Heteroübergang-Bipolartransistor mit Mesastruktur für die Integration ungeeignet.For this reason, there is insufficient leeway for the ladder tracks or there is wiring, and a large wiring area is required. Because of these shortcomings, a conventional heterojunction bipolar transistor has Mesa structure unsuitable for integration.
Bekanntlich wird bei der Herstellung herkömmlicher Metalloxidhalbleiter- oder MOS-Transistoren eine Planartechnik angewandt. Diese Technik ist z.B. in der US-PS 4 044 452 beschrieben. Die Herstellung eines Heteroübergang-Bipolartransistors nach dieser Technik ist jedoch schwierig. Insbesondere ist es dabei sehr schwierig, eine(n) SiO2-Dünnschicht- oder -Film genau in einer Rille zu versenken (to bury), in welcher eine CVD-SiO2-Schicht erzeugt werden soll. Wenn die SiO2 -Schicht in einem einzigen Arbeitsschritt versenkt wird, kann in ihr in ungünstiger Weise ein hohler Bereich entstehen, durch den die Versenkgenauigkeit vermindert wird. Zur Verbesserung der Genauigkeit muß die SiO2-Schicht in mehreren Schritten versenkt oder eingebettet werden. Um nach dem Versenken der SiO2-Schicht die Oberfläche des entstandenen Gebildes flach auszugestalten, ist ein Abflachung- oder Egalisierungsverfahren nötig. Das Versenken der SiO2-Schicht in einer GaAs-Schicht wird weiter dadurch erschwert, daß beide Schichten verschiedene Wärmeausdehnungskoeffizienten besitzen. Aus diesem Grund kann bei der Wärmebehandlung ein Ablösen oder Verziehen der Dünnschicht auftreten, und es können sich Risse im Kristall bilden.It is known that in the production of conventional metal oxide semiconductor or MOS transistors, a planar technique is used. This technique is e.g. in the U.S. Patent 4,044,452. The manufacture of a heterojunction bipolar transistor however, following this technique is difficult. In particular, it is very difficult to to bury a SiO2 thin layer or film exactly in a groove, in which a CVD SiO2 layer is to be created. When the SiO2 layer is in is sunk in a single work step, a Hollow area arise, by which the sinking accuracy is reduced. To the To improve the accuracy, the SiO2 layer must be sunk in several steps or embedded. In order to cover the surface of the To make the resulting structure flat is a flattening or leveling process necessary. The sinking of the SiO2 layer in a GaAs layer is further thereby makes it difficult that the two layers have different coefficients of thermal expansion. For this reason, the Heat treatment peeling or warping the thin film and cracks may form in the crystal.
Aufgabe der Erfindung ist damit die Schaffung eines Heteroübergang-Bipolartransistors mit Planarstruktur, der für Integration geeignet ist.The object of the invention is thus to create a heterojunction bipolar transistor with planar structure suitable for integration.
Die Erfindung bezweckt auch die Schaffung eines zweckmäßigen Verfahrens zur Herstellung eines Heteroübergang-Bipolartransistors mit Planarstruktur.The invention also aims to provide a convenient method for the production of a heterojunction bipolar transistor with a planar structure.
Diese Aufgabe wird bei einem Heteroübergang-Bipolartransistor mit Planarstruktur, mit einem Halbleiter-Verbundsubstrat, einer auf letzterem ausgebildeten Kollektorzone eines ersten Leitfähigkeitstyps, einer auf der Kollektorzone ausgebildeten Basiszone eines zweiten Leitfähigkeitstyps, wobei die Kollektorzone mit der Basiszone einen Kollektorübergang bildet, einer in der Basiszone ausgebildeten Emitterzone, die mit der Basiszone einen Emitterübergang bildet, wobei mindestens der Kollektor- und/oder der Emitterübergang einen Heteroübergang darstellt, einem sich von Basiszone zu Kollektorzone erstreckend ausgebildeten Vertiefungsabschnitt, einer mit der Kollektorzone verbundenen Kollektorelektrode, einer mit der Basiszone verbundenen Basiselektrode, einer mit der Emitterzone verbundenen Emitterelektrode und einem Isoliermittel zum gegenseitigen elektrischen Trennen von Kollektor-, Basis- und Emitterelektroden, erfindungsgemäß dadurch gelöst, daß im Vertiefungsabschnitt eine Metallschicht versenkt oder eingebettet ist, daß die Metallschicht mit der Kollektorzone verbunden ist und als Kollektorelektrode dient, daß eine Oberseite der Metallschicht im wesentlichen in derselben Ebene (Höhe) liegt wie die Oberflächen von Basiszone (24) und Emitterzone (20a) und daß zwischen Metallschicht (42) und Basiszone (24) eine Ionenimplantationsschicht (32) zum elektrischen Trennen der Metallschicht von der Basiszone vorgesehen ist.This task is performed with a heterojunction bipolar transistor Planar structure, with a semiconductor composite substrate, one formed on the latter A collector zone of a first conductivity type, one formed on the collector zone Base zone of a second conductivity type, the collector zone with the base zone forms a collector junction, an emitter zone formed in the base zone, which forms an emitter junction with the base zone, with at least the collector and / or the emitter junction represents a heterojunction, one different from the base zone to the collector zone extending recess portion formed, one with the collector zone connected collector electrode, a base electrode connected to the base zone, an emitter electrode connected to the emitter zone and an insulating means for mutual electrical separation of collector, base and emitter electrodes, according to the invention achieved in that a metal layer is sunk in the recess section or is embedded that the metal layer is connected to the collector zone and that a top surface of the metal layer serves as a collector electrode in the same plane (height) lies like the surfaces of base zone (24) and emitter zone (20a) and that between metal layer (42) and base zone (24) an ion implantation layer (32) for electrically separating the metal layer from the base zone is provided.
Gegenstand der Erfindung ist auch ein Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors mit Planarstruktur, bei dem erste, zweite und dritte epitaxiale Verbund-Halbleiterschichten als Kollektor-, Basis- bzw. Emitterzone(n) nacheinander auf einem Halbleiter-Verbundsubstrat derart zum Aufwachsen gebracht bzw. gezüchtet werden, daß mindestens ein Emitterübergang und/oder ein Kollektorübergang einen Heteroübergang bildet, durch Implantation von Ionen in dritte und zweite Verbund-Halbleiterschicht eine die Emitterzone umgebende externe Basiszone ausgebildet wird und Kollektor-, Basis- und Emitterelektroden ausgebildet werden, das dadurch gekennzeichnet ist, daß bei der Ausbildung der Kollektorzone eine Ionenimplantation von der Oberfläche eines Abschnitts der externen Basiszone bis an die Kollektorzone heran durchgeführt und dadurch eine als Isolator dienende Ionenimplantationszone erzeugt wird, in einem Abschnitt der Ionenimplantationszone eine die Kollektorzone erreichende Öffnung ausgebildet wird, die durch die Ionenimplantationszone von der Basiszone getrennt ist, und in der Öffnung ein Metall zur Bildung der Kollektorelektrode versenkt oder eingebettet wird.The invention also relates to a method for producing a Heterojunction bipolar transistor with planar structure, in which the first, second and third epitaxial composite semiconductor layers as collector, base or emitter zone (s) sequentially so grown on a semiconductor composite substrate or are grown that at least one emitter junction and / or one collector junction forms a heterojunction by implanting ions into the third and second composite semiconductor layers an external base zone surrounding the emitter zone is formed and collector, Base and emitter electrodes are formed, which is characterized in that that in the formation of the collector zone an ion implantation from the surface of a section of the external base zone up to the collector zone and thereby an ion implantation zone serving as an insulator is created in one Section of the ion implantation zone an opening reaching the collector zone which is separated from the base region by the ion implantation region is, and buried in the opening or a metal to form the collector electrode is embedded.
Erfindungsgemäß kann ein für Integration geeigneter Transistor bereitgestellt werden, wobei für die Erzeugung des Heteroübergang-Bipolartransistors kein Egalisierverfahren nötig ist.According to the invention, a transistor suitable for integration can be provided , with no equalizing process for the production of the heterojunction bipolar transistor is necessary.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen: Fig. 1A bis 1I Schnittansichten zur Verdeutlichung der Arbeitsschritte bei einem Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors gemäß einer Ausführungsform der Erfindung und Fig. 2A bis 21 Schnittansichten zur Verdeutlichung der Arbeitsschritte bei einem Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors gemäß einer anderen Ausführungsform der Erfindung.In the following, preferred embodiments of the invention are based on the drawing explained in more detail. 1A to 1I show sectional views for clarification the steps involved in a method of manufacturing a heterojunction bipolar transistor according to an embodiment of the invention and FIGS. 2A to 21 are sectional views for Clarification of the work steps in a method for producing a heterojunction bipolar transistor according to another embodiment of the invention.
Im folgenden ist eine erste Ausführungsform der Erz in dung anhand der Fig. 1A bis 11 beschrieben. Gemäß Fig. 1A werden nach einem MBE-Verfahren bei 7000C eine n -Typ-GaAs-Schicht 12 und eine n-Typ-GaAs-Schicht 14 als Kollektorschicht, eine p-Typ-GaAs-Schicht 16 als Basisschicht, eine n-Typ-AlGaAs-Schicht 18 als Emitter und eine n -Typ-GaAs-Schicht 20 als Kappenschicht (cap layer) zur einfachen Erzielung eines ohmschen Kontakts des Emitters nacheinander auf einem halbisolierenden GaAs-Substrat 10 epitaxial gezüchtet. Dabei besitzen beispielsweise die n -GaAs-Schicht 12 eine Dicke von 0,3 ßm (3000 Å) und eine Si-Konzentration von 2 x 1018/cm3, die n-GaAs-Schicht 14 eine Dicke von 0,5 am (5000 Ä) und eine Si-Konzentration von 5 x 1016/cm3, die p-GaAs-Schicht 16 eine Dicke von 0,1 ßm (1000 Å) und eine Be-Konzentration von 1 x 1018/cm3 und die n-AlGaAs-Schicht 18 eine Dicke von 0,3 ßm (3000 A0), eine Si-17 Konzentration von 1 x 1017/cm3 und ein Al-Molverhältnis von 0,3. Die n -GaAs-Schicht 20 besitzt eine Dicke von 18 0,1 ßm (1000 Å) und eine Si-Konzentration von 2 x 1018/cm3.In the following a first embodiment of the ore is based on in manure 1A to 11 described. According to FIG. 1A, according to an MBE method 7000C an n-type GaAs layer 12 and an n-type GaAs layer 14 as a collector layer, a p-type GaAs layer 16 as a base layer, an n-type AlGaAs layer 18 as an emitter and an n -type GaAs layer 20 as a cap layer for easy attainment an ohmic contact of the emitter one after the other on a semi-insulating GaAs substrate 10 grown epitaxially. For example, the n -GaAs layer 12 has a Thickness of 0.3 µm (3000 Å) and a Si concentration of 2 x 1018 / cm3, the n-GaAs layer 14 has a thickness of 0.5 am (5000 Å) and a Si concentration of 5 x 1016 / cm3, the p-GaAs layer 16 has a thickness of 0.1 µm (1000 Å) and a Be concentration of 1 x 1018 / cm3 and the n-AlGaAs layer 18 a thickness of 0.3 µm (3000 A0), a Si-17 Concentration of 1 x 1017 / cm3 and an Al molar ratio of 0.3. The n -GaAs layer 20 has a thickness of 18 0.1 µm (1000 Å) and a Si concentration of 2 x 1018 / cm3.
Sodann wird gemäß Fig. 1B auf dem hergestellten Gebilde eine als Maske dienende, 1 ßm dicke CVD-SiO2-Dünnschicht (film) 22 erzeugt, und die n -GaAs-Schicht 20 wird zur Bildung einer Kappenschicht 20a weggeätzt. Das erhaltene Gebilde wird hierauf durch Ionenimplantation selektiv tiv mit Mg dotiert, so daß eine externe p -Typ-Basisschicht 24, eine Emitterzone 18a und eine Basiszone 16a entstehen. Die Ionenimplantation von Mg erfolgt beispielsweise mit einer Beschleunigungsspannung von 200 keV in einer Dosis von 1 x 1014/cm. Das bisher erhaltene Gebilde wird anschließend 2 s lang bei einer Temperatur von 8400c einer Kurzzeit- oder Blitzglühung mittels Infrarotstrahlung unterworfen. Anstelle dieses Blitzglühens kann auch eine Wärmebehandlung in einem Elektroofen in einer N2-Atmosphäre einer Temperatur von 9000C für eine Dauer von 15 s durchgeführt werden.Then, as shown in FIG. 1B, a mask is placed on the structure produced Serving, 1 µm thick CVD SiO2 thin layer (film) 22 is produced, and the n -GaAs layer 20 is etched away to form a cap layer 20a. The structure obtained is then selectively doped with Mg by ion implantation, so that an external p -type base layer 24, an emitter zone 18a and a base zone 16a arise. the Ion implantation of Mg is carried out, for example, with an accelerating voltage of 200 keV in a dose of 1 x 1014 / cm. The structure obtained so far is then For 2 s at a temperature of 8400c short-term or flash annealing by means of Subject to infrared radiation. Instead of this flash glow, a heat treatment can also be used in an electric furnace in an N2 atmosphere at a temperature of 9000C for a Duration of 15 s.
Gemäß Fig. 1C wird die CVD-SiO2-Dünnschicht 22 entfernt, und es wird eine SiO2-Dünnschicht 26 auf der Gesamtoberfläche des Gebildes abgelagert. Auf dieser SiO2 Dünnschicht 26 werden eine CaF2-Dünnschicht 28 einer Dicke von 0,1 ßm (1000 A) und eine Au-Dünnschicht 30 einer Dicke von 1,5 ßm zur Erzeugung einer ersten Maske ausgebildet. Unter Verwendung der ersten Maske wird durch Ionenimplantation H in einen Elementtrennbereich und eine vorgesehene (prospective) Kollektorelektrodenzone eingebracht, um eine ionenimplantierte Schicht 32, welche die n -GaAs-Schicht 12 erreicht, und eine n-Typ-Kollektorzone 14a zu erzeugen. Die Ionenimplantation erfolgt dabei bei einer Beschleunigungsspannung von 150 keV und in einer Dosis von 1 x 1o 15/cm.As shown in FIG. 1C, the CVD SiO2 thin film 22 is removed and it becomes a SiO2 thin layer 26 is deposited on the entire surface of the structure. On this SiO2 thin layer 26 is a CaF2 thin layer 28 with a thickness of 0.1 μm (1000 A) and an Au thin layer 30 with a thickness of 1.5 .mu.m for producing a first Mask trained. Using the first mask is done by ion implantation H into an element separation area and a prospective collector electrode zone introduced to form an ion-implanted layer 32, which is the n -GaAs layer 12 and to produce an n-type collector region 14a. The ion implantation takes place with an acceleration voltage of 150 keV and a dose of 1 x 1o 15 / cm.
Gemäß Fig. 1D wird die erste Maske entfernt, und es wird eine zweite Maske mit einer Öffnung entsprechend dem Elementtrennbereich auf dem entstandenen Gebilde er- zeugt. Die zweite Maske besteht aus einer 0,1 ßm (1000 Å) dicken CaF2-Dünnschicht 34 und einer 1,5 ßm dicken Au-Dünnschicht 36. Unter Verwendung der zweiten Maske erfolgt eine Ionenimplantation von H in das entstandene Gebilde, wodurch eine das GaAs-Substrat 10 erreichende ionenimplantierte Schicht 38 und eine n+-Typ-Kollektorzone 12a erzeugt werden. Die Ionenimplantation erfolgt bei einer Beschleunigungsspannung von 200 keV und in einer Dosis von 1 x 1015/cm2. Auf diese Weise werden die H+ -Ionenimplantations-oder -Dotierungsschichten 32 und 38 als Isolator im Elementtrennbereich und in der vorgesehenen Kollektorelektrodenzone ausgebildet.Referring to Figure 1D, the first mask is removed and a second becomes Mask with an opening corresponding to the element separation area on the resulting Structures testifies. The second mask consists of a 0.1 µm (1000 Å) thick CaF2 thin film 34 and a 1.5 µm thick Au thin film 36. Using the second mask is an ion implantation of H in the resulting structure, whereby an ion-implanted layer 38 reaching the GaAs substrate 10 and a n + -type collector zone 12a are generated. The ion implantation takes place at a Accelerating voltage of 200 keV and a dose of 1 x 1015 / cm2. To this Thus, the H + ion implantation or doping layers 32 and 38 are called Insulator in the element separation area and in the intended collector electrode zone educated.
Gemäß Fig. 1E werden hierauf die Au-Dünnschicht 36 und die CaF2-Dünnschicht 34 als zweite Maske weggeätzt.According to FIG. 1E, the Au thin film 36 and the CaF2 thin film are then formed 34 etched away as a second mask.
Sodann wird gemäß Fig. 1F ein Photoresistmuster aufgebracht, um eine Maske 40 mit einer Öffnung in einem Abschnitt entsprechend der Kollektorelektrodenzone auszubilden. Unter Verwendung der Maske 40 wird die Si02-Dünnschicht 26 mittels CF4 nach einem RIE-Verfahren* zum Freilegen der Ionenimplantationsschicht 32 weggeätzt. Das dabei entstandene Gebilde wird dem RIE-Verfahren unter Verwendung von gasförmigem Cla mit einem Druck von 66,5 Pa (0,5 Torr) unterworfen, wobei eine die n -GaAs-Schicht 12a erreichende Öffnung entsteht.A photoresist pattern is then applied as shown in FIG. 1F to form a Mask 40 with an opening in a portion corresponding to the collector electrode region to train. Using the mask 40, the SiO 2 thin film 26 is made by means of CF4 is etched away by an RIE process * to expose the ion implantation layer 32. The resulting structure is the RIE process using gaseous Cla was subjected to a pressure of 66.5 Pa (0.5 Torr), whereby one of the n -GaAs layer 12a reaching opening arises.
Auf dieses Gebilde wird zur Erzeugung einer Kollektorelektrode 42 eine etwa 0,9 ßm dicke AuGe/Au-Dünnschicht 44 aufgetragen. Wenn die Maske 40 entfernt wird, wird auch der unnötige Teil der AuGe/Au-Dünnschicht 44 abgehoben, so daß die Kollektorelektrode 42 zurückbleibt.This structure is used to produce a collector electrode 42 an approximately 0.9 μm thick AuGe / Au thin layer 44 is applied. When the mask 40 is removed is, the unnecessary part of the AuGe / Au thin film 44 is lifted off, so that the Collector electrode 42 remains.
Gemäß Fig. 1G wird sodann auf dem erhaltenen Gebilde eine Maske 46 vorgesehen, die eine Öffnung in einem Abschnitt entsprechend einem Emitterelektrodenabschnitt oder -bereich aufweist und die aus einem Photoresistfilm be-*RIE = Reaktives Ionenätzen (Reactive Ion Etching) steht. Mittels der Maske 46 wird nach dem RIE-Verfahren eine Öffnung hergestellt, worauf auf das Gebilde eine AuGe/Au-Dünnschicht 50 bis zu einer Dicke von etwa 0,2 ßm abgelagert und damit eine Emitterelektrode 48 erzeugt wird. Die Maske 46 wird abgehoben, wodurch die unnötige oder unerwünschte AuGe/Au-Dünnschicht 50 entfernt wird.According to FIG. 1G, a mask 46 is then placed on the structure obtained provided which has an opening in a portion corresponding to an emitter electrode portion or area and which consists of a photoresist film * RIE = reactive ion etching (Reactive Ion Etching) stands. Using the mask 46 is after RIE process creates an opening, whereupon an AuGe / Au thin layer is applied to the structure 50 deposited to a thickness of about 0.2 µm and thus an emitter electrode 48 is generated. The mask 46 is lifted off, eliminating the unnecessary or undesirable AuGe / Au thin film 50 is removed.
Auf dem bisher hergestellten Gebilde wird gemäß Fig. 1H eine aus einem Photoresistmuster bestehende Maske 52 mit einer Öffnung in einem Abschnitt entsprechend einem Basiselektrodenabschnitt oder -bereich vorgesehen. Mittels der Maske 52 wird nach dem RIE-Verfahren eine Öffnung ausgebildet, worauf zur Erzeugung einer Basiselektrode 54 eine Au/AuZn-Dünnschicht mit einer Dicke von etwa 0,2 ßm abgelagert wird. Durch Abheben der Maske 52 wird auch die unnötige oder unerwünschte Au/AuZn-Dünnschicht 56 entfernt.On the structure produced so far, one of one is shown in FIG. 1H Photoresist pattern existing mask 52 with an opening in a portion accordingly a base electrode portion or region. By means of the mask 52 formed an opening according to the RIE process, whereupon to produce a base electrode 54 an Au / AuZn thin layer with a thickness of about 0.2 µm is deposited. By Lifting off the mask 52 will also remove the unnecessary or undesirable Au / AuZn thin film 56 removed.
Nach der Erzeugung der Kollektor-, Emitter- und Basiselektroden 42, 48 bzw. 54 wird zur Herstellung eines guten ohmschen Kontakts das entstandene Gebilde 2 min lang einer Wärmebehandlung in einer N2-Atmosphäre bei einer Temperatur von 4000C unterworfen. Schließlich wird gemäß Fig. 1I auf diesem Gebilde zur Erzeugung einer internen Verdrahtung 58 eine Ti/Pt/Au-Dünnschicht mit einer bzw. bis zu einer Dicke von 0,5 ßm (5000 o abgelagert.After creating the collector, emitter and base electrodes 42, 48 or 54, the resulting structure is used to produce a good ohmic contact 2 minutes of heat treatment in an N2 atmosphere at a temperature of Subject to 4000C. Finally, according to FIG. 1I, this structure is used for production an internal wiring 58 a Ti / Pt / Au thin film with one or up to one Deposited thickness of 0.5 µm (5000 o.
Der auf die beschriebene Weise hergestellte AlGaAs/GaAs-Heteroübergang-Bipolartransistor besitzt zufriedenstellende bzw. vorteilhafte Eigenschaften, d.h.The AlGaAs / GaAs heterojunction bipolar transistor fabricated in the manner described has satisfactory or advantageous properties, i. e.
fT -.1010GHz und hFE 300. Da dieser Bipolartransistor eine Planarstruktur aufweist, tritt eine mangelhafte Stufenbedeckung der internen Verdrahtung nicht auf. Da außerdem die Elementfläche kleiner ist als diejenige einer Anordnung mit Mesastruktur, läßt sich eine hohe Integrationsdichte erreichen. Zur Erzielung der Planarstruktur werden eine Technik zur Erzielung eines hohen Widerstands unter Ausnutzung von Kristalldefekten durch Ionenimplantation, ein RIE-Verfahren und eine Technik zum Absenken der Kollektorelektrode unter Verwendung von versenktem oder eingelassenem Metall angewandt. Da darüber hinaus die externe Basiszone durch Blitzglühen anstelle der langwierigen Wärmebehandlung erzeugt wird, wird der bereits ausgebildete Heteroübergang nicht ungünstig beeinflußt. Auf diese Weise läßt sich somit ohne weiteres ein Heteroübergang-Bipolartransistor hoher Zuverlässigkeit herstellen.fT -.1010GHz and hFE 300. Because this bipolar transistor has a planar structure Inadequate step coverage of the internal wiring does not occur on. There also the element area is smaller than that of one Arrangement with a mesa structure, a high integration density can be achieved. To the Achieving the planar structure becomes a technique for achieving high resistance using crystal defects by ion implantation, an RIE process and a technique of lowering the collector electrode using countersunk or embedded metal. Since, in addition, the external base zone through Flash glow is generated instead of the lengthy heat treatment, the already trained heterojunction is not adversely affected. In this way you can thus easily manufacture a high-reliability heterojunction bipolar transistor.
Im folgenden ist eine zweite Ausführungsform der Erfindung anhand der Fig. 2A bis 21 beschrieben.The following is based on a second embodiment of the invention 2A to 21 described.
Gemäß Fig. 2A werden auf einem halbisolierenden GaAs-Substrat 10 nach einem MBE-Verfahren bei 7000C nacheinander eine n -Typ-GaAs-Schicht 12 und eine n-Typ-GaAs-Schicht 14 als Kollektorschicht, eine p-Typ-GaAs-Schicht 16 als Basisschicht, eine n-Typ-AlGaAs-Schicht 18 als Emitter und eine n+ -Typ-GaAs-Schicht 20 als Kappenschicht zur einfachen Erzielung eines ohmschen Kontakts des Emitters als epitaxiale Schichten zum Aufwachsen gebracht. Dabei besitzen beispielsweise die n -GaAs-Schicht 12 eine Dicke von 0,3 ßm (3000 A, und eine Si-Konzentration von 2 x 1018/cm3, die n-GaAs-Schicht 14 eine Dicke von 0,5 Cim (5000 Å) und eine Si-Konzentration von 5 x 1016/cm3, die p-GaAs-Schicht 16 eine Dicke von 0,1 ßm (1000 Å) und eine Be-Konzentration von 1 x 1018/cm³ und die n-AlGaAs-Schicht 18 eine Dicke von 0,3 ßm (3000 Å), eine Si-Konzentration von 1 x 1017/cm3 und ein Al-Molverhältnis von 0,3. Die GaAs-Schicht 20 besitzt eine Dicke von 0,1 am (1000 Å) und eine Si-Konzentration von 2 x 1018/cm3.According to FIG. 2A, on a semi-insulating GaAs substrate 10 after an MBE process at 7000C sequentially an n -type GaAs layer 12 and a n-type GaAs layer 14 as the collector layer, a p-type GaAs layer 16 as the base layer, an n-type AlGaAs layer 18 as an emitter and an n + -type GaAs layer 20 as a cap layer to easily achieve an ohmic contact of the emitter as epitaxial layers brought up to grow up. For example, the n -GaAs layer 12 has a Thickness of 0.3 µm (3000 Å, and a Si concentration of 2 x 1018 / cm3, the n-GaAs layer 14 has a thickness of 0.5 cim (5000 Å) and a Si concentration of 5 x 1016 / cm3, the p-GaAs layer 16 has a thickness of 0.1 µm (1000 Å) and a Be concentration of 1 x 1018 / cm³ and the n-AlGaAs layer 18 has a thickness of 0.3 µm (3000 Å), a Si concentration of 1 x 1017 / cm3 and an Al molar ratio of 0.3. the GaAs layer 20 has a thickness of 0.1 am (1000 Å) and a Si concentration of 2 x 1018 / cm3.
Gemäß Fig. 2B wird dann auf dem so hergestellten Gebilde eine als Maske dienende, 1 Fm dicke CVD-SiO2-Dünnschicht (film) 22 erzeugt, und die n -GaAs-Schicht 20 wird zur Bildung einer Kappenschicht 20a weggeätzt. Das entstandene Gebilde wird sodann selektiv einer Mg-Ionenimplantation zur Erzeugung einer externen p +-Basisschicht 24, einer Emitterzone 18a und einer Basiszone 16a unterworfen. Die Mg-Ionenimplantation erfolgt beispielsweise bei einer Beschleunigungsspannung von 200 keV und in einer Dosis von 1 x 1014/cm2. Danach wird das erhaltene Gebilde bei einer Temperatur von 8400C 2 s lang einer Blitzglühung mittels Infrarotstrahlung unterworfen. Anstelle dieser Behandlung kann auch eine Wärmebehandlung in einem Elektroofen mit einer N2-Atmosphäre einer Temperatur von 9000C während einer Dauer von 15 s durchgeführt werden.According to FIG. 2B, then on the structure produced in this way, a 1 .mu.m thick CVD SiO2 thin layer (film) 22 is used for the mask, and the n -GaAs layer 20 is etched away to form a cap layer 20a. The resulting structure becomes then selectively a Mg ion implantation to produce an external p + base layer 24, an emitter region 18a and a base region 16a. The Mg ion implantation takes place, for example, at an acceleration voltage of 200 keV and in one Dose of 1 x 1014 / cm2. Thereafter, the structure obtained is at a temperature of 8400C subjected to a flash glow by means of infrared radiation for 2 s. Instead of this treatment can also include a heat treatment in an electric furnace with a N2 atmosphere at a temperature of 9000C for a period of 15 s will.
Gemäß Fig. 2C wird die SiO2-Dünnschicht 22 entfernt, worauf auf die Gesamtoberfläche des Gebildes eine SiO2-Dünnschicht 26 aufgebracht wird. Auf der SiO2-Dünnschicht 26 werden zur Ausbildung einer ersten Maske eine CaF2-Dünnschicht 28 einer Dicke von 0,1 ßm (1000 Å) und eine Au-Dünnschicht 30 einer Dicke von 1,5 ßm erzeugt. Mittels der ersten Maske werden H -Ionen in einen Elementtrennbereich und einen vorgesehenen Kollektorelektrodenbereich implantiert, um eine Ionenimplantations- oder -dotierungsschicht 32, welche die n +-GaAs-Schicht 12 erreicht, und eine n-Typ-Kollektorzone 14a zu erzeugen. Die Ionenimplantation erfolgt dabei bei einer Beschleunigungsspannung von 150 keV mit einer Dosis von 1 x 1015/cm.According to FIG. 2C, the SiO2 thin layer 22 is removed, whereupon the An SiO2 thin layer 26 is applied to the entire surface of the structure. On the SiO2 thin film 26 becomes a CaF2 thin film to form a first mask 28 having a thickness of 0.1 µm (1000 Å) and an Au thin film 30 having a thickness of 1.5 ßm generated. By means of the first mask, H ions are placed in an element separation area and implanted a designated collector electrode area to provide an ion implantation or doping layer 32 reaching the n + -GaAs layer 12 and an n-type collector region 14a to generate. The ion implantation takes place at an accelerating voltage of 150 keV with a dose of 1 x 1015 / cm.
Gemäß Fig. 2D wird nach dem Entfernen der ersten Maske eine zweite Maske mit einer Öffnung entsprechend dem Elementtrennbereich auf dem bisher erzeugten Gebilde geformt. Die zweite Maske besteht aus einerO,1 ßm (1000 Å) dicken CaF2-Dünnschicht 34 und einer 1,5 µm dicken Au-Dünnschicht 36. Unter Verwendung der zweiten Maske erfolgt sodann eine H -Ionenimplantation am erhaltenen Gebilde, so daß eine das GaAs-Substrat 10 erreichende Ionenimplantationsschicht 38 und eine n -Kollektorzone 12a erzeugt werden. Die Ionenimplantation erfolgt bei einer Beschleunigungsspannung von 200 keV mit einer Dosis von 1 x 1015/cm. Auf diese Weise werden die H -Ionenimplantationsschichten 32 und 38 als Isolator im Elementtrennbereich und im vorgesehenen Kollektorelektrodenbereich erzeugt.According to FIG. 2D, after the first mask has been removed, a second Mask with an opening corresponding to the element separation area on the one created so far Formed structure. The second mask consists of a 0.1 µm (1000 Å) thin CaF2 film 34 and a 1.5 µm thick Au thin film 36. Using the second mask Then there is an H ion implantation on the structure obtained, so that the Ion implantation layer 38 reaching GaAs substrate 10 and an n -collector region 12a can be generated. The ion implantation takes place at an accelerating voltage of 200 keV with a dose of 1 x 1015 / cm. In this way, the H ion implantation layers become 32 and 38 as an insulator in the element separation area and in the intended collector electrode area generated.
Gemäß Fig. 2E werden die Au-Dünnschicht 36 und die CaF2-Dünnschicht 34, als zweite Maske, weggeätzt. Bis zu diesem Punkt entspricht das Verfahren demjenigen bei der zuerst beschriebenen Ausführungsform.As shown in FIG. 2E, the Au thin film 36 and the CaF2 thin film become 34, as a second mask, is etched away. Up to this point the procedure is the same as that in the first-described embodiment.
Daraufhin wird gemäß Fig. 2F ein Photoresistmuster als Maske 40 aufgetragen, die eine Öffnung in einem Abschnitt entsprechend dem Kollektorelektrodenabschnitt oder -bereich aufweist. Unter Verwendung der Maske 40 wird die SiO2-Dünnschicht 26 nach einem RIE-Verfahren in einer CF 4-Atmosphäre zur Freilegung der lonenimplantationsschicht 32 geätzt. Das erhaltene Gebilde wird dem RIE-Verfahren unter Verwendung von Cl2-Gas eines Drucks von 66,5 Pa (0,5 Torr) unterworfen, wobei eine die n -GaAs-Schicht 12a erreichende Öffnung 60 ausgebildet wird.Then, as shown in FIG. 2F, a photoresist pattern is applied as a mask 40, the one opening in a portion corresponding to the collector electrode portion or range. Using the mask 40, the SiO2 thin film is made 26 according to an RIE process in a CF 4 atmosphere to expose the ion implantation layer 32 etched. The structure obtained is the RIE process using Cl2 gas subjected to a pressure of 66.5 Pa (0.5 Torr), one being the n -GaAs layer 12a reaching opening 60 is formed.
Danach wird gemäß Fig. 2G nach einem Plasma-CVD-Verfaren eine CVD-SiO2-Dünnschicht 62 auf der Gesamtoberfläche des erhaltenen Gebildes abgelagert. Gemäß Fig. 2H wird die Gesamtoberfläche des so erhaltenen Gebildes dem RIE-Verfahren unterworfen, um die CVD-SiO2-Dünnschicht 62 zu ätzen und eine CVD-SiO2-Dünnschicht 62a nur an einer Seitenwand der Öffnung 60 zu belassen.Then, according to FIG. 2G, a CVD-SiO2 thin film is produced after a plasma CVD process 62 deposited on the entire surface of the resulting structure. According to Fig. 2H the Subjected the total surface of the structure obtained in this way to the RIE process in order to achieve the CVD SiO2 thin film 62 and a CVD SiO2 thin film 62a only on one To leave the side wall of the opening 60.
Eine AuGe/Au-Dünnschicht für eine Kollektorelektrode 42 wird in der Öffnung 60 mit einer bzw. bis zu einer Dicke von etwa 0,9 ßm abgelagert. Anschließend werden das Abheben und ein Metallversenk-Vorgang nach dem RIE-Verfahren zur Ausbildung von Emitter- und Basiselektroden 48 bzw. 54 wiederholt. Weiterhin wird eine mit Kollektor-, Emitter- und Basiselektrode 42, 48 bzw. 54 verbundene interne Verdrahtung 58 hergestellt. Da hierfür dieselben Verfahrensschritte wie bei der zuerst beschriebenen Ausführungsform angewandt werden, kann auf eine nähere Beschreibung verzichtet werden.An AuGe / Au thin film for a collector electrode 42 is shown in FIG Opening 60 deposited with a or up to a thickness of about 0.9 µm. Afterward the lifting and a metal sinking process according to the RIE process for training of emitter and base electrodes 48 and 54, respectively. Furthermore, a with Internal wiring connected to collector, emitter and base electrodes 42, 48 and 54, respectively 58 manufactured. Since this is the same procedural steps as for the first described Embodiment are applied, a detailed description can be omitted.
Bei dieser Ausführungsform wird dieselbe Wirkung wie bei der zuerst beschriebenen Ausführungsform erzielt. Da weiterhin die CVD-SiO2-Schicht 62 vorhanden ist, ist die Isolierung zwischen Kollektorelektrode 42 und Basiszonen 16a und 24 verbessert. Obgleich GaAs leicht mit einem Metall reagiert und das Metall in das GaAs eindiffundieren kann, wird dies - genauer gesagt - durch die SiO2-Dünnschicht 62 verhindert.In this embodiment, the same effect as the first is obtained described embodiment achieved. Since the CVD SiO2 layer 62 is still present is the insulation between collector electrode 42 and base zones 16a and 24 improved. Although GaAs reacts easily with a metal and converts the metal into that GaAs can diffuse in, this is - more precisely - through the SiO2 thin film 62 prevented.
Selbstverständlich ist die Erfindung verschiedenen Anderungen und Abwandlungen zugänglich. Wenn beispielsweise ein Isolator durch Ionenimplantation erzeugt wird, können anstelle der H-Ionen B- oder O-Ionen verwendet werden.Of course, the invention is subject to various changes and Modifications accessible. For example, if an insulator by ion implantation is generated, B or O ions can be used instead of the H ions.
Bei den beschriebenen Ausführungsformen ist weiterhin der Heteroübergang an der Emitterseite ausgebildet. Die Erfindung ist jedoch auch mit einem an der Kollektorseite erzeugten Heteroübergang realisierbar. Die Erfindung ist auch nicht auf die Verwendung von GaAs beschränkt, sondern auch auf die Erzeugung eines Heteroübergang-Bipolartransistors durch Aufwachsen nach dem MBE- oder MOCVD-Verfahren anwendbar.In the embodiments described, there is still the heterojunction formed on the emitter side. However, the invention is also with one at the Collector side generated heterojunction realizable. The invention is even not limited to the use of GaAs but also to the creation of a Heterojunction bipolar transistor by growth according to the MBE or MOCVD process applicable.
Claims (12)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108794A JPS60253267A (en) | 1984-05-29 | 1984-05-29 | Hetero-junction bipolar transistor and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3512841A1 true DE3512841A1 (en) | 1985-12-05 |
| DE3512841C2 DE3512841C2 (en) | 1989-12-28 |
Family
ID=14493646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853512841 Granted DE3512841A1 (en) | 1984-05-29 | 1985-04-10 | Heterojunction bipolar transistor having a planar structure, and method for the fabrication thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60253267A (en) |
| DE (1) | DE3512841A1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3715232A1 (en) * | 1987-05-07 | 1988-11-17 | Siemens Ag | Method of substrate connection in the fabrication of bipolar transistor circuits separated by isolation trenches |
| US4983532A (en) * | 1987-12-23 | 1991-01-08 | Hitachi, Ltd. | Process for fabricating heterojunction bipolar transistors |
| EP0416166A1 (en) * | 1989-09-08 | 1991-03-13 | Siemens Aktiengesellschaft | Methods of making a heterojunction bipolar transistor having a separate collector contact |
| EP0460285A2 (en) * | 1990-06-07 | 1991-12-11 | Siemens Aktiengesellschaft | Process for manufacturing bipolar transistors with an extremely reduced base-collector capacitance |
| DE3736693C2 (en) * | 1986-10-29 | 2001-10-18 | Sony Corp | Bipolar transistor with heterojunction |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159774A (en) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4672414A (en) * | 1985-06-28 | 1987-06-09 | Texas Instruments Incorporated | Planar heterojunction bipolar device and method |
| JPH0713968B2 (en) * | 1986-01-07 | 1995-02-15 | 富士通株式会社 | Method for manufacturing compound semiconductor device |
| JP2615646B2 (en) * | 1987-08-11 | 1997-06-04 | ソニー株式会社 | Manufacturing method of bipolar transistor |
| JPH0210734A (en) * | 1988-06-29 | 1990-01-16 | Sony Corp | Semiconductor device and its manufacture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4044452A (en) * | 1976-10-06 | 1977-08-30 | International Business Machines Corporation | Process for making field effect and bipolar transistors on the same semiconductor chip |
| US4086694A (en) * | 1975-05-19 | 1978-05-02 | International Telephone & Telegraph Corporation | Method of making direct metal contact to buried layer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024592B2 (en) * | 1975-01-27 | 1985-06-13 | 株式会社日立製作所 | Manufacturing method of wide-gap emitter transistor |
| JPS5658258A (en) * | 1979-10-16 | 1981-05-21 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPS6048909B2 (en) * | 1981-05-29 | 1985-10-30 | 富士通株式会社 | Active semiconductor device and manufacturing method |
| JPS59208873A (en) * | 1983-05-13 | 1984-11-27 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS60177671A (en) * | 1984-02-24 | 1985-09-11 | Fujitsu Ltd | Manufacture of hetero junction bi-polar semiconductor device |
-
1984
- 1984-05-29 JP JP59108794A patent/JPS60253267A/en active Pending
-
1985
- 1985-04-10 DE DE19853512841 patent/DE3512841A1/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4086694A (en) * | 1975-05-19 | 1978-05-02 | International Telephone & Telegraph Corporation | Method of making direct metal contact to buried layer |
| US4044452A (en) * | 1976-10-06 | 1977-08-30 | International Business Machines Corporation | Process for making field effect and bipolar transistors on the same semiconductor chip |
Non-Patent Citations (3)
| Title |
|---|
| ASBECK, Peter M. et al: 4.5 GHz Frequency Dividers using GaAs/(GaAl) as Heterojunction Bipolar Transistors. In: IEEE International Solid-State Circuits Conference, 22. Feb. 1984, S. 50-51 * |
| Electronics Letters, 1983, Vol. 19, Nr. 10, S. 367-368 * |
| PAN, P.H., TSANG, P.J.: Bird's Beak-Free Recessed Oxide Isolation By O¶2¶ Ion Implantation. In: IBM Technical Disclosure Bulletin, 1983, Vol. 26, Nr. 2, S. 621-622 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3736693C2 (en) * | 1986-10-29 | 2001-10-18 | Sony Corp | Bipolar transistor with heterojunction |
| DE3715232A1 (en) * | 1987-05-07 | 1988-11-17 | Siemens Ag | Method of substrate connection in the fabrication of bipolar transistor circuits separated by isolation trenches |
| US4983532A (en) * | 1987-12-23 | 1991-01-08 | Hitachi, Ltd. | Process for fabricating heterojunction bipolar transistors |
| EP0416166A1 (en) * | 1989-09-08 | 1991-03-13 | Siemens Aktiengesellschaft | Methods of making a heterojunction bipolar transistor having a separate collector contact |
| EP0460285A2 (en) * | 1990-06-07 | 1991-12-11 | Siemens Aktiengesellschaft | Process for manufacturing bipolar transistors with an extremely reduced base-collector capacitance |
| EP0460285A3 (en) * | 1990-06-07 | 1992-12-30 | Siemens Aktiengesellschaft | Process for manufacturing bipolar transistors with an extremely reduced base-collector capacitance |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60253267A (en) | 1985-12-13 |
| DE3512841C2 (en) | 1989-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4329189A1 (en) | Process for the implant-free production of integrated circuits consisting of bipolar transistors with heterojunction | |
| DE2449688A1 (en) | PROCESS FOR PRODUCING A DOPED ZONE OF A CONDUCTIVITY TYPE IN A SEMICONDUCTOR BODY AND TRANSISTOR PRODUCED BY THIS PROCESS | |
| DE2744059A1 (en) | METHOD FOR THE COMMON INTEGRATED PRODUCTION OF FIELD EFFECT AND BIPOLAR TRANSISTORS | |
| DE69223670T2 (en) | Semiconductor arrangement with a heterojunction bipolar transistor and method for its production | |
| DE2615754C2 (en) | ||
| DE2728985A1 (en) | SEMI-CONDUCTOR COMPONENTS WITH A MINIMAL NUMBER OF CRYSTAL LATTICE LINES | |
| DE112019000292T5 (en) | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING IT | |
| DE4014216C2 (en) | Method of manufacturing a hetero bipolar transistor | |
| DE69128123T2 (en) | Process for the production of self-aligning bipolar transistors with heterojunction | |
| DE3871928T2 (en) | METHOD FOR PRODUCING A BIPOLAR HETEROU TRANSITION TRANSISTOR. | |
| DE3512841A1 (en) | Heterojunction bipolar transistor having a planar structure, and method for the fabrication thereof | |
| DE19615324A1 (en) | Vertical bipolar transistor prodn. method | |
| DE3586525T2 (en) | SEMICONDUCTOR ARRANGEMENT WITH AN INTEGRATED CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF. | |
| DE112011105316T5 (en) | Semiconductor device and method of making the same | |
| DE3736693C2 (en) | Bipolar transistor with heterojunction | |
| DE3230569A1 (en) | METHOD FOR PRODUCING A VERTICAL CHANNEL TRANSISTOR | |
| DE69019200T2 (en) | Method of manufacturing a semiconductor device with a mesa structure. | |
| DE2501074A1 (en) | TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT | |
| EP1611615A1 (en) | Method for the production of a bipolar semiconductor element, especially a bipolar transistor, and corresponding bipolar semiconductor component | |
| DE19635571A1 (en) | Method for producing a carbon-doped compound semiconductor layer | |
| DE1802849B2 (en) | METHOD OF MAKING A MONOLITHIC CIRCUIT | |
| DE69606579T2 (en) | Manufacturing process for a semiconductor device with a plasma-treated layer | |
| DE2507038C3 (en) | Inverse planar transistor and process for its manufacture | |
| DE3888602T2 (en) | Bipolar transistor with heterojunctions. | |
| DE2517049A1 (en) | BARRIER FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING IT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |