DE3742951C1 - Power supply for I<2>L gates - Google Patents

Power supply for I<2>L gates

Info

Publication number
DE3742951C1
DE3742951C1 DE19873742951 DE3742951A DE3742951C1 DE 3742951 C1 DE3742951 C1 DE 3742951C1 DE 19873742951 DE19873742951 DE 19873742951 DE 3742951 A DE3742951 A DE 3742951A DE 3742951 C1 DE3742951 C1 DE 3742951C1
Authority
DE
Germany
Prior art keywords
group
gates
power supply
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19873742951
Other languages
German (de)
Inventor
Karl-Diether Dipl-Ing Nutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19873742951 priority Critical patent/DE3742951C1/en
Application granted granted Critical
Publication of DE3742951C1 publication Critical patent/DE3742951C1/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

A power supply for I<2>L gates generates two part-currents which are different from one another during the time in which the part-currents are running up to their final value after the operating voltage has been applied, but have not yet reached this final value. The two part-currents are equal if possible when they have reached their final value. The two part-currents flow in two separate supply lines of an I<2>L logic. One supply line is connected to a first group of gates and a second supply line is connected to a second group of gates. At least one gate of the first group is cross-coupled to at least one gate of the second group.

Description

Aus der US-PS 45 31 063 ist eine Strom- bzw. Spannungsversorgung für I2L- Elemente bekannt, die zwei Teilströme erzeugt, welche über zwei getrennte Versorgungsleitungen den I2L-Elemente zugeführt werden. Dabei sind in den einen Versorgungskreis ein Widerstand und in den anderen ein Widerstand sowie eine Diode geschaltet.From US-PS 45 31 063 a current or voltage supply for I 2 L elements is known which generates two partial currents which are supplied to the I 2 L elements via two separate supply lines. A resistor is connected in one supply circuit and a resistor and a diode in the other.

Diese Schaltung erfüllt die Aufgabe, daß ein logischer Zustand, der vor einem Ausfall der Hauptstromversorgung vorgelegen hat, nach Beseitigung des Strom­ ausfalls wiederhergestellt wird. Dazu wird eine Hilfsstromquelle verwendet, die im Fall des Stromausfalls einen Entladungsstrom als Injektorstrom für ein I2L-Element liefert, welches somit als Speicherkreis für den logischen Zustand dient. Die Diode sorgt dafür, daß der Entladungsstrom nicht über den einen Widerstand abfließen kann.This circuit fulfills the task of restoring a logic state that existed before the main power supply failed after the power failure had been eliminated. For this purpose, an auxiliary power source is used which, in the event of a power failure, delivers a discharge current as an injector current for an I 2 L element, which thus serves as a storage circuit for the logic state. The diode ensures that the discharge current cannot flow through one resistor.

Beim Einschalten von logischen Schaltungen ist es vielfach erforderlich, daß die logischen Schaltungen definierte Einschaltzustände aufweisen. Diese Ein­ schaltzustände werden durch Einschaltschaltungen erzwungen, die als "power on-Schaltung" oder "AFI-Schaltung" bezeichnet werden.When switching on logic circuits, it is often necessary that the logic circuits have defined switch-on states. This one Switching states are forced by switch-on circuits, which are called "power on circuit "or" AFI circuit ".

Der Erfindung liegt die Aufgabe zugrunde, eine Stromversorgung für I2L-Gatter anzugeben, die beim Einschalten der Betriebsspannung ohne zusätzlichen Auf­ wand einen definierten Anfangszustand der zu speisenden Logik garantiert. Diese Aufgabe wird bei einer Stromversorgung für I2L-Gatter nach der Erfin­ dung durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.The invention has for its object to provide a power supply for I 2 L gate that guarantees a defined initial state of the logic to be fed when switching on the operating voltage without additional. This object is achieved in a power supply for I 2 L gates according to the inven tion by the characterizing features of claim 1.

Die Erfindung wird im folgenden an Ausführungsbeispielen erläutert.The invention is explained below using exemplary embodiments.

Die Fig. 1 zeigt links oben das Prinzipschaltbild einer Schaltung nach der Er­ findung, die einen definierten Anfangszustand der von der Stromversorgung gespeisten Logik (G 1, G 2, G 3, G 4) garantiert. Die den definierten Anfangszu­ stand garantierende Schaltung besteht gemäß der Fig. 1 aus einem Widerstand R und einer Diode D. In diese Schaltung wird gemäß der Fig. 1 ein Strom i eingespeist, der sich in die Ströme i 1 und i 2 aufteilt. Der Strom i 1 fließt drch den Widerstand R und der Strom i 2 fließt durch die Diode D. Fig. 1 shows on the top left shows the basic circuit diagram of a circuit according to the invention He, which guarantees a defined initial state of the powered from the power supply logic (G 1, G 2, G 3, G 4). The circuit that guaranteed the initial state was as shown in FIG. 1 consists of a resistor R and a diode D. A current i , which is divided into currents i 1 and i 2 , is fed into this circuit according to FIG. 1. The current i 1 flows through the resistor R and the current i 2 flows through the diode D.

Die Ströme i 1 und i 2 sind gemäß der Fig. 2 während des Einschaltvorgangs (bis zum Erreichen des Höchstwertes von Strom und Spannung) sehr unterschiedlich, weil ge­ mäß der Fig. 2 die Widerstandskennlinien des Widerstan­ des R und der Diode D während des Einschaltvorgangs sehr unterschiedlich verlaufen, und zwar ist der Wider­ standsstrom i 1 während des Einschaltvorgangs wesentlich größer als der Diodenstrom i 2. Erst wenn sich gemäß der Fig. 2 die Widerstandskennlinie und die Diodenkenn­ linie schneiden, sind i 1 und i 2 gleich groß und damit beide gleich i/2. Damit beide Ströme (i 1 und i 2) beim Erreichen ihres Höchstwertes gleich groß und damit gleich i/2 sind, muß die Bedingung erfüllt sein, daß die Widerstandskennlinie des Widerstandes R die Dioden­ kennlinie der Diode D beim Höchstwert von i schneidet. Der Höchstwert von i wird nach Beendigung des Einschalt­ vorganges erreicht.The currents i 1 and i 2 are very different according to FIG. 2 during the switch-on process (until the maximum value of current and voltage is reached), because according to FIG. 2 the resistance characteristics of the resistance of the R and the diode D during the switch-on process run very differently, namely the resistance current i 1 during the switch-on process is significantly larger than the diode current i 2 . Only when the resistance characteristic and the diode characteristic intersect in accordance with FIG. 2, are i 1 and i 2 the same size and thus both i / 2. So that both currents (i 1 and i 2 ) are equal when reaching their maximum value and thus equal to i / 2, the condition must be met that the resistance characteristic of the resistor R intersects the diode characteristic of the diode D at the maximum value of i . The maximum value of i is reached after the switch-on process has ended.

Die Ströme i 1 und i 2 werden gemäß der Fig. 1 in unter­ schiedliche Versorgungsleitungen eingespeist, und zwar wird der Strom i 1 in die Versorgungsleitung Φ 1,1 und der Strom i 2 in die Versorgungsleitung Φ 1,2 eingespeist. An die Versorgungsleitung Φ 1,1 wird eine erste Gruppe von I2L-Gattern und an die Versorgungsleitung Φ 1,2 wird eine zweite Gruppe von I2L-Gattern angeschlossen. Im Ausführungsbeispiel der Fig. 1 bestehen die beiden Gattergruppen (G 1, G 2, G 3, G 4) aus Darstellungsgrün­ den nur aus je zwei Gattern, während in der Praxis an jede Versorgungsleitung eine Vielzahl von Gattern an­ geschlossen ist.The currents i 1 and i 2 are fed in according to FIG. 1 into different supply lines, namely the current i 1 is fed into the supply line Φ 1.1 and the current i 2 is fed into the supply line Φ 1.2 . A first group of I 2 L gates is connected to the supply line Φ 1.1 and a second group of I 2 L gates is connected to the supply line Φ 1.2 . In the embodiment of FIG. 1, the two groups of gates (G 1 , G 2 , G 3 , G 4 ) consist of the representations of only two gates each, while in practice a large number of gates is connected to each supply line.

Bei den an die Versorgungsleitungen (Φ 1,1, Φ 1,2) ange­ schlossenen Gattern ist die Bedingung erfüllt, daß je ein Gatter der ersten Gruppe mit je einem Gatter der zweiten Gruppe gekoppelt ist. So ist bei der Anordnung der Fig. 1 das Gatter G 1 der ersten Gruppe mit dem Gatter G 2 der zweiten Gruppe gekoppelt, und weiterhin ist das Gatter G 3 der ersten Gruppe mit dem Gatter G 4 der zweiten Gruppe gekoppelt. Beim Ausführungsbeispiel der Fig. 1 sind die Gatter der ersten Gruppe gegenüber den Gattern der zweiten Gruppe dominant, weil die Gatter der ersten Gruppe in der Einschaltphase den größeren Strom i 1 erhalten, der durch den Widerstand R fließt.In the gates connected to the supply lines (Φ 1.1 , Φ 1.2 ), the condition is fulfilled that one gate of the first group is coupled to one gate of the second group. Thus, in the configuration 1, the gate G is FIG. 1 of the first group to the gate G coupled 2 of the second group, and further, the gate G 3 of the first group to the gate G 4 is coupled to the second group. In the exemplary embodiment in FIG. 1, the gates of the first group are dominant over the gates of the second group, because the gates of the first group receive the larger current i 1 flowing through the resistor R in the switch-on phase.

Die Fig. 3 zeigt ein Ausführungsbeispiel der Erfindung, welches sich vom Ausführungsbeispiel der Fig. 2 im we­ sentlichen dadurch unterscheidet, daß die Schaltung der Fig. 3 die Stromquelle enthält, die den Strom i der Fig. 1 erzeugt, der in die Ströme i 1 und i 2 aufgeteilt wird. Bei der Stromversorgungsschaltung der Fig. 3 ist anstelle der Diode D der Fig. 1 der Transistor T 3 vor­ gesehen, während der Widerstand R 3 der Fig. 3 dem Wi­ derstand R der Fig. 1 entspricht. Fig. 3 shows an embodiment of the invention, which differs from the embodiment of FIG. 2 in the essential that the circuit of FIG. 3 contains the current source that generates the current i of FIG. 1, which in the currents i 1 and i 2 is divided. In the power supply circuit of FIG. 3, the transistor T 3 is seen instead of the diode D of FIG. 1, while the resistor R 3 of FIG. 3 corresponds to the resistance R of FIG. 1.

Bei der Schaltung der Fig. 3 befindet sich über dem Widerstand R 3 und dem Transistor T 3 die aus den Tran­ sistoren T 1 und T 2 sowie den Widerständen R 1 und R 2 be­ stehende Stromquelle, die den Strom i liefert, der in die Ströme i 1 und i 2 aufgeteilt wird. Der Strom i 1 fließt durch den Widerstand R 3 und der Strom i 2 fließt durch den Transistor T 3. Der Strom i 1 versorgt wieder wie bei der Schaltung der Fig. 1 die Versorgungsleitung Φ 1,1 und der Strom i 2 versorgt die Versorgungsleitung Φ 1,2. Die Versorgungsleitungen werden auch als Injek­ torleitungen bezeichnet.In the circuit of Fig. 3 is located across the resistor R 3 and the transistor T 3 from the Tran sistoren T 1 and T 2 and the resistors R 1 and R 2 be standing power source that supplies the current i, which in the Currents i 1 and i 2 is divided. The current i 1 flows through the resistor R 3 and the current i 2 flows through the transistor T 3 . The current i 1 again supplies the supply line Φ 1.1 as in the circuit of FIG. 1 and the current i 2 supplies the supply line Φ 1.2 . The supply lines are also referred to as injector gate lines.

Die Schaltung der Fig. 3 funktioniert wie folgt. Sobald die Betriebsspannung +U s gegenüber dem Bezugs­ potential Φ o den Wert von zwei Flußspannungen (Φ 1,1 + U BE 1) übersteigt, beginnt der Strom in die Injektorver­ sorgungsleitung Φ 1,1 zu fließen, und zwar auf dem Weg Transistor T 1, Widerstand R 2 und Widerstand R 3. Da der Strom in die Versorgungsleitung Φ 1,1 bis etwa U s = 2 V so klein ist, daß er am Widerstand R 3 einen Spannungs­ abfall bewirkt, der kleiner als die Schleusenspannung des Transistors T 3 ist, bleibt der Transistor T 3 zunächst gesperrt, so daß nur die Versorgungsleitung Φ 1,1 be­ stromt wird. Für U S = 2 bis 2,9 V steigt der Strom durch den Transistor T 3 langsam auf den Endwert U BET 2/R 2 - U BET 3/R 3 an. Für größere U s -Werte hält der Transistor T 2 diesen Strom weitgehend konstant.The circuit of Fig. 3 works as follows. As soon as the operating voltage + U s compared to the reference potential Φ o exceeds the value of two forward voltages (Φ 1.1 + U BE 1 ), the current begins to flow into the injector supply line Φ 1.1 , on the way transistor T 1 , resistor R 2 and resistor R 3 . Since the current in the supply line Φ 1.1 to about U s = 2 V is so small that it causes a voltage drop across the resistor R 3 , which is less than the lock voltage of the transistor T 3 , the transistor T 3 initially remains blocked , so that only the supply line Φ 1.1 be streamed. For U S = 2 to 2.9 V, the current through transistor T 3 slowly increases to the final value U BET 2 / R 2 - U BET 3 / R 3 . For larger U s values, the transistor T 2 keeps this current largely constant.

Bei der Stromquelle der Fig. 3 ist die Basis des Tran­ sistors T 1 mit dem Kollektor des Transistors T 2 und der Emitter des Transistors T 1 mit der Basis des Transi­ stors T 2 verbunden. Der Widerstand R 1 liegt zwischen dem Kollektor und der Basis des Transistors T 1. Der Widerstand R 2 liegt zwischen der Basis und dem Emitter des Transistors T 2. Die Basis des Transistors T 3 ist über den Widerstand R 3 mit dem Emitter des Transistors T 3 verbunden. Der Strom i 2 für die Versorgungsleitung Φ 1,2 wird von einem Kollektor (K 2) des Mehrkollektor- Transistors T 3 geliefert, während der Strom i 1, der in der Anlaufphase größer als der Strom i 2 ist, über den Widerstand R 3 fließt. Bei der Schaltung der Fig. 3 ist der eine Kollektor (K 1) des Mehrkollektor-Transistors T 3 mit der Versorgungsleitung Φ 1,1 verbunden, mit der auch der Widerstand R 3 verbunden ist.In the current source of FIG. 3, the base of the transistor T 1 is connected to the collector of the transistor T 2 and the emitter of the transistor T 1 to the base of the transistor T 2 . The resistor R 1 lies between the collector and the base of the transistor T 1 . The resistor R 2 lies between the base and the emitter of the transistor T 2 . The base of transistor T 3 is connected via resistor R 3 to the emitter of transistor T 3 . The current i 2 for the supply line Φ 1,2 is supplied by a collector (K 2 ) of the multi-collector transistor T 3 , while the current i 1 , which is greater than the current i 2 in the starting phase, via the resistor R 3 flows. In the circuit of FIG. 3, one collector (K 1 ) of the multi-collector transistor T 3 is connected to the supply line Φ 1.1 , to which the resistor R 3 is also connected.

Die Verwendung eines Transistors (T 3) mit der Beschal­ tung nach Fig. 3 anstelle einer Diode (Fig. 1) hat den Vorteil, daß der Temperatureinfluß auf die Stromend­ werte i 1 und i 2 durch entsprechende Wahl des Kollektor­ verhältnisses verringert werden kann.The use of a transistor (T 3) with the Beschal processing of FIG. 3 in place of a diode (Fig. 1) has the advantage that the temperature influence on the stromend values can be i 1 and i 2 is reduced by appropriate choice of the collector ratio.

Die Fig. 4 zeigt zwei miteinander kreuzgekoppelte I2L- Gatter G 1 und G 2, die symbolisch von den beiden Strom­ quellen i 1 bzw. i 2 gespeist werden. Da während des Ein­ schaltvorgangs der Strom i 1 größer als der Strom i 2 ist und der Strom i 1 die Basis des Transistors des Gatters G 1 ansteuert, wird der Transistor des Gatters G 1 durch­ geschaltet. Über die durchgeschaltete Kollektor-Emitter­ strecke des Transistors des Gatters G 2 kann der Strom i 2 abfließen, so daß der Strom i 2 nicht zur Basis des Transistors des Gatters G 2 gelangen und deshalb auch diesen Transistor nicht durchschalten kann. Aus den ge­ nannten Gründen bleibt das Gatter G 1 beim Einschalten bezüglich des Gatters G 2 dominant, da alle an Φ 1,1 be­ triebenen I2L-Gatter früher Arbeitsstrom als die an Φ 1,2 betriebenen I2L-Gatter erhalten. Bei Kreuzkopplung von jeweils einem dieser unterschiedlich bestromten Gatter ist eine eindeutige Vorzugslage der "Speicher­ zelle" gewährleistet, ohne daß im folgenden (nach der Anlaufphase) eine Beeinflussung der Schaltung durch die nach der Erfindung getrennte Injektor-Versorgung zu befürchten wäre. Fig. 4 shows two cross-coupled I 2 L gates G 1 and G 2 , which are symbolically fed by the two current sources i 1 and i 2 . Since i is 1 during a switching operation of the current larger than the current i 2 and current i 1, the base of the transistor controls the gate G 1, the transistor of the gate G is connected by first The current i 2 can flow off via the through-collector-emitter path of the transistor of the gate G 2 , so that the current i 2 does not reach the base of the transistor of the gate G 2 and therefore cannot switch this transistor on either. From the ge called grounds the gate G 1 remains at power with respect to the dominant gate G 2, since all be of Φ 1.1 exaggerated I 2 L gate earlier working stream obtained as the 1.2 operated at Φ I 2 L gate. When each of these gates with different currents is cross-coupled, a clear preferred position of the “memory cell” is ensured without the risk of influencing the circuit by the separate injector supply according to the invention in the following (after the start-up phase).

Die Fig. 5 zeigt die geometrische Anordnung einer sol­ chen I2L-Logik-Anordnung mit zwei getrennten Versor­ gungsleitungen Φ 1,1 und Φ 1,2, wobei z. B. wieder G 1 seinen Arbeitsstrom über den an Φ 1,1 angeschlossenen Injektor erhält und G 2 über einen an Φ 1,2 angeschlos­ senen Injektor bestromt wird. Fig. 5 shows the geometric arrangement of a sol chen I 2 L logic arrangement with two separate supply lines Φ 1.1 and Φ 1.2 , z. B. G 1 receives its working current again via the injector connected to Φ 1.1 and G 2 is energized via an injector connected to Φ 1.2 .

Claims (5)

1. Stromversorgung für I2L-Gatter, dadurch gekennzeichnet, daß sie zwei Teilströme erzeugt, die während derjenigen Zeit, in der die Teilströme nach Anlegen der Betriebsspannung auf ihren Endwert hochlaufen, diesen aber noch nicht erreicht haben, voneinander verschieden sind, daß die zwei Teilströme in zwei getrennte Versorgungsleitungen einer I2L-Logik fließen, daß an die eine Versorgungsleitung eine erste Gruppe von Gattern angeschlossen ist und daß an die zweite Versorgungsleitung eine zweite Gruppe von Gattern ange­ schlossen ist und daß mindestens ein Gatter der ersten Gruppe mit mindestens einem Gatter der zweiten Gruppe kreuzgekoppelt ist. 1. Power supply for I 2 L gate, characterized in that it generates two sub-currents, which are different from each other during that time in which the sub-currents run up to their final value after application of the operating voltage, but have not yet reached this two substreams flow in two separate supply lines of an I 2 L logic that a supply line is connected to a first group of gates and that a second group of gates is connected to the second supply line and that at least one gate of the first group has at least one a gate of the second group is cross-coupled. 2. Stromversorgung nach Anspruch 1, dadurch gekennzeich­ net, daß der eine Teilstrom früher fließt als der an­ dere Teilstrom.2. Power supply according to claim 1, characterized net that the one partial flow flows earlier than that their partial flow. 3. Stromversorgung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der Schaltungsteil, der die beiden Teilströme erzeugt, zwei Bauelemente mit unterschied­ lichen Widerstandskennlinien aufweist und daß die bei­ den Teilströme durch Aufteilen eines Stromes in zwei Teilströme erzeugt werden, von denen der eine das eine und der andere das andere der beiden Bauelemente mit unterschiedlicher Widerstandskennlinie durchfließt. 3. Power supply according to claim 1 or 2, characterized ge indicates that the circuit part that the two Generated partial streams, two components with difference Lichen resistance characteristics and that at the partial streams by dividing one stream into two Partial streams are generated, one of which is the one and the other with the other of the two components flows through different resistance characteristics.   4. Stromversorgung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das eine Bauelement ein ohmscher Widerstand und das andere Bauelement eine Diode oder ein Bauelement mit Diodencharakteristik ist.4. Power supply according to one of claims 1 to 3, characterized in that the one component ohmic resistance and the other component one Is a diode or a component with a diode characteristic. 5. Stromversorgung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das eine Bauelement ein ohmscher Widerstand und das andere Bauelement ein Mehr­ kollektortransistor ist.5. Power supply according to one of claims 1 to 3, characterized in that the one component ohmic resistance and the other component a more is collector transistor.
DE19873742951 1987-12-18 1987-12-18 Power supply for I<2>L gates Expired DE3742951C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873742951 DE3742951C1 (en) 1987-12-18 1987-12-18 Power supply for I<2>L gates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873742951 DE3742951C1 (en) 1987-12-18 1987-12-18 Power supply for I<2>L gates

Publications (1)

Publication Number Publication Date
DE3742951C1 true DE3742951C1 (en) 1989-02-09

Family

ID=6342916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873742951 Expired DE3742951C1 (en) 1987-12-18 1987-12-18 Power supply for I<2>L gates

Country Status (1)

Country Link
DE (1) DE3742951C1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531065A (en) * 1981-07-29 1985-07-23 Toko, Inc. Current injection type logical operation circuit arrangement including a I2 L circuit device comprising I2 L elements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531065A (en) * 1981-07-29 1985-07-23 Toko, Inc. Current injection type logical operation circuit arrangement including a I2 L circuit device comprising I2 L elements

Similar Documents

Publication Publication Date Title
DE19525237A1 (en) A level shifter circuit
DE10344572A1 (en) Gate control device for reducing surge voltage and switching loss
DE69206335T2 (en) Current mirror operated at low voltage.
DE68924107T2 (en) Control circuit for the limiting voltage of an inductive load driven by a power device in the voltage-side driver configuration.
DE4131075C2 (en)
DE3842288A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING A CONSTANT REFERENCE VOLTAGE
DE2416534A1 (en) COMPLEMENTARY-SYMMETRIC AMPLIFIER CIRCUIT
DE4430049C1 (en) Circuit arrangement for undervoltage detection
DE2506196C2 (en) DC switching device to increase the peak current
DE2043010A1 (en) Drop-out delayed capacitor-switched, electromagnetically operated switching device
DE3742951C1 (en) Power supply for I&lt;2&gt;L gates
DE4020187C2 (en)
DE3318957A1 (en) MONOLITHICALLY INTEGRATED, BISTABLE MULTIVIBRATOR CIRCUIT WITH AN OUTPUT ADJUSTABLE
DE2930216C2 (en)
DE102018122269A1 (en) Relay module
DE3932083C1 (en) Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage
DE3801530C2 (en)
DE10349282A1 (en) Cross-polarity and overvoltage protection for d.c. circuit arrangement, e.g. for 5 volt sensors, has control arrangement that switches on switch in normal operation to connect first and second connectors of switch together
EP0203419A1 (en) Primary switching power supply
DE2929515B1 (en) Circuit arrangement for uninterrupted voltage switching
DE3733889C2 (en)
DE4030123A1 (en) ARRANGEMENT FOR OPERATING CONSUMERS ON A REDUNDANT POWER SUPPLY
DE1193095B (en) Electronic chain switch to prevent the triggering of several switching processes erroneously selected simultaneously on a keyboard
DE1294495B (en) Electric generator assembly
DE3842249A1 (en) SEMICONDUCTOR DEVICE DESIGNED IN GALLIUM ARSENIDE TECHNOLOGY

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE