DE3739417A1 - TRANSISTOR WITH INSULATED GATE AND INTEGRAL VERTICAL DIODE AND METHOD FOR THE PRODUCTION THEREOF - Google Patents
TRANSISTOR WITH INSULATED GATE AND INTEGRAL VERTICAL DIODE AND METHOD FOR THE PRODUCTION THEREOFInfo
- Publication number
- DE3739417A1 DE3739417A1 DE19873739417 DE3739417A DE3739417A1 DE 3739417 A1 DE3739417 A1 DE 3739417A1 DE 19873739417 DE19873739417 DE 19873739417 DE 3739417 A DE3739417 A DE 3739417A DE 3739417 A1 DE3739417 A1 DE 3739417A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- region
- layer
- conductivity type
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 7
- 238000005513 bias potential Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 abstract description 8
- 239000000969 carrier Substances 0.000 description 16
- 108091006146 Channels Proteins 0.000 description 12
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 210000003127 knee Anatomy 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 101100328086 Caenorhabditis elegans cla-1 gene Proteins 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
Es ist vorgeschlagen worden, einen Lateral-Transistor mit iso liertem Gate und verbesserter Leitfähigkeit durch Hinzufügen einer gespaltenen bzw. duale Leitfähigkeit aufweisenden Anode zu schaffen, um einen Lateraldioden-Strompfad zwischen Kathode und Anode einzurichten. Die Fig. 1 und 2 der Zeichnung zei gen Ausführungsformen dieser Elemente. Bisherige Versuche, einen solchen Lateraldioden-Strom zu erhalten, sind insofern nicht erfolgreich gewesen, als dieser Lateralstromfluß nur auf Kosten der Leistungsfähigkeit des Elementes möglich war.It has been proposed to provide an insulated gate lateral transistor with improved conductivity by adding a split or dual conductivity anode to establish a lateral diode current path between the cathode and anode. Figs. 1 and 2 of the drawing zei gen embodiments of these elements. Previous attempts to obtain such a lateral diode current have been unsuccessful insofar as this lateral current flow was only possible at the expense of the performance of the element.
Fig. 1 ist ein Beispiel eines solchen vorgeschlagenen Transis tors mit isoliertem Gate und Dualanode, wobei die übliche Anode ersetzt wurde durch eine solche mit Emitterbereichen abwechseln den Leitfähigkeitstyps, die als Bereiche mit P- und N-Leitfähig keit dargestellt sind. Es ist vorgeschlagen worden, daß ein La teraldioden-Strom vom P⁺-Basisbereich zum N⁺-Anodenbereich ein gerichtet werden kann. Eine Metallschicht ist über den N⁺- und P⁺-Emitterbereichen angeordnet und mit beiden in ohmschen Kon takt, um als Anodenelektrode zu wirken und auch die Emitterbe reiche kurzzuschließen, um eine Diodenwirkung dazwischen zu ver hindern. Diese besondere Struktur hat sich jedoch als unwirksam erwiesen, die vorgeschlagene Lateraldioden-Wirkung zu ergeben, ohne den Betrieb des Transistors mit isoliertem Gate zu beein trächtigen. Im besonderen wirkt der N⁺-Teil der Anode als Kol lektor und sammelt eine ausreichende Menge des Lateral-Elektro nenstromes, um die Wirksamkeit des P⁺-Teiles der Anode kurzzu schließen und so die Injektion von Minoritätsträgern von der P⁺-Anode in die N-Driftschicht während des Betriebes des Ele mentes im Durchlaßzustand zu unterdrücken. Folglich kann dieses früher vorgeschlagene Element nicht die Leitung bei geringem Widerstand in Sperrichtung ergeben, ohne die verbesserte Leit fähigkeit eines Lateral-Transistors mit isoliertem Gate zu be einträchtigen, die der durch das Injizieren von Minoritätsträ gern erzielten bipolaren Leitung zuzuschreiben ist. Die früher vorgeschlagene Struktur beeinträchtigt die Driftschicht-Leit fähigkeitsmodulation, die für die Leistungsfähigkeit eines La teral-Transistors mit isoliertem Gate wesentlich ist. Fig. 1 is an example of such a proposed transistor gate with insulated gate and dual anode, the usual anode has been replaced by one with alternating emitter regions of the conductivity type, which are shown as regions with P and N conductivity. It has been proposed that a teral diode current can be directed from the P⁺ base region to the N⁺ anode region. A metal layer is arranged over the N⁺ and P⁺ emitter regions and in contact with both in ohmic contact to act as an anode electrode and also short-circuit the emitter regions to prevent a diode effect between them. However, this particular structure has proven ineffective to give the proposed lateral diode effect without affecting the operation of the insulated gate transistor. In particular, the N⁺ part of the anode acts as a collector and collects a sufficient amount of the lateral electric current to short-circuit the effectiveness of the P⁺ part of the anode and thus the injection of minority carriers from the P⁺ anode into the Suppress N drift layer during operation of the element in the on state. Consequently, this previously proposed element cannot reverse conductance at low resistance without compromising the improved conductivity of an insulated gate lateral transistor attributable to bipolar conduction achieved by injecting minority carriers. The previously proposed structure affects drift layer conductivity modulation, which is essential for the performance of an insulated gate teral transistor.
Eine andere Ausführung wurde in dem Artikel "Analysis of the Lateral Insulated Gate Transistor" von M.R. Simpson, P.A. Gough, F.I. Hshieh und V. Rumennik, veröffentlicht in "The Technical Digest of the International Electron Device Meeting", 1985, Seiten 740-743, beschrieben. Eine Abbildung der ersten Figur dieses Artikels ist als Fig. 2 der vorliegenden Zeichnung dar gestellt. Im einzelnen schlägt dieser Artikel vor, ein Substrat mit einer Dicke von etwa 300 µm und einen elektrischen Anschluß zum Erden zu schaffen. Eine dünne Driftschicht wird auf dem Substrat angeordnet. Ein großer und stark dotierter tiefer P⁺- Bereich benachbart einem kleineren und flacheren stark dotier ten N⁺-Bereich wird innerhalb der Driftschicht vorgesehen. Die ser Artikel offenbart, daß die Strom-Spannungs-Charakteristik des vorgeschlagenen Elementes ein ausgeprägtes Knie in Durchlaß richtung bei etwa 1,2 Volt hat. Nachdem die Spannung über 1,2 Volt hinaus gesteigert worden ist, nimmt der Strom graduell zu. Die Betriebseigenschaften dieses vorgeschlagenen Elementes stehen somit in deutlichem Gegensatz zu den Betriebseigenschaf ten eines üblichen Lateral-Transistors mit isoliertem Gate, bei dem das Knie in Durchlaßrichtung bei etwa 0,7 Volt liegt, wo raufhin der Strom rasch zunimmt. Die höhere Kniespannung in Durchlaßrichtung des Elementes nach Simpson et al. wird durch einen Elektronenstrom verursacht, der den Anodenübergang zwi schen dem P⁺-Bereich und der N-Driftschicht umgeht. Der Elek tronenstrom verläuft unter dem P⁺-Anodenbereich zum N⁺-Anoden bereich. Bei diesem bekannten Element ist die Vorderkante des P⁺-Bereiches in enger Nachbarschaft zum N⁺-Bereich angeordnet. Der Einschnürungswiderstand R p im Driftbereich unter der Anode ist gering und folglich muß ein großer Elektronenstrom fließen, bevor der Übergang in Durchlaßrichtung vorgespannt wird. Simpson et al. haben berichtet, daß, wenn der seitliche Spannungsab fall zwischen Kathode und Anode 1,2 Volt übersteigt, der PN- Übergang zwischen der P⁺-Anode und der N-Driftschicht ausrei chend in Durchlaßrichtung vorgespannt wird, um Minoritätsträ ger in die Driftschicht zu injizieren, um die bipolare Leitung im Lateral-Transistor mit isoliertem Gate zu erhalten. Bevor dieses Element jedoch den Spannungsabfall von 1,2 Volt erreicht, injiziert der PN-Übergang zwischen der P⁺-Anode und der Drift schicht nicht genug Minoritätsträger, um die Leitfähigkeit der Driftschicht zu modulieren. Daher ist dieses bekannte Element Strom-kontrolliert, da es einen starken Stromfluß erfordert, bevor die Minoritätsträger-Injektion stattfindet.Another implementation was found in the article "Analysis of the Lateral Insulated Gate Transistor" by MR Simpson, PA Gough, FI Hshieh and V. Rumennik, published in "The Technical Digest of the International Electron Device Meeting", 1985, pages 740-743 , described. An illustration of the first figure of this article is shown as Fig. 2 of the present drawing. In particular, this article proposes to create a substrate with a thickness of about 300 microns and an electrical connection to ground. A thin drift layer is placed on the substrate. A large and heavily doped deep P⁺ region adjacent to a smaller and shallower heavily doped N⁺ region is provided within the drift layer. This article discloses that the current-voltage characteristic of the proposed element has a pronounced knee in the forward direction at about 1.2 volts. After the voltage has risen above 1.2 volts, the current gradually increases. The operating properties of this proposed element are thus in marked contrast to the operating properties of a conventional lateral transistor with an insulated gate, in which the knee is approximately 0.7 volts in the forward direction, whereupon the current increases rapidly. The higher knee tension in the forward direction of the element according to Simpson et al. is caused by an electron current that bypasses the anode transition between the P⁺ region and the N drift layer. The electron current runs under the P⁺ anode area to the N⁺ anode area. In this known element, the front edge of the P⁺ area is arranged in close proximity to the N⁺ area. The necking resistance R p in the drift region under the anode is low and consequently a large electron current must flow before the transition is biased in the forward direction. Simpson et al. have reported that when the lateral voltage drop between the cathode and anode exceeds 1.2 volts, the PN junction between the P⁺ anode and the N-drift layer is biased sufficiently forward to inject minority carriers into the drift layer to maintain the bipolar lead in the insulated gate lateral transistor. However, before this element reaches the voltage drop of 1.2 volts, the PN junction between the P⁺ anode and the drift layer does not inject enough minority carriers to modulate the conductivity of the drift layer. Therefore, this known element is current controlled because it requires a strong current flow before the minority carrier injection takes place.
Es gibt folglich einen Bedarf, eine Lateral-Transistorstruktur mit isoliertem Gate zu schaffen, die eine integral darin be findliche, in Sperrichtung leitende Diode enthält, ohne die Leitung des Lateral-Transistors mit isoliertem Gate in Durch laßrichtung zu beeinträchtigen.There is therefore a need for a lateral transistor structure with an insulated gate to be integrated integrally therein contains sensitive, reverse conducting diode, without the Conduction of the lateral transistor with insulated gate in through direction to adversely affect.
Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, ein neues und verbessertes Lateral-Halbleiterelement mit isoliertem Gate zu schaffen, das integral eine Vertikaldiode enthält und die Fähigkeit hat, in Sperrichtung zu leiten. Weiterhin soll dieses Halbleiterelement als Betriebscharakteristik eine Schwel le von etwa 0,7 Volt im Durchlaßzustand aufweisen, wobei die Stromstärke oberhalb dieser Schwelle rasch zunimmt.It is therefore a primary object of the present invention new and improved lateral semiconductor element with insulated To create gate that integrally includes a vertical diode and has the ability to lead in the reverse direction. Furthermore should this semiconductor element as an operating characteristic a smolder le of about 0.7 volts in the on state, the Current strength increases rapidly above this threshold.
Eine weitere Aufgabe ist die Schaffung eines verbesserten Halb leiterelementes mit einer vertikal orientierten, normalerweise in Sperrichtung vorgespannten Diode zwischen Anoden, und Sub strat-Kathodenbereichen, um die Stromleitung in Sperrichtung durch das Element zu gestatten, wenn an dieses Element ein in Sperrichtung vorspannendes Potential angelegt wird. Weiter sol len die Dotierungskonzentration und -tiefe der verschiedenen Be reiche in einem Lateral-Halbleiterelement mit isoliertem Gate kontrolliert werden, um den Widerstand des seitlichen Strompfa des und die Schwelle im Durchlaßzustand des Elementes möglichst gering zu halten.Another task is to create an improved half ladder element with a vertically oriented, normally reverse-biased diode between anodes and sub strat cathode areas to reverse the power line through the element if an in Reverse biasing potential is applied. Further sol len the doping concentration and depth of the different Be range in a lateral semiconductor element with an insulated gate be controlled to the resistance of the side current the and the threshold in the on state of the element as possible to keep low.
Diese und andere Aufgaben werden bei einem Lateral-Halbleiter element mit isoliertem Gate, wie einem Transistor mit isolier tem Gate, gelöst, das ein Substrat eines Leitfähigkeitstyps und eine Driftschicht entgegengesetzten Leitfähigkeitstyps auf dem Substrat umfaßt. Ein Teil des Substrates benachbart einer ersten Oberfläche des Elementes kann stark dotiert sein, um den ohm schen Kontakt mit der Kathodenelektrode des Substrates zu er leichtern, während ein zweiter Teil des Substrates, der von der ersten Ober fläche aus weiter innen liegt, wenig dotiert sein kann. Die Driftschicht kann epitaxial auf das Substrat aufgewachsen und sie kann leicht dotiert sein. Der Anodenteil des Elementes umfaßt einen ersten und einen zweiten Bereich. Der erste Bereich hat einen Leitfähigkeitstyp und ist innerhalb der Driftschicht angeordnet. Der zweite Bereich hat den entge gengesetzten Leitfähigkeitstyp und ist ebenfalls innerhalb der Driftschicht angeordnet. Der erste Bereich umfaßt zwei Zonen. Die erste Zone ist eine zentrale Zone, die den zweiten Bereich umgibt und vorzugsweise am Anschlußstreifen angeordnet ist. Die zweite Zone des ersten Bereiches ist ein fingerartiges An hängsel, das sich von der ersten oder zentralen Zone aus nach außen und weg vom zweiten Bereich erstreckt. Vorzugsweise weist der erste Bereich eine seitliche Länge L auf, die ausreicht, einen Spannungsabfall von mehr als 0,7 Volt zu schaffen, wenn innerhalb des Driftbereiches entlang der Länge der fingerarti gen zweiten Zone Elektronen fließen. Ein Spannungsabfall von mehr als 0,7 Volt verursacht die Minoritätsträger-Injektion des Transistors mit isoliertem Gate durch den ersten Bereich. Vor zugsweise bilden der erste und der zweite Bereich und die Drift schicht vorteilhafterweise einen Teil einer zweiten Oberfläche des Elementes, und eine Anodenelektrode steht vorteilhafterweise sowohl mit dem ersten als auch dem zweiten Bereich in ohmschem Kontakt. Eine Anodenelektrode kann auf der zweiten Oberfläche und in ohmschem Kontakt mit dem ersten und zweiten Bereich ange ordnet werden. Der erste und zweite Bereich kann innerhalb eines Pufferbereiches entgegengesetzten Leitfähigkeitstyps angeordnet sein, wobei der Pufferbereich selbst innerhalb der Driftschicht des Elementes angeordnet ist.These and other objects are achieved in a lateral semiconductor element with an insulated gate, such as a transistor with an insulated gate, which comprises a substrate of one conductivity type and a drift layer of opposite conductivity type on the substrate. A part of the substrate adjacent to a first surface of the element can be heavily doped in order to facilitate ohmic contact with the cathode electrode of the substrate, while a second part of the substrate, which lies further inward from the first surface, is lightly doped can. The drift layer can grow epitaxially on the substrate and can be lightly doped. The anode portion of the element includes first and second areas. The first area has a conductivity type and is located within the drift layer. The second area has the opposite conductivity type and is also arranged within the drift layer. The first area consists of two zones. The first zone is a central zone which surrounds the second area and is preferably arranged on the connecting strip. The second zone of the first area is a finger-like appendage that extends outward from the first or central zone and away from the second area. Preferably, the first region has a lateral length L which is sufficient to create a voltage drop of more than 0.7 volts if electrons flow within the drift region along the length of the finger-like second zone. A voltage drop greater than 0.7 volts causes minority carrier injection of the insulated gate transistor through the first region. Preferably, the first and second regions and the drift layer advantageously form part of a second surface of the element, and an anode electrode is advantageously in ohmic contact with both the first and second regions. An anode electrode can be arranged on the second surface and in ohmic contact with the first and second regions. The first and second regions can be arranged within a buffer region of opposite conductivity type, the buffer region itself being arranged within the drift layer of the element.
Das Element schließt auch zwei Kathodenbereiche ein. Der erste Kathodenbereich ist mit einer Vertikaldiode assoziiert und umfaßt einen Teil des Substrates mit dem einen Leitfähigkeitstyps, wäh rend der zweite Kathodenbereich dritte und vierte Bereiche um faßt. Der dritte Bereich hat den einen Leitfähigkeitstyp und ist innerhalb der ersten Schicht angeordnet und bildet mit die ser einen PN-Übergang. Ein vierter Bereich entgegengesetzten Leitfähigkeitstyps ist innerhalb des dritten Bereiches angeord net. Bei einer bevorzugten Ausführungsform umfaßt der dritte Bereich einen tiefen, stark dotierten zentralen Teil, der von einem flachen, wenig dotierten Anhängsel umgeben ist. Eine zwei te Kathodenelektrode stellt ohmschen Kontakt mit dem dritten und vierten Bereich her, und eine isolierte Gate-Struktur ist über dem dritten Bereich und vorteilhafterweise auch über einen Teil des vierten Bereiches und der Driftschicht angeordnet, so daß bei Anlegen einer geeigneten Vorspannung an das Gate ein Kanal durch den dritten Bereich gebildet wird, der es gestattet, daß Träger des entgegengesetzten Leitfähigkeitstyps vom vierten Bereich durch den Kanal des dritten Bereiches in die Driftschicht und somit zur Anodenelektrode fließen. Als Ergebnis dieses La dungsträgerstromflusses entgegengesetzten Leitfähigkeitstyps tritt in der Driftschicht ein Spannungsabfall auf und es bildet sich ein Potential zwischen dem ersten Bereich und der Drift schicht, so daß der PN-Übergang zwischen dem ersten Bereich und der Driftschicht in Durchlaßrichtung vorgespannt wird und den ersten Bereich Ladungsträger des ersten Leitfähigkeitstyps in die Driftschicht injizieren läßt, um die bipolare Leitung zu erleichtern, wobei ein Ladungsträgerstrom eines Leitfähig keitstyps vom ersten Bereich durch die Driftschicht zum dritten Bereich und somit zur zweiten Kathodenelektrode fließt.The element also includes two cathode areas. The first The cathode region is associated with and encompasses a vertical diode part of the substrate with the one conductivity type, wuh The second and third areas around the second cathode area sums up. The third area has one conductivity type and is arranged within the first layer and forms with the a PN transition. A fourth area opposite Conductivity type is arranged within the third area net. In a preferred embodiment, the third comprises Area has a deep, heavily doped central part, which of is surrounded by a flat, little spiked appendage. A two te cathode electrode makes ohmic contact with the third and fourth region, and is an insulated gate structure over the third area and advantageously also over one Part of the fourth area and the drift layer arranged, see above that when a suitable bias is applied to the gate Channel is formed by the third area, which allows that carriers of the opposite conductivity type from the fourth Area through the channel of the third area into the drift layer and thus flow to the anode electrode. As a result of this La Carrier current flow of opposite conductivity type a voltage drop occurs in the drift layer and it forms a potential between the first area and the drift layer so that the PN junction between the first area and the drift layer is biased in the forward direction and the first area of charge carriers of the first conductivity type can be injected into the drift layer to the bipolar lead to facilitate, a charge carrier current of a conductive of the first area through the drift layer to the third Area and thus flows to the second cathode electrode.
In einer bevorzugten Ausführungsform stellt die erste Kathoden elektrode ohmschen Kontakt mit dem Teil des Substrates her, der die erste Oberfläche des Elementes bildet, und es ist eine Einrichtung vorhanden, um die erste Kathodenelektrode mit der zweiten Kathodenelektrode, die auf der zweiten Oberfläche des Elementes angeordnet ist, zu kuppeln. Diese Kupplungseinrich tung kann eine elektrische Verbindung durch das Substrat des Elementes hindurch und/oder einen Stromkreispfad außerhalb des Substrates umfassen, um so die erste und zweite Kathodenelektro de miteinander zu verbinden und einen Vertikaldioden-Strompfad zwischen dem Substrat und dem zweiten Bereich des Elementes einzurichten. Aufgrund eines Vorspannungspotentials in Sperr richtung zwischen der Anode und der ersten und zweiten Kathoden elektrode des Elementes wird die Vertikaldiode in Vorwärtsrich tung vorgespannt und es fließt ein starker Strom zwischen der ersten Kathoden- und der Anodenelektrode durch die Substrat schicht, Driftschicht und den zweiten Bereich.In a preferred embodiment, the first cathode electrode ohmic contact with the part of the substrate, which forms the first surface of the element and it is one Device present to connect the first cathode electrode to the second cathode electrode, which on the second surface of the Element is arranged to couple. This clutch device device can be an electrical connection through the substrate of the Element through and / or a circuit path outside of Substrates, so as to include the first and second cathode electrodes de to connect with each other and a vertical diode current path between the substrate and the second region of the element to set up. Due to a bias potential in barrier direction between the anode and the first and second cathodes The electrode of the element becomes the vertical diode in the forward direction biased and a strong current flows between the first cathode and anode electrodes through the substrate layer, drift layer and the second area.
Die vorliegende Erfindung schafft ein Halbleiterelement mit isoliertem Gate und verbesserter Leitfähigkeit. Die Driftschicht des Elementes weist als Ergebnis der einzigartig strukturierten Anode aufgrund einer Minoritätsträgerinjektion eine erhöhte Leitfähigkeit auf und leistet einen beträchtlichen Beitrag zur Leitfähigkeit des Elementes. Im besonderen ist die Anode in spezieller Weise strukturiert, um einen zweiten Bereich entge gengesetzten Leitfähigkeitstyps zu schaffen, der unterhalb des Anschlußstreifens der Anode angeordnet ist, um den für diesen Bereich erforderlichen Bereich des Elementes möglichst gering zu halten. Der erste Bereich ist speziell konfiguriert und schließt mehrere entgegengesetzt gerichtete etwa parallele An hängsel oder Finger ein, die sich von der Anode weg nach außen zur ersten Kathode des Elementes hin erstrecken. Bei einer be vorzugten Ausführungsform erstreckt sich der zweite Bereich und insbesondere dessen Finger von der zweiten Oberfläche des Elementes bis in eine Tiefe, die geringer ist als die Maximal tiefe des zweiten Bereiches. Diese Finger eines Leitfähigkeits typs erleichtern die Minoritätsträger-Injektion zwischen jedem Finger und der Driftschicht des Elementes, und vermindern so den Driftwiderstand. Der Kathoden- und Gate-Bereich des Ele mentes kann mit den Fingern des ersten Bereiches ineinander greifen. Die vorgeschlagene Struktur ergibt die charakteristi sche Leitfähigkeit eines Lateraltransistors mit isoliertem Gate bei Vorspannung in Durchlaßrichtung sowie eine Dioden-Leitung unter Vorspannung in Sperrichtung.The present invention provides a semiconductor element insulated gate and improved conductivity. The drift layer of the element points as a result of the uniquely structured Anode increased due to minority carrier injection Conductivity and makes a significant contribution to Conductivity of the element. In particular, the anode is in structured in a special way to create a second area to create a conductivity type that is below the Terminal strip of the anode is arranged around the for this Area required area of the element as small as possible to keep. The first area is specially configured and connects several oppositely directed approximately parallel connections hangs or fingers that extend away from the anode extend to the first cathode of the element. With a be preferred embodiment, the second area extends and in particular its finger from the second surface of the Element to a depth that is less than the maximum depth of the second area. These fingers of a conductivity Typs facilitate minority carrier injection between everyone Fingers and the drift layer of the element, thus diminishing the drift resistance. The cathode and gate area of the Ele mentes can interlock with the fingers of the first area to grab. The proposed structure gives the characteristics cal conductivity of a lateral transistor with an insulated gate with forward bias and a diode line under tension in the reverse direction.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines verbesserten Halbleiterele mentes geschaffen. Zuerst wird ein Halbleitersubstrat eines Leitfähigkeitstyps geschaffen. Eine erste, wenig dotierte Schicht entgegengesetzten Leitfähigkeitstyps wird auf dem Sub strat unter Verwendung von Dotierungstechniken oder epitaxia lem Aufwachsen geschaffen. Ein Pufferbereich, der ebenfalls den entgegengesetzten Leitfähigkeitstyp aufweist und stärker do tiert ist als die erste Schicht, kann ebenfalls innerhalb der ersten Schicht gebildet werden. Ein erster Bereich eines Leit fähigkeitstyps wird in der ersten Schicht gebildet, und ein zweiter Bereich entgegengesetzten Leitfähigkeitstyps wird im ersten Bereich und in der ersten Schicht gebildet. Ist der Pufferbereich vorhanden, dann ist es bevorzugt, daß der erste und der zweite Bereich innerhalb des Pufferbereiches gebildet werden. Ein dritter Bereich eines Leitfähigkeitstyps wird eben falls in der ersten Schicht gebildet. Es ist bevorzugt, daß der dritte Bereich einen stark dotierten zentralen Bereich um faßt, der von einem wenig dotierten Anhängsel des einen Leit fähigkeitstyps umgeben ist. Ein vierter Bereich ist innerhalb des dritten Bereiches angeordnet. Der vierte Bereich begrenzt in Kombination mit der ersten Schicht einen Kanalteil des drit ten Bereiches dazwischen. Eine erste Kathodenelektrode wird in ohmschem Kontakt mit dem dritten und vierten Bereich ange bracht. Über dem Kanalteil des dritten Bereiches wird eine iso lierte Gate-Struktur geschaffen, die vorzugsweise auf den vier ten Bereich und die erste Schicht überlappt. Die isolierte Gate-Struktur umfaßt eine Isolationsschicht und eine Gate-Elek trode auf der Isolationsschicht. Eine zweite Kathodenelektrode ist im ohmschen Kontakt mit dem Substrat angeordnet, und es wird zwischen der ersten und der zweiten Kathodenelektrode eine elektrische Verbindung hergestellt. Es ist auch bevorzugt, daß ein Teil des ersten Bereiches mit einem Teil des dritten Berei ches ineinandergreift und daß der zweite Bereich mit einer Tiefe gebildet wird, die größer ist als die Tiefe des ersten Bereiches.According to another aspect of the present invention a method of manufacturing an improved semiconductor element mentes created. First, a semiconductor substrate is one Conductivity type created. A first, little endowed Layer of opposite conductivity type is on the sub strat using doping techniques or epitaxia created growing up. A buffer area, which is also the has opposite conductivity type and stronger do tated as the first layer, can also within the first layer are formed. A first area of a leader skill type is formed in the first layer, and a the second area of opposite conductivity type is in first area and formed in the first layer. Is the Buffer area available, then it is preferred that the first and the second area is formed within the buffer area will. A third area of a conductivity type becomes flat if formed in the first layer. It is preferred that the third area is a heavily doped central area summarizes that of a little spiked appendage of a guide ability type is surrounded. A fourth area is within of the third area. The fourth area is limited in combination with the first layer a channel part of the third th area in between. A first cathode electrode is made in ohmic contact with the third and fourth areas brings. An iso over the channel part of the third area gated gate structure created, preferably on the four th area and the first layer overlaps. The isolated Gate structure includes an insulation layer and a gate elec trode on the insulation layer. A second cathode electrode is placed in ohmic contact with the substrate, and it becomes a between the first and second cathode electrodes electrical connection established. It is also preferred that part of the first area with part of the third area ches interlocks and that the second area with a depth is formed, which is greater than the depth of the first area.
Die vorliegende Erfindung schafft somit ein verbessertes Lateral- Halbleiterelement mit isoliertem Gate, das eine Vertikaldiode enthält. Verbesserungen hinsichtlich der Leitfähigkeit gestat ten eine verringerte Zellgröße und einen kürzeren Zellwieder holungsabstand, so daß eine größere Anzahl von Zellen innerhalb einer gegebenen Flächeneinheit untergebracht werden kann, wobei man den offenbarten Laterialtransistor mit isoliertem Gate mit einer größeren Stromdichte betreiben kann. Diese Verbesserungen werden ohne merkliche Verschlechterung der anderen Parameter des Elementes, wie des Widerstandes oder der Schwellspannung im Durchlaßzustand erzielt.The present invention thus provides an improved lateral Semiconductor element with insulated gate, which is a vertical diode contains. Conductivity improvements allowed reduced cell size and shorter cell recurrence fetching distance, so that a larger number of cells within a given unit area can be accommodated, wherein one with the disclosed insulated gate material transistor can operate a greater current density. These improvements are without noticeable deterioration of the other parameters of the element, such as the resistance or the threshold voltage in the Open state achieved.
Die Doppelfunktions-Anodenstruktur der vorliegenden Erfindung, die eine integrale Vertikaldiode innerhalb eines Lateraltran sistors mit isoliertem Gate enthält, ist auf einen weiten Be reich von Halbleiterelementen mit isoliertem Gate anwendbar, die aus einer Vielfalt verschiedener Halbleitermaterialien her gestellt werden können. Die folgende Beschreibung offenbart mehrere bevorzugte Ausführungsformen des verbesserten Lateral halbleiterelementes der vorliegenden Erfindung mit isoliertem Gate, die in einem Siliziumsubstrat gebildet sind, weil Sili ziumelemente oder in Siliziumsubstraten hergestellte Elemente weitaus den größten Teil der derzeit erhältlichen Halbleiter elemente ausmachen. Die häufigsten Anwendungen der vorliegenden Erfindung werden daher Siliziumsubstrate einschließen. Nichts destotrotz kann die hier offenbarte Erfindung auch vorteilhaft in anderen Halbleitermaterialien benutzt werden, wie Germanium oder Galliumarsenid, und sie ist gleichermaßen anwendbar auf andere Halbleiter-Technologien. Demgemäß ist die vorliegende Erfindung nicht auf in Siliziumsubstraten hergestellte Elemente beschränkt, sondern umfaßt solche Elemente, die in einer Viel zahl von Materialien hergestellt sind.The dual function anode structure of the present invention which is an integral vertical diode within a lateral trans insulated gate transistor is widely used wide range of insulated gate semiconductor elements, that come from a variety of different semiconductor materials can be put. The following description discloses several preferred embodiments of the improved lateral Semiconductor element of the present invention with insulated Gates that are formed in a silicon substrate because of silicon zium elements or elements made in silicon substrates by far the majority of the semiconductors currently available make up elements. The most common uses of the present Invention will therefore include silicon substrates. Nothing nevertheless, the invention disclosed herein can also be advantageous used in other semiconductor materials, such as germanium or gallium arsenide, and it is equally applicable to other semiconductor technologies. Accordingly, the present one Invention not on elements made in silicon substrates limited, but includes such elements in a lot number of materials are manufactured.
Während die vorliegende Beschreibung eine Anzahl von Beispie len mit Siliziumsubstraten enthält, sollen diese Beispiele le diglich zur Veranschaulichung der bevorzugten Ausführungsformen dienen und nicht den Umfang oder die Anwendbarkeit der vorlie genden Erfindung beschränken. Während die Beispiele weiter die verbesserte Vertikaldioden-Struktur mit Doppelfunktionsanode innerhalb eines Lateraltransistors mit isoliertem Gate enthal ten, wurde doch erkannt, daß die vorliegende Erfindung auch auf andere Lateralstrukturen angewendet werden kann. Die vor liegende Erfindung schafft eine verbesserte Stromleitfähigkeit und Stromdichte und die sich daraus ergebenden Vorteile der geringeren Zellgröße und der verminderten Zellwiederholungs distanz führen ebenfalls zu einer höheren Zelldichte.Throughout this description a number of examples len with silicon substrates, these examples should le digig to illustrate the preferred embodiments serve and not the scope or applicability of this restrict the present invention. While the examples continue the improved vertical diode structure with double function anode contained within a lateral transistor with an insulated gate ten, it was recognized that the present invention also can be applied to other lateral structures. The before lying invention provides improved current conductivity and current density and the resulting benefits of smaller cell size and decreased cell repeat distance also lead to higher cell density.
Bei entsprechender Beziehung der Fig. 1 bis 4 sind einander entsprechende Teile mit den gleichen Bezugsziffern bezeichnet, um das Verstehen der vorliegenden Beschreibung zu erleichtern. Verschiedene Teile der Halbleiterelemente wurden jedoch nicht maßstäblich wiedergegeben. Gewisse Abmessungen wurden bezüglich anderer Abmessungen vergrößert dargestellt, um eine bessere Veranschaulichung der Erfindung zu erreichen. Obwohl zur Veran schaulichung die bevorzugte Ausführungsform des verbesserten Laterialtransistors mit isoliertem Gate und Doppelfunktionsano de sowie integraler Vertikaldiode gemäß der vorliegenden Erfin dung in jeder besonderen Ausführungsform so dargestellt ist, daß sie spezifische P- und N-Bereiche einschließt, ist die vorliegende Erfindung doch gleichermaßen anwendbar auf Lateral elemente mit isoliertem Gate, bei denen die Leitfähigkeitsarten der verschiedenen Bereiche umgekehrt sind, um z.B. ein Doppel des gezeigten Elementes zu schaffen. In corresponding relation of Fig. 1 through 4 corresponding parts are each designated by the same reference numerals to facilitate the understanding of the present description. However, various parts of the semiconductor elements have not been drawn to scale. Certain dimensions have been shown enlarged with respect to other dimensions in order to better illustrate the invention. Although for illustrative purposes the preferred embodiment of the improved insulated gate and dual function anode material transistor and integral vertical diode according to the present invention is shown in each particular embodiment to include specific P and N ranges, the present invention is equally applicable on lateral elements with insulated gate, in which the conductivity types of the different areas are reversed, for example to create a double of the element shown.
Obwohl die hier dargestellten Ausführungsformen in zweidimen sionalen Ansichten gezeigt sind, haben die verschiedenen Berei che des Elementes doch Breite, Länge und Tiefe. Diese Bereiche sind Darstellungen nur eines Teiles einer einzelnen Zelle eines Elementes, das aus mehreren Zellen zusammengesetzt ist, die in einer dreidimensionalen Struktur angeordnet sind. Wenn diese Bereiche daher in tatsächlichen Elementen hergestellt werden, würden sie eine Vielzahl dieser Bereiche mit drei Dimensionen umfassen, die Länge, Breite und Tiefe einschließen.Although the embodiments shown here are in two dimensions Different views are shown, the different areas the width, length and depth of the element. These areas are representations of only a part of a single cell Element, which is composed of several cells, which in a three-dimensional structure are arranged. If those Areas are therefore made in actual elements they would cover a variety of these areas with three dimensions include length, width and depth.
Die Merkmale der vorliegenden Erfindung, die für neu angesehen werden, sind in den Patentansprüchen niedergelegt. Die Erfin dung selbst jedoch, sowohl hinsichtlich ihrer Organisation als auch des Betriebsverfahrens zusammen mit weiteren Merkmalen, Aufgaben und Vorteilen des verbesserten Lateraltransistors mit isoliertem Gate und Doppelfunktionsanode sowie integraler Verti kaldiode kann am besten unter Bezugnahme auf die Zeichnung er läutert werden. Im einzelnen zeigen:The features of the present invention considered novel are laid down in the claims. The Erfin However, both in terms of their organization and also the operating procedure together with other features, Tasks and advantages of the improved lateral transistor insulated gate and double function anode and integral verti kaldiode can best refer to the drawing he to be refined. In detail show:
Fig. 1 eine Draufsicht auf einen früher vorgeschlagenen La teraltransistor mit isoliertem Gate, der eine Lateral diode benutzt, Fig. 1 is a plan view of a previously proposed La teraltransistor insulated gate of the diode, a Lateral used
Fig. 2 eine Querschnittsdarstellung eines anderen früher vorgeschlagenen Lateraltransistors mit isoliertem Gate, Fig. 2 is a cross sectional view of another previously proposed lateral insulated gate,
Fig. 3 eine Querschnittsansicht eines verbesserten Lateral transistors mit isoliertem Gate und Doppelfunktions anode sowie integraler Vertikaldiode gemäß der vor liegenden Erfindung, wobei die Fig. 3 eine Ansicht längs der Linie 3-3 der Fig. 5 wiedergibt, Fig. 3 is a cross-sectional view of an improved lateral insulated gate transistor and dual function anode, and an integral vertical diode according to the prior lying invention, wherein Figs. 3 5 represents a view taken along line 3-3 of Fig.
Fig. 4 eine Draufsicht eines Lateraltransistors mit isolier tem Gate mit Doppelfunktionsanode und integraler Ver tikaldiode gemäß der vorliegenden Erfindung, Fig. 4 is a plan view of a lateral transistor with insulated gate system with dual-function anode and integral Ver tikaldiode according to the present invention,
Fig. 5 eine vergrößerte Darstellung eines Teiles der Drauf sicht nach Fig. 4, Fig. 5 is an enlarged view of a portion of the plan view of FIG. 4,
Fig. 6 eine Querschnittsdarstellung eines verbesserten Late raltransistors mit isoliertem Gate mit Doppelfunk tionsanode und integraler Vertikaldiode gemäß der vorliegenden Erfindung, die längs der Linie 6-6 der Fig. 5 genommen ist, und Fig. 6 is a cross-sectional view of an improved late insulated gate transistor with a dual function anode and integral vertical diode in accordance with the present invention, taken along line 6-6 of Fig. 5, and
Fig. 7 eine Darstellung der Strom-Spannungs-Betriebscharak teristik des Lateraltransistors mit isoliertem Gate mit Doppelfunktionsanode und integraler vertikaler Diode gemäß der vorliegenden Erfindung. Fig. 7 is a representation of the current-voltage operating characteristics of the lateral transistor with insulated gate with double function anode and integral vertical diode according to the present invention.
In Fig. 3 ist eine bevorzugte Ausführungsform eines seitlich isolierten Gate-Transistors mit einer Doppelfunktionsanode und einer vertikalen integralen Diode 10 gemäß der vorliegenden Er findung in vertikaler Schnittansicht gezeigt. Dieser Schnitt ist längs der Linie 3-3 der weiter unten beschriebenen Fig. 5 genommen. Das Element 10 umfaßt ein Substrat 12 eines Leitfähig keitstyps, der als P-Schicht dargestellt ist. Das Substrat 12 kann dünn sein, um eine gute Diodenleitung zu schaffen, wie weiter unten erläutert. Eine Driftschicht 14 entgegengesetzten Leitfähigkeitstyps, die als leicht dotierte Driftschicht mit N-Leitfähigkeit dargestellt ist, ist darüber angeordnet. Das Substrat 12 bildet eine erste Oberfläche 22 auf dem Element 10. Das Substrat 12 kann einen ersten stark dotierten Abschnitt 16 benachbart der ersten Oberfläche 22 und einen wenig dotierten zweiten Abschnitt 18 darüber umfassen. Eine erste Kathodenelek trode 20 kann vorteilhafterweise mit ohmschem Kontakt an dem Substrat 12 auf der ersten Oberfläche 22 angebracht werden. Bei einer bevorzugten Ausführungsform bildet die Driftschicht 14 einen Teil einer zweiten Oberfläche 24 des Elementes 10 und sie ist vorteilhafterweise eine Epitaxialschicht, obwohl diese Driftschicht 14 auch durch Dotieren, wie Implantieren oder Dif fusion gebildet werden kann. Ein Teil der Driftschicht 14 kann stärker dotiert sein, um einen Pufferbereich 15 mit entgegenge setztem Leitfähigkeitstyp zu schaffen und einen Durchgriff vom Substrat 12 zur Anode 32 zu vermeiden. Die Anodenstruktur 30 des verbesserten isolierten Seitengate-Transistors nach der vorliegenden Erfindung umfaßt einen ersten bzw. zweiten Bereich 32 bzw. 34, deren jeder sich von der zweiten Oberfläche 24 aus erstreckt. Der erste Bereich 32 umfaßt einen stark dotierten Bereich eines Leitfähigkeitstyps, der als P⁺-Bereich darge stellt ist und über einem zweiten stark dotierten Bereich 34 entgegengesetzten Leitfähigkeitstyps angeordnet ist, dargestellt als zentral angeordneter N⁺-Bereich. Der erste Bereich 32 bildet einen PN-Übergang 37 mit dem Pufferbereich 15.In Fig. 3, a preferred embodiment of a side-insulated gate transistor with a double-function anode and a vertical integral diode 10 according to the present invention is shown in a vertical sectional view. This section is taken along line 3-3 of FIG. 5 described below. The element 10 comprises a substrate 12 of a conductivity type, which is shown as a P-layer. The substrate 12 can be thin to provide good diode conduction, as discussed below. A drift layer 14 of opposite conductivity type, which is shown as a lightly doped drift layer with N conductivity, is arranged above it. The substrate 12 forms a first surface 22 on the element 10 . The substrate 12 may include a first heavily doped portion 16 adjacent the first surface 22 and a lightly doped second portion 18 above. A first cathode electrode 20 can advantageously be attached to the substrate 12 on the first surface 22 with ohmic contact. In a preferred embodiment, the drift layer 14 forms part of a second surface 24 of the element 10 and it is advantageously an epitaxial layer, although this drift layer 14 can also be formed by doping, such as implantation or diffusion. Part of the drift layer 14 can be heavily doped in order to create a buffer region 15 with an opposite conductivity type and to avoid penetration from the substrate 12 to the anode 32 . The anode structure 30 of the improved insulated side gate transistor of the present invention includes first and second regions 32 and 34 , each of which extends from the second surface 24 . The first region 32 comprises a heavily doped region of a conductivity type, which is represented as a P⁺ region and is arranged over a second heavily doped region 34 of opposite conductivity type, represented as a centrally arranged N⁺ region. The first area 32 forms a PN junction 37 with the buffer area 15 .
Die Konfiguration des ersten Bereiches 32 ist von kritischer Bedeutung für den wirksamen Betrieb der vorliegenden Erfindung, weil sie gestattet, daß das Element 10 viele der vorgenannten Probleme löst und die Fähigkeit beibehält, Minoritätsträger in die Driftschicht 14 des Elementes 10 zu injizieren. Der spezi fisch konfigurierte erste Bereich 32, der um die Peripherie des zweiten Bereiches 34 herum angeordnet ist, entwickelt längs der Finger einen Spannungsabfall, der ausreicht, den Übergang 37 in Durchlaßrichtung vorzuspannen und dadurch für die Mino ritätsträger-Injektion zu sorgen. Der speziell konfigurierte erste Bereich gestattet es somit dem verbesserten isolierten Seitengate-Transistor mit der vertikalen integralen Diode nach der vorliegenden Erfindung, ohne einen starken Stromfluß zu arbeiten, um eine relativ hohe Kniespannung zu überwinden, die die Anschaltspannung des Elementes darstellt.The configuration of the first region 32 is critical to the effective operation of the present invention because it allows the element 10 to solve many of the aforementioned problems and maintain the ability to inject minority carriers into the drift layer 14 of the element 10 . The specifically configured first area 32 , which is located around the periphery of the second area 34 , develops along the fingers a voltage drop sufficient to bias the transition 37 in the forward direction and thereby provide for the minority carrier injection. The specially configured first region thus allows the improved insulated side gate transistor with the vertical integral diode of the present invention to operate without a large current flow to overcome a relatively high knee voltage which is the element's turn-on voltage.
Der erste Bereich 32 umfaßt einen zentralen Teil 35, der an den Umfang des zweiten Bereiches 34 angrenzt und um diesen herum an geordnet ist. Der erste Bereich 32 schließt auch einen periphe ren Bereich ein, der mehrere Anhängsel 36 umfaßt, die als meh rere Finger dargestellt sind, die sich vom Umfang des zweiten Bereiches 34 aus nach außen erstrecken und in etwa paralleler entgegengesetzter Beziehung angeordnet sind und allgemein in Richtung einer zweiten Kathode 40 zeigen, die weiter unten be schrieben ist, wobei die genannten Finger mit dieser Kathode ineinandergreifen. Der erste Bereich ist vorzugsweise flacher als der zweite Bereich 34 und erstreckt sich nicht unter den zweiten Bereich 34. Die Länge L jedes Anhängsels 36 ist so festgelegt, daß ein Spannungsabfall entlang der Länge des An hängsels unter normalen Betriebsbedingungen ausreicht, den PN-Übergang 33 zwischen dem ersten Bereich 32 und der Drift schicht 14 in Vorwärtsrichtung vorzuspannen. Bei einer bevor zugten Ausführungsform wird der erste Bereich 32 hergestellt, um einen Spannungsabfall zu ergeben, der etwas größer ist als etwa 0,7 Volt. Bei einer bevorzugten Ausführungsform mit 100 A/cm hat das Anhängsel 80 ein Aspektverhältnis von etwa 25, wobei dieses Verhältnis das Verhältnis der Länge L zur Breite W (wie in Fig. 6 gezeigt) ist. Bei einer bevorzugten Ausfüh rungsform beträgt die Länge L des Anhängsels etwa 0,25 bis 2,5 mm (entsprechend 10 bis 100 tausendstel Zoll) und die Breite W liegt im Bereich von etwa 0,012 bis 0,025 mm (entsprechend 0,5 bis 1 tausendstel Zoll).The first region 32 comprises a central part 35 which is adjacent to the circumference of the second region 34 and is arranged around this. The first region 32 also includes a peripheral region which includes a plurality of appendages 36 , shown as a plurality of fingers, which extend outwardly from the periphery of the second region 34 and are arranged in approximately parallel opposite relationship and generally towards one another show a second cathode 40 , which will be described below, said fingers interlocking with this cathode. The first region is preferably flatter than the second region 34 and does not extend below the second region 34 . The length L of each tag 36 is set such that a voltage drop along the length of the tag is sufficient under normal operating conditions to bias the PN junction 33 between the first region 32 and the drift layer 14 in the forward direction. In a preferred embodiment, the first region 32 is fabricated to give a voltage drop that is slightly greater than about 0.7 volts. In a preferred embodiment of 100 A / cm, the tag 80 has an aspect ratio of about 25, which ratio is the ratio of length L to width W (as shown in FIG. 6). In a preferred embodiment, the length L of the tag is about 0.25 to 2.5 mm (corresponding to 10 to 100 thousandths of an inch) and the width W is in the range of approximately 0.012 to 0.025 mm (corresponding to 0.5 to 1 thousandths of an inch) ).
Der gesamte zweite Bereich 34 kann unterhalb der die Anoden elektrode bildenden Auflage 46 (wie weiter unten erläutert) an geordnet sein und somit erfordert die zusätzliche Verwendung des zweiten Bereiches 34 und der Einschluß einer Vertikaldiode in das Element 10 der vorliegenden Erfindung, repräsentiert durch den PN-Übergang 19 unterhalb dem Anodenbereich 24, nicht die Verwendung zusätzlicher Oberfläche auf dem Element. Statt dessen kann das verbesserte Halbleiterelement der vorliegenden Erfindung in einer Einheitszelle verwirklicht werden und die Abmessungen einer standardisierten Einheitszelle aufweisen.The entire second region 34 can be arranged below the anode electrode forming support 46 (as explained below) and thus requires the additional use of the second region 34 and the inclusion of a vertical diode in the element 10 of the present invention, represented by the PN Transition 19 below the anode area 24 , not using additional surface on the element. Instead, the improved semiconductor element of the present invention can be implemented in a unit cell and have the dimensions of a standardized unit cell.
Die zweite Kathode 40 des Lateral-Elementes 10 umfaßt allgemein einen dritten Bereich 42 eines Leitfähigkeitstyps, der inner halb der Driftschicht 14 angeordnet und als speziell konfigu rierter P-Bereich dargestellt ist. Der dritte Bereich 42 kann einen stark dotierten zentralen Teil umfassen, der von einem weniger dotierten Anhängsel umgeben ist. Die Konfiguration des dritten Bereiches ist detaillierter in der am 3. Juni 1987 veröffentlichten EP-Patentanmeldung EP-A2-02 24 269 erläutert, auf die hiermit ausdrücklich Bezug genommen wird. Ein vierter Bereich 44 entgegengesetzter Leitfähigkeit, als stark dotierter N⁺-Bereich dargestellt, ist innerhalb des drit ten Bereiches 42 angeordnet. Eine zweite Kathodenelektrode 45, die ein Metall, wie Aluminium, umfaßt, ist mit ohmschem Kontakt an dem dritten bzw. vierten Bereich 42 bzw. 44 angebracht.The second cathode 40 of the lateral element 10 generally comprises a third region 42 of a conductivity type, which is arranged within the drift layer 14 and is shown as a specially configured P region. The third region 42 may include a heavily doped central portion surrounded by a less doped tag. The configuration of the third area is explained in more detail in EP patent application EP-A2-02 24 269 published on June 3, 1987, to which express reference is hereby made. A fourth region 44 of opposite conductivity, shown as a heavily doped N⁺ region, is arranged within the third region 42 . A second cathode electrode 45 , comprising a metal such as aluminum, is attached to the third and fourth regions 42 and 44 with ohmic contact.
In der dargestellten Ausführungsform bilden der erste, zweite, dritte, vierte, Puffer- und Driftbereich 32, 34, 42, 44, 15 und 14 alle einen Teil einer zweiten Oberfläche 24 des Lateraltransis tors mit isoliertem Gate gemäß der vorliegenden Erfindung.In the illustrated embodiment, the first, second, third, fourth, buffer and drift regions 32 , 34 , 42 , 44 , 15 and 14 all form part of a second surface 24 of the insulated gate lateral transistor according to the present invention.
Eine Anodenelektrode 46, die ein Metall, wie Aluminium, umfaßt, ist über dem ersten und zweiten Bereich 32 bzw. 34 angeordnet und steht in ohmschem Kontakt damit, um den PN-Übergang zwi schen dem genannten ersten und zweiten Bereich kurzzuschließen und das Auftreten einer unerwünschten Diodenwirkung dazwischen zu verhindern.An anode electrode 46 , comprising a metal such as aluminum, is disposed over and in ohmic contact with the first and second regions 32 and 34 , respectively, to short-circuit the PN junction between said first and second regions and the occurrence of one to prevent undesirable diode effects in between.
Die zweite Kathodenelektrode 45 umfaßt ein Metall, wie Aluminium, und ist über dem dritten und vierten Bereich 42 bzw. 44 angeord net und steht in ohmschem Kontakt damit. Die Kathodenelektrode 45 dient dem Kurzschluß des PN-Überganges zwischen den genann ten Bereichen, um ein unbeabsichtigtes Vorspannen des Übergan ges in Durchlaßrichtung zu vermeiden, das ein Sperren des Ele mentes verursachen kann. Die oben erläuterte erste Kathoden elektrode 20 kann mit einer nicht dargestellten Verbindung elektrisch mit der zweiten Kathodenelektrode 45 verbunden wer den, und zwar durch das Element 10 hindurch und/oder alternativ durch eine nicht dargestellte außerhalb des Elementes 10 lie gende Verbindung, um einen verbesserten Lateraltransistor mit isoliertem Gate mit Doppelfunktionsanode und vertikaler inte graler Diode gemäß der vorliegenden Erfindung zu schaffen. In diesem Zusammenhang wird darauf hingewiesen, daß im Gegensatz zu dem in der obengenannten EP-Patentanmeldung 2 24 269 offen barten Element, bei dem die Kathodenelektrode von der Anode durch drei Halbleiterbereiche getrennt ist, wie PNP-Bereiche und zwei sperrende PN-Übergänge, ist bei dem erfindungsgemäßen Element die erste Kathodenelektrode 20 von der Anodenelektrode 46 nur durch zwei verschiedene Halbleiterschichten 12 und 14 und einen einzigen PN-Übergang 19 dazwischen getrennt. Die vor liegende Erfindung nutzt somit den (durch den vertikalen Pfeil veranschaulichten) Strompfad Substrat-Kathode zur Anode, um einen geringen Anschaltschwellenstromfluß innerhalb des Lateral transistors mit isoliertem Gate gemäß der vorliegenden Erfin dung unter Vorspannungsbedingungen in Sperrichtung zu erleich tern. Es ist darauf hinzuweisen, daß bei der dargestellten Ausführungsform die Elektronen von dem zweiten Bereich 34 zur ersten Kathode 20 fließen. Unter den typischen Betriebsbedin gungen der Vorspannung in Sperrichtung, bei denen eine negative Spannung an die Anodenelektrode 46 gelegt ist, ist der PN-Über gang 19 zwischen dem Substrat 12 und der Driftschicht 14 in Durchlaßrichtung vorgespannt und man erhält eine Stromleitung. Die Hochimpedanz-Steuerung des isolierten Gates des Elementes 10 wird unter den Betriebsbedingungen der Vorspannung in Durch laßrichtung, bei denen eine positive Spannung an die Anode 46 und eine negative Spannung an die zweite Kathode 45 und die erste Kathode 20 gelegt ist, aufrechterhalten, weil die Verti kaldiode in Sperrichtung vorgespannt ist und kein merklicher Anteil des Durchlaßstromes durch die Vertikaldiode fließt.The second cathode electrode 45 comprises a metal, such as aluminum, and is arranged over the third and fourth regions 42 and 44 and is in ohmic contact therewith. The cathode electrode 45 is used to short the PN junction between the genann th areas to avoid unintentional biasing of the transition in the forward direction, which can cause a locking of the ele ment. The above-described first cathode electrode 20 can be electrically connected to the second cathode electrode 45 with a connection, not shown, through the element 10 and / or alternatively through a connection, not shown, lying outside the element 10 , in order to improve the lateral transistor with an insulated gate with dual function anode and vertical integral diode according to the present invention. In this context, it is pointed out that in contrast to the element disclosed in the above-mentioned EP patent application 2 24 269, in which the cathode electrode is separated from the anode by three semiconductor regions, such as PNP regions and two blocking PN junctions in the element according to the invention, the first cathode electrode 20 is separated from the anode electrode 46 only by two different semiconductor layers 12 and 14 and a single PN junction 19 between them. The prior invention thus uses the current path (illustrated by the vertical arrow) substrate cathode to the anode to facilitate a low turn-on threshold current flow within the lateral insulated gate transistor according to the present invention under reverse bias conditions. It should be noted that in the illustrated embodiment, the electrons flow from the second region 34 to the first cathode 20 . Under the typical reverse bias operating conditions where a negative voltage is applied to the anode electrode 46 , the PN junction 19 between the substrate 12 and the drift layer 14 is forward biased and a power line is obtained. The high impedance control of the insulated gate of the element 10 is maintained under the operating conditions of the forward bias in which a positive voltage is applied to the anode 46 and a negative voltage is applied to the second cathode 45 and the first cathode 20 because the Verti kaldiode is biased in the reverse direction and no noticeable portion of the forward current flows through the vertical diode.
Während des Betriebes in Durchlaßrichtung wird die Hochimpedanz- Steuerung des isolierten Gates des Elementes 10 durch eine iso lierte Gate-Struktur 60 geschaffen, die über dem dritten Bereich 42 angeordnet ist und sich vorzugsweise auch über Teile der Driftschicht 14 und des vierten Bereiches 44 erstreckt. Aufgrund einer geeignet angelegten Vorspannung bildet das isolierte Gate 60 einen Kanal innerhalb des dritten Bereiches 42 zum lei tenden Koppeln von Trägern entgegengesetzten Leitfähigkeitstyps zwischen der Kathodenelektrode 45 durch den vierten Bereich 44 und den vom Gate induzierten Kanal zum Driftbereich 14, dem Pufferbereich 15 und somit zum zweiten Bereich 34 und der Ano denelektrode 46. Wird das Vorspannungspotential von der isolier ten Gate-Elektrode 60 entfernt, dann unterdrückt diese den Kanal und schaltet das Element ab. Aufgrund einer geeigneten Vorspan nung liefert der Kanal auch Ladungsträger entgegengesetzten Leitfähigkeitstyps zur Driftschicht 14, die auch als Basis eines vertikalen Bipolar-Transistors wirken kann, der als vertikaler PNP-Transistor dargestellt ist, der den ersten Bereich 32, den Pufferbereich 15 bzw. die Driftschicht 14 und das Substrat 12 umfaßt. Ein beträchtlicher Anteil des Gesamtstromes des Ele mentes kann durch diesen Vertikaltransistor fließen, wenn die erste Kathode 20 negativer vorgespannt ist als die Anode 30.During forward operation, the high impedance control of the insulated gate of element 10 is provided by an insulated gate structure 60 that is disposed over third region 42 and preferably also extends over portions of drift layer 14 and fourth region 44 . Due to a suitably applied bias voltage, the insulated gate 60 forms a channel within the third region 42 for the conductive coupling of carriers of opposite conductivity type between the cathode electrode 45 through the fourth region 44 and the channel induced by the gate to the drift region 14 , the buffer region 15 and thus to second region 34 and the anode electrode 46 . If the bias potential is removed from the insulated gate electrode 60 , this suppresses the channel and switches the element off. Due to a suitable bias, the channel also supplies carriers of opposite conductivity types to the drift layer 14 , which can also act as the basis of a vertical bipolar transistor, which is shown as a vertical PNP transistor, which comprises the first region 32 , the buffer region 15 and the drift layer 14 and the substrate 12 comprises. A significant portion of the total current of the element can flow through this vertical transistor when the first cathode 20 is biased more negatively than the anode 30 .
Die isolierte Gate-Struktur 60 schließt eine Isolationsschicht 62, wie ein Oxid eines Halbleiters ein, das, im dargestellten Beispiel, eine Siliziumdioxidschicht 62 sein kann, die über einem Teil des dritten Bereiches 42 angeordnet ist, der sich zwischen dem vierten Bereich 44 und der Driftschicht 14 er streckt. Die Isolationsschicht 62 kann den vierten Bereich 44 und die Driftschicht 14 überlappen. Eine Gate-Elektrode 64 ist auf der Isolationsschicht 62 angeordnet und kann vorteil hafterweise ein polykristallines Siliziummaterial umfassen, wie ein Polysilizium- oder ein Silizidmaterial, wie ein Polysili zidmaterial. Die Gate-Elektrode 64 kann im wesentlichen von gleicher Ausdehnung sein wie die Isolationsschicht 62 und sich über einen Teil des dritten Bereiches 42 erstrecken, der an die Driftschicht 14 und den vierten Bereich 44 anstößt oder sie kann auch über der Isolationsschicht 62 und Teilen des vierten Bereiches 44 und der Driftschicht 14 sowie des dritten Bereiches 42 liegen.The insulated gate structure 60 includes an insulating layer 62, such as an oxide of a semiconductor, which, in the illustrated example, a silicon dioxide layer 62 may be disposed over a portion of the third region 42 which extends between the fourth region 44 and the Drift layer 14 he stretches. The insulation layer 62 can overlap the fourth region 44 and the drift layer 14 . A gate electrode 64 is arranged on the insulation layer 62 and can advantageously comprise a polycrystalline silicon material, such as a polysilicon material or a silicide material, such as a polysilicon material. Gate electrode 64 may be of substantially the same size as insulation layer 62 and may extend over a portion of third region 42 that abuts drift layer 14 and fourth region 44, or it may be over insulation layer 62 and portions of the fourth Area 44 and the drift layer 14 and the third area 42 are.
In Fig. 4 und dem in Fig. 5 dargestellten vergrößerten Teil der Fig. 4 ist ein Lateraltransistor mit isoliertem Gate, ver besserter Leitfähigkeit, einer Doppelfunktionsanode und einer integralen Vertikaldiode 10 gemäß der vorliegenden Erfindung in Draufsicht dargestellt. Der erste Bereich 32 ist innerhalb des Pufferbereiches 15 angeordnet, wobei die Grenze gestrichelt gezeigt ist, und dieser erste Bereich 32 erstreckt sich um die Peripherie des zweiten Bereiches 34 herum.In Fig. 4 and 5 shown in Fig. Enlarged portion of Fig. 4 is a lateral insulated gate ver Patched conductivity, a dual-function anode, and an integral vertical diode 10 is illustrated according to the present invention in plan view. The first region 32 is disposed within the buffer region 15 , with the boundary shown in dashed lines, and this first region 32 extends around the periphery of the second region 34 .
Eine Vielzahl von Fingern 90 der zweiten Kathode greift mit einer Vielzahl von Fingern 80 der Anode ineinander. Die Struk tur jedes Fingers ist detaillierter in der Fig. 6 dargestellt. In einer bevorzugten Ausführungsform, wie sie im Zusammenhang mit der Fig. 6 weiter unten erläutert wird, fließt ein be trächtlicher Teil des Stromes des isolierten Gates zwischen den ineinandergreifenden Teilen 80 und 90 der Anoden- bzw. Ka thodenteile 30 bzw. 40 (in Fig. 3 gezeigt) des Elementes 10. Wie in Fig. 4 gezeigt, folgen die Kathodenelektrode 45 und das isolierte Gate 60 einer Serpentinenkonfiguration, die die Fin ger 36 des ersten Bereiches 32 umgibt. Weiter ist darauf hinzu weisen, daß, da der erste und zweite Bereich 32 bzw. 34 durch die Anodenelektrode 46 kurzgeschlossen ist, der zentrale Teil 35 des ersten Bereiches 32 (in Fig. 3 gezeigt) keinen we sentlichen Beitrag zur Leitfähigkeit des Elementes 10 unter den Bedingungen der Vorspannung in Durchlaßrichtung leistet.A plurality of fingers 90 of the second cathode interlock with a plurality of fingers 80 of the anode. The structure of each finger is shown in more detail in FIG. 6. In a preferred embodiment, as will be explained further below in connection with FIG. 6, a considerable part of the current of the insulated gate flows between the interlocking parts 80 and 90 of the anode and cathode parts 30 and 40 (in FIG .) 3 of the element 10 shown. As shown in FIG. 4, the cathode electrode 45 and the insulated gate 60 follow a serpentine configuration that surrounds the fingers 36 of the first region 32 . It should also be pointed out that since the first and second regions 32 and 34 are short-circuited by the anode electrode 46 , the central part 35 of the first region 32 (shown in FIG. 3) makes no significant contribution to the conductivity of the element 10 below the conditions of the forward bias.
Ein besonders gutes Verstehen der Struktur dieses Elementes kann aus einer gemeinsamen Betrachtung der Fig. 5 mit der Fig. 6 erhalten werden, welch letztere eine vertikale Querschnittsan sicht des Elementes der Fig. 5 längs der Linie 6-6 in Fig. 5 wiedergibt. Das Anodenanhängsel 80 des ersten Bereiches 32 ist nahe der gegenüberliegenden zweiten Kathode 45 des Elementes 10 angeordnet und steht in enger Beziehung damit, wobei die Katho de 45 auch als fingerartiges Anhängsel 90 konfiguriert ange sehen werden kann, das mit dem Anodenanhängsel 80 ineinander greift. Das Anodenanhängsel 80 ist brauchbar zum Injizieren von Minoritätsträgern vom ersten Bereich 32 in die Driftschicht 14, um die Leitung zwischen dem Anoden- und Kathodenbereich 30 bzw. 40 des Elementes 10 zu erleichtern. Im einzelnen ist das Anhängsel 36 des ersten Bereiches 32 nahe der Kathode 40 des Elementes angeordnet, um die Trägerkonzentration in dem Teil der Driftschicht 14 zu erhöhen, der dazwischen angeordnet ist und um den Widerstand der Driftschicht zu verringern und den Trägerfluß zwischen den ineinandergreifenden Teilen der Anoden- und Kathodenelektrode des Elementes zu erleichtern. Der Bereich der Driftschicht 14 zwischen den ineinandergreifenden Elektro den wird mit Minoritätsträgern überflutet und unterstützt die bipolare Leitung zwischen den entgegengesetzten Anhängseln 80 und 90, wie in Fig. 6 gezeigt. Man sollte sich jedoch daran erinnern, daß der Zustand des Vorspannens in Durchlaßrichtung bei dem ersten Bereich 32 dadurch erzielt wird, daß durch den Trägerfluß entgegengesetzter Leitfähigkeit längs eines Pfades, der im wesentlichen parallel zum Anhängsel 80 verläuft, ein Spannungsabfall auftritt, wie oben im Zusammenhang mit Fig. 3 erläutert.A particularly good understanding of the structure of this element can be obtained by viewing FIG. 5 together with FIG. 6, the latter representing a vertical cross-sectional view of the element of FIG. 5 along the line 6-6 in FIG. 5. The anode tag 80 of the first region 32 is arranged near the opposite second cathode 45 of the element 10 and is closely related to it, the cathode de 45 can also be configured as a finger-like tag 90 which interlocks with the anode tag 80 . Anode tag 80 is useful for injecting minority carriers from first region 32 into drift layer 14 to facilitate conduction between anode and cathode regions 30 and 40 of element 10, respectively. Specifically, the appendage 36 of the first region 32 is positioned near the cathode 40 of the element to increase the carrier concentration in the portion of the drift layer 14 located therebetween and to reduce the resistance of the drift layer and the carrier flow between the interlocking parts of the To facilitate anode and cathode electrode of the element. The area of the drift layer 14 between the interlocking electrodes is flooded with minority carriers and supports the bipolar conduction between the opposite appendages 80 and 90 , as shown in FIG. 6. It should be remembered, however, that the forward biasing condition of the first region 32 is achieved by the fact that the carrier flow of opposite conductivity causes a voltage drop along a path that is substantially parallel to the tag 80 , as in the context above explained with Fig. 3.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung kann mit Hilfe der in der folgenden Tabelle enthaltenen Information hergestellt werden, in der die Abmessungen der verschiedenen Be reiche in Beziehung zu ihren Dotierungskonzentrationen/Leitfähig keiten angegeben sind.A preferred embodiment of the present invention can using the information in the following table are produced in which the dimensions of the various Be range in relation to their doping concentrations / conductive are specified.
Beim Betrieb werden die erste und zweite Kathodenelektrode 20 bzw. 45 auf Erd- oder Bezugspotential gehalten. Üblicherweise wird die Anodenelektrode 46 mit einem Potential von etwa 2 Volt positiv vorgespannt. Aufgrund eines geeigneten Gate-Potentials von etwa 15 Volt, das an die Gate-Elektrode 60 angelegt wird, wird ein Kanal entgegengesetzten Leitfähigkeitstyps im dritten Bereich 42 gebildet, um den vierten Bereich 44 leitend mit der Driftschicht 14 zu verbinden, so daß der Fluß von Trägern entgegengesetzten Leitfähigkeitstyps, die bei der Ausführungsform als Elektronen dargestellt sind, von dem vierten Bereich 44 durch den dritten Bereich 42, die Driftschicht 14 zum zweiten Bereich 34 und zur Anodenelektrode 46 erleichtert wird. Da Majoritätsträger oder Träger entgegengesetzten Leitfähigkeitstyps weiter von der Kathode 40 zur Anode 30 fließen, entwickelt sich längs der Driftschicht 14 ein Spannungsabfall. Wenn dieser Spannungsabfall etwa 0,7 Volt übersteigt, dann ist der PN-Übergang 33 zwischen dem ersten Anodenbereich 32 und der Driftschicht 14 in Vorwärtsrichtung vorgespannt und verursacht das Injizieren von Minoritätsträgern oder solchen eines Leitfähigkeitstyps (Löchern bei der dargestellten Ausführungsform) von dem ersten Bereich 32 in die Driftschicht 14, um die seitliche Leitfähig keit zwischen dem zweiten Kathodenbereich und den Anoden 90 bzw. 80 sowie die vertikale Leitfähigkeit zwischen der ersten Kathode 20 und der Anode 36 zu fördern. Obwohl dieser Injek tionsmechanismus von Minoritätsträgern auch in bekannten Lateral transistoren mit isoliertem Gate festgestellt worden ist, ist es wichtig, festzustellen, daß dieser Mechanismus der Injektion von Minoritätsträgern beim erfindungsgemäßen Element sehr wirk sam ist, obwohl die vorbeschriebene integrale Vertikaldiode zwischen der Kathodenelektrode des Substrates und der Anode vor handen ist, um dadurch einen starken, vom Gate gesteuerten Strom fluß zwischen der Kathode 40 und der Anode 30 unter Vorspannung in Durchlaßrichtung sowie einen diodenartigen Stromfluß unter den Bedingungen der Vorspannung in Sperrichtung zu erhalten.In operation, the first and second cathode electrodes 20 and 45 are held at ground or reference potential. Usually, the anode electrode 46 is positively biased at a potential of about 2 volts. Due to a suitable gate potential of about 15 volts applied to the gate electrode 60 , a channel of opposite conductivity type is formed in the third region 42 to conductively connect the fourth region 44 to the drift layer 14 so that the flow of Carriers of opposite conductivity types, which in the embodiment are represented as electrons, are facilitated from the fourth region 44 through the third region 42 , the drift layer 14 to the second region 34 and to the anode electrode 46 . Since majority carriers or carriers of opposite conductivity type continue to flow from cathode 40 to anode 30 , a voltage drop develops along drift layer 14 . If this voltage drop exceeds about 0.7 volts, then the PN junction 33 between the first anode region 32 and the drift layer 14 is forward biased and causes the injection of minority or conductivity type carriers (holes in the illustrated embodiment) from the first region 32 into the drift layer 14 in order to promote the lateral conductivity between the second cathode region and the anodes 90 and 80 and the vertical conductivity between the first cathode 20 and the anode 36 . Although this injection mechanism of minority carriers has also been found in known lateral transistors with an insulated gate, it is important to note that this mechanism of injecting minority carriers is very effective in the element according to the invention, although the above-described integral vertical diode between the cathode electrode of the substrate and the anode is present before, thereby obtaining a strong, gate-controlled current flow between the cathode 40 and the anode 30 under forward bias and a diode-like current flow under the reverse bias conditions.
Fig. 7 gibt eine Darstellung einer Betriebscharakteristik des Transistors mit isoliertem Gate und integraler Vertikaldiode gemäß der vorliegenden Erfindung wieder. Unter den Bedingungen der Vorspannung in Durchlaßrichtung weist das Element ein An schaltknie von etwa 0,7 Volt auf und nachdem die Kniespannung überschritten ist, schaltet das Element aufgrund des Anlegens eines geeigneten Gate-Vorspannungspotentials an, wobei ein höhe res Gate-Vorspannungspotential einen stärkeren Stromfluß zur Folge hat. FIG. 7 shows an operational characteristic of the insulated gate transistor with integral vertical diode according to the present invention. Under the forward bias conditions, the element has a switch knee of about 0.7 volts and after the knee voltage is exceeded, the element turns on due to the application of a suitable gate bias potential, with a higher gate bias potential resulting in a greater current flow has the consequence.
Unter den Bedingungen der Vorspannung in Sperrichtung leitet der Transistor mit isoliertem Gate gemäß der vorliegenden Er findung ebenfalls Strom, nachdem das Anschaltknie von etwa 0,7 Volt überschritten worden ist. Der Betrieb mit Vorspannung in Sperrichtung gemäß der vorliegenden Erfindung unterscheidet sich deutlich von den Charakteristika üblicher Elemente bei Vorspan nung in Sperrichtung, wie durch die gestrichelte Linie in Fig. 7 gezeigt. Die üblichen Lateraltransistoren mit isoliertem Gate sperren in Sperrichtung, leiten aber nicht. Ein üblicher Tran sistor mit isoliertem Gate hat bei einem Sperrspannungspotential, das über eine bestimmte Spannung, wie etwa 20 Volt, hinausgeht, einen Durchbruch. Dieser Durchbruch kann das Element zerstören und ist daher für längere Betriebsperioden unbrauchbar. Der verbesserte Lateraltransistor mit isoliertem Gate gemäß der vor liegenden Erfindung kann mit üblichen Diffusions- oder Implan tationstechniken hergestellt werden, um die obengenannten Be reiche im Substrat zu bilden. In einer bevorzugten Ausführungs form, wie sie in den Fig. 3 bis 6 gezeigt ist, schließt ein Verfahren zum Herstellen des Transistors mit isoliertem Gate und verbesserter Stromleitfähigkeit gemäß der vorliegenden Er findung die folgenden Stufen ein: Bereitstellen eines Substra tes 12 eines Leitfähigkeitstyps, das in einer bevorzugten Aus führungsform eine stark dotierte erste Schicht 16 eines Leit fähigkeitstyps, wie mit P-Leitfähigkeit, und eine zweite, leicht dotierte Schicht 18 des einen Leitfähigkeitstyps umfaßt, die darauf angeordnet ist. Eine erste wenig dotierte Driftschicht 14 entgegengesetzten Leitfähigkeitstyps wird dann z.B. durch epitaxiales Aufwachsen auf dem Substrat gebildet. Dann bildet man einen Pufferbereich 15 entgegengesetzten Leitfähigkeitstyps innerhalb der leicht dotierten Driftschicht 14, z.B. entweder durch Implantieren oder Diffusionsdotieren. Ein erster Bereich 32 eines Leitfähigkeitstyps wird dann in der Driftschicht 14 und vorzugsweise innerhalb des Pufferbereiches 15, z.B. durch Implantieren oder Diffundieren angeordnet. Der erste Bereich 32 bildet einen Teil der im wesentlichen planaren zweiten Oberflä che 24 des Elementes. Ein zweiter Bereich 34 entgegengesetzten Leitfähigkeitstyps wird z.B. durch Implantieren oder Diffundie ren im ersten Bereich 32 angeordnet, und der Pufferbereich 15 und der zweite Bereich 34 bilden einen Teil der im wesentlichen planaren zweiten Oberfläche 24 des Elementes 10. Ein dritter Be reich 42 eines Leitfähigkeitstyps wird z.B. durch Implantieren oder Diffundieren in der Driftschicht 14 gebildet, und der dritte Bereich bildet einen Teil der im wesentlichen planaren zweiten Oberfläche 24 des Elementes 10. Einen vierten Bereich 44 entgegengesetzten Leitfähigkeitstyps bildet man z.B. durch Implantieren oder Diffundieren in dem dritten Bereich 42, und der vierte Bereich 44 bildet einen Teil der im wesentlichen planaren zweiten Oberfläche 24 des Elementes 10. Ein Kanalteil des dritten Bereiches erstreckt sich zwischen dem vierten Be reich 44 und der ersten Schicht 14 nahe der zweiten Oberfläche 24. Eine Kathodenelektrode 45, wie aus Aluminium, wird ausge richtet mit einem Teil der dritten und vierten Bereiche und in ohmschem Kontakt damit aufgebracht. Eine Isolationsschicht 62 läßt man über dem Kanalteil des dritten Bereiches 42 auf wachsen und bringt eine Gate-Elektrodenschicht 64 über der Iso lationsschicht 62 zumindest in gleicher Ausdehnung mit dem Ka nalteil des dritten Bereiches 42 auf. Eine metallisierte Elek trode 20 wird in Kontakt mit dem Substrat 12 aufgebracht, z.B. durch Vakuumabscheidung, und diese Elektrode ist elektrisch mit der zweiten Kathodenelektrode 45 verbunden. Eine dritte metalli sierte Anodenelektrode 46 wird z.B. durch Vakuumabscheidung auf gebracht, um elektrischen Kontakt mit dem ersten und zweiten Bereich 32 bzw. 34 herzustellen.Under the reverse bias conditions, the insulated gate transistor of the present invention also conducts current after the turn-on knee is exceeded by approximately 0.7 volts. Operation with reverse bias according to the present invention differs significantly from the characteristics of conventional elements with reverse bias, as shown by the broken line in Fig. 7. The usual lateral transistors with an insulated gate block in the reverse direction, but do not conduct. A conventional insulated gate transistor has a breakdown at a reverse voltage potential that exceeds a certain voltage, such as 20 volts. This breakthrough can destroy the element and is therefore unusable for long periods of operation. The improved insulated gate lateral transistor according to the present invention can be fabricated using conventional diffusion or implantation techniques to form the above-mentioned areas in the substrate. In a preferred embodiment, as shown in FIGS. 3 through 6, a method of manufacturing the insulated gate transistor with improved current conductivity according to the present invention includes the following steps: Providing a substrate 12 of a conductivity type that in a preferred embodiment comprises a heavily doped first layer 16 of a conductivity type, such as P-type, and a second, lightly doped layer 18 of a conductivity type disposed thereon. A first lightly doped drift layer 14 of opposite conductivity type is then formed, for example, by epitaxial growth on the substrate. A buffer region 15 of opposite conductivity type is then formed within the lightly doped drift layer 14 , for example either by implantation or diffusion doping. A first region 32 of a conductivity type is then arranged in the drift layer 14 and preferably within the buffer region 15 , for example by implantation or diffusion. The first region 32 forms part of the substantially planar second surface 24 of the element. A second region 34 of opposite conductivity type is arranged in the first region 32 , for example by implantation or diffusion, and the buffer region 15 and the second region 34 form part of the essentially planar second surface 24 of the element 10 . A third region 42 of a conductivity type is formed, for example, by implantation or diffusion in the drift layer 14 , and the third region forms part of the essentially planar second surface 24 of the element 10 . A fourth region 44 of opposite conductivity type is formed, for example, by implantation or diffusion in the third region 42 , and the fourth region 44 forms part of the essentially planar second surface 24 of the element 10 . A channel portion of the third region extends between the fourth region 44 and the first layer 14 near the second surface 24 . A cathode electrode 45 , such as aluminum, is aligned with part of the third and fourth areas and applied in ohmic contact therewith. An insulation layer 62 is allowed to grow over the channel part of the third region 42 and brings a gate electrode layer 64 over the insulation layer 62 to at least the same extent with the channel part of the third region 42 . A metallized electrode 20 is applied in contact with the substrate 12 , for example by vacuum deposition, and this electrode is electrically connected to the second cathode electrode 45 . A third metallized anode electrode 46 is brought on, for example by vacuum deposition, to make electrical contact with the first and second regions 32 and 34 , respectively.
Obwohl die bevorzugten Ausführungsformen der vorliegenden Er findung mit bezug auf einen Lateraltransistor mit isoliertem Gate offenbart wurden, ist klar, daß die Lehre der vorliegenden Erfindung mit Doppelfunktionsanode und integraler Vertikaldiode nicht auf ein solches Element beschränkt, sondern gleichermaßen auf andere Lateralelemente mit isoliertem Gate anwendbar ist. Außerdem sorgt der Einschluß einer integralen Vertikaldiode in Lateralelemente mit isoliertem Gate nicht nur für eine verbes serte Stromleitfähigkeit, sondern auch für andere Verbesserungen, wie verminderte Zellgröße, verbesserte Leitfähigkeit, geringeren Widerstand im Durchlaßzustand und somit verbesserte Betriebs charakteristika und Elementparameter des Elementes als ganzes.Although the preferred embodiments of the present Er invention with reference to a lateral transistor with isolated Gate have been disclosed, it is clear that the teaching of the present Invention with double function anode and integral vertical diode not limited to such an element, but equally is applicable to other insulated gate lateral elements. In addition, the inclusion of an integral vertical diode in Lateral elements with insulated gate not only for a better more current conductivity, but also for other improvements, such as reduced cell size, improved conductivity, lower On-state resistance and thus improved operation characteristics and element parameters of the element as a whole.
Claims (20)
ein Substrat eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Oberfläche,
eine erste Kathodenelektrode, die auf der ersten Ober fläche des Substrates angeordnet ist,
eine erste Schicht entgegengesetzten Leitfähigkeits typs, die auf der zweiten Oberfläche des Substrates angeordnet ist und eine zweite Oberfläche des Elemen tes bildet,
einen ersten Bereich des einen Leitfähigkeitstyps, der innerhalb der ersten Schicht angeordnet ist und einen ersten Teil der zweiten Oberfläche des Elementes bil det,
einen zweiten Bereich des entgegengesetzten Leitfähig keitstyps, der innerhalb der ersten Schicht angeord net ist und einen zweiten Teil der zweiten Oberfläche des Elementes bildet,
einen dritten Bereich des einen Leitfähigkeitstyps, der innerhalb der ersten Schicht angeordnet ist und einen dritten Teil der zweiten Oberfläche des Elemen tes bildet,
einen vierten Bereich des entgegengesetzten Leitfähig keitstyps, der innerhalb des dritten Bereiches ange ordnet ist und einen vierten Teil der zweiten Ober fläche des Elementes und einen PN-Übergang mit dem dritten Bereich bildet,
ein isoliertes Gate, das auf der zweiten Oberfläche des Elementes oberhalb eines Teiles des dritten Be reiches angeordnet ist und bei geeigneter Vorspan nung einen Kanal durch den dritten Bereich bildet, um Ladungsträger des entgegengesetzten Leitfähigkeits typs vom vierten Bereich durch den dritten Bereich zur ersten Schicht zu kuppeln,
eine zweite Kathodenelektrode, die im ohmschen Kon takt mit dem dritten und vierten Bereich angeordnet ist und den dritten mit dem vierten Bereich kurz schließt, um ein Vorspannen des PN-Überganges zwi schen dem dritten und vierten Bereich in Durchlaß richtung zu verhindern,
eine Anodenelektrode, die in ohmschen Kontakt mit dem ersten und zweiten Bereich angeordnet ist, und
eine Einrichtung, die die zweite Kathodenelektrode mit der ersten Kathodenelektrode verbindet, um einen Stromfluß durch eine Vertikaldiode zu gestatten, die das Substrat, die erste Schicht und den zweiten Be reich umfaßt, wenn ein Vorspannungspotential in Sperr richtung zwischen der ersten Kathodenelektrode und der Anodenelektrode angelegt ist.1. Insulated gate lateral semiconductor element, comprising:
a substrate of a first conductivity type with a first and a second surface,
a first cathode electrode which is arranged on the first surface of the substrate,
a first layer of opposite conductivity type, which is arranged on the second surface of the substrate and forms a second surface of the element,
a first region of the one conductivity type, which is arranged within the first layer and forms a first part of the second surface of the element,
a second region of the opposite conductivity type, which is arranged within the first layer and forms a second part of the second surface of the element,
a third region of the one conductivity type, which is arranged within the first layer and forms a third part of the second surface of the element,
a fourth area of the opposite conductivity type, which is arranged within the third area and forms a fourth part of the second surface of the element and a PN junction with the third area,
an insulated gate which is arranged on the second surface of the element above a part of the third region and forms a channel through the third region with a suitable bias in order to charge carriers of the opposite conductivity type from the fourth region through the third region to the first layer couple,
a second cathode electrode, which is arranged in ohmic contact with the third and fourth regions and short-circuits the third with the fourth region in order to prevent a biasing of the PN junction between the third and fourth regions in the forward direction,
an anode electrode arranged in ohmic contact with the first and second regions, and
means connecting the second cathode electrode to the first cathode electrode to allow current to flow through a vertical diode comprising the substrate, the first layer and the second region when a reverse bias potential is applied between the first cathode electrode and the anode electrode is.
Schaffen einer Substratschicht eines Leitfähigkeits typs,
Bilden einer ersten, wenig dotierten Schicht entge gengesetzten Leitfähigkeitstyps auf dem Substrat,
Bilden eines ersten Bereiches des einen Leitfähig keitstyps in der ersten wenig dotierten Schicht,
Bilden eines zweiten Bereiches entgegengesetzten Leit fähigkeitstyps in dem ersten Bereich,
Bilden eines dritten Bereiches des einen Leitfähigkeits typs in der ersten, wenig dotierten Schicht,
Bilden eines vierten Bereiches des entgegengesetzten Leitfähigkeitstyps im dritten Bereich, so daß der vier te Bereich einen Kanalteil des dritten Bereiches zwi schen dem vierten Bereich und der ersten Schicht bil det und sich zwischen dem dritten und dem vierten Be reich ein PN-Übergang befindet,
Aufbringen einer ersten metallisierten Elektrode in Ausrichtung mit einem Teil des dritten und vierten Be reiches und in elektrischem Kontakt damit, um das Vor spannen in Durchlaßrichtung des PN-Überganges zwischen dem dritten und vierten Bereich zu verhindern,
Bilden einer Isolationsschicht über dem Kanalteil,
Anbringen einer Gate-Elektrode über der Isolations schicht und dem Kanalteil, um einen leitenden Kanal in diesem Teil zu induzieren,
Aufbringen einer zweiten Elektrode in elektrischem Kon takt mit dem Substrat und
Aufbringen einer dritten Elektrode in elektrischem Kon takt mit dem ersten und zweiten Bereich.16. A method of manufacturing an insulated gate semiconductor element having an improved current carrying ability, comprising the following steps:
Creating a substrate layer of a conductivity type,
Forming a first, slightly doped layer of opposite conductivity type on the substrate,
Forming a first region of the one conductivity type in the first lightly doped layer,
Forming a second area of opposite conductivity type in the first area,
Forming a third region of the one conductivity type in the first, lightly doped layer,
Forming a fourth region of the opposite conductivity type in the third region, so that the fourth region forms a channel part of the third region between the fourth region and the first layer and there is a PN junction between the third and fourth regions,
Applying a first metallized electrode in alignment with a portion of the third and fourth regions and in electrical contact therewith to prevent the forward biasing of the PN junction between the third and fourth regions
Forming an insulation layer over the channel part,
Attaching a gate electrode over the insulation layer and the channel part to induce a conductive channel in this part,
Application of a second electrode in electrical contact with the substrate and
Application of a third electrode in electrical contact with the first and second regions.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US93536886A | 1986-11-26 | 1986-11-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3739417A1 true DE3739417A1 (en) | 1988-06-09 |
Family
ID=25466998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873739417 Withdrawn DE3739417A1 (en) | 1986-11-26 | 1987-11-20 | TRANSISTOR WITH INSULATED GATE AND INTEGRAL VERTICAL DIODE AND METHOD FOR THE PRODUCTION THEREOF |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS63173365A (en) |
| DE (1) | DE3739417A1 (en) |
| FR (1) | FR2607324B1 (en) |
| GB (1) | GB2197987B (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2660001B2 (en) * | 1988-06-27 | 1997-10-08 | 株式会社東芝 | Conduction modulation type MOSFET |
| ATE211306T1 (en) * | 1988-09-22 | 2002-01-15 | Koninkl Philips Electronics Nv | LATERAL BIPOLAR TRANSISTOR ARRANGEMENTS WITH INSULATED CONTROL ELECTRODE WITH SPLIT ANODE |
| DE68926384T2 (en) * | 1988-11-29 | 1996-10-10 | Toshiba Kawasaki Kk | Lateral conductivity modulation MOSFET |
| JP2650519B2 (en) * | 1991-07-25 | 1997-09-03 | 株式会社日立製作所 | Horizontal insulated gate transistor |
| DE19725091B4 (en) * | 1997-06-13 | 2004-09-02 | Robert Bosch Gmbh | Lateral transistor device and method for its production |
| JP6406021B2 (en) * | 2015-01-09 | 2018-10-17 | 株式会社デンソー | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4422089A (en) * | 1980-09-08 | 1983-12-20 | U.S. Philips Corporation | Semiconductor device having a reduced surface field strength |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043032B2 (en) * | 1978-09-14 | 1985-09-26 | 株式会社日立製作所 | gate turn off thyristor |
| EP0111803B1 (en) * | 1982-12-13 | 1989-03-01 | General Electric Company | Lateral insulated-gate rectifier structures |
| EP0115098B1 (en) * | 1982-12-27 | 1987-03-18 | Koninklijke Philips Electronics N.V. | Lateral dmos transistor device having an injector region |
| GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
| GB2173037A (en) * | 1985-03-29 | 1986-10-01 | Philips Electronic Associated | Semiconductor devices employing conductivity modulation |
| CA1252225A (en) * | 1985-11-27 | 1989-04-04 | Sel Colak | Lateral insulated gate transistors with coupled anode and gate regions |
| US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
-
1987
- 1987-11-16 JP JP28759587A patent/JPS63173365A/en active Pending
- 1987-11-20 DE DE19873739417 patent/DE3739417A1/en not_active Withdrawn
- 1987-11-24 FR FR8716237A patent/FR2607324B1/en not_active Expired - Fee Related
- 1987-11-25 GB GB8727593A patent/GB2197987B/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4422089A (en) * | 1980-09-08 | 1983-12-20 | U.S. Philips Corporation | Semiconductor device having a reduced surface field strength |
Non-Patent Citations (1)
| Title |
|---|
| IEDM 1985, S. 740-742 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2197987B (en) | 1990-07-04 |
| FR2607324A1 (en) | 1988-05-27 |
| GB8727593D0 (en) | 1987-12-31 |
| GB2197987A (en) | 1988-06-02 |
| FR2607324B1 (en) | 1992-03-20 |
| JPS63173365A (en) | 1988-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112016003510B4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE102017124871B4 (en) | Power semiconductor device and method for manufacturing a power semiconductor device | |
| DE3686971T2 (en) | LATERAL TRANSISTOR WITH INSULATED GATE WITH LATCH-UP STRENGTH. | |
| DE69633310T2 (en) | PIN diode with insulated gate. | |
| DE2711562C3 (en) | Semiconductor component and method for its manufacture | |
| DE69025990T2 (en) | Bipolar transistor with insulated control electrode and method for its production | |
| DE3688518T2 (en) | Semiconductor devices with conductivity modulation. | |
| DE4001390C2 (en) | Semiconductor device | |
| DE3008034A1 (en) | ELECTRODE DEVICE FOR A SEMICONDUCTOR DEVICE | |
| DE102004022455B4 (en) | Bipolar transistor with insulated control electrode | |
| DE112011104322T5 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| DE19801999A1 (en) | Semiconductor device, e.g. IGBT | |
| DE10161129A1 (en) | Semiconductor device and method for its manufacture | |
| DE19701189A1 (en) | Semiconductor device | |
| DE102011077841A1 (en) | Power semiconductor device | |
| DE3816667A1 (en) | MONOLITHICALLY INTEGRATED SEMICONDUCTOR ELEMENT WITH CONDUCTIVITY IN THE REAR DIRECTION AND METHOD FOR THE PRODUCTION THEREOF | |
| DE19914697A1 (en) | Depletion MOS semiconducting component for MOS power IC | |
| DE19922187C2 (en) | Low-resistance VDMOS semiconductor component and method for its production | |
| DE4112905A1 (en) | CONDUCTIVITY MODULATION MOSFET AND METHOD FOR PRODUCING THE SAME | |
| DE1489937A1 (en) | Semiconductor component | |
| DE19908477A1 (en) | Semiconductor component, e.g. free wheel diode (FWD), used as intelligent power module or component with doped substrate | |
| DE112018007354T5 (en) | SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME | |
| DE19641838A1 (en) | Termination structure for semiconductor components and method for producing such termination structures | |
| DE69930715T2 (en) | Electronic semiconductor power with integrated diode | |
| DE102022102392A1 (en) | Semiconductor device and method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: SIEB, R., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6947 |
|
| 8110 | Request for examination paragraph 44 | ||
| 8139 | Disposal/non-payment of the annual fee |