DE3738800A1

DE3738800A1 - Data transmission system

Info

Publication number: DE3738800A1
Application number: DE19873738800
Authority: DE
Inventors: Ludwig Dipl Ing Dennerlein; Eckhard Dipl Ing Walters
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1987-11-14
Filing date: 1987-11-14
Publication date: 1989-05-24

Abstract

In a data transmission system, the data bus of which is connected via a pull-up resistor to an operating voltage source, the parasitic parallel capacitance of the data bus, together with the pull-up resistor, form an RC section which prevents potential steps on the data bus. In practice, this limits the length of the data bus to a particular length. The circuit arrangement presented is intended for increasing the length of the data bus. For this purpose, a current source circuit is connected to the data bus. The field of application is, for example, the extension of a data bus of an I-squared-C-bus.

Description

Die Erfindung bezieht sich auf ein Datenübertragungssys tem mit mindestens einem Sender mit Sendetreiber und mit mindestens einem Empfänger, welche über mindestens eine Datensammelleitung miteinander verbunden sind, wobei die Sendetreiber mittels einer verdrahteten Logik verknüpft sind.The invention relates to a data transmission system system with at least one transmitter with transmitter driver and with at least one recipient who has at least one Data collection line are interconnected, the Transmitter drivers linked using wired logic are.

Ein solches Datenübertragungssystem wird bspw. zum Daten austausch zwischen untereinander unabhängigen integrier ten Schaltungen (IC′s) verwendet. Ein Konzept für dieses Datenübertragungssystem ist unter dem Namen I-Quadrat-C- Bus (I 2C) bekannt und z.B. in dem Aufsatz "I2C-Bus: Zwei draht-Schnittstelle senkt Systemkosten", in Elektronik, Heft 23 vom 18.11.1983, Seite 40 ff., beschrieben.Such a data transmission system becomes data, for example exchange between independent integrators ten circuits (IC's) used. A concept for this data transmission system is called I-Quadrat-C- Bus (I 2C) known and e.g. in the essay "I2C-Bus: Two wire interface lowers system costs, "in electronics, Booklet 23 of November 18, 1983, page 40 ff.

Die auszutauschenden Daten werden in serieller Form auf einer einzigen Datensammelleitung ausgetauscht. Hierzu werden alle Sende-/Empfangs-Stufen der angeschlossenen IC′s mit ihren Ein-/Ausgängen parallel an die Datensam melleitung angeschlossen. Die Ein-/Ausgänge der Sende /Empfangs-Stufen sind nach dem Prinzip einer verdrahteten Logik verknüpft. Hierzu ist die Datensammelleitung über einen Arbeitswiderstand, welcher allgemein als "Pull-up"- Widerstand bezeichnet wird, mit einer Betriebsspannungs quelle verbunden.The data to be exchanged are stored in serial form exchanged on a single data bus. For this all send / receive levels of the connected IC’s with their inputs / outputs parallel to the data seed line connected. The inputs / outputs of the transmission / Reception stages are wired on the principle Logic linked. For this, the data collection line is about a working resistance, which is generally called a "pull-up" - Resistance is called with an operating voltage source connected.

Ein Sendetreiber einer Sendestufe ist z.B. aus einem MOS- FET aufgebaut, welcher beim Senden einer Digitalen Null in den Leitzustand und beim Senden einer Digitalen Eins in den Sperrzustand versetzt wird. Die Nichtbeteiligung einer Sendestufe ist dem Senden einer Digitalen Eins gleichgesetzt. Sind alle Sendetreiber gesperrt, ist das Potential der Datensammelleitung gleich dem Betriebsspan nungspotential; ist auch nur ein einziger Sendetreiber im leitenden Zustand, ist das Potential auf der Datensammel leitung gleich dem Spannungsabfall über dem Durchlaßwi derstand des MOSFET, wobei dieser und der Pull-up-Wider stand einen Spannungsteiler bilden. Ein zu großer Span nungsabfall verschlechtert den Störspannungsabstand zwi schen dem für eine Digitale Null definierten Spannungsbe reich und dem für eine Digitale Eins definierten Span nungsbereich. Aus diesem Grund ist für den durch den Pull-up-Widerstand in den Sendetreiber fließenden Strom ein Maximalwert von z.B. 3 Milliampere vorgegeben.A transmission driver of a transmission stage is e.g. from a mos FET built, which when sending a digital zero in the control state and when sending a digital one is put into the locked state. The non-participation a transmission stage is the transmission of a digital one equated. If all send drivers are blocked, that is Potential of the data collection line equal to the company chip potential; is also only a single transmission driver in the conductive state, is the potential on the data collection Line equal to the voltage drop across the Durchlaßwi the state of the MOSFET, this and the pull-up counter stood to form a voltage divider. Too big a span voltage drop worsens the signal-to-noise ratio between the voltage range defined for a digital zero rich and the span defined for a digital one range. For this reason, for the through the Pull-up resistor current flowing in the transmitter driver a maximum value of e.g. 3 milliamps.

Der logische Wert, der sich auf der Datensammelleitung einstellt, entspricht so einer UND-Verknüpfung aller lo gischen Ausgangswerte der Sende-Stufen. Diese Art der Verknüpfung ist auch unter dem Fachbegriff "wired-AND" bekannt.The logical value that is on the data bus sets, corresponds to an AND operation of all lo initial values of the transmission stages. That kind of Linking is also under the technical term "wired-AND" known.

Bei verwendung einer nicht abgeschirmten Leitung für ein solches Datenübertragungssystem beträgt die Parallelkapa zität bezogen auf einen Meter Kabellänge ca. 100 pico-Fa rad. Der parasitäre Parallelkondensator bildet mit dem Pull-up-Widerstand ein RC-Glied, welches Potentialsprünge auf der Datensammelleitung verhindert. Bei einem Übergang von einer gesendeten Digitalen Null auf eine Digitale Eins nähert sich die Spannung auf der Datenleitung asymp totisch der Betriebsspannung. Üblicherweise werden Sig nalanstiegszeiten zwischen den Zeitpunkten gemessen, an welchen das Signal jeweils um das 0,1-fache und das 0,9 fache der zu überwindenden Spannungsdifferenz über dem Ausgangswert des Signals liegt. Bei einer Paral lelkapazität von bspw. 400 Picofarad führt dies zu einer Signalanstiegszeit von ca. 1 Microsekunde. Werden noch die Eingangskapazitäten der Sende-/Empfangs-Stufen be rücksichtigt, so ist die Länge der Datensammelleitung durch die kapazitive Belastung in der Praxis auf eine Leitungslänge von zwei Metern begrenzt.When using an unshielded cable for a such data transmission system is the parallel Kapa 100 pico-Fa. based on one meter of cable length wheel. The parasitic parallel capacitor forms with the Pull-up resistor an RC element, which jumps in potential prevented on the data bus. At a transition from a sent digital zero to a digital one One approaches the voltage on the data line asymp total of the operating voltage. Usually Sig nal rise times measured between the times which the signal by 0.1 times and 0.9 times the voltage difference to be overcome above the Output value of the signal is. At a parallel Oil capacity of, for example, 400 picofarads leads to a Signal rise time of approx. 1 microsecond. Will the input capacities of the send / receive stages taken into account, is the length of the data bus due to the capacitive load in practice on a Cable length limited to two meters.

Aufgabe der vorliegenden Erfindung ist es, ein Datenüber tragungssystem der eingangs genannten Art so weiterzubil den, daß die Leitungslänge der Datensammelleitung gestei gert werden kann.The object of the present invention is to provide data support system of the type mentioned so to continue that the line length of the data bus increases can be replaced.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß an jeder Datensammelleitung eine Stromquellenschaltung ange schlossen ist. Der Erfindung liegt die Erkenntnis zugrun de, daß ein höherer Wert für die Parallelkapazität tole riert werden kann, solange die Signalanstiegszeit hier durch nicht verschlechtert wird.This object is achieved in that a power source circuit is attached to each data bus is closed. The invention is based on the knowledge de that a higher value for the parallel capacity tole can be as long as the signal rise time here by not deteriorating.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.Advantageous developments of the invention are in the Subclaims specified.

Im folgenden wird die Erfindung anhand von Ausführungs beispielen unter Hinweis auf die Zeichnungen näher be schrieben und erläutert.In the following the invention based on execution examples with reference to the drawings wrote and explained.

Es zeigen:Show it:

Fig. 1 ein Prinzipschaltbild eines Datenübertragungssys tems, Fig. 1 is a schematic diagram of a Datenübertragungssys tems,

Fig. 2 ein Ausführungsbeispiel für eine Stromquelle mit Komparator mit diskreten Bauelementen. Fig. 2 shows an embodiment of a current source with a comparator with discrete components.

Bei dem in Fig. 1 dargestellten Ausführungsbeispiel sind drei Sende-/Empfangs-Schaltungen IC1, IC2, IC3 an einer Datensammelleitung I 2 C angeschlossen.In the embodiment shown in Fig. 1, three transmit / receive circuits IC1, IC2, IC3 are connected to a data bus I 2 C.

Von den Sende/Empfangs-Stufen sind nur die Sendetreiber gezeigt, welche im wesentlichen aus einem MOSFET beste hen, wobei der in Reihe zum MOSFET liegende Wider stand RSD den Source-Drain-Durchlaßwiderstand des MOSFETs symbolisiert. Die Anschlüsse eines Kondensators C sind in Fig. 1 mittels gestrichelter Linien gekennzeichnet und mit der Datensammelleitung IC 2 und Bezugspotential ver bunden. Dieser Kondensator C symbolisiert die leitungsab hängige parasitäre Parallelkapazität.Of the transmit / receive stages, only the transmit drivers are shown, which essentially consist of a MOSFET, the RSD lying in series with the MOSFET symbolizing the source-drain forward resistance of the MOSFET. The connections of a capacitor C are shown in Fig. 1 by dashed lines and with the data bus IC 2 and reference potential connected ver. This capacitor C symbolizes the line-dependent parasitic parallel capacitance.

An der Datensammelleitung ist eine erste Stromquelle Q 1 angeschlossen. Der Konstantstrom I 1 der Konstantstrom quelle Q 1 fließt durch eine an der Datensammelleitung an geschlossene Zenerdiode D, sobald sich ein Spannungspo tential auf dem Datenbus einstellt, welches der Zener spannung der Zenerdiode D entspricht. Dies ist der Fall, wenn alle Sendetreiber gesperrt sind und die parasitäre Parallelkapazität aufgeladen ist. Dieser Zustand ent spricht einer Digitalen Eins. Sendet hingegen z.B. die Sende-/Empfangs-Stufe IC 1 eine Digitale Null, so fließt der Strom der Stromquelle Q 1 durch den Sendetreiber und erzeugt am Durchlaßwiderstand RSD einen Spannungsabfall. In diesem Fall ist die Zenerdiode D im Sperrzustand.A first current source Q 1 is connected to the data bus. The constant current I 1 of the constant current source Q 1 flows through a Zener diode D connected to the data bus as soon as a voltage potential is established on the data bus which corresponds to the Zener voltage of the Zener diode D. This is the case when all transmission drivers are blocked and the parasitic parallel capacitance is charged. This state corresponds to a digital one. However, if, for example, the transmit / receive stage IC 1 sends a digital zero, the current of the current source Q 1 flows through the transmit driver and generates a voltage drop across the forward resistor RSD . In this case, the Zener diode D is in the blocking state.

Wird anschließend an diese Digitale Null eine Digitale Eins übertragen, so wird die parasitäre Parallelkapazität mit dem konstanten Strom der Stromquelle Q 1 aufgeladen. Hierdurch wird ein linearer Spannungsanstieg erzielt. Da der Konstantstrom gleich dem maximal zulässigen Strom ge wählt werden kann, werden die Anstiegszeiten der Signale um etwa die Hälfte verkürzt. Auf diese Weise kann die Leitungslänge der Datensammelleitung auf etwa das Doppel te verlängert werden.If a digital one is subsequently transmitted to this digital zero, the parasitic parallel capacitance is charged with the constant current of the current source Q 1 . This leads to a linear voltage increase. Since the constant current can be selected to be equal to the maximum permissible current, the rise times of the signals are shortened by about half. In this way, the line length of the data bus can be extended to about twice the te.

Darüber hinaus bietet die Anordnung den Vorteil, daß die Datensammelleitung durch die Zenerdiode auch während ei ner Digitalen "Eins" mit dem dynamischen Innenwiderstand der Zenerdiode relativ nieder-ohmig belastet ist und so eine gute Störunterdrückung von induktiv bzw. kapazitiv eingekoppelten Signalen erzielt.In addition, the arrangement has the advantage that the Data collection line through the Zener diode even during egg ner digital "one" with the dynamic internal resistance the Zener diode is relatively low-ohmic and so good interference suppression from inductive or capacitive coupled signals achieved.

Gemäß einer Weiterbildung der Erfindung ist an der Daten sammelleitung über einen Schalter S eine zweite Strom quelle Q 2 angeschlossen, welche einen zusätzlichen Strom I 2 liefert. Der Schalter S wird mittels eines Kom parators K betätigt. Dem ersten Eingang des Komparators K ist eine von einer Vergleichsspannungsquelle abgegebene Vergleichsspannung U zugeführt, während der zweite Ein gang des Komparators mit der Datensammelleitung I 2 C ver bunden ist. Solange die Spannung an der Datensammellei tung kleiner ist als die dem Komparator K zugeführte Ver gleichsspannung U, steuert der Komparator den Schalter S so an, daß dieser geöffnet ist.According to a development of the invention, a second current source Q 2 is connected to the data line via a switch S , which supplies an additional current I 2 . The switch S is operated by means of a comparator K. The first input of the comparator K is supplied from a reference voltage source reference voltage U , while the second input of the comparator is connected to the data bus I 2 C. As long as the voltage at the Datensammellei tung smaller than the comparator K supplied Ver DC voltage U, the comparator controls the switch S in such a way that this is opened.

Wird im Anschluß an eine Digitale Null eine Digitale Eins gesendet steigt die Spannung auf der Datensammelleitung zunächst linear an. Übersteigt das Potential auf der Da tensammelleitung während dieses Signalanstiegs das am Komparator eingestellte Vergleichspotential, so wird die zweite Stromquelle Q 2 zugeschaltet. Durch den zusätzli chen Konstantstrom I 2 wird der parasitäre Parallelkonden sator C beschleunigt aufgeladen. Hierdurch ist die An stiegszeit der Signalflanke wesentlich verkürzt. Die Schaltschwelle des Komparators ist zwischen dem maximal erlaubten Spannungswert für eine Digitale Null und dem minimal geforderten Spannungswert für eine Digitale Eins zu legen. Für einen beidseitig gleichen Störabstand ist die Schaltschwelle des Komparators in die arithmetische Mitte dieser beiden Werte gelegt.If a digital one is sent following a digital zero, the voltage on the data bus initially rises linearly. If the potential on the data bus during this signal rise exceeds the comparison potential set on the comparator, then the second current source Q 2 is switched on. The parasitic parallel capacitor C is charged accelerated by the additional constant current I 2 . As a result, the rise time of the signal edge is significantly reduced. The switching threshold of the comparator must be set between the maximum permitted voltage value for a digital zero and the minimum required voltage value for a digital one. For an equal signal-to-noise ratio on both sides, the switching threshold of the comparator is placed in the arithmetic center of these two values.

Da die zweite Konstantstromquelle Q 2 dann wieder ausge schaltet werden soll, wenn das Potential auf der Daten sammelleitung die Vergleichsspannung unterschreitet, muß sichergestellt sein, daß das Potential beim Senden einer Digitalen Null im Anschluß an das Senden einer Digitalen Eins auch tatsächlich unter die Vergleichsspannung sinkt. Das Produkt aus der Summe der beiden Konstantströ me I 1 und I 2 und dem Durchlaßwiderstand RSD muß daher kleiner sein als diese Vergleichsspannung. Hierdurch ist für den Konstantstrom I 2 der zu- und abschaltbaren Kon stantstromquelle Q 2 ein maximal zulässiger Wert vorgege ben. Bei einer ausgeführten Schaltung wurde für die zu schaltbare Stromquelle Q 2 ein Konstantstrom von 8 Milli ampere gewählt.Since the second constant current source Q 2 is to be switched off again when the potential on the data collecting line falls below the reference voltage, it must be ensured that the potential when sending a digital zero after sending a digital one actually drops below the reference voltage . The product of the sum of the two constant currents I 1 and I 2 and the forward resistance RSD must therefore be less than this reference voltage. Hereby is a maximum permissible value PRE-ben for the constant current I 2 of the connectable and disconnectable Kon stantstromquelle Q. 2 In the case of an implemented circuit, a constant current of 8 milliamps was selected for the current source Q 2 to be switched.

Soll durch die Sendestufe IC 1 auf dem Datenbus erneut ei ne Digitale Null erzeugt werden, so wird die Datensammel leitung mit dem Source-Drain-Durchlaßwiderstand des MOS- FETs belastet. Die parasitäre Parallelkapazität wird durch diesen Widerstand entladen und das Potential auf dem Datenbus sinkt. Wird das mittels der Vergleichsspan nung vorgegebene Potential unterschritten, so unterbricht der Komparator mittels des Schalters S die Stromzufuhr von der Konstantstromquelle Q 2. Auf diese Weise ist der Spannungsabfall über dem Source-Drain-Widerstand kleiner als mit zugeschalteter zweiter Konstantstromquelle. Hier durch ist ein besserer Störspannungsabstand gewährlei stet.If a digital zero is to be generated again on the data bus by the transmission stage IC 1 , the data collection line is loaded with the source-drain on-resistance of the MOSFET. The parasitic parallel capacitance is discharged through this resistor and the potential on the data bus drops. If the potential falls below the predetermined voltage, the comparator interrupts the current supply from the constant current source Q 2 by means of the switch S. In this way, the voltage drop across the source-drain resistor is smaller than when the second constant current source is switched on. This ensures a better signal-to-noise ratio.

Gegenüber einem Betrieb des Datenübertragungssystems der beschriebenen Ausführungsform mit einer ständig ange schlossenen Stromquelle verkürzt sich durch diese gewähl ten Werte die Signalanstiegszeit noch einmal um ein Drit tel. Hierdurch ist eine weitere Verlängerung der Lei tungslänge der Datensammelleitung möglich.Compared to an operation of the data transmission system of described embodiment with a constantly closed power source is shortened by this selected the signal rise time again by a third tel. This is a further extension of the lei length of the data bus possible.

Fig. 2 zeigt ein Ausführungsbeispiel mit diskreten Baue lementen, wobei anstelle einer ständig mit der Datensam melleitung verbundenen Konstantstromquelle und einer zweiten zusätzlich zu- oder abschaltbaren Stromquelle ei ne einzige Stromquelle Verwendung findet, deren Konstant strom jedoch zwischen zwei Werten umschaltbar ist. Zwi schen einer Versorgungsspannung +V und der Basis eines Transistors T 1 liegt eine Reihenschaltung aus einem Ba siswiderstand R 1 und einer Diode D 1. Die Basis des ersten Transistors ist über zwei Teilwiderstände R 2 und R 3 mit Bezugspotential verbunden. Zwischen der Versorgungsspan nung +V und dem Emitter des Transistors T 1 liegt ein Emitter-Widerstand R 4. Eine solche Schaltungsanordnung ist als sogenannte Stromspiegelschaltung bekannt und lie fert am Kollektor des Transistors einen vom Basisspan nungspotential und Emitter-Widerstand abhängigen Kon stantstrom. Der von dieser Konstantstromquelle erzeugte Konstantstrom wird in die Datensammelleitung einge speist. Zwischen der Datensammelleitung und Bezugspoten tial liegt ein aus einem ersten Spannungsteilerwider stand R 5 und einem zweiten Spannungsteilerwiderstand R 6 gebildeter Spannungsteiler. Mit dem Mittelabgriff des Spannungsteilers ist die Basis eines Schalttransistors T 2 verbunden. Die Kollektor-Emitter-Strecke dieses Schalt transistors ist parallel zum zweiten Teilwiderstand R 3 angeschlossen. Überschreitet die über dem zweiten Span nungsteilerwiderstand R 6 abfallende Teilspannung die Knickspannung des Schalttransistors T 2, so wird dieser leitend und der zweite Teilwiderstand R 3 wird kurzge schlossen. Hierdurch erhöht sich das Spannungspotential am Transistor T 1 und der Konstantstrom wird erhöht. Fig. 2 shows an embodiment with discrete Baue elements, where instead of a constant current source connected to the data line and a second current source that can be switched on or off, a single current source is used, but the constant current can be switched between two values. Between a supply voltage + V's and the base of a transistor T 1 is a series connection of a base resistor R 1 and a diode D 1 . The base of the first transistor is connected to reference potential via two partial resistors R 2 and R 3 . Between the supply voltage + V and the emitter of the transistor T 1 is an emitter resistor R 4 . Such a circuit arrangement is known as a so-called current mirror circuit and is manufactured at the collector of the transistor with a voltage potential based on the base voltage and emitter resistance dependent constant current. The constant current generated by this constant current source is fed into the data bus. Between the data bus and reference potential is a voltage divider formed from a first voltage divider resistor R 5 and a second voltage divider resistor R 6 . The base of a switching transistor T 2 is connected to the center tap of the voltage divider. The collector-emitter path of this switching transistor is connected in parallel to the second partial resistor R 3 . If the voltage drop across the second voltage dividing resistor R 6 exceeds the breakdown voltage of the switching transistor T 2 , it becomes conductive and the second partial resistor R 3 is short-circuited. This increases the voltage potential at transistor T 1 and the constant current is increased.

Die Stromspiegelschaltung wirkt daher als umschaltbare Konstantstromquelle, während der Schalttransistor T 2 als Komparator diese Umschaltung vornimmt. In einer ausge führten Schaltung sind die einzelnen Widerstandswerte so bemessen, daß bei kurzgeschlossenem Teilwiderstand R 3 ein Konstantstrom von ca. 11 Milliampere und im anderen Fall ein Konstantstrom von ca. 3 Milliampere fließt. Die bei den Spannungsteilerwiderstände sind so bemessen, daß der Schalttransistor bei einem Spannungspotential, welches zwischem niedrigsten zulässigen Wert für eine Digitale Eins und dem höchst zulässigen Wert für eine Digitale Null liegt, umschaltet.The current mirror circuit therefore acts as a switchable constant current source, while the switching transistor T 2 performs this switchover as a comparator. In an out circuit, the individual resistance values are dimensioned such that when the partial resistor R 3 is short-circuited, a constant current of approximately 11 milliamperes and in the other case a constant current of approximately 3 milliamperes flows. The voltage divider resistors are dimensioned such that the switching transistor switches at a voltage potential which lies between the lowest permissible value for a digital one and the highest permissible value for a digital zero.

Eine weitere Verbesserung der Signalanstiegszeiten er reicht man durch Parallelschalten eines Kondensators C 1 zum ersten Spannungsteilerwiderstand R 5. Solange sich das Spannungspotential auf der Datensammelleitung ändert, fließt über diesen Kondensator ein zusätzlicher Strom. Sowohl bei einer steigenden Signalflanke als auch bei ei ner fallenden Signalflanke wird somit ein Impuls übertra gen, wodurch die Schaltschwelle des Schalttransistors T 2 schneller erreicht ist. So wird z.B. bei einem Übergang von einer Digitalen Null auf eine Digitale Eins der Schalttransistor T 2 schneller aufgesteuert, wodurch be reits zu einem früheren Zeitpunkt die Stromspiegelschal tung auf einen höheren Konstantstrom umgeschaltet wird. Hierdurch ist nochmals eine deutliche Verkürzung der Sig nalanstiegszeit erreichbar.A further improvement in the signal rise times is achieved by connecting a capacitor C 1 in parallel with the first voltage divider resistor R 5 . As long as the voltage potential on the data bus changes, an additional current flows through this capacitor. A pulse is thus transmitted both with a rising signal edge and with a falling signal edge, as a result of which the switching threshold of the switching transistor T 2 is reached more quickly. For example, in the event of a transition from a digital zero to a digital one, the switching transistor T 2 is turned on more quickly, as a result of which the current mirror circuit is switched to a higher constant current at an earlier point in time. As a result, the signal rise time can be significantly shortened again.

Claims

1. Data transmission system with at least one transmitter with transmitter driver and with at least one receiver, which are connected to each other via at least one data bus, the transmitter drivers being linked by means of a wired logic, characterized in that a current source circuit on each data line ( I 2 C ) ( Q 1 , Q 2 ) is connected.

2. Data transmission system according to claim 1, characterized in that a comparator ( K ) is connected to the data bus ( I 2 C ), which controls the current source circuit ( Q 2 ).

3. Data transmission system according to claim 2, characterized in that the switching threshold of the comparator ( K ) is controlled by a pulse coupling stage ( C 1 ).

4. Data transmission system according to one of claims 2 or 3, characterized in that the current source circuit is formed from two current sources ge, one current source ( Q 1 ) is continuously connected to the data bus ( I 2 C ) and the other current source ( Q 2 ) is switched on or off by the comparator ( K ).

5. Data transmission system according to one of claims 1 to 4, characterized in that a load impedance ( D ) is connected to the data bus ( I 2 C ).

6. Data transmission system according to claim 5, characterized in that the load impedance ( D ) is a Zener diode.

7. Data transmission system according to one of claims 1 to 6, characterized in that the current source circuit from a transistor ( T 1 ), a base-emitter resistor ( R 1 ), a base collector gate resistor ( R 2 , R 3 ) and an emitter resistor ( R 4 ) is formed.

8. Data transmission system according to one of claims 2 to 7, characterized in that the comparator is formed from a switching transistor ( T 2 ) and a voltage divider ( R 2 , R 6 ) connected to the data bus ( I 2 C ), the Basis circuit of the transistor ( T 1 ) is connected to the center tap of the voltage divider.

9. Data transmission system according to claim 8, characterized in that the collector-emitter path of the switching transistor ( T 2 ) parallel to a partial resistor ( R 3 ) of the base collector resistor ( R 2 , R 3 ) of the transistor ( T 1 ) lies.

10. Data transmission system according to claim 8, characterized in that between the data bus ( I 2 C ) and the center tap of the voltage divider is a capacitor ( C 1 ).