DE3725429A1 - Monolithically integrated circuit arrangement - Google Patents

Monolithically integrated circuit arrangement

Info

Publication number
DE3725429A1
DE3725429A1 DE19873725429 DE3725429A DE3725429A1 DE 3725429 A1 DE3725429 A1 DE 3725429A1 DE 19873725429 DE19873725429 DE 19873725429 DE 3725429 A DE3725429 A DE 3725429A DE 3725429 A1 DE3725429 A1 DE 3725429A1
Authority
DE
Germany
Prior art keywords
diffusion
reference potential
zone
epitaxial layer
monolithically integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873725429
Other languages
German (de)
Inventor
Bernd Dipl Ing Kalkhof
Klaus Dipl Ing Jaeckel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19873725429 priority Critical patent/DE3725429A1/en
Publication of DE3725429A1 publication Critical patent/DE3725429A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Abstract

A monolithically integrated circuit arrangement, which is designed using standard bipolar planar technology and forms an electronic device, is proposed in which the insulation diffusion zones consist of a lower and an upper insulation diffusion. The monolithically integrated circuit arrangement consists of a first circuit section (1), preferably a power section, having a first reference potential (G1) and of a second circuit section (2), preferably a control section, having a second reference potential (G2). The insulation diffusion (131, 141) in the first circuit section (1) is connected to the first reference potential (G1). As a result, the substrate (10; 101, 102) of the entire monolithically integrated circuit arrangement is connected to this first reference potential (G1). The second circuit section (2) is insulated from the substrate (10; 101, 102) by the conductive layer diffusion zone (122) and the lower insulation diffusion zone (132), which both extend over the entire second circuit section (2). The mutual insulation of the circuit elements is effected in the case of the second circuit section (2) by the upper insulation diffusion (142a, 142b), which forms with the lower continuous insulation diffusion zone (132) individual grooves (troughs) for these circuit elements and is connected to the second reference potential (G2) (Figure 2). <IMAGE>

Description

Stand der TechnikState of the art

Die Erfindung betrifft eine in Standard-Bipolar-Planartechnologie ausgeführte, ein elektronisches Gerät bildende monolithisch integrierte Schaltungsanordnung nach der Gattung des Hauptanspruchs.The invention relates to a standard bipolar planar technology executed monolithic forming an electronic device Integrated circuit arrangement according to the type of the main claim.

Es sind bereits monolithisch integrierte Schaltungsanordnungen dieser Art bekannt geworden, bei denen die Leitschichtdiffusion einzelne voneinander getrennte Zonen aufweist, die jeweils einem einzigen oder einer Gruppe von Schaltungselementen zugeordnet sind und den Kollektor-Bahnwiderstand der genannten Schaltungselemente erniedrigen. Diese Maßnahme ist besonders dann vorteilhaft, wenn die genannten Schaltungselemente Leistungselemente sind, bei denen der Kollektor-Bahnwiderstand eine wesentliche Rolle spielt.They are already monolithically integrated circuit arrangements of this type, in which the conductive layer diffusion has separate zones, each one are assigned to only one or a group of circuit elements and the collector path resistance of said circuit elements humiliate. This measure is particularly advantageous if the mentioned circuit elements are power elements in which the Collector path resistance plays an essential role.

Bei monolithisch integrierten Schaltungsanordnungen sind die einzelnen Schaltungselemente oder Gruppen mehrerer Schaltungs­ elemente von anderen Schaltungselementen durch Isolierwände getrennt, die sich innerhalb der Epitaxialschicht vom Substrat bis an die Halbleiteroberfläche erstrecken und bei den gattungsgemäßen monolithisch integrierten Schaltungsanordnungen jeweils aus einer unteren und einer oberen Isolierungsdiffusionszone zusammengesetzt sind. In the case of monolithically integrated circuit arrangements, these are individual circuit elements or groups of several circuit elements of other circuit elements through insulating walls separated, which is within the epitaxial layer from the substrate to extend to the semiconductor surface and in the generic monolithically integrated circuit arrangements each from one lower and an upper insulation diffusion zone composed are.  

In Standard-Bipolar-Planartechnologie ausgeführte monolithisch integrierte Schaltungsanordnungen, beispielsweise solche nach der Gattung des Hauptanspruchs, zeichnen sich dadurch aus, daß sie mit einem für alle Schaltungselemente gemeinsamen Bezugspotential - in der Regel Massepotential - arbeiten, das an das Substrat ange­ schlossen ist. Dies ist insbesondere dann nachteilig, wenn die monolithisch integrierten Schaltungsanordnungen elektronische Geräte mit einem Steuerteil und einem Leistungsteil enthalten, weil dann eine Kopplung der Bezugspotentiale von Steuerteil und Leistungsteil vorliegt. Dadurch kann es zu Fehlfunktionen durch Parasitäreffekte kommen, wenn Potentialunterschiede, die größer als eine Diodenfluß­ spannung sind, auftreten.In standard bipolar planar technology, monolithically integrated circuit arrangements, for example those according to the preamble of the main claim, are characterized in that they work with a common reference potential for all circuit elements - generally ground potential - which is connected to the substrate. This is particularly disadvantageous when the monolithically integrated circuit arrangements contain electronic devices with a control section and a power section, because then the reference potentials of the control section and the power section are coupled. This can lead to malfunctions due to parasitic effects if potential differences that are greater than a diode flux voltage occur.

Vorteile der ErfindungAdvantages of the invention

Die erfindungsgemäße monolithisch integrierte Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegen­ über den Vorteil, daß zwei Schaltungsteile mit voneinander ge­ trennten Bezugspotentialen gebildet werden, die sich um mehr als eine Diodenflußspannung voneinander unterscheiden können, so daß gegenseitige Beeinflussungen der beiden Schaltungsteile durch Parasitäreffekte ausgeschlossen sind. Das mit dem ersten Bezugs­ potential verbundene Substrat und die mit dem zweiten Bezugs­ potential verbundene untere Isolierungsdiffusionszone des zweiten Schaltungsteil sind statisch voneinander unabhängig, da jeweils eine in Sperrichtung betriebene Diode die Beeinflussung verhindert. Der Potentialunterschied zwischen den beiden Bezugspotentialen kann dabei maximal die Sperrspannung dieser Dioden betragen.The monolithically integrated circuit arrangement according to the invention has with the characteristic features of the main claim about the advantage that two circuit parts with each other ge separated reference potentials, which are more than can distinguish a diode forward voltage from each other, so that mutual influences of the two circuit parts by Parasitic effects are excluded. The one with the first reference potential connected substrate and that with the second reference potential connected lower insulation diffusion zone of the second Circuit parts are statically independent of each other, since one each reverse diode prevents interference. The Potential difference between the two reference potentials can maximum the reverse voltage of these diodes.

In Fällen, bei denen die Potentialdifferenzen zwischen den beiden Bezugspotentialen hohe Flankensteilheiten aufweisen, können die gegeneinander geschalteten Dioden als Parasitärtransistor wirken. In cases where the potential differences between the two Reference potentials have high slope, the diodes connected against each other act as a parasitic transistor.  

Dieser möglicherweise auftretende Störeffekt wird aber mit einer monolithisch integrierten Schaltungsanordnung, die außer den Merk­ malen des Anspruchs 1 zusätzlich noch die Merkmale der Unteran­ sprüche 2 und 3 aufweist, vollständig beseitigt, da ein Einschalten des Parasitärtransistors nicht mehr erfolgt, wenn das an die dem zweiten Schaltungsteil zugeordnete Leitschichtdiffusionszone ange­ schlossene Potential hinreichend groß gewählt wird.This possible disturbance effect is however with a monolithically integrated circuit arrangement, which apart from the Merk paint the claim 1 additionally the features of the Unteran spells 2 and 3, completely eliminated, because a switch of the parasitic transistor no longer takes place if that to the second circuit part assigned conductive layer diffusion zone closed potential is chosen sufficiently large.

Der erste Schaltungsteil kann vorteilhaft einen Leistungsteil, der zweite Schaltungsteil einen Steuerteil bilden.The first circuit part can advantageously be a power part that second circuit part form a control part.

Zeichnungdrawing

Anhand der Zeichnung wird die Erfindung näher erläutert. Es zeigen:The invention is explained in more detail with reference to the drawing. Show it:

Fig. 1 einen Teilschnitt durch eine bekannte monolithisch inte­ grierte Schaltungsanordnung, Fig. 1 shows a partial section through a known monolithically inte grated circuit arrangement,

Fig. 2 einen Teilschnitt durch ein Ausführungsbeispiel einer er­ findungsgemäßen monolithisch integrierten Schaltungsanordnung. Fig. 2 shows a partial section through an embodiment of a monolithically integrated circuit arrangement according to the invention.

Beschreibung der ErfindungDescription of the invention

In Fig. 1 ist ein Teilschnitt einer bekannten, in Standard-Bi­ polar-Planartechnologie ausgeführten, ein elektronisches Gerät bil­ denden monolithisch integrierten Schaltungsanordnung dargestellt. Das p⁻-leitende Substrat aus einkristallinem Silizium ist mit 10 bezeichnet. Auf dem Substrat 10 ist eine n⁻-leitende Epitaxial­ schicht 11 aufgewachsen. Im Grenzbereich zwischen dem Substrat 10 und der Epitaxialschicht 11 befinden sich im dargestellten Teil­ schnitt zwei n⁺-leitende Leitschichtzonen 12 a, 12 b, die je einem Transistor T 1 bzw. T 2 zugeordnet sind, die Bestandteil der mono­ lithisch integrierten Schaltungsanordnung sind. Zur elektrischen Isolierung der beiden Transistoren T 1 und T 2 gegeneinander und gegen den übrigen Teil der monolithisch integrierten Schaltungsan­ ordnung sind im dargestellten Teilschnitt innerhalb der Epitaxial­ schicht 11 drei p⁺-leitende Isolierwände vorgesehen. Diese Iso­ lierwände sind jeweils gebildet aus einer unteren Isolierungs­ diffusion 13, die sich im unteren Teil der Epitaxialschicht 11 be­ findet und sich bis in das Substrat 10 hinein erstreckt, und einer oberen Isolierungsdiffusion 14, die sich im verbleibenden Bereich der Epitaxialschicht 11 befindet und sich bis an die Halbleiterober­ fläche erstreckt, wo die Epitaxialschicht 11 mit einer Silizium­ dioxidschicht 17 bedeckt ist. Die beiden Transistoren T 1 und T 2 sind jeweils als Vertikaltransistoren ausgebildet. Ihre p-leitenden Basiszonen sind jeweils mit 15, ihre n⁺-leitenden Emitterzonen mit 16 bezeichnet. In die zwischen den beiden Transistoren T 1, T 2 angeordnete p⁺-leitende Isolierwand 13, 14 ist von der Halbleiter­ oberfläche her eine p-leitende Zone 19 aus Basismaterial eindiffun­ diert, die sich seitlich noch etwas über die Isolierwand 13, 14 hin­ aus erstreckt. Oberhalb der Zone 19 ist in die Siliziumdioxidschicht 17 ein Kontaktfenster eingeätzt, und auf den durch das Kontakt­ fenster freigelegten Bereich der Halbleiteroberfläche ist ein metallischer Anschlußkontakt 20 aufgebracht. An diesen Anschlußkon­ takt 20 ist das Bezugspotential G der monolithisch integrierten Schaltungsanordnung, vorzugsweise Massepotential, angeschlossen. Alternativ kann das Bezugspotential G auch an die Unterseite des Substrats 10 angeschlossen sein. In diesem Falle ist vorteilhaft diese Unterseite mit einer (nicht dargestellten) durchgehenden Metallisierung zu versehen.In Fig. 1 is a partial section of a known, executed in standard bipolar planar technology, an electronic device bil denden monolithic integrated circuit arrangement. The p⁻-conducting substrate made of single-crystal silicon is designated by 10 . On the substrate 10 , an n⁻-type epitaxial layer 11 is grown. In the border region between the substrate 10 and the epitaxial layer 11 there are two n + -conducting conductive layer zones 12 a , 12 b in the part shown , each of which is assigned to a transistor T 1 or T 2 , which are part of the monolithically integrated circuit arrangement. For electrical insulation of the two transistors T 1 and T 2 against each other and against the remaining part of the monolithically integrated circuit arrangement, three p⁺-type insulating walls are provided in the partial section shown within the epitaxial layer 11 . These insulating walls are each formed from a lower insulation diffusion 13 , which is located in the lower part of the epitaxial layer 11 and extends into the substrate 10 , and an upper insulation diffusion 14 , which is located in the remaining area of the epitaxial layer 11 and extends to the semiconductor surface where the epitaxial layer 11 is covered with a silicon dioxide layer 17 . The two transistors T 1 and T 2 are each designed as vertical transistors. Their p-type base zones are each designated 15 , their n⁺-type emitter zones 16 . In the arranged between the two transistors T 1 , T 2 p⁺-conducting insulating wall 13 , 14 from the semiconductor surface a p-conducting zone 19 made of base material is diffused, which laterally extends somewhat beyond the insulating wall 13 , 14 extends. A contact window is etched into the silicon dioxide layer 17 above the zone 19 , and a metallic connection contact 20 is applied to the region of the semiconductor surface exposed by the contact window. At this Anschlusskon clock 20 , the reference potential G of the monolithically integrated circuit arrangement, preferably ground potential, is connected. Alternatively, the reference potential G can also be connected to the underside of the substrate 10 . In this case it is advantageous to provide this underside with a continuous metallization (not shown).

Fig. 2 zeigt einen Teilschnitt einer erfindungsgemäßen monolithisch integrierten Schaltungsanordnung. Der rechte, mit 1 bezeichnete Schaltungsteil, der als Leistungsteil ausgebildet ist und mit einem ersten Bezugspotential G 1 arbeitet, entspricht in seinem Aufbau der bekannten monolithisch integrierten Schaltungsanordnung nach Fig. 1. Demzufolge sind in Fig. 2 für den rechten Schaltungsteil 1 die Bezeichnungen aus Fig. 1 übernommen, jedoch ist hier an die be­ treffende Bezeichnung jeweils zusätzlich die Kennziffer 1 angehängt, die darauf hinweist, daß die betreffende Zone oder der betreffende Teil sich im Schaltungsteil 1 befindet. Fig. 2 shows a partial section of a monolithically integrated circuit arrangement according to the invention. The right-hand circuit section, designated 1 , which is designed as a power section and works with a first reference potential G 1 , corresponds in its construction to the known monolithically integrated circuit arrangement according to FIG. 1. Accordingly, in FIG. 2, the designations for the right-hand circuit section 1 are omitted Fig. 1 taken over, but here is also attached to the relevant designation in each case the code number 1 , which indicates that the zone or part in question is in the circuit part 1 .

Der linke, mit 2 bezeichnete Schaltungsteil der Fig. 2, der als Steuerteil ausgebildet ist und mit einem zweiten Bezugspotential G 2 arbeitet, ist gegenüber dem rechten Schaltungsteil 1 abgewan­ delt. Aus Gründen der Übersichtlichkeit sind stellvertretend für den gesamten linken Schaltungsteil 2 nur zwei Transistoren T 12 und T 22 gezeichnet. Um auch hier die Zuordnung in den Bezeichnungen eindeutig herzustellen, sind für den linken Schaltungsteil 2 für gleich oder ähnlich wirkende Teile wieder die Bezeichnungen aus Fig. 1 übernommen worden, jedoch ist an diese Bezeichnungen hier die Kennziffer 2 angehängt, die auf den linken Schaltungsteil 2 hin­ weist.The left, designated 2 circuit part of FIG. 2, which is designed as a control part and works with a second reference potential G 2 , has been compared to the right circuit part 1 . For the sake of clarity, only two transistors T 12 and T 22 are shown representative of the entire left circuit part 2 . In order to uniquely establish the assignment in the designations here, too, the designations from FIG. 1 have been adopted for the left-hand circuit part 2 for parts with the same or similar effects, but the designation number 2 is appended to these designations, which refers to the left-hand circuit part 2 points out.

Im Bereich des linken Schaltungsteils 2 bilden die Leitschicht­ diffusionszone 122 und die untere Isolierungsdiffusionszone 132 je­ weils eine einzige, zusammenhängende Zone. Die beiden Zonen 122, 132 erstrecken sich ganzflächig über den gesamten, vom linken Schal­ tungsteil 2 eingenommenen Bereich. Die Leitschichtdiffusionszone 122 ragt aber in horizontaler Richtung allseitig über die untere Isolierungsdiffusionszone 132 hinaus.In the area of the left circuit part 2 , the conductive layer diffusion zone 122 and the lower insulation diffusion zone 132 each form a single, contiguous zone. The two zones 122 , 132 extend over the entire area, occupied by the left-hand circuit part 2 area. However, the conductive layer diffusion zone 122 protrudes on all sides in the horizontal direction beyond the lower insulation diffusion zone 132 .

Die untere Isolierungsdiffusionszone 132 ist dabei in den oberen, der Epitaxialschicht 112 zugewandten Bereich der Leitschicht­ diffusionszone 122 eingebracht und dadurch von dem Substrat 10; 101, 102 elektrisch vollständig isoliert. Diese spezielle Anordnung der Zonen 122, 132 hinsichtlich ihrer Aufeinanderfolge in vertikaler Richtung ergibt sich fertigungstechnisch dadurch, daß, bevor man die Epitaxialschicht 11; 111, 112 auf das Substrat 10; 101, 102 auf­ wachsen läßt, in das Substrat 10; 101, 102 zuerst die Leitschicht 12; 121, 122 und dann - in einem zweiten Diffusionsschritt - die untere Isolierungsdiffusion 13; 131, 132 eingetrieben wird und nicht in umgekehrter Reihenfolge.The lower insulation diffusion zone 132 is introduced into the upper region of the conductive layer diffusion zone 122 facing the epitaxial layer 112 and is thereby removed from the substrate 10 ; 101 , 102 completely electrically isolated. This special arrangement of the zones 122 , 132 with regard to their sequence in the vertical direction results from the production point of view that, before the epitaxial layer 11 ; 111 , 112 onto the substrate 10 ; 101 , 102 grows on, in the substrate 10 ; 101 , 102 first the conductive layer 12; 121, 122 and then - in a second diffusion step - the lower insulation diffusion 13 ; 131 , 132 is driven and not in reverse order.

Im Bereich des linken Schaltungsteils 2 bildet die obere Iso­ lierungsdiffusion vertikal verlaufende Isolierwände 142 a, 142 b innerhalb der Epitaxialschicht 112, die sich bis zu der horizontal verlaufenden unteren Isolierungsdiffusionszone 132 erstrecken. Die Isolierwände 142 a, 142 b bilden somit mit der für den gesamten linken Schaltungsteil 2 gemeinsamen durchgehenden unteren Isolierungs­ diffusionszone 132 Isolierwannen, die die einzelnen Schaltungs­ elemente des linken Schaltungsteils 2, im dargestellten Teilschnitt die Transistoren T 12, T 22, elektrisch voneinander isolieren. Darüber hinaus ist durch die am Rande des Schaltungsteils 2 liegende Isolierwand, die mit 142 a bezeichnet ist und den ganzen Schaltungs­ teil 2 ringförmig umschließt, eine elektrische Isolierung gegenüber der Umgebung gegeben. Die Zonen 132, 142 a und 122 des linken Schal­ tungsteils 2 bilden auf diese Weise zusammen mit dem Substrat 10; 101, 102 und zusammen mit den außerhalb des linken Schaltungsteils 2 befindlichen und dieses ringförmig umschließenden, als Isolierwand wirkenden Isolierungsdiffusionszonen 131, 141 zwei gegensinnig zueinander in Reihe geschaltete Sperrschichtdioden D 1, D 2. Die links neben dem Schaltungsteil 2 im Schnitt gezeichneten Zonen 131 und 141 sind also Bestandteil der den Schaltungsteil 2 ringförmig umschließenden Isolierwand und können als zum rechten Schaltungsteil 1 gehörend betrachtet werden, wenn der Schaltungsteil 1 den Schal­ tungsteil 2 allseitig umgibt.In the area of the left circuit part 2 , the upper insulation diffusion forms vertically extending insulating walls 142 a , 142 b within the epitaxial layer 112 , which extend to the horizontally extending lower insulation diffusion zone 132 . The insulating walls 142 a , 142 b thus form with the continuous lower insulation diffusion zone 132 common for the entire left circuit part 2, insulating troughs which electrically isolate the individual circuit elements of the left circuit part 2 , in the partial section shown, the transistors T 12 , T 22 . In addition, electrical insulation from the environment is provided by the insulating wall lying on the edge of the circuit part 2 , which is denoted by 142 a and encloses the whole circuit part 2 in a ring. The zones 132 , 142 a and 122 of the left device part 2 form in this way together with the substrate 10 ; 101 , 102 and, together with the insulation diffusion zones 131 , 141 located outside the left circuit part 2 and enclosing it in an annular manner and acting as an insulating wall, two barrier layer diodes D 1 , D 2 connected in opposite directions to one another. The zones 131 and 141 drawn to the left of the circuit part 2 in section are therefore part of the insulating wall enclosing the circuit part 2 in an annular manner and can be regarded as belonging to the right circuit part 1 if the circuit part 1 surrounds the circuit part 2 on all sides.

In die am Rande des linken Schaltungsteils 2 liegende obere Iso­ lierungsdiffusionszone 142 a, die eine einzige, zusammenhängende, ringförmige Zone, die den Schaltungsteil 2 nach außen abschließt, bildet, ist von der Halbleiteroberfläche her eine p-leitende Zone 192 aus Basismaterial eindiffundiert. Über der Zone 192 ist in die Siliziumdioxidschicht 172 ein Kontaktfenster eingeätzt, in dem sich ein metallischer Anschlußkontakt 202 befindet. An diesen Anschluß­ kontakt 202 ist das Bezugspotential G 2 des linken Schaltungsteils 2 angeschlossen. Das Bezugspotential G 2 darf sich vom Bezugs­ potential G 1 des rechten Schaltungsteils 1 um mehr als eine Diodenflußspannung unterscheiden. Der Potentialunterschied der beiden Bezugspotentiale G 1 und G 2 kann maximal die Sperrspannung der Sperrschichtdioden D 1, D 2 betragen.In the lying on the edge of the left circuit part 2 Iso lierungsdiffusionszone 142 a , which forms a single, contiguous, annular zone that closes the circuit part 2 to the outside, a p-type zone 192 of base material is diffused from the semiconductor surface. A contact window in which a metallic connection contact 202 is located is etched into the silicon dioxide layer 172 above the zone 192 . At this connection contact 202 , the reference potential G 2 of the left circuit part 2 is connected. The reference potential G 2 may differ from the reference potential G 1 of the right-hand circuit part 1 by more than one diode forward voltage. The potential difference between the two reference potentials G 1 and G 2 can be a maximum of the blocking voltage of the blocking layer diodes D 1 , D 2 .

Die dem linken Schaltungsteil 2 zugeordnete Leitschichtdiffusions­ zone 122 ist an ihrem über die untere Isolierungsdiffusionszone 132 hinausragenden Teil über eine n⁺-leitende Kollektortiefdiffusions­ zone 212 mit der Halbleiteroberfläche verbunden. Auf diese Weise wird durch die Zonen 122 und 212 eine den gesamten linken Schal­ tungsteil 2 umgreifende Zusatzwanne aus n⁺-Material gebildet.The conductive layer diffusion zone 122 assigned to the left circuit part 2 is connected to the semiconductor surface at its part projecting beyond the lower insulation diffusion zone 132 via an n + -conducting deep diffusion zone 212 . In this way, an additional trough made of n⁺ material is formed by the zones 122 and 212 around the entire left device part 2 .

In Fällen, bei denen die Potentialdifferenzen zwischen den beiden Bezugspotentialen G 1 und G 2 hohe Flankensteilheiten aufweisen, können die beiden gegeneinander geschalteten Sperrschichtdioden D 1 und D 2 als Parasitärtransistor wirken. Dieser Störeffekt kann vollständig verhindert werden, wenn die aus den beiden Zonen 122 und 212 gebildete Zusatzwanne an der ringförmigen Zone 212 kontaktiert und an ein festes oder variables Potential angeschlossen wird, da ein Einschalten des Parasitärtransistors nicht mehr erfolgt, wenn dieses Potential hinreichend groß gewählt ist.In cases in which the potential differences between the two reference potentials G 1 and G 2 have high edge steepnesses, the two junction diodes D 1 and D 2 connected to one another can act as a parasitic transistor. This interference effect can be completely prevented if the additional trough formed from the two zones 122 and 212 is contacted on the annular zone 212 and connected to a fixed or variable potential, since the parasitic transistor is no longer switched on if this potential is chosen to be sufficiently large .

Claims (4)

1. In Standard-Bipolar-Planartechnologie ausgeführte, ein elektro­ nisches Gerät bildende monolithisch integrierte Schaltungsanordnung mit einem einkristallinen Halbleitersubstrat (10) geringerer Stör­ stellenkonzentration eines ersten Leitfähigkeitstyps, mit einer auf dem Halbleitersubstrat (10) aufgewachsenen Epitaxialschicht (11) geringerer Störstellenkonzentration eines zweiten, entgegengesetzten Leitfähigkeitstyps, mit einer im Grenzbereich zwischen Halbleiter­ substrat (10) und Epitaxialschicht (11) angeordneten, einzelne von­ einander getrennte Zonen aufweisenden Leitschichtdiffusion (12) mit dem Leitfähigkeitstyp der Epitaxialschicht, aber höherer Stör­ stellenkonzentration, mit einer unteren (13) und einer oberen (14) Isolierungsdiffusion vom Leitfähigkeitstyp des Substrats, aber er­ höhter Störstellenkonzentration zur Bildung elektrisch gegeneinander isolierter Wannen im Bereich der Epitaxialschicht (11), wobei die untere Isolierungsdiffusion (13) im unteren Bereich der Epitaxial­ schicht (11) und die obere Isolierungsdiffusion (14) im verbleiben­ den, sich bis an die Halbleiteroberfläche erstreckenden Bereich der Epitaxialschicht (11) angeordnet ist, dadurch gekennzeichnet, daß ein erster, mit einem ersten Bezugspotential (G 1) arbeitender Schaltungsteil (1) und ein zweiter, mit einem zweiten Bezugs­ potential (G 2) arbeitender Schaltungsteil (2) vorgesehen sind, daß das erste Bezugspotential (G 1) in an sich bekannter Weise entweder unmittelbar oder mittelbar an das Substrat (10; 101, 102) der monolithisch integrierten Schaltungsanordnung angeschlossen ist, wobei im zuletzt genannten Falle das erste Bezugspotential (G 1) mit einer oberen Isolierungsdiffusionszone (141) des ersten Schal­ tungsteils (1) elektrisch leitend verbunden ist, die mit einer unteren Isolierungsdiffusionszone (131) innerhalb der Epitaxial­ schicht (111) in an sich bekannter Weise eine zusammenhängende, als Isolierwand wirkende Diffusionszone bildet, die sich in vertikaler Richtung von der Halbleiteroberfläche bis zum Substrat (10, 101) erstreckt, und daß im Bereich des zweiten Schaltungsteils (2), der mit dem zweiten Bezugspotential (G 2) arbeitet,
  • a) die Leitschichtdiffusion (122) und die untere Isolierungs­ diffusion (132) jeweils eine einzige, zusammenhängende Zone bilden, wobei diese beiden Zonen (122, 132) sich ganz­ flächig über den gesamten vom zweiten Schaltungsteil (2) eingenommenen Bereich erstrecken, die Leitschichtdiffu­ sionszone (122) in horizontaler Richtung aber allseitig über die untere Isolierungsdiffusionszone (132) hinausragt,
  • b) die untere Isolierungsdiffusionszone (132) in einen oberen, der Epitaxialschicht (112) zugewandten Teilbereich der Leitschichtdiffusionszone (122) derart eingebracht ist, daß sie durch den verbleibenden unteren Teilbereich der Leit­ schichtdiffusionszone (122) vom Substrat (10, 102) voll­ ständig abgetrennt ist,
  • c) die obere Isolierungsdiffusion mindestens annähernd ver­ tikal verlaufende Isolierwände (142 a, 142 b) innerhalb der Epitaxialschicht (112) bildet, die sich bis zu der horizon­ tal verlaufenden unteren Isolierungsdiffusionszone (132) erstrecken und mit dieser einzelne Isolierwannen für die einzelnen Schaltungselemente (T 12, T 22) des zweiten Schaltungsteils (2) bilden,
  • d) das zweite Bezugspotential (G 2) an mindestens eine Zone (142 a) der oberen Isolierungsdiffusion des zweiten Schal­ tungsteils (2) angeschlossen ist.
1. In standard bipolar planar technology, an electronic device forming monolithically integrated circuit arrangement with a single-crystal semiconductor substrate ( 10 ) lower impurity concentration of a first conductivity type, with an epitaxial layer ( 11 ) grown on the semiconductor substrate ( 10 ) lower impurity concentration of a second, opposite conductivity type, but make concentration to a substrate at the interface between the semiconductor (10) and epitaxial layer (11) arranged, individual having mutually separate zones Leitschichtdiffusion (12) having the conductivity type of the epitaxial layer of higher interference, with a bottom (13) and upper one ( 14 ) insulation diffusion of the conductivity type of the substrate, but he increased impurity concentration to form electrically insulated wells in the area of the epitaxial layer ( 11 ), the lower insulation diffusion ( 13 ) in the lower region calibration of the epitaxial layer (11) and the upper isolation diffusion (14) is itself arranged to extend to the semiconductor surface region of the epitaxial layer (11) to the left, characterized in that a first, to a first reference potential operating circuit portion (G 1) ( 1 ) and a second, with a second reference potential ( G 2 ) working circuit part ( 2 ) are provided that the first reference potential ( G 1 ) either directly or indirectly to the substrate ( 10 ; 101, 102) of the monolithically integrated circuit arrangement is connected, wherein in the latter case, the first reference potential (G with an upper insulation diffusion region (141) of the first shawl is tung partly electrically conductively connected (1) 1) connected to a lower insulation diffusion region (131) within the epitaxial layer ( 111 ), in a manner known per se, forms a coherent diffusion zone which acts as an insulating wall and extends in the vertical direction from the semiconductor surface to the substrate ( 10 , 101 ), and in the region of the second circuit part ( 2 ), that works with the second reference potential ( G 2 ),
  • a) the conductive layer diffusion ( 122 ) and the lower insulation diffusion ( 132 ) each form a single, contiguous zone, these two zones ( 122 , 132 ) extending across the entire area occupied by the second circuit part ( 2 ), the conductive layer diffusion sionszone ( 122 ) in the horizontal direction but on all sides protrudes beyond the lower insulation diffusion zone ( 132 ),
  • b) the lower insulation diffusion region (132) (112) facing sub-region of the Leitschichtdiffusionszone (122) is introduced in such a way into an upper, of the epitaxial layer that she layer diffusion zone through the remaining lower portion of the routing (122) from the substrate (10, 102) fully continuously is separated,
  • c) the upper insulation diffusion forms at least approximately vertically extending insulating walls ( 142 a , 142 b ) within the epitaxial layer ( 112 ), which extend to the lower insulating diffusion zone ( 132 ) running horizontally and with this individual insulating troughs for the individual circuit elements ( Form T 12 , T 22 ) of the second circuit part ( 2 ),
  • d) the second reference potential ( G 2 ) is connected to at least one zone ( 142 a ) of the upper insulation diffusion of the second circuit device part ( 2 ).
2. Monolithisch integrierte Schaltungsanordnung nach Anspruch 1, da­ durch gekennzeichnet, daß die dem zweiten Schaltungsteil (2) zuge­ ordnete Leitschichtdiffusionszone (122) an ihrem über die untere Isolierungsdiffusionszone (132) hinausragenden Teil über eine Kollektortiefdiffusionszone (212) mit der Halbleiteroberfläche ver­ bunden ist.2. Monolithically integrated circuit arrangement according to claim 1, characterized in that the second circuit part ( 2 ) assigned conductive layer diffusion zone ( 122 ) on its over the lower insulation diffusion zone ( 132 ) projecting part via a collector deep diffusion zone ( 212 ) is connected to the semiconductor surface . 3. Monolithisch integrierte Schaltungsanordnung nach Anspruch 2, da­ durch gekennzeichnet, daß die mit der Leitschichtdiffusionszone (122) des zweiten Schaltungsteils (2) verbundene Kollektortief­ diffusionszone (212) an der Halbeiteroberfläche kontaktiert und an ein festes oder variables Potential angeschlossen ist.3. Monolithically integrated circuit arrangement according to claim 2, characterized in that the collector deep diffusion zone ( 212 ) connected to the conductive layer diffusion zone ( 122 ) of the second circuit part ( 2 ) is contacted at the semiconductor surface and is connected to a fixed or variable potential. 4. Monolithisch integrierte Schaltungsanordnung nach einem der An­ sprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Schaltungs­ teil (1) einen Leistungsteil und der zweite Schaltungsteil (2) einen Steuerteil bildet.4. Monolithically integrated circuit arrangement according to one of claims 1 to 3, characterized in that the first circuit part ( 1 ) forms a power part and the second circuit part ( 2 ) forms a control part.
DE19873725429 1987-07-31 1987-07-31 Monolithically integrated circuit arrangement Ceased DE3725429A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873725429 DE3725429A1 (en) 1987-07-31 1987-07-31 Monolithically integrated circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873725429 DE3725429A1 (en) 1987-07-31 1987-07-31 Monolithically integrated circuit arrangement

Publications (1)

Publication Number Publication Date
DE3725429A1 true DE3725429A1 (en) 1989-02-09

Family

ID=6332807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873725429 Ceased DE3725429A1 (en) 1987-07-31 1987-07-31 Monolithically integrated circuit arrangement

Country Status (1)

Country Link
DE (1) DE3725429A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915508A1 (en) * 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
DE19906384A1 (en) * 1999-02-16 2000-08-24 Siemens Ag Insulated gate bipolar transistor with electric pn-junction insulation of adjacent components
DE10202274B4 (en) * 2002-01-22 2012-12-27 Infineon Technologies Ag Integrated semiconductor circuit arrangement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2351985A1 (en) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche PLANAR DIFFUSION PROCESS FOR PRODUCING A MONOLITHICALLY INTEGRATED SOLID-WATER CIRCUIT
US4641172A (en) * 1982-08-26 1987-02-03 Mitsubishi Denki Kabushiki Kaisha Buried PN junction isolation regions for high power semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2351985A1 (en) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche PLANAR DIFFUSION PROCESS FOR PRODUCING A MONOLITHICALLY INTEGRATED SOLID-WATER CIRCUIT
US4641172A (en) * 1982-08-26 1987-02-03 Mitsubishi Denki Kabushiki Kaisha Buried PN junction isolation regions for high power semiconductor devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol. 11, No. 12, 1969, S. 1653/1654 *
Telefunken Fachbuch "Digitale Integrierte Schaltungen", Elitera-Verlag, Berlin 1972, S. 171/172 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915508A1 (en) * 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
DE19906384A1 (en) * 1999-02-16 2000-08-24 Siemens Ag Insulated gate bipolar transistor with electric pn-junction insulation of adjacent components
US6914270B2 (en) 1999-02-16 2005-07-05 Infineon Technologies Ag IGBT with PN insulation and production method
DE10202274B4 (en) * 2002-01-22 2012-12-27 Infineon Technologies Ag Integrated semiconductor circuit arrangement

Similar Documents

Publication Publication Date Title
DE3333896C2 (en) Semiconductor structure for protection against negative and positive overvoltages
DE1614373C2 (en)
DE2143029A1 (en) Semiconductor circuit component
DE2242026A1 (en) MIS FIELD EFFECT TRANSISTOR
DE2759086A1 (en) PHOTODETECTOR ARRANGEMENT
DE1639254A1 (en) Field effect semiconductor device with an insulated gate and a breakdown prevention switching element and method for their manufacture
DE19651247A1 (en) Input=output protection circuit for SOI with field effect transistor
DE69533134T2 (en) Power component of high density in MOS technology
DE60217120T2 (en) A cell assembly having a select bipolar transistor therein and a method of fabricating the same
DE2300116A1 (en) HIGH FREQUENCY FIELD EFFECT TRANSISTOR WITH ISOLATED GATE ELECTRODE FOR BROADBAND OPERATION
DE1789119C3 (en) Semiconductor component. Eliminated from: 1514855
DE69930715T2 (en) Electronic semiconductor power with integrated diode
DE2059072B2 (en) Semiconductor component
DE3119288A1 (en) SEMICONDUCTOR ARRANGEMENT
DE2953394T1 (en) DIELECTRICALLY-ISOLATED INTEGRATED CIRCUIT COMPLEMENTARY TRANSISTORS FOR HIGH VOLTAGE USE
DE1297762B (en) Junction field effect transistor
DE3725429A1 (en) Monolithically integrated circuit arrangement
DE1589891B (en) Integrated semiconductor circuit
DE3213504A1 (en) INTEGRATED CIRCUIT WITH A POWER TRANSISTOR SYSTEM
DE3709124A1 (en) NPN-EQUIVALENT STRUCTURE WITH INCREASED DROPOUT
DE2559361C2 (en) Semiconductor component with several zones defining field effect transistors
DE2263075B2 (en) ELECTRICAL POWER SUPPLY FOR A MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR ARRANGEMENT
DE2848576A1 (en) INTEGRATED CIRCUIT
EP0008399B1 (en) Monolithic integrated semiconductor circuit with at least a lateral transistor
EP0503141A1 (en) Device for improvements of characteristics of semiconductor devices with PN junctions

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection