DE3714163C1

DE3714163C1 - Transient recorder

Info

Publication number: DE3714163C1
Application number: DE19873714163
Authority: DE
Inventors: Walter Dipl-Ing Zimmermann
Original assignee: Deutsches Elektronen Synchrotron DESY
Current assignee: Deutsches Elektronen Synchrotron DESY
Priority date: 1987-04-28
Filing date: 1987-04-28
Publication date: 1988-08-11

Abstract

The invention relates to a transient recorder for sampling rates from 1 to 6 GHz. It exhibits a matching circuit (8), a characteristic-curve generator (16), a coder (6) and a memory (7). A voltage divider (3) receives input signals and transfers these to a bank of comparators (32) which generate from these a thermometer code. <IMAGE>

Description

Die Erfindung betrifft einen Transientenrecorder gemäß Oberbegriff des Patentanspruchs 1.The invention relates to a transient recorder Preamble of claim 1.

Es sind bereits Transientenrecorder mit Abtastraten von 1 bis 6 GHz bekannt, die jedoch äußerst aufwendig sind. So vertreibt beispielsweise die Firma LeCroy einen Transientenrecorder mit 20 Kanälen, der eine Abtastrate von 1 GHz besitzt. Ein weiterer Transientenrecorder mit einer Abtastrate von 6 GHz wird als Bildschirmgerät von der Firma Tektronix hergestellt und vertrieben. Beide Geräte sind jedoch so aufwendig, daß sie derzeit etwa 100.000,- DM kosten.There are already transient recorders with sampling rates of 1 known up to 6 GHz, which are extremely expensive. So For example, LeCroy sells a transient recorder with 20 channels, which has a sampling rate of 1 GHz. Another transient recorder with one Sampling rate of 6 GHz is used by the Tektronix manufactured and distributed. Both devices are so expensive that they are currently about 100,000 DM cost.

Aufgabe der Erfindung ist es, einen Transientenrecorder für ultraschnelle Analog-Impulse mit einer Abtastrate von 100 MHz pro Kanal durch zeitverschobene Parallelschaltung der Analogeingänge von mehreren Kanälen entsprechend höhere Abtastraten zu schaffen, der wesentlich unaufwendiger herstellbar ist als der Stand der Technik und der durch Anwendung einer nicht-linearen Kennlinie eine digitale Auflösung von 6 bis 10 Bit und 8 gleiche Kanäle auf einer Doppel-Europa-Karte besitzt. The object of the invention is a transient recorder for ultra-fast analog pulses with a sampling rate of 100 MHz per channel through time-shifted parallel connection of the analog inputs from correspondingly higher sampling rates to several channels create that is much less expensive to produce than the state of the art and the application of a non-linear characteristic a digital resolution of 6 to 10 Bit and 8 equal channels on a double Europe map owns.

Zur Lösung dieser Aufgabe dienen die kennzeichnenden Merkmale des Patentanspruchs 1.The characteristic ones serve to solve this task Features of claim 1.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous refinements of the invention result from the subclaims.

Die Erfindung wird im folgenden anhand von Figuren näher erläutert, es zeigtThe invention is explained in more detail below with reference to figures explains, it shows

Fig. 1 den Kurvenverlauf von Analog-Impulsen, die mit dem erfindungsgemäßen Transientenrecorder ohne Schwierigkeiten auflösbar sind; Fig . 1 shows the curve shape of analog pulses which can be resolved without difficulty with the transient recorder according to the invention;

Fig. 2 eine schematische Darstellung des Abtastverfahrens zur Abbildung von zu untersuchenden Kurvenformen; Fig . 2 shows a schematic illustration of the scanning method for mapping curve shapes to be examined;

Fig. 3 ein Blockschaltbild des erfindungsgemäßen Transientenrecorders; Fig . 3 shows a block diagram of the transient recorder according to the invention;

Fig. 4 eine Schaltung zur Erzeugung einer nicht-linearen Kennlinie; Fig . 4 shows a circuit for generating a non-linear characteristic;

Fig. 5 Einzelheiten der Ansteuerung und Auslesung der Schaltung nach Fig. 4 in Verbindung mit einem RAM; und Fig . 5 Details of the control and readout of the circuit according to Fig . 4 in connection with a RAM; and

Fig. 6 eine nicht-lineare Kennlinie. Fig . 6 a non-linear characteristic.

Fig. 1 zeigt eine Folge von Analog-Impulsen 2, deren Kurvenverlauf mit dem erfindungsgemäßen Transientenrecorder ermittelt und festgehalten werden soll. Wenn es sich bei den Analog-Impulsen um schnelle und komplizierte Impulsformen entsprechend Fig. 1 im Frequenzbereich bis zu 100 MHz pro Kanal bzw. durch Parallelschaltung von mehreren Kanälen um entsprechend höhere Frequenzbereiche handelt, dann ist eine Zeit- und Amplitudenbestimmung durch einfache TDCs (Timme-Digital-Converter) bzw. ADCs nicht mehr möglich. Insbesondere bereiten dabei überlagerte Mehrfachimpulse besondere Schwierigkeiten, da sie in der bisherigen Standardtechnik nicht von Einzelimpulsen unterschieden werden können. Fig . 1 shows a sequence of analog pulses 2 , the curve shape of which is to be determined and recorded using the transient recorder according to the invention. If the analog pulses are fast and complicated pulse shapes according to Fig . 1 in the frequency range up to 100 MHz per channel or by connecting several channels in parallel to correspondingly higher frequency ranges, then time and amplitude determination using simple TDCs (Timme-Digital-Converter) or ADCs is no longer possible. In particular, superimposed multiple pulses present particular difficulties since they cannot be distinguished from single pulses in the previous standard technology.

Es ist jedoch zweckmäßig, schnelle Impulse so aufzunehmen und aufzuzeichnen, daß sie in digitale Form umgesetzt und beispielsweise in einer Rechenanlage digital verarbeitet werden können. Dadurch wird erreicht, daß Doppel- und Mehrfachimpulse erfaßt und in Rechenanlagen digital verarbeitet werden können. Außerdem lassen sich Störsignale unterdrücken, denn der punktweise aufgezeichnete Kurvenverlauf ist wiederholt reproduzierbar, so daß vorübergehend auftretende Störungen wegfallen. Ferner lassen sich mit dem erfindungsgemäßen Transientenrecorder zeitlich seltene Störimpulse aufspüren, aufzeichnen und wiederholt aufrufen, um ihr Wesen zu studieren und daraus letztlich die verantwortliche Störung zu ermitteln.However, it is advisable to record fast impulses in this way and record that they are implemented in digital form and for example digitally processed in a computer system can be. This ensures that double and multiple pulses recorded and digitally processed in computer systems can be. In addition, interference signals suppress, because the curve trace recorded point by point is repeatedly reproducible, so temporarily occurring faults are eliminated. Furthermore, with the transient recorder according to the invention in time Detect, record and repeat rare interference pulses call to study their essence and ultimately from it to determine the responsible fault.

Fig. 2 erläutert das Prinzip der erfindungsgemäßen Digitalisierung von ultraschnellen Analog-Impulsen 2, von denen aus Gründen der Übersichtlichkeit lediglich ein Impuls schematisch dargestellt ist. Der Analog-Impuls 2 wird durch eine Folge von sehr schnellen Abtastimpulsen 4 mit einer Abtastrate von beispielsweise 100 MHz abgetastet. Jeder Kanal des erfindungsgemäßen Transientenrecorders besitzt diese Abtastrate von 100 MHz. Die Breite jedes Abtastimpulses 4 beträgt etwa 1 bis 2 nsec, während der Abstand zweier benachbarter Abtastimpulse 4 ein und desselben Kanals bei 100 MHz 10 nsec beträgt. Wird der Transientenrecorder nun so getriggert, daß die Abtastimpulse 4′ der übrigen Kanäle gegenüber allen anderen Kanälen zeitversetzt sind, so läßt sich für einen 8-Kanal- Transientenrecorder mit einer Abtastrate von 100 MHz je Kanal eine Abtastrate von 800 MHz erzielen. Die Amplituden der einzelnen Abtastimpulse 4 und 4′ stellen dabei diskrete Amplitudenwerte der Analog-Impulse 2 dar, während ihre Abtastfrequenz dafür verantwortlich ist, wie eng die einzelnen Kurvenpunkte nebeneinander liegen. Je näher sie zusammenliegen, desto genauer ist die Wiedergabe des Kurvenverlaufs. Fig . 2 explains the principle of the digitization according to the invention of ultrafast analog pulses 2 , of which only one pulse is shown schematically for reasons of clarity. The analog pulse 2 is sampled by a sequence of very fast sampling pulses 4 with a sampling rate of 100 MHz, for example. Each channel of the transient recorder according to the invention has this sampling rate of 100 MHz. The width of each scanning pulse 4 is approximately 1 to 2 nsec, while the distance between two adjacent scanning pulses 4 of one and the same channel is 100 nsec at 100 MHz. If the transient recorder is now triggered so that the sampling pulses 4 'of the other channels are time-shifted with respect to all other channels, a sampling rate of 800 MHz can be achieved for an 8-channel transient recorder with a sampling rate of 100 MHz per channel. The amplitudes of the individual sampling pulses 4 and 4 ' represent discrete amplitude values of the analog pulses 2 , while their sampling frequency is responsible for how close the individual curve points lie next to each other. The closer they are together, the more accurate the rendering of the curve.

Fig. 3 zeigt eine Digitalisierungsschaltung 5 als Teil eines schematischen Blockschaltbilds, deren Kernstück ein handelsüblicher schneller Analog-Digital-Umsetzer (FADC) 6 beispielsweise des Typs CX 20116 ist. Am Eingang der Digitalisierschaltung 5 ist eine Anpassungsschaltung 8 vorgesehen, welche die Eingangssignale, also die abzutastenden Analog- Impulse 2 über eine symmetrische 100 Ohm Bandleitung bzw. zwei Koaxialleitungen 10 aufnimmt. Die Anpassungsschaltung 8 enthält gemäß Fig. 4 einen Ringkern-Übertrager 24 mit trifilarer Wicklung als Transformator, an dessen Primärseite die symmetrische Bandleitung 10 angeschlossen ist, während die Sekundärseite mit dem Eingang der Digitalisierungsschaltung 5 verbunden ist. Die Anpassungsschaltung 8 weist ferner einen symmetrischen Ausgang in Form von zwei Leitungen 12 auf, die zur Ausgabe von analogen Meß- oder Triggerpulsen dienen. Die Meß- oder Triggerpulse werden an der Primärseite des Ringkerns über Impedanzwandler von der Bandleitung 10 abgenommen. Von diesem Ausgang kann z. B. ein Digitalisierungs-Stop abgeleitet werden, um den Einleseprozeß in den Rechner zu starten. Fig . 3 shows a digitizing circuit 5 as part of a schematic block diagram, the core of which is a commercially available fast analog-to-digital converter (FADC) 6 of the type CX 20116, for example. At the input of the digitizing circuit 5 , an adaptation circuit 8 is provided, which receives the input signals, that is to say the analog pulses 2 to be sampled, via a symmetrical 100 ohm ribbon line or two coaxial lines 10 . The matching circuit 8 includes as shown in FIG. 4 a toroidal core transformer 24 with a trifilar winding as a transformer, on the primary side of which the symmetrical ribbon cable 10 is connected, while the secondary side is connected to the input of the digitizing circuit 5 . The adaptation circuit 8 also has a symmetrical output in the form of two lines 12 which are used to output analog measuring or trigger pulses. The measuring or trigger pulses are taken from the ribbon cable 10 on the primary side of the ring core via impedance converters. From this output z. B. a digitization stop can be derived to start the reading process into the computer.

Das Ausgangssignal der Anpassungsschaltung 8 wird auf einer 25 Ohm-Leitung 14 in Microstrip-Technik an eine Kennlinienerzeugungsschaltung 16 gelegt, welche einen Teil der Digitalisierungsschaltung 5 bildet. The output signal of the adaptation circuit 8 is applied on a 25 ohm line 14 in microstrip technology to a characteristic curve generation circuit 16 , which forms part of the digitizing circuit 5 .

Die Kennlinienerzeugungsschaltung 16 ist in Fig. 4 in Einzelheiten dargestellt: sie dient zur Widerstandsanpassung sowie zur Erzeugung einer nicht-linearen Übertragungskennlinie, die zur Folge hat, daß kleine Signale eine höhere Auflösung haben als große. Hierzu wird zunächst darauf hingewiesen, daß Analog-Impulse 2 mit einer maximalen Amplitude von beispielsweise 2 Volt am Ausgang eines Ringkern-Übertragers 24 durch eine Treppenkurve angenähert werden können, die aus 256 Stufen mit einer variablen Stufenhöhe von 2 mV (10 Bit-Auflösung) bis 32 mV (6 Bit-Auflösung) bestehen. 256 Stufen lassen sich bekanntlich durch 8 Bits darstellen. Durch die dynamische Kennlinie wird somit in Abhängigkeit von der Eingangsamplitude eine variable Auflösung im Bereich von 10 Bit bis 6 Bit erreicht.The characteristic curve generation circuit 16 is shown in FIG . 4 shown in detail: it is used to adjust the resistance and to generate a non-linear transmission characteristic, which means that small signals have a higher resolution than large ones. For this purpose, it is first pointed out that analog pulses 2 with a maximum amplitude of, for example, 2 volts at the output of a toroidal core transformer 24 can be approximated by a staircase curve consisting of 256 steps with a variable step height of 2 mV (10 bit resolution) up to 32 mV (6 bit resolution). As is well known, 256 levels can be represented by 8 bits. Due to the dynamic characteristic, a variable resolution in the range of 10 bits to 6 bits is achieved depending on the input amplitude.

Wird nun die Referenzspannung zu Beginn des Meßvorganges um einen Faktor 4 herabgesetzt, dann wird die maximale Amplitude, die durch die Treppenkurve angenähert werden soll, im Bereich des Analog-Impuls-Signalanstiegs um einen Faktor 4 herabgesetzt, also auf 512 mVolt gelegt. Dies bedeutet, daß am Anfang der aufzunehmenden Kurve die Stufenhöhe nur 512 mV: 256 Bit=2 mV beträgt. Somit wird bei kleinen Spannungen 2 quasi eine 10 Bit-Auflösung erreicht, während für höhere Spannungen die Auflösung kontinuierlich auf 6 Bit reduziert wird. Erreicht wird dies durch die Schaltung nach Fig. 4, bei der das Ausgangssignal der Anpassungsschaltung 8 an den 25 Ohm-Eingang 22 gelegt wird, der an einer Seite über die Sekundärwicklung des Übertragers 24 geerdet und über einen Spannungsteiler 25 bestehend aus den Widerständen R₃=11 Ohm und R₂=68 Ohm mit dem Referenzspannungseingang 26 verbunden ist. Der Verbindungspunkt der Widerstände R₃ und R₂ bildet einen Knoten 28, der über 256 gleich große Widerstände des im FADC-Chip eingebauten Spannungsteilers 30 an Masse gelegt ist. Die einzelnen Widerstände des Spannungsteilers 30 ergeben als Reihenschaltung etwa den gleichen Widerstand wie der zuvor erwähnte Widerstand R₂ des Spannungsteilers 25. Insgesamt sind 256 Widerstände 30 in Reihe angeordnet, wobei der Abgriff jeweils zwischen zwei benachbarten Widerständen 30 mit einem Eingang eines zugehörigen Komparators 32 verbunden ist. Der jeweils andere Eingang des Komparators 32 wird über eine an den Signaleingang 22 angeschlossene gemeinsame Leitung 34 mit dem vollen Eingangssignal beaufschlagt. Die Ausgänge der 256 Komparatoren 32 sind mit Eingängen des Kodierers (Code Converter) 6 verbunden und geben das am Signaleingang 22 eingespeiste Signal im Thermometercode in den Kodierer (Code Converter) 6 ein. Thermometercode heißt, je größer die jeweils abgefragte Amplitude der Analog-Impulse 2 ist, desto mehr Komparatoren 32 schalten durch und geben dadurch die zum Zeitpunkt der Abfrage vorhandene Abtastsignal-Amplitude proportional zur Eingangsamplitude wieder.If the reference voltage is reduced by a factor of 4 at the start of the measuring process, the maximum amplitude, which is to be approximated by the staircase curve, is reduced by a factor of 4 in the area of the analog pulse signal increase, that is to say it is set to 512 mVolt. This means that at the beginning of the curve to be recorded, the step height is only 512 mV: 256 bits = 2 mV. Thus, at low voltages 2, a quasi 10-bit resolution is achieved, while for higher voltages the resolution is continuously reduced to 6 bits. This is achieved by the circuit according to Fig . 4, in which the output signal of the matching circuit 8 is applied to the 25 ohm input 22 which is grounded on one side via the secondary winding of the transformer 24 and via a voltage divider 25 consisting of the resistors R ₃ = 11 ohms and R ₂ = 68 ohms is connected to the reference voltage input 26 . The connection point of the resistors R ₃ and R ₂ forms a node 28 which is connected to ground via 256 resistors of the same size of the voltage divider 30 installed in the FADC chip. The individual resistors of the voltage divider 30 as a series connection result in approximately the same resistance as the aforementioned resistor R ₂ of the voltage divider 25 . A total of 256 resistors 30 are arranged in series, the tap being connected between two adjacent resistors 30 to an input of an associated comparator 32 . The other input of the comparator 32 is supplied with the full input signal via a common line 34 connected to the signal input 22 . The outputs of the 256 comparators 32 are connected to inputs of the encoder (code converter) 6 and enter the signal fed in at the signal input 22 in the thermometer code into the encoder (code converter) 6 . Thermometer code means that the greater the respective queried amplitude of the analog pulses 2 , the more comparators 32 switch through and thereby reproduce the scanning signal amplitude present at the time of the query in proportion to the input amplitude.

Der Kodierer (Code Converter) 6 wird außerdem über einen Strobe-Eingang 36 mit einem Strobe-Signal versorgt, welches seinen Arbeitstakt steuert. Die einzelnen Strobe- Impulse sind etwa 5 nsec breit, wobei ihre Anstiegsflanken jeweils den gerade am Kodierer 6 anstehenden Momentanwert des im Thermometercode angezeigten Eingangssignals einfrieren. Kurz nach der Anstiegsflanke wird also der Analogeingang 22 abgeschaltet und der Thermometercode wird in einen reinen Binärcode umgewandelt, und zwar entsprechend der Position des Thermometercodes. Da der Thermometercode durch die Ausgaben der 256 Komparatoren 32 verwirklicht wird, kann die Ausgabe des Kodierers 6 als 8 Bit-Wort erfolgen. Mit der Anstiegsflanke des nächsten Strobe-Pulses wird ein Digitalspeicher (Latch) im FADC 6 gestrobed, um die im Binärcode erhaltene digitale Information abzuspeichern. Ein weiterer Strobe-Puls speichert die digitale Information in einem RAM-Speicher 7, also einem Speicher mit wahlfreiem Zugriff, der 8×256 Bit groß ist.The encoder (code converter) 6 is also supplied via a strobe input 36 with a strobe signal which controls its operating cycle. The individual strobe pulses are approximately 5 nsec wide, their rising edges each freezing the instantaneous value of the input signal displayed in the thermometer code that is currently present at the encoder 6 . Shortly after the rising edge, the analog input 22 is switched off and the thermometer code is converted into a pure binary code, in accordance with the position of the thermometer code. Since the thermometer code is implemented by the outputs of the 256 comparators 32 , the encoder 6 can be output as an 8-bit word. With the rising edge of the next strobe pulse, a digital memory (latch) is strobed in the FADC 6 in order to store the digital information obtained in the binary code. Another strobe pulse stores the digital information in a RAM memory 7 , that is to say a random access memory which is 8 × 256 bits in size.

Fig. 5 zeigt Einzelheiten der Ansteuerung des FADC 6 und des RAM 7. Danach werden sowohl der FADC 6, als auch der RAM 7 von einer gemeinsamen Zeitgebungsschaltung 9 angesteuert. Die Zeitgebungsschaltung 9 liefert Strobe-Impulse an den FADC 6 und WE (Write enable)-Impulse an den RAM 7, welche die Übernahme und Einspeicherung der Daten vom FADC 6 auslösen. Die Zeitgebungsschaltung 9 wird ihrerseits von einem an sich bekannten Datenbus des Typs DL 3000 angesteuert, und zwar von dessen Signalen CLOCK und COMMON. Fig . 5 shows details of the driving of the FADC 6 and the RAM 7 . Then both the FADC 6 and the RAM 7 are controlled by a common timing circuit 9 . The timing circuit 9 supplies strobe pulses to the FADC 6 and WE (Write enable) pulses to the RAM 7 , which trigger the transfer and storage of the data from the FADC 6 . The timing circuit 9 is in turn controlled by a data bus of the type DL 3000 known per se, namely by its signals CLOCK and COMMON.

Der 8×256 Bit-Speicher RAM 7 gibt Daten im 8 Bit-Format aus und legt diese über einen internen 8 Bit-Kartenbus an eine Bus-Treiberschaltung 13, die wahlweise die 8 Bit-Worte (Byte), abhängig von der Position der Karten im Überrahmen, auf das untere bzw. auf das obere Byte eines 16 Bit-Datenbuses im Überrahmen führt.The 8 × 256-bit memory RAM 7 outputs data in 8-bit format and places this via an internal 8-bit card bus on a bus driver circuit 13 , which optionally contains the 8-bit words (bytes), depending on the position of the Cards in the superframe, to the lower or to the upper byte of a 16 bit data bus in the superframe.

Die Bus-Treiberschaltung 13 gibt ihre Daten auf einem an sich bekannten Datenbus, beispielsweise des Typs DL 3000, in 16 Bit-Form aus, so daß diese in eine nicht dargestellte Rechenanlage übertragen werden können. Meistens ist der Rechenanlage noch eine Abfrageschaltung vorgeschaltet, welche das Auftreten eines gesuchten Ereignisses erkennt.The bus driver circuit 13 outputs its data on a data bus known per se, for example of the type DL 3000, in 16 bit form, so that it can be transmitted to a computer system (not shown). In most cases, the computer system is preceded by a query circuit that detects the occurrence of a searched event.

Der RAM-Speicher 7 wird außerdem über den DL 3000-Bus adressiert, und zwar beispielsweise nach Speicheradressen, Kanaladressen und Moduladressen. Für die Speicheradressen sind 8 Bits A 0 . . . A 7, für die Kanaladressen 3 Bits A 8 . . . A 10 und für die Moduladressen 4 Bits A 11 . . . A 14 vorgesehen. Die Speicheradressen A 0 . . . A 7 adressieren die 256 Bits des RAM 7; die Kanaladressen A 8 . . . A 10 adressieren die vorgesehenen 8 Kanäle und die Moduladressen A 11 . . . A 14 die maximal vorhandenen 2×12 baugleichen Einheiten des erfindungsgemäßen GerätsThe RAM memory 7 is also addressed via the DL 3000 bus, for example by memory addresses, channel addresses and module addresses. 8 bits are A 0 for the memory addresses. . . A 7 , for the channel addresses 3 bits A 8 . . . A 10 and for the module addresses 4 bits A 11 . . . A 14 provided. The memory addresses A 0 . . . A 7 address the 256 bits of RAM 7 ; the channel addresses A 8 . . . A 10 address the intended 8 channels and module addresses A 11 . . . A 14 the maximum 2 × 12 identical units of the device according to the invention

Es wird darauf hingewiesen, daß außerdem eine Prüfimpuls- Erzeugungsschaltung 15 vorgesehen ist, die von sich aus Prüfimpulse erzeugen kann. Die Prüfimpulse werden an die dem FADC 6 vorgeschalteten Vorverstärker 37 gelegt, wenn die Funktion der erfindungsgemäßen Schaltung überprüft werden soll.It should be noted that a test pulse generating circuit 15 is also provided, which can generate test pulses by itself. The test pulses are applied to the preamplifier 37 connected upstream of the FADC 6 when the function of the circuit according to the invention is to be checked.

Fig. 6 zeigt die mit dem Spannungsteiler 25 in Verbindung mit dem internen FADC-Spannungsteiler 30 von Fig. 4 erzielbare nicht-lineare Kennlinie und erläutert deren Verlauf nach der Gleichung: Fig . 6 shows the voltage divider 25 in connection with the internal FADC voltage divider 30 of FIG . 4 achievable non-linear characteristic curve and explains its course according to the equation:

Darin bedeuten:
U _i= Eingangsspannung U _Dmin= Spannung am Knoten 28 in Fig. 4 C= die Stufenzahl (Count) der Treppenkurve; und a= das Teilerverhältnis. Das Teilerverhältnis a ist in Fig. 6 angegeben, auf die hiermit ausdrücklich Bezug genommen wird. n= Anzahl der FADC-Bits (CX 20116 = 8 Bit)Where:
U _i = input voltage U _Dmin = voltage at node 28 in FIG . 4 C = the number of steps (count) of the stair curve; and a = the division ratio. The division ratio a is shown in Fig . 6, to which express reference is hereby made. n = number of FADC bits (CX 20116 = 8 bits)

Der erfindungsgemäße Transientenrecorder arbeitet folgendermaßen: Analogsignale werden in Form von Impulsen in die Anpassungsschaltung 8 eingespeist und in dieser für die Kennlinien-Erzeugungsschaltung 16 aufbereitet. Die Kennlinienerzeugungsschaltung 16 erzeugt die nicht-lineare Kennlinie gemäß Fig. 6, die für kleine Signale eine Stufenhöhe von 2 mV/Bit und damit eine scheinbare Empfindlichkeit von 10 Bit hat, während sich mit zunehmender Spannung die Stufenhöhe immer mehr vergrößert und die Empfindlichkeit auf 6 Bit abnimmt. Die von der Kennlinienerzeugungsschaltung 16 erzeugte nicht-lineare Kennlinie wird dem FADC 6 eingegeben, in dessen Eingangsteil sich der den Thermometercode erzeugende Spannungsteiler 30 befindet. Der FADC 6 gilt nach Ansteuerung von der Zeitgebungsschaltung 9 nacheinander einzelne Signalamplituden aus, die in dem Speicher RAM 7 abgelegt werden. Ein dem Speicher 7 nachgeschalteter, nicht dargestellter Scanner wird von einem Mikroprozessor gesteuert und untersucht auf diese Weise den Inhalt des Speichers RAM′s 7, beispielsweise ob Signale größer als ein vorgegebener Wert eingespeichert sind. Stellt der Scanner einen solchen Wert fest, dann informiert er den Mikroprozessor, der dann die entsprechende Adresse vom Scanner übernimmt und speichert. Daraufhin arbeitet der Scanner weiter die einzelnen Speicherplätze des RAM 7 ab, bis alle Adressen untersucht wurden. Am Ende eines Suchlaufs bleibt der Scanner stehen. Da nun der Mikroprozessor weiß, an welchen Adressen Signale gespeichert sind, die einen vorgegebenen Schwellenwert überschreiten, ist er in der Lage, nun auch das Umfeld der gespeicherten Adresse zu untersuchen und daraus letztlich die Kurvenform des untersuchten Signals zu ermitteln. Anschließend erfolgt die Übergabe der gespeicherten Signalform an die zentrale Rechenanlage.The transient recorder according to the invention works as follows: Analog signals are fed in the form of pulses into the adaptation circuit 8 and processed in the latter for the characteristic curve generation circuit 16 . The characteristic curve generation circuit 16 generates the non-linear characteristic curve according to FIG . 6, which has a step height of 2 mV / bit for small signals and thus an apparent sensitivity of 10 bit, while the voltage increases the step height and the sensitivity decreases to 6 bits. The non-linear characteristic generated by the characteristic generating circuit 16 is input to the FADC 6, in the input part of which the voltage divider 30 generating the thermometer code is located. After activation by the timing circuit 9 , the FADC 6 applies successive individual signal amplitudes which are stored in the RAM 7 . A downstream of the memory 7 , not shown scanner is controlled by a microprocessor and in this way examines the contents of the memory RAM 7 , for example whether signals are stored larger than a predetermined value. If the scanner detects such a value, it informs the microprocessor, which then takes over and stores the corresponding address from the scanner. The scanner then continues to process the individual memory locations of the RAM 7 until all addresses have been examined. The scanner stops at the end of a search. Since the microprocessor now knows at which addresses signals are stored that exceed a predetermined threshold value, it is now able to examine the surroundings of the stored address and ultimately determine the curve shape of the signal under investigation. The stored signal form is then transferred to the central computer system.

Claims

Multi-channel transient recorder for sampling rates from a total of 100 to 800 MHz per card with 100 MHz per channel, characterized in that

- That the recorder has an adaptation circuit ( 8 ), a characteristic curve generating circuit ( 16 ), an encoder ( 6 ) and a memory ( 7 ), the encoder ( 6 ) having a voltage divider ( 30 ) and a bank of comparators ( 32 ) connected upstream which receives input signals from the adaptation circuit ( 8 ) and converts them into a thermometer code;
- That the adaptation circuit ( 8 ) has a toroid with a trifilar winding as a transformer,
- That the voltage divider ( 30 ) has a series connection of resistors (R ₁), the connection points of which are each connected to an input of an associated comparator ( 32 ); and
- That the voltage divider ( 30 ) has 256 resistors, which are followed by 256 comparators ( 32 ).