DE3713541A1

DE3713541A1 - COMBINED SECONDARY SWITCHING REGULATOR

Info

Publication number: DE3713541A1
Application number: DE19873713541
Authority: DE
Inventors: Rainer Dipl Ing Obergfell; Hubert Dipl Ing Panse; Wolfgang Dipl Ing Schlegel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-04-22
Filing date: 1987-04-22
Publication date: 1988-11-10
Also published as: AU1423088A; EP0418221A1; WO1988008637A1

Abstract

In a circuit for converting an unregulated input voltage (UE) to a regulated output d.c. voltage (UA), the input voltage (UE) may have a higher or lower value than the target output voltage (UA). In addition to a target actual value comparator (SIV), an interrogation circuit (AFS) is provided which only switches on the current (JL) again in the choke coil (L2) when the latter is demagnetized, as well as a common driving circuit (TRS) designed as an incorporated constant current source for both semiconductor switches (V1, V2), an input voltage monitor (ESU) which switches off the circuit regulator if the input voltage (EU) is too low, and an output monitoring circuit (ASU) which reduces the target value of the regulating circuit if an optional threshold value is not attained.

Description

Die Erfindung betrifft einen Sekundärschaltregler gemäß dem Oberbegriff des Patentanspruches 1.The invention relates to a secondary switching regulator according to the Preamble of claim 1.

Sekundärschaltregler dienen zur Erzeugung einer geregelten Ausgangsspannung aus einer ungeregelten Eingangsspannung, wobei zwischen dem Eingang und dem Ausgang im Unterschied zu den primärgetakteten Schaltnetzteilen keine Potentialtrennung besteht. Sekundärschaltregler können als Hochsetzsteller oder als Tiefsetzsteller konzipiert sein. Beim erstgenannten ist die Ausgangsspannung höher, beim Tiefsetzsteller ist die Aus gangsspannung niedriger als die jeweils anliegende Eingangs spannung.Secondary switching regulators are used to generate a regulated one Output voltage from an unregulated input voltage, being between the entrance and the exit unlike the primary clocked switching power supplies no potential isolation consists. Secondary switching regulators can be used as step-up converters or be designed as a buck converter. The former is Output voltage higher, the buck converter is off output voltage lower than the respective input tension.

Aufbau und Wirkungsweise von Sekundärschaltreglern, insbesondere der beiden Ausführungsformen als Hochsetz- bzw. Tiefsetzsteller sind in dem Buch "Halbleiterschaltungstechnik" von Tietze und Schenk, 5. Auflage, Kapitel 16.5.1 beschrieben.Structure and mode of operation of secondary switching regulators, in particular of the two embodiments as step-up or Buck converters are in the book "semiconductor circuit technology" by Tietze and Schenk, 5th edition, chapter 16.5.1.

Streut die Eingangsgleichspannung in einem weiten Toleranz feld um den Wert der Ausgangsspannung oder soll die Eingangs spannung in eine Ausgangsgleichspannung derart umgesetzt wer den, daß die Eingangsspannung zur Ausgangsspannung sowohl einen höheren als auch einen tieferen Wert aufweisen kann, so ist es aus der DE-OS 19 05 369 bekannt, Tiefsetzsteller und Hochsetzsteller zu kombinieren. Die Steuerung eines jeden der beiden Halbleiterschalter erfolgt dabei über eine ihm zu geordnete, für sich bekannte Einrichtung mit einem festen oder unterschiedlich einstellbaren Tastverhältnis, so daß die erzielbare Größe der Ausgangsspannung entweder größer, gleich oder kleiner als die Eingangsspannung ist. Scatters the DC input voltage within a wide tolerance field around the value of the output voltage or should the input voltage converted into an output DC voltage in such a way that the input voltage to the output voltage both can have a higher as well as a lower value, so it is known from DE-OS 19 05 369, buck converter and Combine step-up converter. The control of everyone the two semiconductor switches take place via one of them orderly, known device with a fixed or differently adjustable duty cycle, so that the achievable size of the output voltage either larger, the same or less than the input voltage.

Dabei kann für beide Halbleiterschalter eine gemeinsame Takt frequenz und die Gleichhaltung der Einschaltzeitpunkte ange wandt werden.A common clock can be used for both semiconductor switches frequency and keeping the switch-on times the same be turned.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Umsetzung einer ungeregelten Eingangsgleichspannung in eine geregelte Ausgangsgleichspannung unter Verwendung eines als kombinierten Hoch/Tiefsetzsteller konzipierten Sekundärschalt reglers anzugeben, die kostengünstig herstellbar ist und die nur eine geringe Störleistung entwickelt.The object of the invention is to provide a circuit arrangement for Converting an unregulated DC input voltage into a regulated output DC voltage using an as Combined boost / buck converter designed secondary switching specify regulator, which is inexpensive to manufacture and which developed only a low interference power.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.This object is achieved by the in claim 1 specified features solved.

Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen gekennzeichnet.Advantageous refinements and developments are in the Subclaims marked.

Durch eine parallel zur Speicherdrossel liegende Abfrageschaltung wird sichergestellt, daß der Strom durch die Speicherdrossel erst wieder nach dem Abmagnetisieren der Drossel eingeschaltet wird. Da somit die beiden Halbleiterschalter und die Dioden im stromlosen Zustand geschaltet werden, entsteht nur eine ge ringe Störleistung und die gesamte Schaltungsanordnung arbeitet sehr störarm.Through a query circuit parallel to the storage choke ensures that the current through the storage inductor only switched on again after the choke has been demagnetized becomes. Since the two semiconductor switches and the diodes switched in the de-energized state, there is only one ge rings interference power and the entire circuit arrangement works very low interference.

Ein weiterer Vorteil liegt darin, daß für beide Halbleiterschalter (Schalttransistoren) eine gemeinsame Trei berschaltung verwendet wird und dadurch eine Verlustleistungs reduzierung gegenüber konventionellen Treiberschaltungen er reicht wird.Another advantage is that for both Semiconductor switches (switching transistors) a common Trei circuit is used and thereby a power loss reduction compared to conventional driver circuits is enough.

Eine Eingangsspannungsüberwachung, welche bei zu niedriger Eingangsspannung den gesamten Wandler abschaltet, bietet einen sicheren Schutz vor dem möglichen Absinken der Ein gangsspannung auf Werte, die weit unterhalb der zulässigen Minimalspannung liegen und die zur unzulässigen Erhöhung des zu schaltenden Eingangsstromes führen würde. An input voltage monitoring, which is too low Input voltage switches off the entire converter, offers a safe protection against the possible sinking of the on output voltage to values that are far below the permissible Minimum voltage and that for the inadmissible increase in would lead to switching input current.

Bei Unterschreiten einer wählbaren Schwelle wird der Sollwert der Regelschaltung reduziert und zugleich wird auch ein sog. Softstart erreicht. Eine solche Ausgangsüberwachungsschaltung hat den Vorteil, daß der Wandler dadurch absolut kurzschluß fest und bedingt auch überlastfest wird. Damit ergibt sich im Kurzschlußfall eine geringere thermische Belastung als bei Vollast.If the value falls below a selectable threshold, the setpoint the control circuit is reduced and at the same time a so-called. Soft start reached. Such an output monitoring circuit has the advantage that the converter is absolutely short-circuited becomes firm and conditionally also overload-proof. This results in Short circuit case a lower thermal load than at Full load.

Anhand der Zeichnung wird die Erfindung nun näher erläutert. Dabei zeigtThe invention will now be explained in more detail with reference to the drawing. It shows

Fig. 1 einen kombinierten Sekundärschaltregler als Hoch-/Tief setzsteller, Fig. 1 a combined secondary switching regulator as up / step-down converter,

Fig. 2 ein Blockschaltbild der für einen solchen Sekundärschalt regler eingesetzten Regelschaltung, Fig. 2 is a block diagram of the controller for such a secondary switching control circuit used,

Fig. 3 eine Abfrageschaltung für den Strom durch die Speicher drossel, Fig an interrogation circuit for the flow throttle. 3 by the memory,

Fig. 4 eine Treiberschaltung für die Schalttransistoren, Fig. 4 shows a driver circuit for the switching transistors,

Fig. 5 eine Schaltung für die Eingangsspannungsüberwachung und Fig. 5 shows a circuit for the input voltage monitoring and

Fig. 6 eine Schaltung für die Ausgangsspannungsüberwachung. Fig. 6 shows a circuit for the output voltage monitoring.

Der in Fig. 1 dargestellte Sekundärschaltregler weist zwei Ein gangsklemmen E 1 und E 2 auf, an denen eine ungeregelte Eingangs gleichspannung UE anliegt, sowie Ausgangsklemmen A 1, A 2, an denen eine geregelte Ausgangsgleichspannung UA abgreifbar ist. Die Eingangsklemme E 2 und die Ausgangsklemme A 2 sind miteinander verbunden und bilden ein Bezugspotential OV. Die Eingangsklemme E 1 ist über die Kollektor-Emitterstrecke eines ersten Halbleiter schalters, z. B. eines Schalttransistors V 1, über eine als Speicher drossel dienende Induktivität L 2 und weiter über eine in Fluß richtung gepolte Diode V 21 mit der Ausgangsklemme A 1 verbunden. Die Anode der Diode V 21 ist über die Kollektor-Emitterstrecke eines weiteren Halbleiterschalters, z. B. ebenfalls eines Schalt transistors V 2 mit dem Bezugspotential OV verbunden. Zwischen den Ausgangsklemmen A 1 und A 2 ist ein Glättungskondensator C 8 geschaltet. Der Emitteranschluß des Schalttransistors V 1 ist über eine in Sperrichtung gepolte Freilaufdiode V 11 mit dem Bezugspotential OV verbunden. Eine Regelschaltung RS, die u. a. zur Konstanthaltung der Ausgangsspannung UA dient, ist sowohl mit der Eingangsspannung UE als auch mit der Ausgangs spannung UA und dem Bezugspotential OV verbunden. Außerdem sind noch eine Referenzspannung UREF und die Spannung UL an der Induktivität L 2 als Eingangsgrößen für die Regelschaltung RS vorhanden. Als Ausgangsgröße der Regelschaltung RS sind die Treibersignale UT 1 und UT 2 mit den Basisanschlüssen der jeweiligen Schalttransistoren V 1 und V 2 verbunden. Ferner sind die Spannungen UCE 1 und UCE 2 an den Kollektor-Emitterstrecken der beiden Schalttransistoren V 1 und V 2, sowie die Spannungen UV 11 und UV 21 an den Dioden V 11 und V 21 eingezeichnet. Der Strom durch die Induktivität L 2 ist mit IL bezeichnet.The secondary switching regulator shown in Fig. 1 has two input terminals E 1 and E 2 , at which an unregulated DC input voltage UE is present, and output terminals A 1 , A 2 , at which a regulated DC output voltage UA can be tapped. The input terminal E 2 and the output terminal A 2 are connected to one another and form a reference potential OV . The input terminal E 1 is on the collector-emitter path of a first semiconductor switch, for. B. a switching transistor V 1 , via an inductor serving as a storage inductor L 2 and further via a polarized in the flow direction diode V 21 connected to the output terminal A 1 . The anode of the diode V 21 is on the collector-emitter path of a further semiconductor switch, for. B. also a switching transistor V 2 connected to the reference potential OV . A smoothing capacitor C 8 is connected between the output terminals A 1 and A 2 . The emitter connection of the switching transistor V 1 is connected to the reference potential OV via a blocking diode V 11 which is polarized in the reverse direction. A control circuit RS , which serves, among other things, to keep the output voltage UA constant, is connected both to the input voltage UE and to the output voltage UA and the reference potential OV . In addition, a reference voltage UREF and the voltage UL at the inductor L 2 are also available as input variables for the control circuit RS . As the output variable of the control circuit RS , the driver signals UT 1 and UT 2 are connected to the base connections of the respective switching transistors V 1 and V 2 . The voltages UCE 1 and UCE 2 on the collector-emitter paths of the two switching transistors V 1 and V 2 , and the voltages UV 11 and UV 21 on the diodes V 11 and V 21 are also shown. The current through the inductor L 2 is designated IL .

Die Fig. 2 zeigt das Blockschaltbild der in der Schaltungsan ordnung nach Fig. 1 eingesetzten Regelschaltung RS. Diese Regel schaltung RS beinhaltet einen Soll/Istwertvergleicher SIV, eine Eingangsspannungsüberwachungsschaltung ESÜ, eine Ausgangs spannungsüberwachung ASÜ, eine Abfrageschaltung AFS und eine Treiberschaltung TRS. Der Soll/Istwertvergleicher SIV, an dem die Referenzspannung UREF und die Ausgangsspannung UA als Eingangsgrößen anliegen, gibt ein Regelsignal, nämlich eine Treiberspannung UT ab. Parallel zum Soll/Istwertvergleicher SIV ist die Ausgangsspannungsüberwachung ASÜ geschaltet. An der Ein gangsspannungsüberwachung ESÜ liegt die Eingangsspannung UE und die Referenzspannung UREF an. Am Ausgang der Eingangsspannungs überwachung ESÜ ist die Treiberspannung UT abgreifbar. Am Ein gang der Abfrageschaltung AFS liegt die an der Induktivität L 2 abfallende Spannung UL und die Referenzspannung UREF an. Die Referenzspannung UREF bildet zusammen mit der Treiberspannung UT die Eingangsgrößen für die Treiberschaltung TRS, die zwei Trei bersignale UT 1 und UT 2 zum Schalten der beiden Schalttransi storen V 1 und V 2 abgibt. Fig. 2 shows the block diagram of the control circuit RS used in the circuit arrangement according to Fig. 1. This rule circuit RS includes a nominal / actual value comparator SIV, an input voltage monitoring circuit fuse monitoring, an output voltage monitoring ASÜ, an interrogation circuit AFS and a driver circuit TRS. The setpoint / actual value comparator SIV , at which the reference voltage UREF and the output voltage UA are present as input variables, emits a control signal, namely a driver voltage UT . The output voltage monitor ASÜ is connected in parallel to the setpoint / actual value comparator SIV . Output voltage monitoring at the A fuse monitoring the input voltage UE and the reference voltage U REF at. At the output of the input voltage monitoring electronic fuse monitor the driving voltage UT can be tapped. At the input of the interrogation circuit AFS , the voltage UL falling across the inductor L 2 and the reference voltage UREF are present . The reference voltage UREF forms, together with the driver voltage UT, the input variables for the driver circuit TRS , which outputs two driver signals UT 1 and UT 2 for switching the two switching transistors V 1 and V 2 .

Im folgenden sind Ausführungsbeispiele der einzelnen, in der Regelschaltung RS enthaltenen Schaltungskomponenten näher dar gestellt.In the following, exemplary embodiments of the individual circuit components contained in the control circuit RS are presented in more detail.

Dabei zeigt die Fig. 3 die parallel zur Induktivität L 2 lie gende Abfrageschaltung AFS für den durch die Induktivität L 2 fließenden Strom IL. Der eingangsseitige Anschluß der Induktivität L 2 ist über eine Serienschaltung, bestehend aus den Widerständen R 15 und R 16 mit dem Bezugspotential OV verbunden. In die Verbindungsleitung der beiden Widerstände R 15, R 16 ist sowohl über einen weiteren Widerstand R 14 die Refe renzspannung UREF als auch ein nichtinvertierender Eingang 5 eines als Komparator arbeitenden Operationsverstärkers N 1 angeschaltet. Der ausgangsseitige Anschluß der Induktivität L 2 ist ebenfalls über eine Reihenschaltung von Widerständen R 17 und R 18 mit dem Bezugspotential OV verbunden. Zwischen diesen beiden Widerständen R 17, R 18 ist ein invertierender Eingang 4 des Operationsverstärkers N 1 angeschaltet. Am Ausgang 2 des Operationsverstärkers N 1 liegt die Treiberspannung UT an. Ein Widerstand R 44, der zwischen dem Ausgang 2 des Operationsver stärkers N 1 und dem nicht invertierenden Eingang 5 liegt, bildet eine leichte Mitkopplung zur Verbesserung des Schaltverhaltens. Die Widerstände R 15 bis R 18 bilden zwei Spannungsteiler, welche die Spannung UL an der Induktivität L 2 auf geeignete Ein gangswerte für den Komparator N 1 herabsetzen. Die Referenz spannung UREF dient zur Kompensation der Eingangs-Offset spannung des Operationsverstärkers N 1. So lange der Strom IL in der Induktivität L 2 ansteigt, d. h. di _L/dt größer Null ist, liegt der Ausgang 2 des Komparators N 1 auf "High"-Potential und die Treiberspannung UT hält über die nachgeschaltete Treiber stufe TRS die beiden Schalttransistoren V 1 und V 2 im leitenden Zustand. Nach Erreichen eines festgelegten Spitzenstromes werden die Schalttransistoren V 1 und V 2 abgeschaltet und die Abfrage schaltung AFS hält diese beiden elektrisch getakteten Schalter V 1 und V 2 weiterhin gesperrt (Ausgang 2 des Komparators N 1 liegt auf "Low"-Potential), bis der abklingende Strom IL in der Induktivität L 2 zu Null geworden ist. The Fig. 3 shows the lie parallel with the inductor L 2 constricting interrogation circuit AFS for the current flowing through the inductor L current IL 2. The input-side connection of the inductor L 2 is connected to the reference potential OV via a series circuit consisting of the resistors R 15 and R 16 . In the connecting line of the two resistors R 15 , R 16 , the reference voltage UREF and a non- inverting input 5 of an operational amplifier N 1 operating as a comparator are connected via a further resistor R 14 . The output-side connection of the inductor L 2 is also connected to the reference potential OV via a series connection of resistors R 17 and R 18 . An inverting input 4 of the operational amplifier N 1 is connected between these two resistors R 17 , R 18 . The driver voltage UT is present at the output 2 of the operational amplifier N 1 . A resistor R 44 , which lies between the output 2 of the operational amplifier N 1 and the non-inverting input 5 , forms a slight positive feedback to improve the switching behavior. The resistors R 15 to R 18 form two voltage dividers which reduce the voltage UL across the inductor L 2 to suitable input values for the comparator N 1 . The reference voltage UREF is used to compensate for the input offset voltage of the operational amplifier N 1 . As long as the current IL in the inductance L 2 increases, ie di _L / dt is greater than zero, the output 2 of the comparator N 1 is at "high" potential and the driver voltage UT holds the two switching transistors V via the downstream driver stage TRS 1 and V 2 in the conductive state. After reaching a predetermined peak current, the switching transistors V 1 and V 2 are switched off and the interrogation circuit AFS keeps these two electrically clocked switches V 1 and V 2 still blocked (output 2 of the comparator N 1 is at "low" potential) until the decaying current IL in inductor L 2 has become zero.

In Fig. 4 ist die für beide Schalttransistoren V 1 und V 2 ge meinsame Treiberschaltung TRS dargestellt. Sie enthält einen Transistor V 6, dessen Basisanschluß unmittelbar mit der Trei berspannung UT verbunden ist. Weiterhin ist dieser Basisan schluß sowohl über einen Widerstand R 9 mit der Referenz spannung UREF, als auch über eine in Flußrichtung gepolte Dio de V 9 und einer in Sperrichtung gepolten Z-Diode V 10 mit dem Bezugspotential OV verbunden. Ein nicht näher bezeichneter Leitungspunkt, der zwischen den Kathoden der beiden Dioden V 9 und V 10 liegt, ist über einen Widerstand R 8 an die Referenz spannung UREF angeschaltet. Die Kollektor-Emitterstrecke des Transistors V 6 ist über eine Reihenschaltung, bestehend aus den Widerständen R 5 und R 6 an das Bezugspotential OV geschaltet. Am Kollektoranschluß des Transistors V 6 liegt das Treibersignal UT 1 und am Verbindungspunkt der Widerstände R 5 und R 6 liegt das Treibersignal UT 2 an. Mit Hilfe dieser beiden Treibersignale UT 1 und UT 2 werden die Schalttransistoren V 1 und V 2 entweder unmittelbar oder durch Zwischenschaltung von an sich bekannten und deshalb nicht dargestellten Treiberstufen gesteuert. Die Treiberschaltung TRS ist somit als geschaltete Konstantstrom quelle realisiert, die beide Schalttransistoren V 1 und V 2 gleichzeitig ansteuert und dadurch sind die Verluste in der geschalteten Treiberschaltung lediglich proportional zur Ein gangsspannung UE. Während sich die Kollektor-Emitterspannung am Transistor V 6 um einen relativ großen Betrag ändern kann, bleibt der Kollektorstrom des Transistors V 6 annähernd kon stant. Die Spannung an der Z-Diode V 10 entspricht der Spannung an den beiden Widerständen R 5 und R 6. Eine solche als Konstant stromquelle geschaltete Treiberschaltung TRS hat einen sehr großen dynamischen Innenwiderstand und entlastet die an der Treiberspannung UT liegenden Komparatoren N 1 und N 3.In FIG. 4, for both switching transistors V 1 and V 2 Since they share driver circuit TRS is illustrated. It contains a transistor V 6 , the base connection of which is directly connected to the driver overvoltage UT . Furthermore, this Basisan circuit is connected to the reference potential OV both via a resistor R 9 with the reference voltage UREF , as well as via a polarized diode in the flow direction V 9 and a reverse polarized Zener diode V 10 . An unspecified line point, which lies between the cathodes of the two diodes V 9 and V 10 , is connected via a resistor R 8 to the reference voltage UREF . The collector-emitter path of the transistor V 6 is connected to the reference potential OV via a series circuit consisting of the resistors R 5 and R 6 . The driver signal UT 1 is present at the collector terminal of the transistor V 6 and the driver signal UT 2 is present at the connection point of the resistors R 5 and R 6 . With the help of these two driver signals UT 1 and UT 2 , the switching transistors V 1 and V 2 are controlled either directly or by interposing driver stages which are known per se and therefore not shown. The driver circuit TRS is thus realized as a switched constant current source, which controls both switching transistors V 1 and V 2 at the same time, and as a result the losses in the switched driver circuit are only proportional to the input voltage UE . While the collector-emitter voltage at transistor V 6 can change by a relatively large amount, the collector current of transistor V 6 remains approximately constant. The voltage across the Z-diode V 10 corresponds to the voltage across the two resistors R 5 and R 6 . Such a driver circuit TRS connected as a constant current source has a very large dynamic internal resistance and relieves the load on the comparators N 1 and N 3 connected to the driver voltage UT .

Fig. 5 zeigt die Schaltungsanordnung zur Eingangsspannungsüber wachung ESÜ, an der die Referenzspannung UREF und die Eingangs spannung UE anliegen und die bei zu niedriger Eingangsspannung UE den Wandler abschaltet. Hierzu ist die Referenzspannung UREF an einen invertierenden Eingang 8 eines als Komparator arbei tenden Operationsverstärkers N 3 geführt und die Eingangsspannung UE liegt über einen Widerstand R 53 an einem nichtinvertierenden Eingang 9 des Komparators N 3 an. Eine Widerstandskopplung zwischen dem Ausgang 14 und dem nichtinvertierenden Eingang 9 des Komparators N 3 mittels des Widerstandes R 51 erzeugt eine leichte Hysterese und verbessert so das Schaltverhalten des Komparators N 3. Am Eingang 9 des Komparators N 3 liegt ferner eine Parallelschaltung, bestehend aus Widerstand R 52 und Konden sator C 6. Die Widerstände R 53 und R 52 bilden einen Eingangs spannungsteiler und setzen somit die Eingangsspannung UE auf Werte in der Größenordnung der Referenzspannung UREF herab. Der Kondensator C 6 bildet zusammen mit dem Widerstand R 53 einen Tiefpaß mit der Aufgabe, Störungen auf der Eingangsseite, wie sie zum Beispiel von externen Schaltvorgängen herrühren, zu vermeiden und dadurch die Eingangsspannungsüberwachungsschaltung ESÜ vor ungewünschtem Ansprechen zu schützen. Im Normalfall ist die Eingangsspannung UE immer größer als die Referenzspannung UREF. Damit ist auch die Spannung am nichtinvertierenden Ein gang 9 größer als die Referenzspannung UREF und der Ausgang 14 des Komparators N 3 liegt auf "High"-Potential, d. h. die Treiber spannung UT ermöglicht über die Treiberschaltung TRS ein An sprechen der beiden Schalttransistoren V 1 und V 2. Bei Absinken der Eingangsspannung UE auf Werte, die weit unterhalb der zu lässigen Minimalspannung liegen ("Brown-out"), wird die Refe renzspannung UREF größer als die Eingangsspannung UE und der Ausgang 14 des Komparators N 3 liegt auf "Low"-Potential und damit gehen die Schalttransistoren V 1 und V 2 in den Sperr zustand über, d. h. der Wandler wird abgeschaltet. Fig. 5 shows the circuit arrangement to the input voltage via monitoring electronic fuse monitor to which the reference voltage Uref and the input voltage UE and the rest at low input voltage UE turns off the converter. For this purpose, the reference voltage UREF is led to an inverting input 8 of an operational amplifier N 3 working as a comparator and the input voltage UE is present via a resistor R 53 at a non-inverting input 9 of the comparator N 3 . A resistance coupling between the output 14 and the non-inverting input 9 of the comparator N 3 by means of the resistor R 51 generates a slight hysteresis and thus improves the switching behavior of the comparator N 3 . At the input 9 of the comparator N 3 there is also a parallel circuit consisting of resistor R 52 and capacitor C 6 . The resistors R 53 and R 52 form an input voltage divider and thus reduce the input voltage UE to values in the order of magnitude of the reference voltage UREF . The capacitor C 6 forms, together with the resistor R 53, a low-pass filter with the task of avoiding interference on the input side, such as that resulting, for example, from external switching operations, and thereby protecting the input voltage monitoring circuit ESÜ from undesired response. In the normal case, the input voltage UE is always greater than the reference voltage UREF . Thus, the voltage at the non- inverting input 9 is greater than the reference voltage UREF and the output 14 of the comparator N 3 is at "high" potential, ie the driver voltage UT enables a response to the two switching transistors V 1 and V via the driver circuit TRS V 2 . When the input voltage UE drops to values which are far below the permissible minimum voltage ("brown-out"), the reference voltage UREF becomes greater than the input voltage UE and the output 14 of the comparator N 3 is at "low" potential and thus the switching transistors V 1 and V 2 go into the blocking state, ie the converter is switched off.

In Fig. 6 ist die Schaltungsanordnung zur Ausgangsspannungs überwachung ASÜ dargestellt. Diese weist einen gegengekoppelten Operationsverstärker N 2 auf, an dessen nichtinvertierendem Eingang 12 über einen Widerstand R 31 die Ausgangsspannung UA anliegt. An dem invertierenden Eingang 13 ist über einen Wider stand R 24 die Referenzspannung UREF angeschlossen. Ein Wider stand R 22, der zwischen dem Ausgang 14 des Operationsverstärkers N 2 und dem invertierenden Eingang 13 geschaltet ist, dient der Gegenkopplung. Der nichtinvertierende Eingang 12 des Verstär kers N 2 ist über einen Widerstand R 32 gegen das Bezugspotential OV geschaltet. Dieser Widerstand R 32 bildet zusammen mit dem Widerstand R 31 einen Spannungsteiler zur Herabsetzung der Aus gangsspannung UA. Am Ausgang 14 des Verstärkers N 3 kann die Treiberspannung UT abgegriffen werden. Die Ausgangsspannung UA bleibt so lange konstant, bis der maximale Ausgangsstrom er reicht ist. Bei Unterschreiten einer wählbaren Schwelle für die Ausgangsspannung UA, wie es bei Kurzschluß oder Überlast ein tritt, wird mit dieser Schaltungsanordnung ASÜ der Sollwert der Regelschaltung reduziert (rückläufige Kennlinie). Zweckmäßiger weise wird die Schwelle mit Hilfe der Widerstände R 31, R 32 eingestellt und beträgt typisch dreiviertel der Ausgangsspannung UA. Bei Absinken der Ausgangsspannung UA auf einen Wert bis zu dreiviertel des Sollwertes bleibt die Überwachungsschaltung für die Ausgangsspannung ASÜ inaktiv und die Regelung der Ausgangs spannung UA geschieht mit Hilfe eines parallel zur Schaltungs anordnung ASÜ geschalteten Soll/Istwertvergleichers SIV. Ein solcher Soll/Istwertvergleicher SIV ist an sich bekannt und kann beispielsweise ebenfalls mit Hilfe eines Differenzverstärkers ausgeführt sein. Weil durch diese Maßnahme die Regelspannung reduziert wird, ist ein solcher Wandler absolut kurzschlußfest und die thermische Belastung im Kurzschlußfall ist geringer als bei Vollast.In Fig. 6 the circuit arrangement for output voltage monitoring ASÜ is shown. This has a negative feedback operational amplifier N 2 , at the non-inverting input 12 of which the output voltage UA is applied via a resistor R 31 . At the inverting input 13 , the reference voltage UREF is connected via a counter R 24 . A counter stood R 22 , which is connected between the output 14 of the operational amplifier N 2 and the inverting input 13 , is used for negative feedback. The non-inverting input 12 of the amplifier N 2 is connected via a resistor R 32 to the reference potential OV . This resistor R 32 forms, together with the resistor R 31, a voltage divider for reducing the output voltage UA . The driver voltage UT can be tapped at the output 14 of the amplifier N 3 . The output voltage UA remains constant until the maximum output current is reached. If a selectable threshold for the output voltage UA is undershot, as occurs in the event of a short circuit or overload, the setpoint of the control circuit is reduced with this circuit arrangement ASÜ (declining characteristic curve). The threshold is expediently set using the resistors R 31 , R 32 and is typically three-quarters of the output voltage UA . If the output voltage UA drops to a value up to three quarters of the setpoint, the monitoring circuit for the output voltage ASÜ remains inactive and the output voltage UA is regulated with the aid of a setpoint / actual value comparator SIV connected in parallel with the circuit arrangement ASÜ . Such a setpoint / actual value comparator SIV is known per se and can also be implemented, for example, with the aid of a differential amplifier. Because this measure reduces the control voltage, such a converter is absolutely short-circuit proof and the thermal load in the event of a short circuit is lower than at full load.

Claims

1.Circuit arrangement for converting an unregulated DC input voltage into a constant DC output voltage which, in terms of its polarity, has a common reference point and in which the DC input voltage can assume both a higher and a lower value than the desired output voltage, with one for conversion the input DC voltage by changing charging and discharging as an energy storage inductor and two charging switches and a charging and discharging process by periodic keying control circuit with a set / actual value comparator for setting a duty cycle providing the output value, characterized in that a parallel to the inductance (L 2 ) lying interrogation circuit ( AFS) for the current (IL) through the inductance (L 2 ) is provided, at the input of which a voltage (UL) at the inductance (L 2 ) and a reference voltage (UREF ) and their output nec ( 2 ), a driver voltage (UT) can only be tapped as long as the current (IL) in the inductance (L 2 ) rises to a predetermined peak value and which, after the two switches (V 1 , V 2 ) have been switched off, blocks them holds until the decaying current (IL) in the inductance (L 2 ) has become zero.

2. Circuit arrangement according to claim 1, characterized in that a working as a switched constant current source, common driver circuit (TRS) for both switches (V 1 , V 2 ) is provided, the presence of a driver voltage (UT), the two switches (V 1 , V 2 ) simultaneously by means of two driver signals (UT 1 , UT 2 ).

3. Circuit arrangement according to claim 1, characterized in that an input voltage monitoring circuit (ESÜ) is provided which switches off the secondary switching regulator when the input voltage (UE) drops to values well below an allowable minimum voltage.

4. Circuit arrangement according to claim 1, characterized in that a circuit for the output voltage monitoring (ASU) is provided, which reduces the setpoint of the control voltage (UR) when a selectable threshold for the output voltage (UA) is undershot.

5. Circuit arrangement according to claim 4, characterized in that the selectable threshold for the output voltage (UA) with the aid of two resistors (R 31 , R 32 ) is adjustable.