DE3710008A1

DE3710008A1 - Method for reducing a digital noise signal comprising a sequence of pulsed interference in a digital input signal and circuit arrangement to carry out this method

Info

Publication number: DE3710008A1
Application number: DE19873710008
Authority: DE
Inventors: Lothar Dr Billmann
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1987-03-26
Filing date: 1987-03-26
Publication date: 1988-10-06
Also published as: DE3710008C2

Abstract

The invention relates to a method for reducing a digital noise signal comprising a sequence of pulsed interference and a digital circuit arrangement to carry out this method. The digital input signal (Xe) comprising a digital useful signal and the digital noise signal is used as the output signal (Xa) of this circuit arrangement if the magnitude of the difference between the input signal value (Xe) and the output signal value (Xa) delayed by one clock cycle is no greater than a predefined value (G) which is equal to the magnitude of the maximum possible change in two consecutive useful signal values. If, however, the aforementioned magnitude is greater than the predefined value (G), a low-pass-filtered signal (Xr) generated from the input signal (Xe) is used as the output signal (Xa). The value of the input signal (Xe) delayed by one clock cycle is used to provide initial values in the low-pass filtering. <IMAGE>

Description

Die Erfindung bezieht sich auf ein Verfahren zur Verringerung eines aus einer Folge von impulsförmigen Störungen bestehenden Störsignals in einem aus einem digitalen Nutzsignal und dem digitalen Störsignal zusammengesetzten digitalen Eingangssignal, das als Folge amplitudendiskreter Abtastwerte mit einer durch ein Taktsignal bestimmten Abtastfrequenz vorliegt.The invention relates to a method for Reducing one from a sequence of pulse-shaped Interference existing signal in a one digital useful signal and the digital interference signal composite digital input signal that as a result amplitude-discrete samples with one by one Clock signal specific sampling frequency is present.

In einem Regelsystem treten bei der Messung einer Prozeß größe vielfach im Meßsignal Störungen auf. Ein solches Meßsignal enthält ein Nutzsignal, das der Prozeßgröße entspricht, und ein Störsignal, das in der Regel keine Information über das Prozeßgeschehen enthält. Das Stör signal bewirkt in einem Regelsystem, daß Änderungen der Prozeßgröße vorgetäuscht werden, die durch das Nutzsignal nicht hervorgerufen werden.In a control system occur when measuring a process size often in the measurement signal interference. Such one Measurement signal contains a useful signal that corresponds to the process variable corresponds, and an interference signal, which is usually none Contains information about the process. The sturgeon In a control system, signal causes changes in the Process size are faked by the useful signal are not caused.

Als Störsignal ist im folgenden ein solches Signal zu verstehen, das eine impulsförmige Störung aufweist. Der Anfang einer solchen impulsförmigen Störung ist dann gegeben, wenn der Betrag der Differenz zweier aufeinander folgender Abtastwerte eines digitalen Meßsignals am Impulsanfang größer ist als eine mögliche Betragsänderung zweier aufeinanderfolgender Nutzsignalwerte. Beispiels weise werden in elektrischen Regelsystemen solche Stör signale durch Schaltvorgänge hervorgerufen, die über eine Stromversorgung auf das Nutzsignal einwirken.In the following, such a signal is an interference signal understand that there is a pulse-shaped disturbance. The The beginning of such a pulse-like disturbance is then given when the amount of the difference two on each other following samples of a digital measurement signal on The beginning of the pulse is greater than a possible change in amount two successive useful signal values. Example such disturbances become in electrical control systems signals caused by switching operations that over a Act the power supply on the useful signal.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Verringerung eines solchen digitalen Störsignals zu schaffen, bei dem auf einfache Weise ein Ausgangssignal erzeugt wird, das weitgehend dem Nutzsignal entspricht.The invention has for its object a method to reduce such a digital noise signal create an output signal in a simple way is generated, which largely corresponds to the useful signal.

Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß das Eingangssignal als Ausgangssignal verwendet wird, wenn der Betrag der Differenz zwischen dem Eingangssignalwert und dem um einen Takt verzögerten Ausgangssignalwert nicht größer als ein vorgegebener Wert ist, der gleich dem Betrag der maximal möglichen Änderung zweier aufeinanderfolgender Nutzsignal werte ist, und daß, wenn der genannte Betrag größer als der vorgegebene Wert ist, als Ausgangssignal ein aus dem Eingangssignal tiefpaßgefiltertes Signal verwendet wird, und daß als Anfangswerte bei der Tiefpaßfilterung der Wert des um einen Takt verzögerten Eingangssignals genommen wird.This task is initiated in a procedure mentioned type solved in that the input signal as Output signal is used when the amount of Difference between the input signal value and that by one Clock delayed output signal value not greater than one predetermined value is equal to the maximum amount possible change of two successive useful signals values and that if the said amount is greater than is the specified value, as an output signal from the Input signal low pass filtered signal is used and that as the initial values in low-pass filtering, the value of the input signal delayed by one clock becomes.

Bei dem erfindungsgemäßen Verfahren wird, solange keine Störung auftritt, als Ausgangssignal das Eingangssignal abgegeben. Tritt eine impulsförmige Störung auf, d. h. der Betrag der Differenz zwischen dem Eingangssignalwert und dem um einen Takt verzögerten Ausgangssignalwert ist größer als der Betrag der maximal möglichen Änderung zweier aufeinanderfolgender Nutzsignalwerte (vorgegebener Wert), wird als Ausgangssignal ein aus dem Eingangssignal tiefpaßgefiltertes Signal verwendet. Im tiefpaßgefilterten Signal sind die impulsförmigen Störungen weitgehend verringert. Der Beginn einer impulsförmigen Störung wird also durch Vergleich des vorgegebenen Wertes mit der Betragsdifferenz zweier aufeinanderfolgender Eingangs signalwerte festgestellt. Der Vergleich bei den nächsten Takten nach Beginn einer impulsförmigen Störung wird zwischen dem vorgegebenen Wert und der Betragsdifferenz des um einen Takt verzögerten tiefpaßgefilterten Signals und des jeweiligen Eingangssignalwertes durchgeführt. In the method according to the invention, as long as none Malfunction occurs, the input signal as the output signal submitted. If a pulse-like disturbance occurs, i. H. the Amount of the difference between the input signal value and is the output signal value delayed by one clock greater than the amount of the maximum possible change two successive useful signal values (predefined Value), the output signal turns on from the input signal low pass filtered signal used. In the low pass filtered The pulse-shaped disturbances are largely signal decreased. The beginning of an impulsive disorder will So by comparing the given value with the Difference in amount of two consecutive inputs signal values determined. The comparison with the next Clocking after the start of an impulsive disturbance between the specified value and the difference in amount of the low-pass filtered signal delayed by one clock and the respective input signal value.

Bei der Tiefpaßfilterung werden Werte zwischengespeichert, die aus früher ermittelten tiefpaßgefilterten Signalwerten abgeleitet sind. Bei Beginn einer Tiefpaßfilterung werden als Anfangswerte daher der Wert des um einen Takt verzögerten Eingangssignalwertes genommen.With low-pass filtering, values are buffered, the low-pass filtered signal values determined earlier are derived. At the start of low pass filtering the initial values are therefore the value of one measure delayed input signal value taken.

Wird eine Tiefpaßfilterung erster Ordnung vorgenommen, so werden zur Bildung des tiefpaßgefilterten Signals das mit einer ersten Zeitkonstante multiplizierte Eingangssignal und das um einen Takt verzögerte und mit einer zweiten Zeitkonstante multiplizierte Ausgangssignal addiert.If first-order low-pass filtering is carried out, then to form the low-pass filtered signal a first time constant multiplied input signal and that delayed by one bar and with a second Time constant multiplied output signal added.

Das erfindungsgemäße Verfahren kann mittels einer Digital rechenanordnung durchgeführt werden. Hierbei wird das digitale Eingangssignal der Digitalrechenanordnung zuge führt, welche die einzelnen Verfahrensschritte durchführt und welche ein Ausgangssignal bildet.The method according to the invention can be done using a digital computation arrangement can be performed. Here is the digital input signal of the digital computing arrangement leads, which carries out the individual process steps and which forms an output signal.

Die Erfindung betrifft ferner eine digitale Schaltungs anordnung mit einem das Eingangssignal erhaltenden Eingang und mit einem ein Ausgangssignal abgebenden Ausgang zur Durchführung des erfindungsgemäßen Verfahrens. Hierbei ist eine mit dem Eingang und über ein Register mit dem Ausgang gekoppelte Vergleichsschaltung vorgesehen, welche den Vergleich zwischen dem Betrag der Differenz zwischen dem Eingangssignalwert und dem um einen Takt verzögerten Ausgangssignalwert und dem vorgegebenen Wert durchführt und einen Umschalter steuert, der das Eingangssignal an den Ausgang schaltet, wenn der genannte Betrag nicht größer als der vorgegebene Wert ist, und der das aus dem Eingangssignal in einem wenigstens ein Register umfassenden Tiefpaßfilter erzeugte tiefpaßgefilterte Signal an den Ausgang schaltet, wenn dieser Betrag größer als dieser Wert ist, und weiter sind die Eingänge der jeweiligen Register, wenn der genannte Betrag nicht größer als der vorgegebene Wert ist, mit dem Ausgang der Schaltungsanordnung gekoppelt.The invention further relates to a digital circuit Arrangement with an input receiving the input signal and with an output emitting an output signal to Implementation of the method according to the invention. Here is one with the input and via a register with the Output coupled comparison circuit provided, which the comparison between the amount of the difference between the input signal value and the delayed by one clock Output signal value and the specified value performs and controls a switch that turns on the input signal the output switches if the amount mentioned is not is greater than the specified value, and that from the Input signal in at least one register comprehensive low-pass filter generated low-pass filtered Signal to the output switches when this amount is greater than this value is, and further are the inputs of the respective register if the amount mentioned is not greater than the given value, with the output of the Circuit arrangement coupled.

Bei dieser digitalen Schaltungsanordnung wird aus dem Eingangssignal mittels eines Tiefpaßfilters ein tiefpaßge filtertes Signal erzeugt. Dieses Tiefpaßfilter enthält wenigstens ein Register, das als Anfangswert den um einen Takt verzögerten Eingangssignalwert erhält. Die Register in dem Tiefpaßfilter dienen zur Zwischenspeicherung der aus früher ermittelten tiefpaßgefilterten Signalwerten abgeleiteten Werte. Als Anfangswerte werden in die Register der Ausgangssignalwert der Schaltungsanordnung, d. h. der Eingangssignalwert eingelesen. Dazu ist der Eingang eines jeden Registers mit dem Ausgang der Schaltungsanordnung verbunden, wenn der genannte Betrag nicht größer als der vorgegebene Wert ist. Wenn das tiefpaßgefilterte Signal als Ausgangssignal verwendet wird, können die Register entweder mit dem Ausgang des Tiefpaßfilters oder mit dem Ausgang der Schaltungs anordnung gekoppelt sein. Aus dem Eingangssignalwert und dem um einen Takt verzögerten Ausgangssignalwert wird ein Vergleichswert gebildet, der im Vergleicher mit dem vorgegebenen Wert verglichen wird. Dieser Vergleicher steuert dann einen Umschalter, der entweder das Eingangs signal oder das tiefpaßgefilterte Signal an den Ausgang gibt.In this digital circuit arrangement, the Input signal using a low-pass filter a low-pass filtered signal generated. This low-pass filter contains at least one register, the initial value of which by one Receives delayed input signal value. The registers in the low-pass filter serve to temporarily store the from previously determined low-pass filtered signal values derived values. As initial values are in the Register the output signal value of the circuit arrangement, d. H. the input signal value is read. This is the Input of each register with the output of the Circuitry connected when the said amount is not greater than the specified value. If that low-pass filtered signal used as the output signal the registers can either be connected to the output of the Low pass filter or with the output of the circuit arrangement be coupled. From the input signal value and the output signal value delayed by one clock becomes a Comparative value formed in the comparator with the predetermined value is compared. This comparator then controls a toggle switch that is either the input signal or the low-pass filtered signal to the output gives.

Eine einfache digitale Schaltungsanordnung läßt sich mit einem Tiefpaßfilter erster Ordnung realisieren. Dabei ist vorgesehen, daß das Tiefpaßfilter eine erste Multiplika tionsstufe, die das Eingangssignal mit der ersten Zeit konstante multipliziert, und einen Addierer enthält, der das mit einer zweiten Zeitkonstante in einem zweiten Multiplizierer multiplizierte Ausgangssignal eines Registers, dessen Eingang mit dem Ausgang der Schaltungsanordnung gekoppelt ist, mit dem Ausgangssignal des ersten Multiplizierers addiert. Hierbei ist der Eingang des einzigen Registers immer mit dem Ausgang der Schaltungsanordnung verbunden. Einerseits wird daher ein Eingangssignalwert als Anfangswert und andererseits ein tiefpaßgefilterter Signalwert zur weiteren Verarbeitung dem Register zugeführt.A simple digital circuit arrangement can be used implement a first-order low-pass filter. It is provided that the low-pass filter a first multiplication tion stage, the input signal with the first time constant multiplied, and contains an adder that that with a second time constant in a second Multiplier multiplied the output signal of a Register whose input matches the output of the Circuit arrangement is coupled to the output signal of the first multiplier added. Here is the Input of the only register always with the output of the Circuit arrangement connected. On the one hand, therefore Input signal value as initial value and on the other hand low-pass filtered signal value for further processing fed to the register.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. Es zeigtEmbodiments of the invention are as follows explained in more detail with reference to the drawings. It shows

Fig. 1 ein aus einem Nutzsignal und einem Störsignal zusammengesetztes Eingangssignal und ein daraus abge leitetes Signal mit einem weitgehend verringerten Störsignal, Fig. 1 a, of a useful signal and an interference signal composite signal input and a signal initiated abge therefrom having a substantially reduced noise

Fig. 2 eine erste digitale Schaltungsanordnung zur Durch führung des Verfahrens, Fig. 2 shows a first digital circuit arrangement for the implementing of the method,

Fig. 3 eine zweite digitale Schaltungsanordnung zur Durch führung des Verfahrens und Fig. 3 shows a second digital circuit arrangement for carrying out the method and

Fig. 4 ein Flußablaufdiagramm zur Erläuterung einzelner Verfahrensschritte in der Schaltungsanordnung nach Fig. 3. FIG. 4 shows a flow chart to explain individual method steps in the circuit arrangement according to FIG. 3.

In Fig. 1a ist ein aus einem Störsignal und einem Nutz signal zusammengesetztes Eingangssignal Xe dargestellt, das beispielsweise in einem elektrischen Regelsystem als Meßsignal auftritt. Ein Störsignal wird beispielsweise durch Schaltvorgänge hervorgerufen. Dieses Störsignal kann dann über die Energieversorgung auf das Nutzsignal einwirken. Als Störsignal ist im folgenden ein solches Signal zu verstehen, das eine impulsförmige Störung aufweist. Der Anfang einer solchen impulsförmigen Störung ist nur dann gegeben, wenn der Betrag der Differenz zweier aufeinanderfolgender Abtastwerte des digitalen Meßsignals größer ist als eine mögliche Betragsänderung (vorgegebener Wert) zweier aufeinanderfolgender Werte eines digitalen Nutzsignals.In Fig. 1a an input signal Xe composed of an interference signal and a useful signal is shown, which occurs for example in an electrical control system as a measurement signal. An interference signal is caused, for example, by switching operations. This interference signal can then act on the useful signal via the energy supply. In the following, an interference signal is to be understood as a signal that has a pulse-shaped interference. The start of such a pulse-shaped disturbance only occurs when the magnitude of the difference between two successive samples of the digital measurement signal is greater than a possible change in the amount (predetermined value) of two successive values of a digital useful signal.

In Fig. 2 ist eine digitale Schaltungsanordnung darge stellt, mit der ein Verfahren zur Verringerung des digitalen Störsignals durchgeführt wird. Das Eingangs signal Xe liegt als binär codierter Abtastwert mit einer Auflösung von beispielsweise 8 Bit vor. Dieses Eingangs signal Xe wird einem in einem Tiefpaßfilter 1 enthaltenen Multiplizierer 2 zugeführt. Der Multiplizierer 2 multipli ziert das Eingangssignal Xe mit einer ersten Zeit konstante T 1, die von einem Speicher 3 geliefert wird. Das Ausgangssignal des Multiplizierers 2 wird in einem Addierer 4 mit einem Ausgangssignal eines weiteren Multiplizierers 5 addiert. Das Ausgangssignal des Addierers 4 bildet das Ausgangssignal Xr des Tiefpaß filters 1. Der Ausgang des Addierers 4, der auch der Ausgang 6 des Tiefpaßfilters 1 ist, ist mit einem Eingang 7 eines Umschalters 8 verbunden. Dem anderen Eingang 9 des Umschalters 8 wird das digitale Eingangs signal Xe geliefert. Am Ausgang 10 des Umschalters 8 liegt das Ausgangssignal Xa der Schaltungsanordnung vor, das einerseits einem im Tiefpaßfilter 1 enthaltenen Register 11 und einem weiteren Register 16 zugeführt wird. Der Ausgang 12 des Registers 11 ist an einen ersten Eingang 13 des Multiplizierers 5 angeschlossen. Dem anderen Eingang 14 des Multiplizierers 5 wird eine zweite Zeitkonstante T 2 von einem Speicher 17 geliefert, wobei T 2 = 1- T 1 ist. Ist der Eingang 7 des Umschalters 8 mit seinem Ausgang 10 verbunden, so bildet die aus den Elementen 2, 3, 4, 5, 8, 11 und 17 zusammengesetzte Schaltung ein Tiefpaßfilter erster Ordnung. In Fig. 2, a digital circuit arrangement is Darge, with which a method for reducing the digital interference signal is carried out. The input signal Xe is available as a binary coded sample with a resolution of 8 bits, for example. This input signal Xe is supplied to a multiplier 2 contained in a low-pass filter 1 . The multiplier 2 multiplies the input signal Xe by a first time constant T 1 , which is supplied by a memory 3 . The output signal of the multiplier 2 is added in an adder 4 with an output signal of a further multiplier 5 . The output signal of the adder 4 forms the output signal Xr of the low-pass filter 1 . The output of the adder 4 , which is also the output 6 of the low-pass filter 1 , is connected to an input 7 of a changeover switch 8 . The other input 9 of the switch 8 , the digital input signal Xe is supplied. At the output 10 of the switch 8 there is the output signal Xa of the circuit arrangement, which is fed to a register 11 contained in the low-pass filter 1 and a further register 16 . The output 12 of the register 11 is connected to a first input 13 of the multiplier 5 . The other input 14 of the multiplier 5 is supplied with a second time constant T 2 from a memory 17 , where T 2 = 1- T 1 . If the input 7 of the switch 8 is connected to its output 10, the circuit composed of the elements 2, 3, 4, 5, 8, 11 and 17 forms a first-order low-pass filter.

Das Eingangssignal Xe wird des weiteren einer in einer Vergleichsschaltung 15 enthaltenen Überlagerungsschal tung 18 zugeführt, die andererseits das um einen Takt im Register 16 verzögerte Ausgangssignal Xa erhält. In der Überlagerungsschaltung 18 wird das um einen Takt verzögerte Ausgangssignal Xa vom Eingangssignal Xe subtrahiert. Das Ausgangssignal der Überlagerungsschal tung 18 wird einem ebenfalls in der Vergleichsschaltung 15 enthaltenen Betragsbildner 19 zugeführt, der den Betrag der Differenz bildet. In einem Vergleicher 20 wird das Ausgangssignal des Betragsbildners 19 mit einem in einem Speicher 21 gespeicherten Wert G verglichen. Der Vergleicher 20 und der Speicher 21 sind ebenfalls Elemente der Vergleichsschaltung 15. Der vorgegebene Wert G entspricht dem maximal möglichen Betrag der Differenz zweier aufeinanderfolgender Nutzsignalwerte. Wenn der Vergleicher 20 feststellt, daß das vom Betragsbildner 19 gelieferte Signal größer als der Wert G ist, steuert der Vergleicher 20 den Umschalter 8 so, daß dieser seinen Eingang 7 mit seinem Ausgang 10 verbindet. Stellt der Vergleicher aber fest, daß der Ausgangssignalwert des Betragsbildners 19 kleiner oder gleich dem vorgegebenen Wert G ist, steuert dieser den Umschalter 8 so, daß der Eingang 9 des Umschalters mit seinem Ausgang 10 verbunden wird. Sobald die Vergleichsschaltung 15 also festgestellt hat, daß der Betrag der Differenz zweier aufeinander folgender Eingangssignalwerte größer als der Betrag der Differenz der maximal möglichen Nutzsignaländerung ist, wird nicht mehr das Eingangssignal als Ausgangssignal verwendet, sondern das aus dem Eingangssignal erzeugte tiefpaßgefilterte Signal Xr. Als Anfangswert für das Tiefpaßfilter 10 wird dabei der letzte Eingangssignalwert genommen, der im Register 11 abgespeichert ist. Im folgenden werden dann im Register 11 die tiefpaßge filterten Signalwerte abgespeichert. Mit Hilfe des Tiefpaßfilters 1 werden dann die impulsförmigen Störungen weitgehend verringert.The input signal Xe is further fed to a superimposition circuit 18 contained in a comparison circuit 15 , which on the other hand receives the output signal Xa delayed by one clock in the register 16 . In the superimposition circuit 18 , the output signal Xa delayed by one clock is subtracted from the input signal Xe . The output signal of the superimposition circuit 18 is supplied to a magnitude generator 19 which is also contained in the comparison circuit 15 and which forms the magnitude of the difference. In a comparator 20 , the output signal of the absolute value generator 19 is compared with a value G stored in a memory 21 . The comparator 20 and the memory 21 are also elements of the comparison circuit 15 . The predetermined value G corresponds to the maximum possible amount of the difference between two successive useful signal values. If the comparator 20 determines that the signal supplied by the magnitude generator 19 is greater than the value G , the comparator 20 controls the changeover switch 8 so that it connects its input 7 to its output 10 . However, if the comparator determines that the output signal value of the magnitude generator 19 is less than or equal to the predetermined value G , it controls the changeover switch 8 so that the input 9 of the changeover switch is connected to its output 10 . As soon as the comparison circuit 15 has determined that the magnitude of the difference between two successive input signal values is greater than the magnitude of the difference of the maximum possible useful signal change, the input signal is no longer used as the output signal, but the low-pass filtered signal Xr generated from the input signal. The last input signal value that is stored in register 11 is taken as the initial value for low-pass filter 10 . The low-pass filtered signal values are then stored in register 11 below. With the help of the low-pass filter 1 , the pulse-shaped interference is then largely reduced.

Der zeitliche Verlauf der Erzeugung eines Ausgangs signals Xa verläuft so, daß, nachdem der Vergleich in der Vergleichsschaltung 15 durchgeführt worden ist, der Umschalter 8 in die erforderliche Stellung gesetzt wird und dann ein Ausgangssignal Xa am Ausgang 10 des Umschalters 8 vorliegt, der mit dem nächsten Takt von einer an diese Schaltungsanordnung angeschlossenen weiteren Schaltung übernommen werden kann.The time course of the generation of an output signal Xa is such that, after the comparison has been carried out in the comparison circuit 15 , the switch 8 is set to the required position and then an output signal Xa is present at the output 10 of the switch 8 , which with the next cycle can be taken over by a further circuit connected to this circuit arrangement.

Ein mögliches aus dem Eingangssignal Xe mit der Schaltungsanordnung gemäß der Fig. 2 ermitteltes Ausgangs signal Xa ist in Fig. 1b dargestellt. Hieraus kann man ersehen, daß die impulsförmigen Störungen, die im Eingangssignal Xe aufgetreten sind, weitgehend reduziert worden sind.A possible output signal Xa determined from the input signal Xe with the circuit arrangement according to FIG. 2 is shown in FIG. 1b. From this it can be seen that the pulse-shaped disturbances that have occurred in the input signal Xe have been largely reduced.

Einige der hier dargestellten Schaltelemente sind noch mit einem nicht näher dargestellten Taktsignalgenerator verbunden.Some of the switching elements shown here are still included a clock signal generator, not shown connected.

Eine weitere Realisierung der Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens ist in Fig. 3 dargestellt. Hier wird einer Digitalrechen anordnung 25 an ihrem Eingang 26 das Eingangssignal Xe zugeführt. Die Digitalrechenanordnung 25 umfaßt einen Mikroprozessor 27, einen Festwertspeicher 28 (ROM), einen Schreib/Lesespeicher 29 (RAM), einen Eingabebaustein 30 und einen Ausgabebaustein 31. Der Eingang 26 der Digital rechenanordnung 25 ist auch ein Eingang des Eingabe bausteins 30. Der Eingabebaustein 30 weist einen weiteren hier nicht näher dargestellten Eingang auf, der mit einer ebenfalls hier nicht näher dargestellten Eingabeanordnung verbunden ist, in der beispielsweise die beiden Zeitkonstanten eingestellt werden. Der Mikro prozessor 27 ist mit den einzelnen Bausteinen, d. h. Fest wertspeicher 28, Schreib/Lesespeicher 29 und den Ein- und Ausgabebausteinen 30 und 31 über Steuer-, Daten- und Adressenleitungen verbunden. Im Festwertspeicher 28 ist ein Programm abgespeichert, das der Mikroprozessor 27 ausführt. Im Schreib/Lesespeicher 29 werden veränderbare Daten während des Rechenvorgangs abgespeichert. In der Digitalrechenanordnung 25 wird ein digitales Ausgangs signal Xa erzeugt, das über den Ausgabebaustein 31 abgegeben wird.Another implementation of the circuit arrangement for carrying out the method according to the invention is shown in FIG. 3. Here, a digital computing arrangement 25 is supplied with the input signal Xe at its input 26 . The digital computing arrangement 25 comprises a microprocessor 27 , a read-only memory 28 (ROM), a read / write memory 29 (RAM), an input module 30 and an output module 31 . The input 26 of the digital computing arrangement 25 is also an input of the input module 30 . The input module 30 has a further input, not shown here, which is connected to an input arrangement, also not shown here, in which, for example, the two time constants are set. The micro processor 27 is connected to the individual modules, that is to say read-only memory 28 , read / write memory 29 and the input and output modules 30 and 31 via control, data and address lines. A program which the microprocessor 27 executes is stored in the read-only memory 28 . Changeable data are stored in the read / write memory 29 during the computing process. In the digital computing arrangement 25 , a digital output signal Xa is generated, which is output via the output module 31 .

Mit Hilfe des in Fig. 4 dargestellten Flußablaufdiagramms werden die einzelnen Verfahrensschritte erläutert, die zur Erzeugung des Ausgangssignals Xa dienen. Wie in Block 34 dargestellt ist, wird zuerst ein Eingangssignalwert Xe eingelesen. Im nächsten Programmschritt wird, wie in Block 35 dargestellt ist, ein Wert des tiefpaßgefilterten Signals nach folgender Gleichung berechnet:With the aid of the flow chart shown in FIG. 4, the individual process steps are explained which are used to generate the output signal Xa . As shown in block 34 , an input signal value Xe is first read in. In the next program step, as shown in block 35 , a value of the low-pass filtered signal is calculated using the following equation:

Xr : = T 2 Xa (alt) + T 1 Xe, Xr : = T 2 Xa (old) + T 1 Xe ,

wobei T 1 die erste und T 2 (T 2 = 1 - T 1) die zweite Zeit konstante und Xa (alt) der beim vorherigen Programmablauf berechnete Wert des Ausgangssignals Xa sind. Die in Block 35 dargestellte Gleichung ist die Zeitfunktion im diskreten Bereich für ein Tiefpaßfilter erster Ordnung. Mit diesem Programmschritt wird also ein Tiefpaßfilter erster Ordnung nachgebildet.where T 1 is the first and T 2 (T 2 = 1 - T 1 ) the second time constant and Xa (old) is the value of the output signal Xa calculated during the previous program run. The equation shown in block 35 is the time function in the discrete range for a first order low pass filter. With this program step, a first-order low-pass filter is simulated.

Im nächsten Programmschritt (Block 36) wird ein Wert A erzeugt, in dem der beim vorherigen Programmablauf berechnete Wert des Ausgangssignals Xa vom Eingangssignal wert Xe subtrahiert wird und anschließend der Betrag der Differenz gebildet wird:In the next program step (block 36 ), a value A is generated in which the value of the output signal Xa calculated in the previous program run is subtracted from the input signal value Xe and the amount of the difference is then formed:

A : = |Xe - Xa (alt)|. A : = | Xe - Xa (old) |.

Der in Block 36 erzeugte Wert A wird in Block 37 mit einem Wert G verglichen, der dem vorgegebenen Wert entspricht. Wenn der Wert A größer als G ist, wird der Ausgangssignal wert Xa gleich dem tiefpaßgefilterten Signalwert Xr gesetzt (Block 38) und wenn der Wert A nicht größer als der vorgegebene Wert G ist, wird der Ausgangssignalwert Xa gleich dem Eingangssignalwert Xe gesetzt (Block 39). Dieser Ausgangssignalwert Xa kann nun von einer weiteren Schaltungsanordnung, die an die Digitalrechenanordnung 25 angeschlossen ist, weiter verarbeitet werden.The value A generated in block 36 is compared in block 37 with a value G which corresponds to the predetermined value. If the value A is greater than G , the output signal value Xa is set equal to the low-pass filtered signal value Xr (block 38 ) and if the value A is not greater than the predetermined value G , the output signal value Xa is set equal to the input signal value Xe (block 39 ). This output signal value Xa can now be processed further by a further circuit arrangement which is connected to the digital computing arrangement 25 .

Claims

1. A method for reducing an interference signal consisting of a sequence of pulse-shaped interference in a digital input signal (Xe) composed of a digital useful signal and the digital interference signal, which is present as a result of amplitude-discrete samples with a sampling frequency determined by a clock signal, characterized in that the input signal (Xe) is used as the output signal (Xa) if the amount of the difference between the input signal value (Xe) and the delayed output signal value (Xa) is not greater than a predetermined value (G) which is equal to the amount of is the maximum possible change in two successive Nutzsignalwerte, and that when the amount referred to is larger than the predetermined value (G), a is used from the input signal (Xe) low-pass filtered signal (Xr) as an output signal (Xa), and that as initial values in low-pass filtering the value of the input signal (Xe) delayed by one clock will.

2. The method according to claim 1, characterized in that to form the low-pass filtered signal (Xr) with a first time constant (T 1 ) multiplied input signal (Xe) and delayed by one clock and constant with a second time (T 2 ) multiplied output signal (Xa) are added.

3. Digital circuit arrangement with an input signal (Xe) receiving an input and an output signal (Xa) output for performing the method according to claim 1, characterized in that a coupled to the input and via a register ( 16 ) with the output comparison Circuit ( 15 ) is provided, which carries out the comparison between the amount of the difference between the input signal value (Xe) and the output signal value (Xa) delayed by a clock and the predetermined value (G) and a switch ( 8 ) that controls the Input signal (Xe) switches to the output when the said amount is not greater than the predetermined value (G) , and the low-pass filtered signal ( 1 ) generated from the input signal (Xe) in an at least one register ( 11 ) comprising low-pass filter ( 1 ) Xr) switches to the output if this amount is greater than this value (G) , and that the inputs of the respective register ( 11 ) if the said amount is not is greater than the predetermined value (G) are coupled to the output of the circuit arrangement.

4. Digital circuit arrangement according to claim 3 for performing the method according to claim 2, characterized in that the low-pass filter ( 1 ) a first multiplication stage ( 2 ), the input signal (Xe) with the first time constant (T 1 ) multipli, and an adder ( 4 ) containing the output signal of a register ( 11 ), the input of which is coupled to the output of the circuit arrangement, multiplied by a second time constant (T 2 ) in a second multiplier ( 5 ) by the output signal of the first multiplier ( 2 ) added.