DE3704318C2

DE3704318C2 - Arrangements for monitoring the function of a microprocessor

Info

Publication number: DE3704318C2
Application number: DE19873704318
Authority: DE
Inventors: Wolfgang Reisch
Original assignee: Mannesmann VDO AG
Current assignee: Mannesmann VDO AG
Priority date: 1987-02-12
Filing date: 1987-02-12
Publication date: 1996-04-11
Anticipated expiration: 2007-02-13
Also published as: DE3704318A1

Abstract

In a method and arrangements for monitoring the function of a microprocessor, test points are provided in a program for the microprocessor. When the program is running correctly, it passes through the test points within predefined time intervals, and at these test points, predefined data is output by the microprocessor. The data which is output each time a test point is reached is compared to stored data by a test device.

Description

Die Erfindung betrifft Anordnungen zur Überwachung der Funktion eines Mikroprozesses gemäß dem Oberbegriff der Patentansprüche 1, 2 und 9.The invention relates to arrangements for monitoring the function of a Microprocess according to the preamble of claims 1, 2 and 9.

Bei elektronischen Steuergeräten mit einem Mikroprozessor ist es wichtig, die ordnungsgemäße Funktion des Mikroprozessors zu überwachen. Dieses trifft insbesondere für Steuergeräte in Kraftfahrzeugen zu, die sicherheits relevante Funktionen ausführen.With electronic control units with a microprocessor, it is important monitor the proper functioning of the microprocessor. This applies especially to control units in motor vehicles, the security perform relevant functions.

Eine bekannte Schaltungsanordnung zur Überwachung eines Mikroprozes sors besteht darin, daß eine monostabile Kippschaltung mit einem Ausgang verbunden ist, über welchen der Mikroprozessor bei ordnungsgemäßer Funktion innerhalb vorgegebener Zeitintervalle Impulse abgibt. Unterbleibt ein Impuls, so gerät die Kippschaltung in ihren stabilen Zustand, worauf ein Fehlersignal erzeugt, ein Reset des Mikroprozessors durchgeführt oder auf ein redundantes System umgeschaltet werden kann.A known circuit arrangement for monitoring a microprocess sors is that a monostable multivibrator with one output is connected via which the microprocessor when properly Function emits pulses within predefined time intervals. Is omitted a pulse, the flip-flop gets into its stable state, whereupon a Error signal generated, the microprocessor reset or on a redundant system can be switched.

Bei dieser bekannten Schaltungsanordnung kann es - beispielsweise durch Störungen beim Programmablauf - vorkommen, daß die rechtzeitige Abgabe von Impulsen an die monostabile Kippschaltung erfolgt, obwohl eine Funk tionsstörung des Steuergerätes vorliegt. In this known circuit arrangement, it can - for example by Disruptions in the program flow - occur that the timely delivery of pulses to the monostable multivibrator, although a radio malfunction of the control unit.

In der DD 2 23 845 A1 ist eine Anordnung zur Erkennung von Fehlern in der Funktionsweise eines Mikrorechners bekannt. Dabei ist der Mikrorechner mit einer intelligenten Einheit verbunden, wobei die intelligente Einheit anlie gende Codierungen mit abgespeicherten Daten vergleicht.DD 2 23 845 A1 contains an arrangement for detecting errors in the How a microcomputer works is known. The microcomputer is included connected to an intelligent unit, the intelligent unit being attached to compares coding with stored data.

Aus der DE 35 02 387 A1 ist es bekannt, daß eine Zentraleinheit mit einer Kontrolleinheit verbunden ist, die mehrere Speichereinheiten aufweist und welche die Kennung aller Kontrollpunkte mit der abgespeicherten erlaubten Kennung vergleicht. Wie dies im einzelnen realisiert wird, ist nicht zu ent nehmen.From DE 35 02 387 A1 it is known that a central unit with a Control unit is connected, which has several storage units and which allowed the identification of all control points with the stored one Compares identifier. How this is implemented in detail cannot be explained to take.

Aufgabe der vorliegenden Erfindung ist es daher, die Sicherheit bei der Überwachung eines Mikroprozessors zu erhöhen.The object of the present invention is therefore to ensure security in the Increase monitoring of a microprocessor.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß an Ausgänge des Mikroprozessors eine erste Gruppe von Eingängen der Vergleichsschaltung und an einen weiteren Ausgang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit Adressenein gängen eines Nur-Lese-Speichers (PROM) verbunden sind, in welchem die Solldaten enthalten sind, daß Ausgänge des Nur-Lese-Speichers an eine zweite Gruppe von Eingängen der Vergleichsschaltung angeschlossen sind und daß ein Ausgang der Vergleichsschaltung über eine UND-Schaltung mit dem Ausgang der Anordnung verbunden ist, wobei einem weiteren Eingang der UND-Schaltung der vom weiteren Ausgang des Mikroprozessors abgege bene Impuls zugeführt ist. According to the invention the object is achieved in that at outputs of the Microprocessor a first group of inputs of the comparison circuit and to a further output of the microprocessor a counter circuit is connected that outputs of the counter circuit with addresses gears of a read-only memory (PROM) are connected, in which the Desired data are contained that outputs of the read-only memory to a second group of inputs of the comparison circuit are connected and that an output of the comparison circuit via an AND circuit with the output of the arrangement is connected, with a further input the AND circuit of the other output of the microprocessor bene impulse is supplied.

Der Speicher für die vorgegebenen Daten und die Vergleichsschaltungen können jedoch auch in vorteilhafter Weise gemäß einer anderen Ausbil dung dadurch realisiert werden, daß an Ausgänge des Mikroprozessors Ein gänge einer programmierbaren Logikschaltung und an einen weiteren Aus gang des Mikroprozessors eine Zählschaltung angeschlossen ist, daß Aus gänge der Zählschaltung mit weiteren Eingängen der Logikschaltung verbun den sind und daß ein Ausgang der Logikschaltung mit dem Ausgang der An ordnung verbunden ist.The memory for the given data and the comparison circuits can, however, also advantageously according to another training tion can be realized in that at outputs of the microprocessor a programmable logic circuit and another out gang of the microprocessor a counting circuit is connected that off gears of the counter circuit are connected to further inputs of the logic circuit are and that an output of the logic circuit with the output of the An order is connected.

Weiterbildungen der erfindungsgemäßen Anordnung verhindern ein Abge ben einer Fehlermeldung, die dadurch entstehen kann, daß die Zählschal tung während des gesamten Intervalls zwischen zwei Impulsen konstant die gleichen Daten an die Eingänge der Kippschaltung gibt, während an den Ausgängen des Mikroprozessors laufend wechselnde Werte anliegen. Dem entsprechend kann vorgesehen sein, daß der weitere Ausgang des Mikro prozessors mit einem weiteren Eingang der Logikschaltung verbunden ist.Developments of the arrangement according to the invention prevent Abge ben an error message that can arise from the fact that the scarf during the entire interval between two pulses same data to the inputs of the flip-flop, while at the Outputs of the microprocessor are constantly changing values. The Accordingly, it can be provided that the further output of the micro processor is connected to another input of the logic circuit.

Es kann jedoch anstelle dessen vorgesehen sein, daß an den Ausgang der Logikschaltung ein erster Eingang einer ODER-Schaltung angeschlossen ist und daß der weitere Ausgang des Mikroprozessors gegebenenfalls über ei nen Impulsformer mit einem zweiten Eingang der ODER-Schaltung verbun den ist.However, it can instead be provided that at the output of the Logic circuit, a first input of an OR circuit is connected and that the further output of the microprocessor possibly via egg NEN pulse former connected to a second input of the OR circuit that is.

Als weitere Möglichkeit kann die erfindungsgemäße Anordnung derart wei tergebildet sein, daß die Ausgänge des Mikroprozessors über Zwischenspei cher an die Eingänge der Logikschaltung angeschlossen sind. As a further possibility, the arrangement according to the invention can be white be educated that the outputs of the microprocessor via intermediate memory are connected to the inputs of the logic circuit.

Eine andere Weiterbildung der erfindungsgemäßen Anordnung besteht darin, daß ferner eine an sich bekannte Schaltung zur Überwachung eines Mikroprozessors mit einer monostabilen Kippschaltung vorgesehen ist.Another development of the arrangement according to the invention exists in that a known circuit for monitoring a Microprocessor with a monostable multivibrator is provided.

Zweckmäßige Ausgestaltungen sehen vor, daß die Logikschaltung von ei nem Nur-Lese-Speicher (PROM) gebildet ist.Appropriate configurations provide that the logic circuit of egg nem read-only memory (PROM) is formed.

Die zu vergleichenden Daten entsprechen denjenigen Daten, die zusammen mit dem Programm im Programmspeicher (ROM) des Mikroprozessors abgelegt sind und von Prüfstelle zu Prüfstelle aufgerufen werden. Dabei ist es möglich, jeweils einem Programm ein PROM mit Vergleichsdaten zuzuordnen. Dieses hat jedoch den Nachteil, daß zu jedem Typ eines bereits programmier ten Gerätes ein spezielles PROM für die Überwachung geliefert und als Ersatzteil bereitgehalten werden muß. Dieser Nachteil kann dadurch vermieden werden, daß ein PROM mit Vergleichsdaten programmiert wird, welche bezüglich ihrer Anzahl, ihres Wertes und ihrer Reihenfolge bei verschiedenen Programmen für den Mikroprozessor berücksichtigt werden.The data to be compared correspond to those data that are together with the program in the program memory (ROM) of the microprocessor are stored and can be called up from test center to test center. It is it is possible to have a PROM with one program at a time Assign comparison data. However, this has the Disadvantage that already programmed for each type a special PROM for monitoring delivered and kept ready as a spare part got to. This disadvantage can be avoided by that a PROM is programmed with comparison data, which regarding their number, their value and their order in different programs for the microprocessor.

Sollte dieses im Einzelfall nicht zweckmäßig sein, kann gemäß einer anderen Ausbildung der Erfindung vorgesehen sein, daß an Ausgänge des Mikroprozessors eine erste Gruppe von Eingängen einer Vergleichs schaltung und an einen weiteren Ausgang des Mikropro zessors eine Zählschaltung angeschlossen ist, daß Ausgänge der Zählschaltung mit Adresseneingängen eines Schreib-Lese-Speichers (RAM) verbunden sind, daß Ausgänge des Schreib-Lese-Speichers an eine zwei te Gruppe von Eingängen der Vergleichsschaltung ange schlossen sind und daß in einem dem Mikroprozessor zugeordneten Nur-Lese-Speicher gespeicherte Daten beim Start des Programms in den Schreib-Lese-Spei cher einschreibbar sind.If this is not practical in individual cases, can according to another embodiment of the invention be provided that at outputs of the microprocessor a first group of inputs of a comparison circuit and to another output of the Mikropro cessors a counter circuit is connected that Outputs of the counter circuit with address inputs a read-write memory (RAM) are connected, that outputs of the random access memory to a two te group of inputs of the comparison circuit are closed and that in a the microprocessor associated read-only memory at the start of the program in the read / write memory are inscribable.

Mit einer anderen Weiterbildung der Erfindung können unterschiedliche Laufzeiten von Prüfstelle zu Prüf stelle bei der Überwachung berücksichtigt werden. Diese sieht vor, daß im Nur-Lese-Speicher ferner den Prüfstellen zugeordnete vorgegebene Zeitabstände abgelegt sind, daß ein weiterer Zähler mit vom Mikro prozessor unabhängig erzeugten Zählimpulsen versorgt ist, daß von jedem vom weiteren Ausgang des Mikropro zessors abgegebenen Impuls der weitere Zähler auf einen dem zugehörigen Zeitabstand entsprechenden Wert gesetzt wird und daß Mittel zur Abgabe eines Signals vorgesehen sind; wenn der Zählerstand des weiteren Zählers einen vorgegebenen Wert erreicht.With another development of the invention Different run times from test center to test be taken into account in the monitoring. This provides that in the read-only memory also the Predetermined time intervals assigned to test centers are stored that another counter with the micro processor independently generated counts supplied is that everyone from the further exit of the Mikropro cessors emitted pulse the further counter a corresponding to the associated time interval Value is set and that means to deliver a Signals are provided; if the counter reading of the another counter reaches a predetermined value.

Die Erfindung läßt zahlreiche Ausführungsformen zu. Drei davon sind schematisch in der Zeichnung an Hand mehrerer Figuren dargestellt und nachfolgend be schrieben. Es zeigt:The invention permits numerous embodiments. Three of these are shown schematically in the drawing shown several figures and below be wrote. It shows:

Fig. 1 ein erstes Ausführungsbeispiel mit einer Vergleichsschaltung, Fig. 1 shows a first embodiment with a comparison circuit,

Fig. 2 ein zweites Ausführungsbeispiel mit einer Logikschaltung, Fig. 2 shows a second embodiment of a logic circuit,

Fig. 3 ein drittes Ausführungsbeispiel ebenfalls mit einer Logikschaltung und Fig. 3 shows a third embodiment also with a logic circuit and

Fig. 4 ein viertes Ausführungsbeispiel, bei welchem auch verschiedene Zeitabstände zwischen den Prüfstellen überwacht werden. Fig. 4 shows a fourth embodiment in which different time intervals between the test points are also monitored.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.The same parts are the same in the figures Provide reference numerals.

Die Figuren stellen Blockschaltbilder dar und dienen im wesentlichen dazu, die Erfindung zu erläutern.The figures represent block diagrams and serve essentially to illustrate the invention.

Eine Abwandlung im Rahmen des Fachmännischen ist durchaus möglich, beispielsweise können die einzel nen Baugruppen je nach Gegebenheiten im Einzelfall (beispielsweise die Breite der Bitströme) durch ein oder mehrere käufliche Bauelemente realisiert wer den. A variation in the context of the professional is quite possible, for example, the individual modules depending on the circumstances in individual cases (e.g. the width of the bit streams) by a or several components that can be purchased the.

Der zu überwachende Mikroprozessor 1 ist mit anderen Baugruppen Teil eines nicht dargestellten Steuersy stems. Als Beispiel für andere Baugruppen sind ledig lich ein Nur-Lese-Speicher 2, der zur Speicherung des für den Mikroprozessor 1 vorgesehenen Programms dient, sowie ein Schreib-Lese-Speicher 3 und eine Ein/Ausgabeeinheit 4 dargestellt, welche durch ein Bussystem 5 verbunden sind. Der Übersichtlichkeit halber wurde lediglich ein Bussystem dargestellt, das den Adressenbus, den Datenbus und einen Steuer bus umfaßt.The microprocessor 1 to be monitored is part of a control system (not shown ) with other modules. As an example of other modules, only a read-only memory 2 , which is used to store the program provided for the microprocessor 1 , as well as a read-write memory 3 and an input / output unit 4 , which are connected by a bus system 5 , are shown are. For the sake of clarity, only a bus system was shown, which comprises the address bus, the data bus and a control bus.

Das Bussystem 5 stellt Ausgänge dar, die mit einer ersten Gruppe 6 von Eingängen eines Komparators 7 verbunden sind.The bus system 5 represents outputs which are connected to a first group 6 of inputs of a comparator 7 .

Ein weiterer Ausgang 8 des Mikroprozessors 1 ist mit dem Zähleingang eines Zählers 9 verbunden, dessen parallele Ausgänge 10 mit Adreßeingängen eines Nur- Lese-Speichers (PROM) 11 verbunden sind. Ausgänge des Nur-Lese-Speichers 11 sind an eine zweite Gruppe 12 von Eingängen der Vergleichsschaltung 7 ange schlossen. Ein Ausgang der Vergleichsschaltung 7, der bei Abweichungen der Signale an beiden Gruppen von Eingängen eine Eins abgibt, ist einem ersten Ein gang einer UND-Schaltung 13 zugeführt, deren Ausgang über eine ODER-Schaltung 18 mit einem Flip-Flop 14 verbunden ist, dessen einer Ausgang den Ausgang 15 der Anordnung bildet. Ein zweiter Eingang der UND- Schaltung 13 ist über einen Impulsformer 16 mit dem Ausgang 8 des Mikroprozessors 1 verbunden. Außerdem ist an den Ausgang 8 des Mikroprozessors in an sich bekannter Weise eine monostabile Kippschaltung 17 angeschlossen, deren Ausgangssignal mit Hilfe einer ODER-Schaltung 18 mit dem Ausgangssignal der UND- Schaltung 13 verknüpft wird.Another output 8 of the microprocessor 1 is connected to the counter input of a counter 9 , the parallel outputs 10 of which are connected to address inputs of a read-only memory (PROM) 11 . Outputs of the read-only memory 11 are connected to a second group 12 of inputs of the comparison circuit 7 . An output of the comparison circuit 7 , which outputs a one in the event of deviations in the signals at both groups of inputs, is fed to a first input of an AND circuit 13 , the output of which is connected via an OR circuit 18 to a flip-flop 14 , the an output forms the output 15 of the arrangement. A second input of the AND circuit 13 is connected to the output 8 of the microprocessor 1 via a pulse shaper 16 . In addition, a monostable multivibrator 17 is connected to the output 8 of the microprocessor in a manner known per se, the output signal of which is linked with the output signal of the AND circuit 13 by means of an OR circuit 18 .

In dem Programm des Mikroprozessors 1 sind Prüfstel len vorgesehen, an welchen der Mikroprozessor einer seits veranlaßt wird über den Ausgang 8 einen Impuls abzugeben und bei welchen andererseits für die jewei lige Prüfstelle typische Daten an das Bussystem und damit an die Eingänge 6 der Vergleichsschaltung gege ben werden. Bei der Erstellung des Programms ist darauf zu achten, daß einerseits die Prüfstellen innerhalb vorgegebener Zeitabstände durchlaufen wer den und daß andererseits unabhängig von Verzweigun gen und Schleifen die Reihenfolge der Prüfstellen eingehalten wird. Am besten sind sogenannte struktu rierte Programme dafür geeignet.In the program of the microprocessor 1 Prüfstel len are provided, at which the microprocessor is prompted on the one hand to output a pulse via the output 8 and which, on the other hand, give typical data for the respective test center to the bus system and thus to the inputs 6 of the comparison circuit become. When creating the program, it is important to ensure that, on the one hand, the test centers pass through within specified time intervals and that, on the other hand, the sequence of the test centers is adhered to regardless of branching and loops. So-called structured programs are best suited for this.

Der am Ausgang 8 abgegebene Impuls schaltet den Zäh ler 9 jeweils um eins weiter, so daß die Ausgangssig nale des Zählers 9 die jeweilige Prüfstelle bezeich nen und als Adresse für die im Nur-Lese-Speicher 11 gespeicherten Daten dienen.The pulse emitted at the output 8 switches the counter 9 by one each, so that the output signals of the counter 9 denote the respective test point and serve as an address for the data stored in the read-only memory 11 .

Der Nur-Lese-Speicher 11 enthält die jeweils für eine Prüfstelle typischen Daten und gibt diese an die Eingänge 12 der Vergleichsschaltung 7. Solange die den Eingängen der Vergleichsschaltung zugeführ ten Daten übereinstimmen, gibt die Vergleichsschal tung eine Null an die UND-Schaltung 13, so daß kein Signal an den Setzeingang des Flip-Flops 14 gelangt und somit auch kein Fehlersignal am Ausgang 15 an liegt. Dabei wird vorausgesetzt, daß die monostabile Kippschaltung 17 in ihrem instabilen Zustand ver bleibt, da am Ausgang 8 innerhalb vorgegebener Zeit intervalle Impulse auftreten. Ist dieses nicht der Fall, so wird von der monostabilen Kippschaltung 17 über die ODER-Schaltung 18 das Flip-Flop 14 gesetzt und am Ausgang 15 entsteht ein Fehlersignal.The read-only memory 11 contains the data that are typical for a test station and passes them on to the inputs 12 of the comparison circuit 7 . As long as the data supplied to the inputs of the comparison circuit match, the comparison circuit outputs a zero to the AND circuit 13 , so that no signal arrives at the set input of the flip-flop 14 and thus there is also no error signal at the output 15 . It is assumed that the monostable multivibrator 17 remains in its unstable state since intervals occur at the output 8 within a predetermined time. If this is not the case, flip-flop 14 is set by monostable multivibrator 17 via OR circuit 18 and an error signal is generated at output 15 .

Die Ausführungsbeispiele nach den Fig. 2 und 3 unterscheiden sich vom Ausführungsbeispiel nach Fig. 1 dadurch, daß anstelle des Nur-Lese-Speichers 11 und des Vergleichers 7 eine programmierbare Logik schaltung 20 verwendet wird. Diese ist derart pro grammiert, daß nur bei einer passenden Kombination des Zählerstandes mit den Daten des Bussystems 5 am Ausgang eine Null ansteht.The embodiments of FIGS. 2 and 3 differ from the embodiment of FIG. 1 in that a programmable logic circuit 20 is used instead of the read-only memory 11 and the comparator 7 . This is programmed in such a way that a zero is only pending at the output if the counter reading is combined with the data of the bus system 5 .

Anstelle der programmierbaren Logikschaltung kann bei den Ausführungsbeispielen nach den Fig. 2 und 3 auch ein programmierbarer Nur-Lese-Speicher (PROM) verwendet werden, welchem der Zählerstand und die Daten des Bussystems als Adressen zugeführt werden.Instead of the programmable logic circuit, a programmable read-only memory (PROM) can also be used in the exemplary embodiments according to FIGS. 2 and 3, to which the counter reading and the data of the bus system are supplied as addresses.

Zur Vermeidung von falschen Fehlermeldungen, die dadurch entstehen, daß nach jedem Zählimpuls die Ausgänge des Zählers 9 ihren Wert bis zum nächsten Impuls behalten, das Bussystem 5 jedoch laufend andere Werte ausgibt, wird der Zählimpuls bei dem Ausführungsbeispiel nach Fig. 2 einem weiteren Ein gang der Logikschaltung 20 zugeführt. Die Logikschal tung 20 ist derart programmiert, daß zwischen den Zählimpulsen unabhängig von den Werten an den ande ren Eingängen eine Null am Ausgang ansteht.To avoid false error messages that result from the fact that the outputs of the counter 9 retain their value until the next pulse after each count pulse, but the bus system 5 continuously outputs other values, the count pulse in the exemplary embodiment according to FIG. 2 becomes a further input supplied to the logic circuit 20 . The logic circuit 20 is programmed such that a zero is present at the output between the counts regardless of the values at the other inputs.

Bei dem Ausführungsbeispiel nach Fig. 3 dient zur Vermeidung von falschen Fehlermeldungen ein Zwischen speicher 21, in welchen die Daten des Bussystems 5 mit jedem Zählimpuls eingeschrieben werden und dann ebenso wie der Zählerstand bis zum nächsten Zähl impuls an den Eingängen der Logikschaltung 20 anlie gen.In the embodiment according to FIG. 3, an intermediate memory 21 is used to avoid false error messages, in which the data of the bus system 5 are written with each count pulse and then, like the counter reading until the next count pulse, is applied to the inputs of the logic circuit 20 .

Das Ausführungsbeispiel gemäß Fig. 4 ist ähnlich wie das in Fig. 1 dargestellte aufgebaut. Die Reihenfol ge der Prüfstellen wird genauso überwacht. Die Über wachung bezüglich der vorgegebenen Zeitabstände er folgt bei dem Ausführungsbeispiel nach Fig. 4 jedoch dadurch, daß im Nur-Lese-Speicher 23 ferner der jeweils einer Prüfstelle zugeordnete Zeitabstand abgelegt ist.The embodiment of FIG. 4 is constructed similarly to that shown in FIG. 1. The order of the test centers is also monitored. The monitoring with respect to the predetermined time intervals, it follows in the embodiment according to FIG. 4, however, in that the time interval assigned to a test point is also stored in the read-only memory 23 .

Dieser vorgegebene Zeitabstand ist um einen Toleranz wert größer als die bei normaler Funktion des Mikro prozessors bis zur folgenden Prüfstelle benötigte Zeit, die von Prüfstelle zu Prüfstelle verschieden sein kann.This predetermined time interval is around a tolerance value greater than that with normal functioning of the microphone processor to the following test center Time that differs from test center to test center can be.

Bei jedem Zählimpuls, der vom Mikroprozessor abgege ben wird, wird ein weiterer Zähler 24 auf einen dem jeweiligen Zeitabstand entsprechenden Wert gesetzt. Dazu wird einem Enable-Eingang des weiteren Zählers, der als Abwärtszähler ausgebildet ist, über einen Impulsformer 25 der vom Mikroprozessor abgegebene Zählimpuls zugeführt.With each count pulse that is emitted by the microprocessor, a further counter 24 is set to a value corresponding to the respective time interval. For this purpose, an enable input of the further counter, which is designed as a down counter, is supplied with the count pulse emitted by the microprocessor via a pulse shaper 25 .

Der weitere Zähler 24 wird von einem Signal getak tet, das unabhängig vom Mikroprozessor erzeugt wird. Bei normaler Funktion des Mikroprozessors wird der Zähler wieder gesetzt, bevor er den Wert 0 erreicht. Fällt der Mikroprozessor jedoch aus oder bleibt er in einer Programmschleife hängen, so zählt der wei tere Zähler 24 bis 0 und an einem Ausgang wird eine 1 abgegeben, die über die ODER-Schaltung 18 zum Aus gang geleitet wird. The further counter 24 is clocked by a signal which is generated independently of the microprocessor. When the microprocessor is functioning normally, the counter is reset before it reaches the value 0. However, if the microprocessor fails or remains stuck in a program loop, the further counter counts 24 to 0 and a 1 is output at an output, which is passed via the OR circuit 18 to the output.

Bei den Ausführungsbeispielen nach den Fig. 2, 3 und 4 wurde auf eine Speicherung des Fehlersignals verzichtet, wie sie bei dem Ausführungsbeispiel nach Fig. 1 mit Hilfe des Flip-Flops 14 vorgenommen wird. Es ist durchaus möglich, auch kurze Fehlersignale auszuwerten, beispielsweise damit einen Reset des Mikroprozessors 1 durchzuführen, wie es in Fig. 2 mit der gestrichelten Linie angedeutet ist. Es sind verschiedene Reaktionen auf die Fehlermeldung mög lich, z. B.:In the exemplary embodiments according to FIGS. 2, 3 and 4, the error signal was not stored, as is done in the exemplary embodiment according to FIG. 1 with the aid of the flip-flop 14 . It is also possible to evaluate short error signals, for example to reset the microprocessor 1 , as is indicated in FIG. 2 by the dashed line. There are various reactions to the error message possible, e.g. B .:

1. switch to a redundant system,
2. switch off the faulty system completely and one Switch on the warning lamp (then the user must divorce),
3. Reset the system, try again,
4. There can be a certain number of reboots search of the system.

Claims

1. Arrangement for monitoring the function of a microprocessor, in which the microprocessor is connected to a comparison circuit which compares the data supplied by the microprocessor with stored target data, characterized in that at outputs ( 5 ) of the microprocessor ( 1 ) a first group of inputs ( 6 ) the comparison circuit ( 7 ) and to a further output ( 8 ) of the microprocessor ( 1 ) a counter circuit ( 9 ) is connected that outputs of the counter circuit ( 9 ) with address inputs of a read-only memory (PROM) ( 11 ) are connected in which the target data are contained, that outputs of the read-only memory ( 11 ) are connected to a second group of inputs ( 12 ) of the comparison circuit ( 7 ) and that an output of the comparison circuit ( 7 ) is connected to the output ( 15 ) of the arrangement via an AND circuit ( 13 ), a further input of the AND circuit ( 13 ) being connected to the further output ( 8 ) of the Mi kroprocessors ( 1 ) delivered pulse is supplied.

2. Arrangement for monitoring the function of a microprocessor, in which the microprocessor is connected to a comparison circuit which compares the data supplied by the microprocessor with stored target data, characterized in that inputs ( 5 ) of a microprocessor ( 1 ) have inputs of a storing and comparing one per programmable logic circuit ( 20 ) and to a further output ( 8 ) of the microprocessor ( 1 ) a counting circuit ( 9 ) is connected, that outputs of the counting circuit ( 9 ) are connected to further inputs of the logic circuit ( 20 ) and that an output of the Logic circuit ( 20 ) is connected to the output ( 19 ) of the arrangement.

3. Arrangement according to claim 2, characterized in that the white output ( 8 ) of the microprocessor ( 1 ) is connected to a further input of the logic circuit ( 20 ) to avoid false error messages.

4. Arrangement according to claim 2, characterized in that a first input of an OR circuit ( 18 ) is connected to the output of the logic circuit ( 20 ) and that the further output ( 8 ) of the microprocessor ( 1 ) with a second input of the OR Circuit ( 18 ) is connected.

5. Arrangement according to claim 4, characterized in that the further output ( 8 ) of the microprocessor ( 1 ) is connected via a pulse shaper to the second input of the OR circuit ( 18 ).

6. Arrangement according to claim 2, characterized in that the outputs ( 5 ) of the microprocessor ( 1 ) to avoid false error messages via buffers ( 21 ) to the inputs of the logic circuit ( 20 ) are connected.

7. Arrangement according to one of claims 1 to 6, characterized in that a known circuit for monitoring a microprocessor ( 1 ) with a monostable multivibrator ( 17 ) is also hen.

8. Arrangement according to one of claims 2 to 6, characterized in that the programmable logic circuit ( 20 ) is formed by a programmable read-only memory (PROM).

9. Arrangement for monitoring the function of a microprocessor, in which the microprocessor is connected to a comparison circuit which compares the data supplied by the microprocessor with stored target data, characterized in that at outputs ( 5 ) of the microprocessor ( 1 ) a first group of inputs ( 6 ) a comparison circuit ( 7 ) and to a further output ( 8 ) of the microprocessor ( 1 ) a counting circuit ( 9 ) is connected that outputs of the counting circuit ( 9 ) are connected to address inputs of a read-write memory (RAM) are that outputs of the read-write memory are connected to a second group of inputs ( 12 ) of the comparison circuit ( 7 ) and that data stored in a read-only memory ( 2 ) assigned to the microprocessor are stored in the memory when the program is started Read-write memory are writable.

10. The arrangement according to claim 1, characterized in that in the read-only memory ( 23 ) further the test points assigned predetermined time intervals are stored, that a further counter ( 24 ) with the microprocessor ( 1 ) is independently supplied counting pulses that of each pulse output by the further output of the microprocessor ( 1 ) the further counter ( 24 ) is set to a value corresponding to the associated time interval and that means are provided for emitting a signal when the counter reading of the further counter ( 24 ) is a predetermined value reached.