DE3644248C2 - - Google Patents

Info

Publication number
DE3644248C2
DE3644248C2 DE19863644248 DE3644248A DE3644248C2 DE 3644248 C2 DE3644248 C2 DE 3644248C2 DE 19863644248 DE19863644248 DE 19863644248 DE 3644248 A DE3644248 A DE 3644248A DE 3644248 C2 DE3644248 C2 DE 3644248C2
Authority
DE
Germany
Prior art keywords
microprocessor
internal register
value
program
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19863644248
Other languages
German (de)
Other versions
DE3644248A1 (en
Inventor
Wendlin Dipl.-Ing. Mueller (Fh), 8900 Augsburg, De
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19863644248 priority Critical patent/DE3644248A1/en
Publication of DE3644248A1 publication Critical patent/DE3644248A1/en
Application granted granted Critical
Publication of DE3644248C2 publication Critical patent/DE3644248C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0763Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Abstract

A periodic clock signal is fed to an interrupt signal input of the microprocessor. When the interrupt signal input is activated, the microprocessor compares the value, which changes during program execution within preset limiting values, of at least one internal register, with the limiting values which can be read from a storage medium and are assigned to the appropriate internal register. If the value is between the limiting values, the microprocessor continues program execution at the point at which the interrupt signal input was activated. If the value is outside the limiting values, the microprocessor starts program execution again from a base state.

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a method according to the preamble of Claim 1.

In ständig wachsendem Maße wird die digitale Elektronik in Be­ reichen eingesetzt, die bis dahin ausschließlich der analogen Technik vorbehalten waren. Die dadurch verbundenen Vorteile sollten aber nicht darüber hinwegtäuschen, daß ein digitales Schaltelement mindestens ebenso empfindlich auf störende Umwelteinflüsse reagieren kann, wie eine in rein analoger Technik aufgebaute Schaltung.The digital electronics in Be range used until then exclusively the analog Technology were reserved. The advantages this brings But should not hide the fact that a digital Switching element at least as sensitive to disturbing Environmental influences can react like one in purely analog Technology built circuit.

Die geringe Versorgungsspannung digitaler Schaltglieder (5 Volt bei TTL-Logik) bringt zum einen den Nachteil eines geringen Störabstandes der Signalpegel mit sich, zum anderen müssen in hochintegrierten Schaltkreisen die Signalströme äußerst gering sein, um die Verlustwärme in Grenzen halten zu können. Diese beiden Faktoren begünstigen eine störende Einfluß­ nahme durch die Umwelt in der Art von Versorgungsspannungs­ schwankungen, Störspannungen und Störstrahlungen.The low supply voltage of digital switching elements (5 volts with TTL logic) has the disadvantage of one low signal-to-noise ratio with itself, on the other signal currents in highly integrated circuits be extremely low in order to keep the heat loss within limits can. Both of these factors favor a disruptive influence take through the environment in the manner of supply voltage fluctuations, interference voltages and interference radiation.

Prinzipiell ist jede digitale Schaltung entweder als Schaltnetz oder als Schaltwerk konzipiert.In principle, every digital circuit is either a switching network or designed as a rear derailleur.

In digitalen Schaltnetzen bewirkt ein kurzzeitiger, durch äußeren Einfluß entstandener verfälschter Signalpegel nur eine ebenso kurzzeitige Pegeländerung am Ausgang der Schaltung, da in Schaltnetzen keine Speicherung von Schaltzuständen erfolgt. In digitalen Schaltwerken jedoch kann sich ein derartiger kurz­ zeitig verfälschter Signalpegel fatal auswirken. Durch die prinzipielle Abhängigkeit der Folgezustände von den vorherge­ henden Zuständen eines Schaltwerkes führt ein durch einen ver­ fälschten Signalpegel entstandener Zustandsübergang im weiteren zu einem gänzlich verfälschten und außer Kontrolle geratenen Funktionsablauf der Schaltung. In digital switching networks, a brief, causes external influence on the falsified signal level only one also brief change in level at the output of the circuit, since switching states are not saved in switching networks. In digital switchgear, however, can be short falsely affected signal levels. Through the principle dependence of the subsequent states on the previous ones conditions of a rear derailleur by a ver falsified signal level resulting state transition in the further to a completely falsified and out of control Functional sequence of the circuit.  

In diesem Zusammenhang sind auch in Halbleitertechnologie ausgeführte Schreiblesespeicher zu erwähnen, deren eingespeicher­ te Information sich durch obenerwähnte äußere Einflüsse ändern kann.In this context are also in semiconductor technology Executed read-write memory to mention, whose memory te information through the above-mentioned external influences can change.

Derartig entstandene Speicherfehler sind durch verschiedenartige Testprogramme erkenn- und korrigierbar. Zu diesem Zweck darf jedoch die zentrale verarbeitende Einheit, in einem Mikro­ prozessorsystem der Mikroprozessor, nicht auch gestört worden sein. Demnach ist es in Mikroprozessorschaltungen vorrangig, die Funktionsfähigkeit des Mikroprozessors sicherzustellen.Memory errors that occur in this way are characterized by different types Test programs can be recognized and corrected. For this purpose however, the central processing unit, in a micro processor system the microprocessor, not also been disturbed be. Accordingly, it is paramount in microprocessor circuits that Ensure the functionality of the microprocessor.

So hat man z. B. in Geräten mit einer Kathodenstrahlröhre die störenden Einflüsse entstehender elektrostatischer Entladungen auf den Mikroprozessor mit einer über diesen angeordneten geerdeten Schutzkappe zu unterbinden versucht. Auch wurden an den zum Prozessor führenden Signalleitungen Kondensatoren angeschlossen, die dämpfend auf eventuelle Störspannungen wirken sollen.So you have z. B. in devices with a cathode ray tube disturbing influences of electrostatic discharges on the microprocessor with one arranged above it tried to prevent earthed protective cap. Also were on the signal lines leading to the processor capacitors connected, which dampens to possible interference voltages should work.

Mit diesen Maßnahmen kann ein gewisser Schutz vor Funktions­ ausfall erreicht werden, tritt aber trotzdem ein Störfall auf, kommt das Gerät außer Kontrolle und es erfüllt seine Aufgabe nicht mehr. Der Benutzer ist dann gezwungen zur Wiederherstellung der Funktionsfähigkeit des Gerätes dieses Aus- und wieder Einzuschalten.These measures can provide some protection against function failure can be achieved, but an accident still occurs, the device gets out of control and it does its job no more. The user is then forced to restore the functionality of the device this off and on again Turn on.

Aus der Druckschrift "Elektronik" 16/9. 8. 85, Seiten 68 und 69 ist es bekannt, zur Überwachung des Programmlaufes eines Mikro­ computers eine externe Prüfschaltung vorzusehen, die aus der Netzfrequenz ein periodisches Unterbrechungssignal erzeugt und die bei fehlendem zeitgerechten Antwortsignal des Mikrocompu­ ters dessen Rücksetzeingang aktiviert. Der Mikrocomputer selbst überprüft bei Aktivierung seines Unterbrechungssignaleingangs jeweils die Dauer des Unterbrechungssignales auf Über- und Un­ terschreitung von Grenzwerten und vergleicht zwei Speicherzel­ len des Arbeitsspeichers, die nach dem letzten Rücksetzvorgang des Mikrocomputers beschrieben wurden, mit ihren Sollwerten. Vor dem Rücksprung aus der Unterbrechungsroutine ist zudem eine Überprüfung der Rücksprungadresse vorgesehen.From the publication "Electronics" 16/9. 8. 85, pages 68 and 69 it is known to monitor the program run of a micro computers to provide an external test circuit from the Grid frequency generates a periodic interrupt signal and those in the absence of a timely response signal from the microcompu ters whose reset input is activated. The microcomputer itself checked when its interrupt signal input is activated the duration of the interruption signal on overs and un  limit values are exceeded and compares two memory cells memory after the last reset of the microcomputer have been described with their target values. There is also one before returning from the interrupt routine Return address check provided.

Aus der DD-PS 2 29 888 ist ein Verfahren und eine Schaltungsan­ ordnung zur Laufüberwachung eines Mikrorechnerprogrammes be­ kannt, das mit mehreren Interruptroutinen versehen ist, die normalerweise jeweils nach individuellen Zeitabständen akti­ viert werden. Den Interruptroutinen ist jeweils ein Register und eine Ausgabeleitung des Mikrocomputers zugeordnet. Nach Be­ enden einer jeweiligen Interruptroutine wird das ihr zugeordne­ te Register mit einem einen individuellen Zeitabstand repräsen­ tierenden Wert beschrieben. Diejenigen Register, deren Inhalt sich vom Wert Null unterscheidet, werden in regelmäßigen Ab­ ständen vom Mikrocomputer dekrementiert, wobei der logische Pe­ gel der zugehörigen Ausgabeleitungen gewechselt wird. Eine ex­ terne Prüfschaltung überwacht die Ausgabeleitungen und meldet einen fehlerhaften Programmlauf, sobald nach einer festgelegten Zeitdauer an keiner der Ausgabeleitungen wenigstens ein Pegel­ wechsel erkannt wird.From DD-PS 2 29 888 is a method and a circuit Regulations for monitoring the running of a microcomputer program knows, which is provided with several interrupt routines, the normally acti according to individual time intervals be fourth. The interrupt routines each have a register and associated with an output line of the microcomputer. According to Be this will be assigned to the end of a respective interrupt routine Represent the register with an individual time interval value described. Those registers, their content differs from the value zero, are in regular intervals were decremented by the microcomputer, the logical Pe gel of the associated output lines is changed. An ex The internal test circuit monitors the output lines and reports a faulty program run as soon as after a set one Time period at least one level on none of the output lines change is recognized.

Ferner ist es aus der Druckschrift "Microextra" 3/83, Seiten 20 bis 22 auch bekannt, eine Echtzeituhr eines Mikrocomputersy­ stems mit Hilfe eines programmierbaren Timers zu realisieren, der ausgangsseitig an den Unterbrechungssignaleingang eines Mi­ kroprozessors angeschlossen ist.It is also from the publication "Microextra" 3/83, pages 20 to 22 also known, a real time clock of a microcomputery stems with the help of a programmable timer, the output side to the interrupt signal input of a Mi croprocessor is connected.

Aufgabe dieser Erfindung ist es, ein universelles Verfahren an­ zugeben, mit dessen Hilfe eine durch äußere Einflüsse hervorge­ rufene Funktionsstörung eines Mikroprozessors mit sperrbarem Unterbrechungssignaleingang erkannt und automatisch behoben werden kann, und zu dessen Durchführung hardwareseitig ledig­ lich ein periodisches Taktsignal nötig ist. The object of this invention is to provide a universal method admit, with the help of one causes by external influences called malfunction of a microprocessor with lockable Interrupt signal input detected and automatically remedied can be, and for its implementation single on the hardware side Lich a periodic clock signal is necessary.  

Gelöst wird die Aufgabe erfindungsgemäß durch die im kenn­ zeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale.The object is achieved according to the invention in the kenn Drawing part of claim 1 specified features.

Als Vorteil ist es anzusehen, daß sich das erfindungsgemäße Verfahren auf einfache Weise auch nachträglich in einem Mikro­ computersystem implementieren läßt. Insbesondere bei Ein-Chip- Mikrocomputern beschränkt sich der für das Verfahren erforder­ liche Aufwand auf Ergänzungen im Programmspeicher des Mikro­ prozessors. Mit dem erfindungsgemäßen Verfahren läßt sich die Wahrscheinlichkeit, daß ein außer Kontrolle geratener Mikropro­ zessor durch zufälliges Sperren des Unterbrechungssignalein­ gangs ein Abschalten der Überwachung erreichen kann, auf ein Minimum reduzieren.It is to be regarded as an advantage that the invention Process in a simple way even afterwards in a micro lets implement computer system. Especially with one-chip Microcomputers are limited to what is required for the process effort on additions in the program memory of the micro processor. With the inventive method, the Probability of a runaway micropro processor by randomly disabling the interrupt signal can turn off monitoring, on Reduce minimum.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous further developments of the invention result from the subclaims.

Diese Weiterbildungen bieten Vorteile bei der optimalen Anpassung des erfindungsgemäßen Verfahrens an physikalische Gegebenheiten und an zeitliche Bedingungen.These trainings offer advantages in the optimal Adaptation of the method according to the invention to physical ones Circumstances and time conditions.

Ein Ausführungsbeispiel der Erfindung wird im folgenden näher erläutert.An embodiment of the invention is described in more detail below explained.

Moderne, sogenannte "Ein-Chip-Mikrocomputer" beinhalten in einem einzigen Baustein nicht nur die Zentraleinheit, sondern auch Peripherieelemente sowie Programm- und Datenspeicher. Derartig komplexe Bausteine werden bevorzugt zur Steuerung von Geräten eingesetzt, in denen die Digitaltechnik zwar einen be­ deutenden, aber auch einen räumlich geringen Platz einnehmen soll. Somit werden solche Bausteine ihre Aufgabe verhältnismä­ ßig oft in einer Umgebung erfüllen müssen, in der Störquellen die Funktion eines Mikroprozessors negativ beeinflussen können.Modern, so-called "one-chip microcomputers" include in not just the central unit, but a single component also peripheral elements as well as program and data storage. Such complex modules are preferred for the control of Devices used in which digital technology has a be interpretive, but also occupy a small space should. Thus, such building blocks become proportionate to their task Often need to meet in an environment where sources of interference can negatively affect the function of a microprocessor.

Deshalb sei das erfindungsgemäße Verfahren, obwohl in allen Mi­ kroprozessorsystemen anwendbar, im folgenden für einen Mikro­ prozessor beschrieben, der als Peripherieelement wenigstens einen internen programmierbaren Zähler aufweist, dessen Si­ gnalausgang auf einen Unterbrechungssignaleingang der Zentral­ einheit geführt ist. Weiterhin sei dieser Unterbrechungssignal­ eingang mit einer internen Sperrschaltung (maskierbarer Inter­ rupt) versehen, die während des Programmlaufs aktiviert und de­ aktiviert werden kann. Zum Einstellen der Arbeitsweise des pro­ grammierbaren Zählers und zur Programmierung der Sperrschaltung weist der Mikroprozessor interne Register auf.Therefore, the method according to the invention, although in all Mi kroprocessor systems applicable, hereinafter for a micro processor described, the at least as a peripheral element has an internal programmable counter, the Si Signal output to an interrupt signal input of the central unit is managed. Furthermore, this interrupt signal  input with an internal blocking circuit (maskable inter rupt), which is activated during the program run and de can be activated. To set the way the pro programmable counter and for programming the blocking circuit the microprocessor has internal registers.

Diese und eventuell weitere internen Register werden in einem Initialisierungsprogramm beschrieben, das dem eigentlichen Pro­ gramm vorangestellt ist und unmittelbar nach dem Einschalten oder Rücksetzen des Mikroprozessors durchlaufen wird. Dazu wer­ den die in die internen Register einzutragenden Werte aus dem Programmspeicher kopiert, um nach dem Einschalten oder Rückset­ zen des Mikroprozessors immer dieselbe Registerbelegung sicher­ zustellen, da der Inhalt des Programmspeichers vom Mikroprozes­ sor nicht verändert werden kann. Nach dem im Initialisierungs­ programm erfolgten Beschreiben der internen Register mit den entsprechenden Werten, erzeugt der interne programmierbare Zäh­ ler ein periodisches Taktsignal mit einer gewissen Perioden­ dauer und die Sperrschaltung des mit diesem periodischen Takt­ signal beaufschlagten Unterbrechungssignaleingangs ist deakti­ viert. Somit wird der dem Initialisierungsvorgang folgende Pro­ grammlauf in regelmäßigen, der Periodendauer des periodischen Taktsignals entsprechenden Zeitintervallen unterbrochen.These and possibly other internal registers are stored in one Initialization program described that the actual Pro is placed in front of and immediately after switching on or reset the microprocessor. About who the values to be entered in the internal register from the Program memory copied to after power on or reset microprocessor always ensures the same register assignment to be delivered because the content of the program memory is from the microprocess sor cannot be changed. After that in the initialization program, the internal registers are written with the corresponding values, the internal programmable counter generates ler a periodic clock signal with a certain period duration and the blocking circuit with this periodic clock interrupted signal input is deactivated fourth. Thus, the pro following the initialization process running in regular, the period of the periodic Interrupted clock signal corresponding time intervals.

Im Normalfall arbeitet der Mikroprozessor bei jeder Unterbre­ chung ein Testprogramm ab, bevor er seinen Programmlauf an der unterbrochenen Stelle wieder fortsetzt. Das Testprogramm veran­ laßt einen Vergleich der momentanen Werte bestimmter, während des Programmlaufs unverändert belassener interner Register, mit den zugehörigen, im Programmspeicher hinterlegten und während des Initialisierungsprogramms in die internen Register kopier­ ten Werte. Stimmen die jeweiligen Wertepaare überein, wird der Programmlauf fortgesetzt.Normally, the microprocessor works on every part a test program before starting its program run on the interrupted point continues. Arrange the test program let a comparison of the current values of certain while of the program run unchanged internal register, with the associated, stored in the program memory and while Copy the initialization program into the internal register ten values. If the respective pairs of values match, the Program run continued.

Bei einer Ungleichheit der Wertepaare, die als Indiz für eine erfolgte Störung des Mikroprozessors gewertet wird, setzt sich der Mikroprozessor in einen Grundzustand zurück, dem die Abar­ beitung des Initialisierungsprogrammes folgt. In the event of an inequality of the value pairs, which is an indication of a If the microprocessor malfunction is evaluated, it settles the microprocessor returns to a basic state that the Abar The initialization program follows.  

Diesen Verfahrensschritten liegt die Erfahrung zugrunde, daß eine durch äußere Einwirkungen entstandene Störung eines Mikro­ prozessors sehr leicht an undefiniert veränderten Werten inter­ ner Register zu erkennen ist, die entweder unmittelbar durch äußere Einflüsse oder von einem durch äußere Einflüsse außer Kontrolle geratenen Mikroprozessor verändert wurden.These process steps are based on the experience that a disturbance of a micro caused by external influences processor very easily at undefined changed values inter ner register can be recognized, either directly external influences or from one by external influences except Control microprocessor have been changed.

Damit ist aber auch eine gewisse Wahrscheinlichkeit gegeben, daß ein außer Kontrolle geratener Mikroprozessor durch Über­ schreiben des zur Sperrschaltung gehörigen internen Registers eine Aktivierung der Sperrschaltung und damit ein Abschalten der Überwachung erreichen kann.But there is also a certain probability that that an out of control microprocessor through over write the internal register belonging to the blocking circuit an activation of the blocking circuit and thus a shutdown of surveillance can achieve.

Eine Verringerung dieser Wahrscheinlichkeit wird durch häufiges definiertes Beschreiben des für die Sperrschaltung relevanten internen Registers im Sinne eines redundanten Deaktivierens der Sperrschaltung erzielt. Die dafür im Programmlauf günstigen Stellen sind jeweils vor und nach einem Befehl zum Umladen des Befehlszählers, also mindestens zu Beginn und am Ende des Haupt- und eines jeden Unterprogrammes als auch in jeder Pro­ grammschleife.A reduction in this probability is caused by frequent defined description of the relevant for the blocking circuit internal register in the sense of redundant deactivation of the Locking circuit achieved. The cheap ones in the program run Positions are before and after a command to reload the Command counter, at least at the beginning and at the end of the Main and of each sub-program as well as in each pro gram loop.

Claims (4)

1. Verfahren zum Überwachen eines Programmlaufs und zum Beenden eines auf Grund äußerer Einflüsse ausgelösten fehlerhaften Pro­ grammlaufs bei einem mit einem Speichermedium verbundenen und interne Register sowie einen mit einer Sperrschaltung versehenen Unterbrechungssignaleingang aufweisenden Mikroprozessor, der jeweils bei Aktivierung des Unterbrechungssignaleingangs durch ein diesem zugeführtes periodisches Taktsignal eine Wertüber­ prüfung durchführt und bei positivem Prüfergebnis den Programm­ lauf an der Stelle wieder fortsetzt, an der die Aktivierung des Unterbrechungssignaleingangs erfolgte, und bei negativem Prüf­ ergebnis den Programmlauf aus einem Grundzustand heraus wieder neu beginnt, dadurch gekennzeichnet, daß der Mikroprozessor zumindest vor und nach jedem Umladen seines Befehlszählers eine Deaktivierung der Sperrschaltung si­ cherstellt und daß die Werteüberprüfung in der Weise durchge­ führt wird, daß der Mikroprozessor den während des Programm­ laufs innerhalb vorgegebener Grenzwerte sich verändernden Wert wenigstens eines internen Registers mit den aus dem Speicherme­ dium auslesbaren, dem jeweiligen internen Register zugeordneten Grenzwerten vergleicht und das Prüfergebnis dann als positiv bzw. negativ bewertet, wenn der Wert innerhalb bzw. außerhalb der Grenzwerte liegt. 1. A method for monitoring a program run and for terminating an erroneous program run triggered by external influences in a program connected to a storage medium and internal register and having an interruption signal input provided with a blocking circuit microprocessor, each of which when the interrupt signal input is activated by a periodic clock signal supplied to it performs a value check and, if the test result is positive, resumes the program run at the point at which the interrupt signal input was activated, and if the test result is negative, the program run starts again from a basic state, characterized in that the microprocessor at least before and after each reload of its command counter ensures the deactivation of the blocking circuit and that the value check is carried out in such a way that the microprocessor runs within the specified range during the program Compares the value of at least one internal register with the limit values and the limit values readable from the storage medium and assigned to the respective internal register and then evaluates the test result as positive or negative if the value is within or outside the limit values. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Mikroprozessor den Wert wenigstens eines während des Programm­ laufs unverändert belassenen internen Registers mit dem von dem Speichermedium auslesbaren, zu Beginn des Programmlaufs in das interne Register kopierten Wert einer, dem jeweiligen internen Register zugeordneten Speicherzelle auf Identität vergleicht.2. The method according to claim 1, characterized in that the Microprocessor the value of at least one during the program internal register left unchanged with that of readable from the storage medium at the beginning of the program run in the internal register copied value one, the respective internal register assigned memory cell on identity compares. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zu Ver­ gleichszwecken ausgelesenen Werte und/oder Grenzwerte in einem keine Schreibzugriffe zulassenden Lesespeicher gespeichert wer­ den.3. The method according to claim 1 or 2, characterized in that the ver values and / or limit values read out for the same purpose in one  read access memory that does not allow write access is saved the. 4. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß das periodische Taktsignal einem programmierbaren Zähler entnommen wird.4. The method according to any one of the preceding claims characterized in that the periodic Clock signal is taken from a programmable counter.
DE19863644248 1986-12-23 1986-12-23 Method of monitoring program execution in a microprocessor Granted DE3644248A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863644248 DE3644248A1 (en) 1986-12-23 1986-12-23 Method of monitoring program execution in a microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863644248 DE3644248A1 (en) 1986-12-23 1986-12-23 Method of monitoring program execution in a microprocessor

Publications (2)

Publication Number Publication Date
DE3644248A1 DE3644248A1 (en) 1988-07-07
DE3644248C2 true DE3644248C2 (en) 1988-12-08

Family

ID=6317097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863644248 Granted DE3644248A1 (en) 1986-12-23 1986-12-23 Method of monitoring program execution in a microprocessor

Country Status (1)

Country Link
DE (1) DE3644248A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4111918C1 (en) * 1991-04-12 1992-10-01 Pierburg Gmbh Electronic controller for vehicle IC engine - uses interrupt routine in microprocessor to monitor faults in equipment and initiate emergency processes
DE19918620A1 (en) * 1999-04-23 2000-10-26 Giesecke & Devrient Gmbh Method for safeguarding processor against external manipulation has CPU that registers its content by XOR conjunction before beginning of processing of next instruction

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD229888A1 (en) * 1984-12-19 1985-11-20 Smab Forsch Entw Rat METHOD AND CIRCUIT ARRANGEMENT FOR RUNNING A MICRO-COMPUTER PROGRAM

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4111918C1 (en) * 1991-04-12 1992-10-01 Pierburg Gmbh Electronic controller for vehicle IC engine - uses interrupt routine in microprocessor to monitor faults in equipment and initiate emergency processes
DE19918620A1 (en) * 1999-04-23 2000-10-26 Giesecke & Devrient Gmbh Method for safeguarding processor against external manipulation has CPU that registers its content by XOR conjunction before beginning of processing of next instruction

Also Published As

Publication number Publication date
DE3644248A1 (en) 1988-07-07

Similar Documents

Publication Publication Date Title
EP0011685B1 (en) Programmable memory protection arrangement for microprocessors and circuitry with such an arrangement
DE2946081A1 (en) ARRANGEMENT FOR MONITORING THE FUNCTION OF A PROGRAMMABLE ELECTRONIC CIRCUIT
DE4039355A1 (en) Testing device for watchdog function circuit - changes pulse period for test when cold start is made
DE4132139C2 (en) Microcomputer with watchdog timer
DE19835610A1 (en) Program-controlled unit and method for debugging the same
DE4406094C2 (en) Device for operating a control application
DE3644248C2 (en)
DE3243760C2 (en) Device for function monitoring of a processor
DE102007045509B4 (en) Vehicle control unit with a supply voltage monitored microcontroller and associated method
EP0547259B1 (en) Circuit for securing the operation of a computer-controlled apparatus
EP1283471B1 (en) Program controlled unit
EP1894101A1 (en) Method and apparatus for monitoring unauthorized access to the memory of an arithmetic unit, especially in a motor vehicle
DE3938501A1 (en) METHOD FOR OPERATING A MULTI-CHANNEL FAILSAFE COMPUTER SYSTEM AND DEVICE FOR IMPLEMENTING THE METHOD
DE1966991A1 (en) FAIL-SAFE DATA PROCESSING SYSTEM
AT399237B (en) DEVICE FOR MONITORING A PROCESSOR SYSTEM
DE112018002612T5 (en) Vehicle control device
DE19727480C1 (en) Interrupt control computer system
DE102004048945B4 (en) System monitoring unit
DE4100751A1 (en) Port expansion unit for engine management controller - includes comparator units coupled to interrupt generator to indicate faults in load circuits
DE102008042088B3 (en) Device for temporary disconnection of interrupts in computer system, has disconnecting unit releasing interrupt request after expiration of time interval, and execution units processing identical program when time interval is activated
DE3928303A1 (en) Interruption of data processing program to perform auxiliary program - using interrupt device with two interrupt modes which interact and mutually monitor to ensure interruption
DE1524147C (en) Circuit arrangement for operational readiness control of the test circuits for the adder of a program-controlled data processing system
DE102017213687A1 (en) ELECTRONIC CONTROL UNIT
DD290967A5 (en) CIRCUIT ARRANGEMENT FOR MONITORING THE PROCESSING OF SUB-PROGRAMS IN COMPUTER ARCHITECTURES
DD241801A1 (en) ARRANGEMENT FOR PROGRAM MONITORING AND FAILURE PREVENTION OF MICRO FACTORS

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee